JP2002043257A - Method of polishing work - Google Patents

Method of polishing work

Info

Publication number
JP2002043257A
JP2002043257A JP2000220821A JP2000220821A JP2002043257A JP 2002043257 A JP2002043257 A JP 2002043257A JP 2000220821 A JP2000220821 A JP 2000220821A JP 2000220821 A JP2000220821 A JP 2000220821A JP 2002043257 A JP2002043257 A JP 2002043257A
Authority
JP
Japan
Prior art keywords
wafer
polishing
work
film
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000220821A
Other languages
Japanese (ja)
Inventor
Shigeyoshi Nezu
茂義 祢津
Hisashi Masumura
寿 桝村
Michito Sato
三千登 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000220821A priority Critical patent/JP2002043257A/en
Priority to PCT/JP2001/005971 priority patent/WO2002009165A1/en
Priority to TW90117559A priority patent/TW544368B/en
Publication of JP2002043257A publication Critical patent/JP2002043257A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a dull peripheral edge of a circular work for providing a very precise flatness such as semiconductor wafers, thereby stably manufacturing a wafer having a very high flatness of 0.15 μm or less in surface reference SFQRmax, especially including regions within 2 mm from the edge. SOLUTION: In the method of polishing a circular work held with a holder plate using a polishing cloth slidably contracted to the work surface, a coat film made of a material having a lower polishing rate than the work is formed at least on a peripheral portion of the work surface, such that a central portion of the work surface is exposed or the film is formed thinner on this portion than on the peripheral portion. The work surface is polished while the backside of the work is held. The coat film is preferably a silicon oxide film, a silicon nitride film or a resin film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高い平坦度が要求
される円形状ワークの研磨技術に関し、例えば、鏡面研
磨ウエーハを製造する際、ウエーハの周辺部分まで高平
坦化する研磨方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing technique for a circular workpiece which requires a high degree of flatness, and more particularly to a polishing method for producing a mirror-polished wafer to a high level up to the peripheral portion of the wafer.

【0002】[0002]

【従来の技術】薄い円形状のワークの中でも、デバイス
作製に使用される半導体ウエーハは、非常に高い平坦度
が要求されている。一般にシリコンウエーハの製造方法
は、単結晶インゴットをスライスして薄円板状のウエー
ハを得るスライス工程と、該スライス工程によって得ら
れたウエーハの割れ、欠けを防止するためにその外周部
を面取りする面取り工程と、ウエーハ表面を平坦化する
ラッピング工程と、面取り及びラッピングされたウエー
ハに残留する加工歪を除去するエッチング工程と、ウエ
ーハ表面を鏡面化する研磨工程と、研磨されたウエーハ
を洗浄してこれに付着した研磨剤や異物を除去する洗浄
工程などから構成されている。上記工程は、主な工程を
示したもので、他に熱処理工程等が加わったり、工程順
が入れ換えられたりする。
2. Description of the Related Art Among thin circular workpieces, semiconductor wafers used for manufacturing devices are required to have very high flatness. In general, a method for manufacturing a silicon wafer includes a slicing step of slicing a single crystal ingot to obtain a thin disk-shaped wafer, and chamfering an outer peripheral portion of the wafer obtained by the slicing step to prevent cracking and chipping. Chamfering step, lapping step for flattening the wafer surface, etching step for removing processing strain remaining on the chamfered and wrapped wafer, polishing step for mirror polishing the wafer surface, and cleaning the polished wafer. It comprises a cleaning step for removing abrasives and foreign matter adhering thereto. The above steps show the main steps, and a heat treatment step or the like is added, or the order of the steps is changed.

【0003】上記工程の中でもウエーハ表面を鏡面化す
る研磨工程は、ウエーハの最終形状、言わば品質を決定
する工程であるため非常に重要であり、通常、1次研磨
と仕上げ研磨、さらに必要に応じて仕上げ研磨前に2次
研磨を行うなど、複数の段階に分けて研磨を行ってい
る。
[0003] Among the above-mentioned processes, the polishing process for mirror-finishing the wafer surface is very important because it is a process for determining the final shape of the wafer, that is, the quality of the wafer. Polishing is performed in a plurality of stages, such as performing secondary polishing before finish polishing.

【0004】シリコンウエーハの研磨のように円形状ワ
ークを研磨する際に用いる研磨装置は、ワーク(ウエー
ハ)の中心と周辺の運動量を同等にするように一般的に
自転公転を組み合わせるように設計されている。例えば
図5で示されるように、回転自在のホルダ11に取り付
けられる保持板16に真空吸着等によりワークWを保持
し、研磨剤供給装置14から回転自在な定盤12に貼り
付けた研磨布13上に研磨剤15を供給するとともに、
ワークWの表面(被研磨面)を回転する研磨布13に対
して荷重を掛けながら摺接させることにより表面研磨が
行われる。
A polishing apparatus used for polishing a circular workpiece such as a silicon wafer is generally designed to combine rotation and revolution so that the momentums of the center and the periphery of the workpiece (wafer) are equalized. ing. For example, as shown in FIG. 5, a work W is held by a vacuum suction or the like on a holding plate 16 attached to a rotatable holder 11, and a polishing cloth 13 attached to a rotatable surface plate 12 from an abrasive supply device 14. While supplying the abrasive 15 on the top,
Surface polishing is performed by sliding the surface of the work W (the surface to be polished) against the rotating polishing cloth 13 while applying a load.

【0005】なお、ワークを保持する方法としては、金
属等の保持板の保持面にバッキングパットを設けてワー
クを固定する方法、あるいはセラミックスやガラス等の
保持板に接着剤やワックス等を介してワークを貼り付け
る方法などもある。
[0005] Incidentally, as a method of holding a work, a method of providing a backing pad on a holding surface of a holding plate made of metal or the like to fix the work, or a method of holding a holding plate made of ceramics or glass via an adhesive or wax is used. There is also a method of attaching a work.

【0006】シリコンウエーハはこのように研磨するこ
とで鏡面ウエーハとされるが、鏡面ウエーハの表面に回
路を形成させて半導体デバイスを作製する場合、1枚の
ウエーハから極力多くのデバイスを得ることが望まし
く、そのためにはウエーハ全面、特に外周端部近くまで
極力フラットな形状とすることが要求される。具体的に
言えば、現状の規格ではウエーハ外周端部から一定の領
域(例えば外周3mm)を除いた領域で高平坦化がなさ
れていればよいが、近年、外周端部から2mm、更には
1mmまでの領域で高平坦度であるウエーハが要望され
つつある。
A silicon wafer is turned into a mirror-finished wafer by polishing as described above. When a semiconductor device is manufactured by forming a circuit on the surface of the mirror-finished wafer, it is possible to obtain as many devices as possible from one wafer. Desirably, for this purpose, it is required that the shape be as flat as possible over the entire surface of the wafer, particularly near the outer peripheral end. More specifically, according to the current standard, it is sufficient that high flattening is performed in a region excluding a certain region (for example, 3 mm in outer periphery) from the outer peripheral end of the wafer. Wafers having high flatness in the region up to are being demanded.

【0007】しかしながら、図5に示したようにウエー
ハを研磨した場合、ウエーハ表面の中央部分よりも周辺
部分の方がより新しい研磨剤に触れること等の種々の要
因により、ウエーハ周辺部分が過剰に研磨されていわゆ
る周辺ダレが生じる問題があった。図6は、一次研磨後
に本発明者らが測定したウエーハの周辺部分の形状変化
を外周端部から10mmの位置を基準にして示したグラ
フであり、ウエーハ外周端部から6mm前後の位置から
いわゆる周辺ダレが生じている。このような周辺ダレは
ウェーハの径によらず外周端部から6mm前後の位置か
ら始まることが多い。
However, when the wafer is polished as shown in FIG. 5, the peripheral portion of the wafer becomes excessively large due to various factors such as the peripheral portion coming into contact with a newer abrasive than the central portion of the wafer surface. There has been a problem that polishing results in so-called peripheral sagging. FIG. 6 is a graph showing the shape change of the peripheral portion of the wafer measured by the present inventors after the primary polishing with reference to a position 10 mm from the outer peripheral edge, and a so-called change from about 6 mm from the outer peripheral edge of the wafer. Peripheral sagging has occurred. Such peripheral sagging often starts from a position about 6 mm from the outer peripheral edge regardless of the diameter of the wafer.

【0008】周辺ダレを抑制する方法としては、例え
ば、保持板の外周に保持面よりウエーハの厚さ分だけ突
出するリテーナリングと呼ばれる治具を設け、研磨中、
ウエーハ外周部から研磨布を沈み込ませたり、あるいは
ウエーハより小径の保持板を用いてウエーハの周辺部分
を浮かせることで過剰な研磨を抑える方法等が提案され
ている。さらに、特開平8−257893号のようにリ
テーナリングと小径保持板を組み合わせた方法も提案さ
れている。
As a method for suppressing the peripheral sag, for example, a jig called a retainer ring is provided on the outer periphery of the holding plate so as to protrude from the holding surface by the thickness of the wafer.
A method has been proposed in which an abrasive cloth is sunk from the outer peripheral portion of the wafer, or a peripheral portion of the wafer is floated by using a holding plate having a smaller diameter than the wafer to suppress excessive polishing. Further, a method in which a retainer ring and a small-diameter holding plate are combined has been proposed as in Japanese Patent Application Laid-Open No. 8-257893.

【0009】[0009]

【発明が解決しようとする課題】このように保持板の構
造等を工夫することにより周辺ダレは多少改善される
が、それでも例えば外周端部から2mmの位置における
周辺ダレを0.2μm以下に抑えることは大変難しい。
特に、近年の半導体デバイスの高集積化が進み、前記し
たようにウエーハ全面にわたって高い平坦度が要求され
ているが、表面基準のSFQRmaxが0.15μm以
下のウエーハを安定して製造することは困難であった。
なお、SFQR(Site Front least−
sQuares Range)とは、平坦度に関して表
面基準の平均平面をサイト毎に算出し、その面に対する
凹凸の最大範囲を表した値であり、SFQRmaxと
は、ウエーハ上の全サイトのSFQRの中の最大値を表
している。
By devising the structure of the holding plate as described above, the peripheral sag can be somewhat improved, but the peripheral sag at a position 2 mm from the outer peripheral end is suppressed to 0.2 μm or less. It is very difficult.
In particular, high integration of semiconductor devices has been advanced in recent years, and high flatness is required over the entire surface of the wafer as described above. However, it is difficult to stably manufacture a wafer having a surface-based SFQRmax of 0.15 μm or less. Met.
In addition, SFQR (Site Front Least-
sQuares Range) is a value representing the maximum range of unevenness with respect to the surface by calculating an average plane based on the surface with respect to the flatness for each site, and SFQRmax is the maximum value among the SFQRs of all the sites on the wafer. Represents a value.

【0010】本発明は上記問題点に鑑みてなされたもの
で、半導体ウエーハ等の非常に精密な平坦度が要求され
る円形状ワークを研磨する際、周辺ダレの発生を抑制
し、特に、外周端部から2mm以内の領域を含め、表面
基準のSFQRmaxが0.15μm以下の非常に高い
平坦度を有するウエーハを安定して製造することを目的
とする。
The present invention has been made in view of the above problems, and suppresses peripheral sagging when polishing a circular workpiece such as a semiconductor wafer that requires very precise flatness. An object of the present invention is to stably manufacture a wafer having a very high flatness having a surface-based SFQRmax of 0.15 μm or less including a region within 2 mm from an end.

【0011】[0011]

【課題を解決するための手段】前記目的を達成するた
め、本発明によれば、円形状ワークを保持板で保持し、
該ワークの表面を研磨布に摺接させて研磨する方法にお
いて、前記ワークより研磨速度が遅い材質からなるコー
ト膜を、少なくとも前記ワーク表面の周辺部分に形成さ
せるとともに該ワーク表面の中央部分ではワーク表面が
露出するかまたは周辺部分より薄くなるように形成さ
せ、前記ワークの裏面を保持してワーク表面の研磨を行
うことを特徴とするワークの研磨方法が提供される(請
求項1)。
According to the present invention, a circular work is held by a holding plate.
In the method of polishing by bringing the surface of the work into sliding contact with a polishing cloth, a coat film made of a material having a lower polishing rate than the work is formed at least at a peripheral portion of the work surface and a work film is formed at a central portion of the work surface. A method of polishing a work, characterized in that the surface is formed to be exposed or thinner than a peripheral portion, and the work surface is polished while holding the back surface of the work (claim 1).

【0012】このようにコート膜を形成させた上で研磨
を行うことにより、ワークの周辺部分が研磨されるのを
実質的に遅らせることができ、周辺部分が過剰に研磨さ
れて周辺ダレが生じるのを防ぐことができる。また、ワ
ークにコート膜を形成させるので、保持板等の構造に関
係無く、安定してワーク表面を高度に平坦化することが
できる。
By performing polishing after forming the coating film in this manner, the polishing of the peripheral portion of the work can be substantially delayed, and the peripheral portion is excessively polished, causing peripheral sagging. Can be prevented. In addition, since the coat film is formed on the work, the work surface can be highly flattened stably regardless of the structure of the holding plate or the like.

【0013】本発明にかかる研磨方法は、前記ワーク
が、シリコンウエーハである場合に好適に適用すること
ができる(請求項2)。特に高平坦度が要求されるシリ
コンウエーハの研磨工程において本発明にかかる研磨方
法を適用すれば、外周端部から2mm以内の領域を含め
て高い平坦度を達成することができ、例えば表面基準の
SFQRmaxが0.15μm以下のウエーハを安定し
て製造することができる。
The polishing method according to the present invention can be suitably applied when the work is a silicon wafer (claim 2). In particular, if the polishing method according to the present invention is applied in a polishing step of a silicon wafer where high flatness is required, a high flatness can be achieved including a region within 2 mm from the outer peripheral end, and for example, a surface-based A wafer having an SFQRmax of 0.15 μm or less can be stably manufactured.

【0014】この場合、コート膜を、ウエーハの表面の
外周端部から10mm以内の周辺部分に形成させること
が好ましい(請求項3)。このようにウエーハの表面の
外周端部から10mm以内の周辺部分にコート膜を形成
させて研磨を行えば、周辺ダレを確実に抑制することが
できる。
In this case, it is preferable that the coat film is formed on a peripheral portion within 10 mm from the outer peripheral end of the surface of the wafer. In this manner, if the polishing is performed by forming the coat film on the peripheral portion within 10 mm from the outer peripheral edge of the wafer surface, the peripheral sag can be surely suppressed.

【0015】前記コート膜として、シリコン酸化膜、シ
リコン窒化膜または樹脂膜を形成させることが好ましい
(請求項4)。このようなコート膜は、研磨速度がシリ
コンウエーハより適度に遅く、その速度も精密にコント
ロールできる上に、ウエーハ表面の周辺部分に比較的容
易に形成させることができる。
It is preferable that a silicon oxide film, a silicon nitride film or a resin film is formed as the coat film. Such a coat film has a polishing rate that is appropriately lower than that of a silicon wafer, the rate of which can be precisely controlled, and can be formed relatively easily on the peripheral portion of the wafer surface.

【0016】前記シリコン酸化膜またはシリコン窒化膜
の形成は、CVD(Chemical vapor d
eposition:化学的気相成長)または熱処理に
よって少なくとも前記ウエーハ表面に酸化膜または窒化
膜を形成させた後、該ウエーハ表面の周辺部分をマスキ
ングしてエッチング処理することにより該ウエーハの中
央部分の酸化膜または窒化膜を除去し、ワーク表面を露
出、又は周辺部分より薄くすることができる(請求項
5)。このようにCVDまたは熱処理と、エッチング処
理を組み合わせることでウエーハ表面の周辺部分に所望
の酸化膜または窒化膜を容易に形成させることができ
る。
The formation of the silicon oxide film or silicon nitride film is performed by CVD (Chemical Vapor D).
After an oxide film or a nitride film is formed on at least the wafer surface by deposition (e.g., chemical vapor deposition) or heat treatment, the peripheral portion of the wafer surface is masked and etched to thereby form an oxide film at the central portion of the wafer. Alternatively, it is possible to remove the nitride film and expose the work surface or make the work surface thinner than the peripheral portion. As described above, a desired oxide film or nitride film can be easily formed on the peripheral portion of the wafer surface by combining the CVD or the heat treatment with the etching process.

【0017】また、前記樹脂膜の形成は、スピンコーテ
ィングによって前記ウエーハ表面の周辺部分に前記樹脂
を塗布した後、熱処理することにより行うことができる
(請求項6)。つまり、有機溶媒に溶解させた樹脂や熱
硬化性樹脂をスピンコーティングによってウエーハ表面
の周辺部分に塗布した後、有機溶媒を蒸発させる乾燥熱
処理や樹脂を硬化させる硬化熱処理などの熱処理を施
す。このようにスピンコーティングと熱処理を組み合わ
せることで、ウエーハ表面の周辺部分に所望の樹脂膜を
容易に形成させることができる。
Further, the resin film can be formed by applying the resin to a peripheral portion of the wafer surface by spin coating and then performing a heat treatment (claim 6). That is, after a resin or a thermosetting resin dissolved in an organic solvent is applied to the peripheral portion of the wafer surface by spin coating, a heat treatment such as a drying heat treatment for evaporating the organic solvent or a curing heat treatment for curing the resin is performed. By combining spin coating and heat treatment in this manner, a desired resin film can be easily formed on the peripheral portion of the wafer surface.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながらさらに具体的に説明するが、本発
明はこれらに限定されるものではない。なお、本発明に
係る研磨方法は、高い平坦度が要求される薄板の円形状
ワークを研磨する場合であれば全てに適用できるが、好
適な具体例としてシリコンウエーハを研磨する場合につ
いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described more specifically with reference to the drawings, but the present invention is not limited thereto. The polishing method according to the present invention can be applied to any case where a thin circular work requiring high flatness is polished, but a case where a silicon wafer is polished will be described as a preferable specific example.

【0019】シリコンウエーハを製造する場合、チョク
ラルスキー法(CZ法)、浮遊帯域溶融法(FZ法)等
によりシリコンの原料融液から成長させたインゴットを
スライスし、得られたウエーハの粗面取りとラッピング
を行った後、ウエーハ表面の加工歪等を除去するため、
エッチングが行われる。なお、ラッピングに代えて平面
研削を行う場合もある。
When manufacturing a silicon wafer, an ingot grown from a silicon raw material melt by a Czochralski method (CZ method), a floating zone melting method (FZ method), or the like is sliced, and the obtained wafer is rough-chamfered. After lapping, to remove processing distortion etc. on the wafer surface,
Etching is performed. In some cases, surface grinding may be performed instead of lapping.

【0020】このような工程を経たウエーハは、表面を
より平坦化及び鏡面化するために表面研磨が施される
が、本発明では、まず、前記ウエーハより研磨速度が遅
い材質からなるコート膜を、少なくとも前記ウエーハ表
面の周辺部分に形成させるとともに該ウエーハ表面の中
央部分ではウエーハ表面が露出するかまたは周辺部分よ
り薄くなるように形成させ、次いで、前記ウエーハの裏
面を保持してウエーハ表面の研磨を行う。
The wafer having undergone such a process is subjected to surface polishing in order to make the surface more flat and mirror-finished. In the present invention, first, a coat film made of a material having a lower polishing rate than the wafer is formed. Forming at least a peripheral portion of the wafer surface and forming the wafer surface in a central portion of the wafer surface such that the wafer surface is exposed or thinner than the peripheral portion, and then holding the back surface of the wafer and polishing the wafer surface I do.

【0021】このようにウエーハより研磨速度が遅い材
質からなるコート膜を、少なくともウエーハ表面の周辺
部分に形成させてから表面を研磨すれば、周辺部分のコ
ート膜が研磨される分、ウエーハ周辺のシリコンが研磨
され始めるのを遅らせることができる。すなわち、ウエ
ーハの周辺部分のコート膜が除去されるまでの間中央部
分のシリコンが研磨によりある程度除去された後で、周
辺部分のシリコンの実質的な研磨が開始される。したが
ってコート膜が研磨されて除去された後、ウエーハの周
辺部分が中央部分より速い研磨速度で除去されても、周
辺部分の過研磨を防ぎ、周辺ダレの発生を抑制すること
ができる。
If a coat film made of a material having a lower polishing rate than the wafer is formed on at least the peripheral portion of the wafer surface and then the surface is polished, the peripheral portion of the coat film is polished, so that the peripheral portion of the wafer is polished. It can delay the silicon from starting to be polished. That is, after the silicon in the central portion is removed to some extent by polishing until the coat film in the peripheral portion of the wafer is removed, substantial polishing of the silicon in the peripheral portion is started. Therefore, even if the peripheral portion of the wafer is removed at a higher polishing rate than the central portion after the coat film is removed by polishing, overpolishing of the peripheral portion can be prevented and generation of peripheral sag can be suppressed.

【0022】コート膜は、少なくとも研磨されるウエー
ハ表面の外周端部から10mm以内の周辺部分に形成さ
せることで周辺ダレを好適に防ぐことができる。前記し
たようにシリコンウエーハの研磨では、ウエーハの径に
よらず外周端部から6mm前後の位置から落ち込みが始
まり易いので、外周端部から15mm以内、好ましくは
10mm以内の周辺部分に形成させ、特に外周端部から
5〜7mmぐらいまでコート膜を形成させて研磨すれ
ば、周辺ダレを効果的に防ぐことができる。また、外周
端部から中央部分にかけて徐々にコート膜が薄くなるよ
うに形成するとさらに好ましい。
By forming the coat film at least on the peripheral portion within 10 mm from the outer peripheral edge of the wafer surface to be polished, peripheral sag can be suitably prevented. As described above, in the polishing of the silicon wafer, the drop easily starts from a position about 6 mm from the outer peripheral end regardless of the diameter of the wafer, so that it is formed in the peripheral part within 15 mm, preferably 10 mm or less from the outer peripheral end, particularly If a coat film is formed and polished to about 5 to 7 mm from the outer peripheral end, peripheral sag can be effectively prevented. Further, it is more preferable that the coating film is formed so as to gradually become thinner from the outer peripheral end portion to the central portion.

【0023】本発明で形成させるコート膜としては、ワ
ーク、すなわちシリコンウエーハより研磨速度が遅い材
質からなるものであれば特に限定されないが、シリコン
酸化膜、シリコン窒化膜または樹脂膜が好ましい。これ
らのコート膜の研磨速度は、シリコンに比べて数分の1
から数十分の1程度であり、ウエーハ周辺部分のシリコ
ンの研磨が始まるのを効果的に遅らせることができ、ま
た、比較的容易に形成させることができる点でも有利で
ある。
The coating film formed in the present invention is not particularly limited as long as it is made of a material having a lower polishing rate than a work, that is, a silicon wafer, but a silicon oxide film, a silicon nitride film or a resin film is preferable. The polishing rate of these coat films is several times lower than that of silicon.
To several tens of minutes, which is advantageous in that the start of polishing of the silicon around the wafer can be effectively delayed, and that it can be formed relatively easily.

【0024】シリコン酸化膜またはシリコン窒化膜の形
成方法としては特に限定されないが、CVDまたは熱処
理によって少なくともウエーハ表面に酸化膜または窒化
膜を形成させた後、該ウエーハ表面の周辺部分をマスキ
ングしてエッチング処理することによりシリコン酸化膜
またはシリコン窒化膜をウエーハ表面の周辺部に容易に
形成させることができる。
The method of forming the silicon oxide film or the silicon nitride film is not particularly limited. After forming an oxide film or a nitride film on at least the wafer surface by CVD or heat treatment, the peripheral portion of the wafer surface is masked and etched. By performing the treatment, a silicon oxide film or a silicon nitride film can be easily formed on the peripheral portion of the wafer surface.

【0025】例えば、エッチング後の原料ウエーハに酸
化性雰囲気下で熱処理を施してウエーハの全面に熱酸化
膜を形成した後、周辺部分にテープの貼着またはレジス
ト形成等により周辺部分をマスクし、フッ酸(HF)等
でエッチングすることにより中央部分の熱酸化膜を除去
することができる。また、熱処理に代えてCVDによっ
て酸化膜(CVD酸化膜)をウエーハ上に堆積すること
により形成させた後、上記と同様の手順に従って周辺部
分にのみ酸化膜を形成させることもできるほか、最初に
中央部分をマスクした上でCVDを行うことで、周辺部
分にだけCVD酸化膜を形成させてもよい。
For example, after a heat treatment is performed on an etched raw material wafer in an oxidizing atmosphere to form a thermal oxide film on the entire surface of the wafer, the peripheral portion is masked by attaching a tape or forming a resist on the peripheral portion, and the like. By etching with hydrofluoric acid (HF) or the like, the central portion of the thermal oxide film can be removed. After an oxide film (CVD oxide film) is formed on the wafer by CVD instead of heat treatment, the oxide film can be formed only on the peripheral portion according to the same procedure as described above. By performing CVD after masking the central portion, a CVD oxide film may be formed only on the peripheral portion.

【0026】樹脂膜の形成方法も特に限定されないが、
スピンコーティングによって前記ウエーハ表面の周辺部
分に有機溶媒で希釈した樹脂溶液を塗布した後、熱処理
することで樹脂膜を容易に形成させることができる。前
記樹脂は特に限定されるものではないが、例えばエポキ
シ樹脂等の熱硬化性樹脂でも良い。
The method for forming the resin film is not particularly limited, either.
A resin film diluted with an organic solvent is applied to a peripheral portion of the wafer surface by spin coating, and then heat-treated, whereby a resin film can be easily formed. The resin is not particularly limited, but may be a thermosetting resin such as an epoxy resin.

【0027】例えば、図2に示されるように、ウエーハ
Wを、その中心が回転軸3上に位置するように回転テー
ブル2上に固定する。次いで、ウエーハWを回転させな
がら、適当な溶媒に溶かしたエポキシ樹脂等の熱硬化性
樹脂を供給ノズル4を通じてウエーハ周辺部分に塗布し
た後、これを熱硬化処理することにより、ウエーハ周辺
部分にのみエポキシ樹脂コート膜1を容易に形成させる
ことができる。なお、樹脂としてはエポキシ樹脂に限定
されず、硬化後ワークより研磨速度が遅いものであれば
全て使用することができる。
For example, as shown in FIG. 2, the wafer W is fixed on the turntable 2 so that the center thereof is located on the rotary shaft 3. Then, while rotating the wafer W, a thermosetting resin such as an epoxy resin dissolved in an appropriate solvent is applied to the peripheral portion of the wafer through the supply nozzle 4, and then this is subjected to a thermosetting treatment, so that only the peripheral portion of the wafer is applied. The epoxy resin coat film 1 can be easily formed. The resin is not limited to an epoxy resin, and any resin can be used as long as it has a polishing rate lower than that of the work after curing.

【0028】いずれのコート膜を形成させる場合でも、
ウエーハ表面の中央部分ではウエーハ表面が露出するか
または周辺部分より薄くなるようにコート膜を形成させ
るが、中央部分ではウエーハ表面5が露出するようにコ
ート膜1を形成させれば、コート膜1はより薄くて良
く、その後の研磨時間も短縮することができるので好ま
しい。
In forming any of the coating films,
The coat film is formed such that the wafer surface is exposed at the central portion of the wafer surface or is thinner than the peripheral portion, but if the coat film 1 is formed such that the wafer surface 5 is exposed at the central portion, the coat film 1 is formed. Is preferred because it can be thinner and the subsequent polishing time can be shortened.

【0029】また、ウエーハ表面の周辺部分以外、例え
ばウエーハの裏面に関してはコート膜の形成は必須では
ないが、図1で示されるように裏面6にもコート膜1形
成させてウエーハWの研磨を行えば、研磨剤等によるウ
エーハ裏面の過剰なエッチングや汚れを防止することが
でき、また裏面の保持による傷の発生も防止できる。こ
のような汚れ、傷の防止は、樹脂性のコート膜を形成さ
せた場合に特に有効となる。
Further, it is not essential to form a coat film on a portion other than the peripheral portion of the wafer surface, for example, on the back surface of the wafer. However, as shown in FIG. If performed, it is possible to prevent excessive etching and contamination of the wafer back surface due to abrasives and the like, and also possible to prevent generation of scratches due to holding of the back surface. The prevention of such stains and scratches is particularly effective when a resinous coating film is formed.

【0030】図1のウエーハは、本発明に係るコート膜
を形成させた一例であって、ウエーハ表面の周辺部分の
み、あるいはウエーハ表裏面の周辺部分のみにコート膜
を形成させてもよく、このようにコート膜を形成する部
分を少なくすることで作業効率を向上させることができ
る。なお、表面の研磨後、裏面や面取り部に残留してい
るコート膜は、コート膜を溶解除去可能な溶液を用い洗
浄除去する。または、コート膜を取り除く研磨や、エッ
チング、鏡面面取り等により除去すれば良い。
The wafer shown in FIG. 1 is an example in which a coat film according to the present invention is formed, and a coat film may be formed only on the peripheral portion of the wafer surface or only on the peripheral portions of the front and back surfaces of the wafer. As described above, the working efficiency can be improved by reducing the portion where the coat film is formed. After the polishing of the front surface, the coat film remaining on the back surface or the chamfered portion is washed and removed using a solution capable of dissolving and removing the coat film. Alternatively, the film may be removed by polishing, etching, mirror polishing, or the like for removing the coat film.

【0031】上記のような方法により所望のコート膜を
容易に形成させることができるが、周辺部分に形成させ
るコート膜の厚さに関しては、一例として以下のような
簡易的な方法により決定することができる。従来の研磨
方法で研磨した場合の周辺ダレ量:Y、 シリコンの研磨速度:Rsi コート膜の研磨速度:Rc 周辺部分のコート膜の膜厚:TH とすると、コート膜が除去されるまでの時間:t1は、
t1=TH/Rcとして表され、時間t1の間に中央部
分のシリコンが除去される量が周辺ダレ量Yと一致する
ようにコート膜の膜厚THを決定することができる。
Although a desired coat film can be easily formed by the above-described method, the thickness of the coat film formed on the peripheral portion is determined by a simple method as follows, for example. Can be. Peripheral sag amount when polished by a conventional polishing method: Y, Silicon polishing rate: Rsi Polishing rate of coat film: Rc Thickness of coat film in peripheral portion: TH, and time until the coat film is removed. : T1 is
It is expressed as t1 = TH / Rc, and the thickness TH of the coat film can be determined so that the amount of silicon removed from the central portion during the time t1 matches the peripheral sag amount Y.

【0032】従って、Y=Rsi×(TH/Rc)とな
り、これをさらに変形すると、 TH=Y×(Rc/Rsi) となるので、周辺ダレ量(Y)、シリコンの研磨速度
(Rsi)、及びコート膜の研磨速度(Rc)さえ予め
測定しておけば、周辺部分のコート膜の厚さ(TH)を
簡易的に決定することができる。
Therefore, Y = Rsi × (TH / Rc). When this is further modified, TH = Y × (Rc / Rsi), so that the peripheral sag amount (Y), the polishing rate of silicon (Rsi), If the polishing rate (Rc) of the coat film is measured in advance, the thickness (TH) of the coat film in the peripheral portion can be easily determined.

【0033】研磨速度については研磨条件によって違っ
てくるが、本発明者らの実験によれば、シリコンウエー
ハ自体の研磨速度が0.6〜0.7μm/分となる通常
の研磨条件で研磨を行う場合、各研磨速度はおよそ以下
の通りとなる。 熱酸化膜:0.01〜0.02μm/分 CVD酸化膜:0.04〜0.06μm/分 エポキシ樹脂膜:0.02〜0.04μm/分 これらは、使用した研磨剤や、研磨圧力等の研磨条件、
あるいはコート膜作製条件等で値が変わってくるが、予
め同条件で実験を行っておくことで容易に求めることが
できる。
The polishing rate varies depending on the polishing conditions. According to the experiments conducted by the present inventors, polishing was performed under normal polishing conditions in which the polishing rate of the silicon wafer itself was 0.6 to 0.7 μm / min. When performing the polishing, the respective polishing rates are as follows. Thermal oxide film: 0.01 to 0.02 μm / min. CVD oxide film: 0.04 to 0.06 μm / min. Epoxy resin film: 0.02 to 0.04 μm / min. Polishing conditions, such as
Alternatively, the value varies depending on the coating film preparation conditions and the like, but can be easily obtained by conducting an experiment under the same conditions in advance.

【0034】図3は、本発明者らが行った研磨速度に関
する実験の結果を示したものである。このグラフからも
明らかなように、各コート膜はシリコンウエーハと比べ
てその研磨速度が10分の1以下であり、シリコンより
かなり研磨され難いことが分かる。従って、ウエーハ周
辺部分に薄くコートするだけで周辺部分のシリコンが研
磨されるのを遅らせることができ、ひいては周辺ダレを
効果的に防ぐことができる。
FIG. 3 shows the results of an experiment on the polishing rate performed by the present inventors. As is clear from this graph, each coating film has a polishing rate of 1/10 or less as compared with that of a silicon wafer, and is much less polished than silicon. Therefore, polishing of the silicon in the peripheral portion can be delayed by only thinly coating the peripheral portion of the wafer, and the peripheral sag can be effectively prevented.

【0035】なお、コート膜の厚さを導くための上記計
算式は一例であって、コート膜の厚さに関しては、上述
のようにラッピング後あるいはエッチング後のウエーハ
(原料ウエーハ)の形状、全体の研磨代、コート膜の材
質や作製条件、使用した研磨剤や研磨圧力等の研磨条
件、あるいは研磨されるウエーハのドープ量による硬度
の変化等を考慮し、予め研磨速度を実験により確認する
などして適宜決めれば良い。
Note that the above calculation formula for deriving the thickness of the coat film is an example, and the thickness of the coat film is determined by the shape of the wafer (raw material wafer) after lapping or etching as described above. In consideration of the polishing allowance, the material and preparation conditions of the coating film, the polishing conditions such as the polishing agent and polishing pressure used, or the change in hardness due to the dope amount of the wafer to be polished, the polishing rate is previously confirmed by experiments, etc. And determine it appropriately.

【0036】周辺部分にコート膜を形成させた後、図5
に示されるような従来の保持板等を用いて研磨すること
ができる。すなわち、多数の貫通孔が設けられた保持板
16に貫通孔を通じてウエーハWを真空吸着保持し、研
磨布13に研磨剤15を供給するとともに、ウエーハ表
面を研磨布13に所定の押圧力を掛ながら摺接させて研
磨する。このような研磨を行うことで、研磨初期におい
ては、ウエーハの中央部分ではシリコンが直接研磨され
る一方、周辺部分では研磨速度が遅いコート膜が研磨さ
れるため、ウエーハの中央部分が一旦薄くなる。その
後、周辺部分のコート膜が除去されると、周辺部分のシ
リコンが中央部分よりも速い研磨速度で研磨されるの
で、やがて中央部分と周辺部分の厚さがほぼ同じとなっ
たときに研磨を終了すれば良い。
After forming a coat film on the peripheral portion, FIG.
Can be polished using a conventional holding plate as shown in FIG. That is, the wafer W is vacuum-adsorbed and held in the holding plate 16 provided with a large number of through-holes through the through-holes, the abrasive 15 is supplied to the polishing cloth 13, and a predetermined pressing force is applied to the surface of the wafer against the polishing cloth 13. Polish while sliding. By performing such polishing, in the initial stage of polishing, silicon is directly polished in the central portion of the wafer, while a coat film having a low polishing rate is polished in the peripheral portion, so that the central portion of the wafer is once thinned. . After that, when the coat film in the peripheral portion is removed, the silicon in the peripheral portion is polished at a higher polishing rate than in the central portion. You only have to end.

【0037】なお、本発明の研磨方法は研磨工程におけ
るいずれの段階においても適用できるが、周辺ダレは研
磨代が一番多い1次研磨で生じることがほとんどなの
で、1次研磨に好適に適用することができる。従って、
本発明の方法により1次研磨を行った後、必要に応じて
2次研磨を行い、さらに仕上げ研磨を行うことで表面全
体にわたって非常に高い平坦度を有する鏡面ウエーハを
得ることができる。
The polishing method of the present invention can be applied at any stage in the polishing process. However, since the peripheral sag is almost always generated by the primary polishing, which has the largest polishing allowance, it is preferably applied to the primary polishing. be able to. Therefore,
After the primary polishing according to the method of the present invention, the secondary polishing is performed as necessary, and the finish polishing is further performed, whereby a mirror-finished wafer having a very high flatness over the entire surface can be obtained.

【0038】上記研磨方法では、枚葉式に研磨する場合
について説明したが、本発明は保持板の種類、ウエーハ
の保持方法等については特に限定されず、バッチ式に研
磨する場合にも適用することができる。すなわち、所望
のコート膜を形成した複数枚のウエーハの裏面を接着剤
またはワックス等を介してガラスやセラミック製のプレ
ートに貼り付け、これら複数枚のウエーハを同時に研磨
することもできる。
In the above-mentioned polishing method, the case of single-wafer polishing has been described. However, the present invention is not particularly limited with respect to the type of holding plate, the method of holding a wafer, and the like, and is applicable to the case of batch-type polishing. be able to. That is, the back surfaces of a plurality of wafers on which a desired coat film has been formed can be attached to a glass or ceramic plate via an adhesive or wax, and the plurality of wafers can be polished simultaneously.

【0039】本発明の研磨方法により研磨されたシリコ
ンウエーハは、周辺ダレの発生が抑制され、ウエーハ表
面全体にわたって平坦度に優れた鏡面ウエーハとなり、
ウエーハの良品率を著しく向上させることができる。特
に、外周端部から2mm以内の領域を含め、表面基準の
SFQRmaxが0.15μm以下の非常に高い平坦度
を有するウエーハを保持板等の構造に関係無く安定して
製造することができる。また、このようなウエーハを用
いることで表面全体に回路を形成させることができ、半
導体デバイスの生産性及び歩留りを著しく向上させるこ
とができる。
The silicon wafer polished by the polishing method of the present invention is a mirror-polished wafer having excellent flatness over the entire surface of the wafer, in which peripheral sag is suppressed.
The yield rate of wafers can be remarkably improved. In particular, it is possible to stably manufacture a wafer having a very high flatness having a surface-based SFQRmax of 0.15 μm or less including a region within 2 mm from the outer peripheral end irrespective of the structure of the holding plate and the like. Further, by using such a wafer, a circuit can be formed on the entire surface, and the productivity and yield of semiconductor devices can be significantly improved.

【0040】[0040]

【実施例】以下、実施例及び比較例を示して本発明をよ
り具体的に説明するが、本発明はこれらに限定されるも
のではない。 (実施例)エッチング後のシリコンウエーハ(径:8イ
ンチ)をCVDにより成膜処理してウエーハの表面にC
VD酸化膜を形成させた。次いでウエーハ外周端部から
5mmまでの周辺部分をマスキングしてエッチング処理
し、中央部分の酸化膜を除去することにより周辺部分の
みCVD酸化膜を残存させた。なお、CVD酸化膜の膜
厚は前記計算式により算出し、その値をもとにCVD酸
化膜を形成させた。すなわち、シリコンの研磨速度Rs
i:0.6μm/分、コート膜(CVD酸化膜)の研磨
速度Rc:0.06μm/分、周辺ダレ量Y:約0.3
μm(従来の方法による研磨で得られた値)として、コ
ート膜の厚さTH=Y×(Rc/Rsi)=0.3μm
×(0.06/0.6)=30nmとした。
EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to these examples. (Example) A silicon wafer (diameter: 8 inches) after etching was formed into a film by CVD and C
A VD oxide film was formed. Next, the peripheral portion from the outer peripheral edge of the wafer to 5 mm was masked and etched, and the central portion of the oxide film was removed to leave the CVD oxide film only in the peripheral portion. The thickness of the CVD oxide film was calculated by the above equation, and the CVD oxide film was formed based on the calculated value. That is, the polishing rate Rs of silicon
i: 0.6 μm / min, polishing rate Rc of the coat film (CVD oxide film): 0.06 μm / min, peripheral sag amount Y: about 0.3
μm (value obtained by polishing by a conventional method), the thickness of the coat film TH = Y × (Rc / Rsi) = 0.3 μm
× (0.06 / 0.6) = 30 nm.

【0041】このようにコート膜を形成させたウエーハ
を用い、以下の研磨条件で一次研磨を行った。 研磨装置:真空吸着タイプ枚葉研磨装置 研磨布 :SUBA600(ロデール社製商品名) 研磨剤 :コロイダルシリカ研磨剤 研磨荷重:300gf/cm 相対速度:50m/min 研磨代 :10μm
Using the wafer on which the coating film was formed as described above, primary polishing was performed under the following polishing conditions. Polishing device: Vacuum adsorption type single wafer polishing device Polishing cloth: SUBA600 (trade name, manufactured by Rodale) Polishing agent: Colloidal silica polishing Polishing load: 300 gf / cm 2 Relative speed: 50 m / min Polishing allowance: 10 μm

【0042】(比較例)実施例で用いたウエーハと同じ
サイズのシリコンウエーハを用い、コート膜を形成せず
に実施例1と同様の研磨条件で研磨を行った。
(Comparative Example) A silicon wafer having the same size as the wafer used in the example was polished under the same polishing conditions as in the example 1 without forming a coat film.

【0043】実施例及び比較例で研磨したウエーハに対
し、静電容量式厚さ測定器を用い、外周端部から10m
mの位置を基準として周辺部分の厚さ分布(除外領域:
周辺2mm)を測定し、その結果を図4に示した。
The wafers polished in the examples and comparative examples were measured for 10 m from the outer peripheral edge using a capacitance type thickness measuring instrument.
The thickness distribution of the peripheral part based on the position of m (exclusion area:
2 mm) and the results are shown in FIG.

【0044】実施例(コート膜有り)で研磨したウエー
ハは、周辺部分まで非常に高い平坦度が達成され、外周
端部から2mmの位置でも変位量は0.1μm以下であ
り、SFQRmaxは0.09μmであった。一方、比
較例(コート膜無し)で研磨されたウエーハは、原料ウ
エーハの周辺ダレよりは改善されているものの外周端部
から6mm付近で周辺ダレが始まり、外周端部から2m
mの位置で約0.3μmの変位があった。また、SFQ
Rmaxは0.20μm程度であった。
The wafer polished in the embodiment (with a coating film) achieved very high flatness to the peripheral portion, the displacement was 0.1 μm or less even at a position 2 mm from the outer peripheral edge, and the SFQRmax was 0.1 mm. It was 09 μm. On the other hand, although the wafer polished in the comparative example (without the coating film) is improved more than the peripheral sag of the raw material wafer, peripheral sag starts around 6 mm from the outer peripheral end and 2 m from the outer peripheral end.
At the position of m, there was a displacement of about 0.3 μm. Also, SFQ
Rmax was about 0.20 μm.

【0045】なお、図4に示されるように、エッチング
後に予め測定した原料ウエーハの周辺部分には、既に周
辺ダレが生じていた。通常、エッチング工程で周辺ダレ
が生じたウエーハを研磨すると、研磨の極初期段階で
は、ウエーハの周辺部分は、中心部分より厚さが薄い
分、研磨圧力が低く研磨速度が遅くなるが、さらに研磨
を続けると、ウエーハ全面がほぼ同じ条件(研磨速度)
で、あるいはウエーハ周辺部分が過剰に研磨される。従
って、研磨工程で10μm程度の研磨代で研磨すると、
図6に示したような新たな周辺ダレが生じることにな
る。しかし、実施例では、ウエーハ周辺部分にコート膜
を形成させたため、上記のような研磨工程での周辺ダレ
を防止することができた。
As shown in FIG. 4, peripheral sagging had already occurred in the peripheral portion of the raw material wafer measured in advance after etching. Normally, when polishing a wafer on which peripheral sag has occurred in the etching process, in the very initial stage of polishing, the peripheral portion of the wafer has a lower polishing pressure and a lower polishing rate because the thickness is thinner than the central portion. , The whole surface of the wafer is almost the same condition (polishing speed)
Or the peripheral portion of the wafer is excessively polished. Therefore, when polishing with a polishing allowance of about 10 μm in the polishing process,
A new peripheral sag as shown in FIG. 6 occurs. However, in the example, since the coat film was formed on the peripheral portion of the wafer, it was possible to prevent the peripheral sag in the polishing process as described above.

【0046】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は単なる例示であり、本
発明の特許請求の範囲に記載された技術的思想と実質的
に同一な構成を有し、同様な作用効果を奏するものは、
いかなるものであっても本発明の技術的範囲に包含され
る。
The present invention is not limited to the above embodiment. The above embodiment is merely an example, and has substantially the same configuration as the technical idea described in the claims of the present invention, and has the same function and effect,
Anything is included in the technical scope of the present invention.

【0047】例えば、前記実施の形態ではシリコンウエ
ーハを研磨する場合を例に説明したが、本発明が適用で
きる被研磨物はシリコンウエーハに限定されず、表面全
体の高い平坦度が要求される円形状ワークの研磨に適用
できる。また、周辺ダレは、ワークの径にかかわらず発
生するので、本発明はワークの大きさに関しても特に限
定されるものではない。
For example, in the above-described embodiment, a case where a silicon wafer is polished has been described as an example. However, the object to be polished to which the present invention can be applied is not limited to a silicon wafer, and a circle requiring high flatness of the entire surface is required. Applicable to polishing of shaped workpieces. In addition, since peripheral sagging occurs regardless of the diameter of the work, the present invention is not particularly limited with respect to the size of the work.

【0048】また、コート膜の厚さの制御の仕方も、実
施例では1段の研磨後に高平坦度になるように制御して
いるが、研磨を複数段で行う場合、最終的な仕上げ研磨
後に高平坦度である必要がある。本発明は、先にも述べ
たように周辺ダレが最も発生する可能性がある1次研磨
で用いることが最適である。しかし、2次研磨や仕上げ
研磨など、その後の研磨でも若干周辺ダレが起こること
があるので、1次研磨で完全に高平坦度になるようにコ
ート膜の厚さを決めるのではなく、二次、仕上げ研磨で
のダレ量を考慮して、1次研磨では外周部分が若干跳ね
上がる(若干周辺部分が厚くなる)ようにコート膜の厚
さを制御し研磨しても良い。つまり最終的な製品で高平
坦度なウエーハが得られるように本発明を利用すれば良
い。もちろん、各研磨段階で本発明のようなコート膜を
形成し研磨しても構わない。
In the embodiment, the method of controlling the thickness of the coat film is controlled so as to obtain a high flatness after one-stage polishing. However, when polishing is performed in a plurality of stages, final polishing is performed. It is necessary to have high flatness later. As described above, the present invention is optimally used in primary polishing where peripheral sagging is most likely to occur. However, in the subsequent polishing such as secondary polishing and finish polishing, a slight sag may occur in the periphery. Therefore, the thickness of the coating film is not determined so as to completely achieve high flatness by the primary polishing. In consideration of the amount of sag in the final polishing, the thickness of the coat film may be controlled and polished in the first polishing so that the outer peripheral portion is slightly jumped up (the peripheral portion is slightly thickened). That is, the present invention may be used so that a high flatness wafer can be obtained in a final product. Of course, a coat film as in the present invention may be formed and polished at each polishing step.

【0049】[0049]

【発明の効果】以上説明したように、半導体ウエーハ等
の非常に高い平坦度が要求される円形状ワークを研磨す
る際、本発明に係るコート膜を形成させてからワーク表
面の研磨を行うことにより、ワークの周辺部分の過研磨
を実質的に抑制することができる。
As described above, when polishing a circular workpiece such as a semiconductor wafer that requires extremely high flatness, the surface of the workpiece is polished after forming the coat film according to the present invention. Thereby, overpolishing of the peripheral portion of the work can be substantially suppressed.

【0050】特に、半導体ウエーハのような非常に高い
平坦度が要求される研磨に本発明を適用すれば、保持板
の構造等を改良する必要が無く、従来の保持板を用いて
ウエーハを保持して研磨することで周辺ダレを防ぎ、ウ
エーハ外周端部近くまで表面全体にわたって非常に高い
平坦度が達成される上、表面特性に優れた鏡面ウエーハ
とすることができる。このような鏡面ウエーハは、表面
全体に回路を形成させることができ、半導体デバイスの
生産性及び歩留りを向上させることができる。
In particular, if the present invention is applied to polishing that requires extremely high flatness, such as a semiconductor wafer, there is no need to improve the structure of the holding plate, and the wafer is held using the conventional holding plate. By polishing the wafer, peripheral sag is prevented, very high flatness is achieved over the entire surface up to near the outer peripheral edge of the wafer, and a mirror-finished wafer having excellent surface characteristics can be obtained. Such a mirror-finished wafer can form a circuit on the entire surface, and can improve the productivity and yield of semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るコート膜が形成された研磨前のウ
エーハの一例を示す概略断面図である。
FIG. 1 is a schematic sectional view showing an example of a wafer before polishing on which a coat film according to the present invention is formed.

【図2】本発明に係る熱硬化樹脂膜を形成させる工程の
一部を示す概略図である。
FIG. 2 is a schematic view showing a part of a process of forming a thermosetting resin film according to the present invention.

【図3】シリコンウエーハと各種コート膜の研磨速度を
示すグラフである。
FIG. 3 is a graph showing a polishing rate of a silicon wafer and various coating films.

【図4】実施例、比較例で測定したウエーハの周辺部分
の厚さの変位量を示すグラフである。
FIG. 4 is a graph showing the amount of displacement of the thickness of the peripheral portion of the wafer measured in Examples and Comparative Examples.

【図5】ウエーハの研磨装置の一例を示す概略図であ
る。
FIG. 5 is a schematic view showing an example of a wafer polishing apparatus.

【図6】従来の方法による研磨後のウエーハの周辺部分
の厚さの変位量を示すグラフである。
FIG. 6 is a graph showing a displacement amount of a thickness of a peripheral portion of a wafer after polishing by a conventional method.

【符号の説明】[Explanation of symbols]

1…コート膜、 2…回転テーブル、 3…回転軸、
4…供給ノズル、 5…ウエーハ表面、 6…ウエーハ
裏面、 11…ホルダ、 12…定盤、 13…研磨
布、 14…研磨剤供給装置、 15…研磨剤、 16
…保持板、 W…ワーク(ウエーハ)。
1 ... coat film, 2 ... rotary table, 3 ... rotary axis,
4 ... supply nozzle, 5 ... wafer front surface, 6 ... wafer back surface, 11 ... holder, 12 ... surface plate, 13 ... polishing cloth, 14 ... abrasive supply device, 15 ... abrasive, 16
... holding plate, W ... work (wafer).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 三千登 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社半導体白河 研究所内 Fターム(参考) 3C058 AA07 AB01 AB04 AB06 CA04 CB02 DA17  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Michito Sato 150 Odakura Osaikura, Nishigo-mura, Nishishirakawa-gun, Fukushima Prefecture

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 円形状ワークを保持板で保持し、該ワー
クの表面を研磨布に摺接させて研磨する方法において、
前記ワークより研磨速度が遅い材質からなるコート膜
を、少なくとも前記ワーク表面の周辺部分に形成させる
とともに該ワーク表面の中央部分ではワーク表面が露出
するかまたは周辺部分より薄くなるように形成させ、前
記ワークの裏面を保持してワーク表面の研磨を行うこと
を特徴とするワークの研磨方法。
1. A method of holding a circular work with a holding plate and polishing the surface of the work by bringing the surface of the work into sliding contact with a polishing cloth,
A coat film made of a material having a polishing rate lower than that of the work is formed at least in a peripheral portion of the work surface, and is formed such that the work surface is exposed or thinner in a central portion of the work surface than in the peripheral portion, A polishing method for a work, comprising polishing the work surface while holding the back surface of the work.
【請求項2】 前記ワークが、シリコンウエーハである
ことを特徴とする請求項1に記載の研磨方法。
2. The polishing method according to claim 1, wherein the workpiece is a silicon wafer.
【請求項3】 前記コート膜を、前記ウエーハの表面の
外周端部から10mm以内の周辺部分に形成させること
を特徴とする請求項2に記載の研磨方法。
3. The polishing method according to claim 2, wherein the coat film is formed on a peripheral portion within 10 mm from an outer peripheral end of the surface of the wafer.
【請求項4】 前記コート膜として、シリコン酸化膜、
シリコン窒化膜または樹脂膜を形成させることを特徴と
する請求項1ないし請求項3のいずれか1項に記載の研
磨方法。
4. A silicon oxide film as the coat film,
4. The polishing method according to claim 1, wherein a silicon nitride film or a resin film is formed.
【請求項5】 前記シリコン酸化膜またはシリコン窒化
膜の形成は、CVDまたは熱処理によって少なくとも前
記ウエーハ表面に酸化膜または窒化膜を形成させた後、
該ウエーハ表面の周辺部分をマスキングしてエッチング
処理することにより行うことを特徴とする請求項4に記
載の研磨方法。
5. The method according to claim 1, wherein the silicon oxide film or the silicon nitride film is formed by forming an oxide film or a nitride film on at least the wafer surface by CVD or heat treatment.
5. The polishing method according to claim 4, wherein the polishing is performed by masking a peripheral portion of the wafer surface and performing an etching process.
【請求項6】 前記樹脂膜の形成は、スピンコーティン
グによって前記ウエーハ表面の周辺部分に前記樹脂を塗
布した後、熱処理することにより行うことを特徴とする
請求項4に記載の研磨方法。
6. The polishing method according to claim 4, wherein the resin film is formed by applying the resin to a peripheral portion of the surface of the wafer by spin coating and then performing a heat treatment.
JP2000220821A 2000-07-21 2000-07-21 Method of polishing work Pending JP2002043257A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000220821A JP2002043257A (en) 2000-07-21 2000-07-21 Method of polishing work
PCT/JP2001/005971 WO2002009165A1 (en) 2000-07-21 2001-07-10 Work polishing method
TW90117559A TW544368B (en) 2000-07-21 2001-07-18 Method of polishing work

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000220821A JP2002043257A (en) 2000-07-21 2000-07-21 Method of polishing work

Publications (1)

Publication Number Publication Date
JP2002043257A true JP2002043257A (en) 2002-02-08

Family

ID=18715356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220821A Pending JP2002043257A (en) 2000-07-21 2000-07-21 Method of polishing work

Country Status (3)

Country Link
JP (1) JP2002043257A (en)
TW (1) TW544368B (en)
WO (1) WO2002009165A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090574A1 (en) * 2005-02-22 2006-08-31 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
WO2011077661A1 (en) * 2009-12-24 2011-06-30 株式会社Sumco Semiconductor wafer, and method for producing same
JP2013110322A (en) * 2011-11-22 2013-06-06 Shin Etsu Handotai Co Ltd Formation method and formation apparatus of silicon oxide film and silicon wafer polishing method
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292922A (en) * 1985-06-21 1986-12-23 Hitachi Hokkai Semiconductor Ltd Manufacture of semiconductor device
JPH07335845A (en) * 1994-06-15 1995-12-22 Toshiba Corp Manufacture of soi substrate and polisher

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090574A1 (en) * 2005-02-22 2006-08-31 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
JP2006237055A (en) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd Method of manufacturing semiconductor wafer and method of specularly chamfering semiconductor wafer
WO2011077661A1 (en) * 2009-12-24 2011-06-30 株式会社Sumco Semiconductor wafer, and method for producing same
JP2011134828A (en) * 2009-12-24 2011-07-07 Sumco Corp Semiconductor wafer and method of manufacturing the same
US8772177B2 (en) 2009-12-24 2014-07-08 Sumco Corporation Semiconductor wafer and method of producing the same
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP2013110322A (en) * 2011-11-22 2013-06-06 Shin Etsu Handotai Co Ltd Formation method and formation apparatus of silicon oxide film and silicon wafer polishing method

Also Published As

Publication number Publication date
TW544368B (en) 2003-08-01
WO2002009165A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
US5800725A (en) Method of manufacturing semiconductor wafers
US6110391A (en) Method of manufacturing a bonding substrate
WO2015122072A1 (en) Method for manufacturing semiconductor wafer
JP4835069B2 (en) Silicon wafer manufacturing method
US6376335B1 (en) Semiconductor wafer manufacturing process
JP2006339302A (en) Manufacturing method of adhered wafer and apparatus for grinding external circumference of adhered wafer
TWI285924B (en) Method for manufacturing silicon wafer
JP3447477B2 (en) Method for polishing a semiconductor substrate
JP5233111B2 (en) Manufacturing method of bonded SOI wafer
KR101752986B1 (en) METHOD FOR PRODUCING SiC SUBSTRATE
JPH06176993A (en) Manufacture of semiconductor substrate
JP4103808B2 (en) Wafer grinding method and wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP2002043257A (en) Method of polishing work
JP2588326B2 (en) Method for manufacturing semiconductor wafer
JP4675749B2 (en) Epitaxial wafer manufacturing method
JP6610526B2 (en) Single wafer polishing method for silicon wafer
JP2000077372A (en) Manufacture of semiconductor wafer for vapor-phase growth
JP2003142434A (en) Method of manufacturing mirror-surface wafer
JP2003151939A (en) Method of manufacturing soi substrate
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JP2000243731A (en) Manufacture of high-flatness wafer
JP4154683B2 (en) Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method
WO2001096065A1 (en) Method for polishing work
JP4440810B2 (en) Manufacturing method of bonded wafer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050620

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050902