JP4154683B2 - Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method - Google Patents

Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method Download PDF

Info

Publication number
JP4154683B2
JP4154683B2 JP27952399A JP27952399A JP4154683B2 JP 4154683 B2 JP4154683 B2 JP 4154683B2 JP 27952399 A JP27952399 A JP 27952399A JP 27952399 A JP27952399 A JP 27952399A JP 4154683 B2 JP4154683 B2 JP 4154683B2
Authority
JP
Japan
Prior art keywords
wafer
lapping
grinding
damage
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27952399A
Other languages
Japanese (ja)
Other versions
JP2001102331A (en
Inventor
恵一 田中
靖行 橋本
修 加賀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP27952399A priority Critical patent/JP4154683B2/en
Publication of JP2001102331A publication Critical patent/JP2001102331A/en
Application granted granted Critical
Publication of JP4154683B2 publication Critical patent/JP4154683B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置、詳しくはウェーハ表面における高平坦度を維持しながら、梨地面であるウェーハ裏面の光沢度を任意に選定することができる高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置に関する。
【0002】
【従来の技術】
従来のシリコンウェーハの製造方法を図4のフローチャートを参照して説明する。
まず、スライス工程(S301)では、直径が30cmのインゴットからシリコンウェーハをスライスする。スライス後のシリコンウェーハの平坦度はGBIR(Global Back-side Ideal Range)で10〜30μm程度(8インチウェーハでは10〜20μm)、加工ダメージは15μm程度である。次の面取り工程(S302)では、このウェーハの外周部に面取り加工を施す。
続くラッピング工程(S303)においては、ラッピング定盤によりシリコンウェーハの表裏両面にラッピング加工を施す。なお、ラッピング砥粒には、通常、#1200の複合人造エメリーが使用され、ラップ後の平坦度はGBIRで1μm程度、加工ダメージは7μm(最大で15μm)程度である。この際のラップ量は片面35〜45μm、両面で70〜90μm程度である。
【0003】
次のエッチング工程(S304)では、ラップドウェーハを高精度に酸エッチングする高精度酸エッチング液(混酸またはアルカリ+混酸)に浸漬し、そのラッピング加工での歪み、面取り工程での歪みなどを除去する。この場合、通常、片面で10〜20μm、両面で20〜40μm程度をエッチングする。
このエッチング後のシリコンウェーハをワックスを用いて研磨盤に接着し、ウェーハ表面に鏡面研磨を施す(S305)。次いで、シリコンウェーハの裏面に付着したワックスなどを除去した後、最終の仕上げ洗浄工程(S306)を経る。
【0004】
【発明が解決しようとする課題】
しかしながら、この従来技術におけるシリコンウェーハの製造方法にあっては、このラッピング工程が、加工取り代を70〜90μmとして、シリコンウェーハの平坦度を高める工程として位置づけられていた。
すなわち、このスライス後のウェーハは、比較的粗いFO#1200のラッピング砥粒の供給をうけながら、上,下のラッピング定盤を有するラップ装置によってラッピングされていた。このようにFO#1200という粗いラッピング砥粒を用いることで、ラッピング後の加工ダメージは7μm(最大15μm)と比較的大きかった。
【0005】
これにより、続く高精度酸エッチング工程にあっては、GBIRで1μmという平坦度を低下させずに、ラッピング時の7μmの加工ダメージを除くために、そのエッチング量は表裏両面で30μmと大きかった。
通常、酸エッチングは、エッチング速度が速くて、ウェーハと酸性溶液との反応が強く、多量の気泡が発生する。その影響などにより、このウェーハの表裏面にはうねりが生じやすく、ウェーハ外周部にもダレが発生しやすくて、ウェーハ平坦度が低下する傾向にある。したがって、前述したようなきびしい条件を満足させることができる酸エッチャントの種類は、現在、わずか数種類しか存在しない。その結果、ウェーハ裏面の光沢度の選択性が低下してしまうという問題点があった。
【0006】
そこで、発明者は、半導体ウェーハのスライス・面取り加工時の加工ダメージを、平坦度をそれほど考慮しない粗いエッチングで略完全に取り除き、次いで、ウェーハ表面を研削砥石により低ダメージ研削すると同時に、ウェーハ裏面をラッピングし、その後、この表面研削・裏面ラップ工程でのわずかな表裏面の加工ダメージを、エッチングによって除去するようにすれば、ウェーハ表面の平坦度が高まると同時に、ウェーハ裏面の光沢度の選択性も大きくなることを知見し、この発明を完成させるに至った。
【0007】
【発明の目的】
この発明は表面が高平坦度で裏面が梨地のウェーハの製造方法を提供することをその目的としている。
この発明は、上記高平坦度裏面梨地ウェーハの製造方法に用いられる表面研削裏面ラップ装置を提供することを、その目的としている。
この発明は、ウェーハ表面をあらさずに、高いスループットで研削することができる高平坦度裏面梨地ウェーハの製造方法およびこの製造方法に用いられる表面研削裏面ラップ装置を提供することを、その目的としている。
この発明は、ウェーハ裏面をあらさずに、高いスループットでラッピングすることができる高平坦度裏面梨地ウェーハの製造方法およびこの製造方法に用いられる表面研削裏面ラップ装置を提供することを、その目的としている。
【0008】
【課題を解決するための手段】
請求項1に記載の発明は、インゴットから半導体ウェーハをスライスする工程と、この半導体ウェーハに面取り加工を施す工程と、上記スライス工程および面取り工程での半導体ウェーハの加工ダメージを粗いエッチングで除去する工程と、半導体ウェーハの表面にダメージ深さ2μm以下の低ダメージの研削を施すと同時に、半導体ウェーハの裏面をダメージ深さ2μmの低ダメージのラッピングを施す工程と、表面研削および裏面ラップ工程での半導体ウェーハの加工ダメージをエッチングにより除去する工程と、エッチング後、半導体ウェーハの表面を鏡面研磨する工程とを備えた高平坦度裏面梨地ウェーハの製造方法である。
【0009】
半導体ウェーハとしては、シリコンウェーハ,ガリウム砒素ウェーハなどが挙げられる。
ここでいう粗いエッチングとは、スライス加工での歪み、面取り工程での歪みなどを除去するために、半導体ウェーハの表面の平坦度をそれほど考慮しない低精度酸エッチング液を用いて行うエッチングを意味する。
低精度酸エッチングのエッチング液としては、フッ酸、硝酸、酢酸、臭酸、リン酸などの酸またはこれらの混合液がある。
この低精度酸エッチングのエッチング量は、ウェーハの表裏両面で20〜40μm、好ましくは24〜36μmである。20μm未満ではスライスダメージが残存する。また、40μmを超えるとスライスでの加工歪みがない領域までエッチングし、コストメリットを失う。そして、低精度酸エッチング後の平坦度はGBIRで10〜30μm、好ましくはGBIRで10〜20μmである。GBIRで30μmを超えると加工取り代が大きくなり、スループットが低下し、コストメリットを損なう。
【0010】
また、ここでいうエッチングとは、酸またはアルカリによるエッチングであり、表面研削・裏面ラップ工程での半導体ウェーハの加工ダメージを除去するため、半導体ウェーハの表面の平坦度を重視して、比較的エッチング速度がおそいエッチング液を用いて行うエッチングである。高精度酸エッチングまたはアルカリエッチングの種類は限定されない。例えばフッ酸、硝酸、酢酸、臭酸、リン酸またはこれらの混合液、KOH、NaOHなどを使用する。
この高精度エッチングのエッチング量は、ウェーハの表裏両面で2〜10μmである。2μm未満では研削条痕が残る不都合が生じる。また、10μmを超えると平坦度GBIRが悪化する。
そして、高精度エッチング後の平坦度はGBIRで0.2〜0.5μmである。
【0011】
使用する研削砥石は、良質の合成樹脂を結合剤としてダイヤモンド砥粒を結合したレジノイド研削砥石またはビトリファイド研削砥石がある。レジノイド研削砥石またはビトリファイド研削砥石による低ダメージ研削では、ウェーハ表面があれにくく、後述する低精度エッチング後のウェーハ表面を研削することができる研削砥石によることが好ましい。例えば、#1500〜#4000の砥粒を使用した研削砥石が好ましい。
例えばディスコ株式会社製のレジノイド研削砥石、「BM−01」を用いることができる。この研削砥石は、研削機の研削ヘッドの下面外周部に環状に配列されたカップ型砥石としてもよい。
この場合の低ダメージ研削での研削ダメージは2μm以下とする。研削ダメージが大きいと、後の表面研磨工程での研磨量が増大する。低ダメージ研削の研削量は15μm以下、好ましくは10〜15μmである。15μmを超えると、不要な領域も研削することとなり、コストメリットを得ることができない。
また、低ダメージでの研削・ラッピング後の表面平坦度はGBIRで0.2〜0.5μmである。
【0012】
ここでいう低ダメージラッピングとは、低ダメージ用のラッピング砥粒を含むアルカリ系のラッピング液を供給しながら、ラッピング後のウェーハ裏面のダメージを低減させたラッピングを意味する。この低ダメージラッピングとはダメージ深さが2μmのラッピングを意味する
低ダメージ用のラッピング砥粒の種類は限定されない。例えば、複合人造エメリー,板状アルミナなどが挙げられる。ただし、板状アルミナは高い加工能率が得られるものの、面粗さ(特にRmax)が大きくなり、加工ダメージが深くなる。そのため、複合人造エメリーが好ましい。
ラッピング砥粒の粒径は、例えば複合人造エメリーの場合で#1500〜#4000、好ましくは#2000〜#4000である。#1500未満では所定の高精度エッチングでもラップ加工によるダメージを除去することができない。また、#4000を超えると安定・継続したラップ加工が不可能となる。
【0013】
この低ダメージラッピングのラッピング量は、ウェーハの裏面で10〜15μmである。
また、低ダメージラッピング時には、定盤形状の維持のため、ツルーアを用い、定盤上のウェーハ加工域の反対側域で定盤形状の修正を行うことが重要である。
また、研削と低ダメージラッピングとの同時加工により、その副次的効果として、完成後ウェーハから結晶部位までのトレーサビリティの確保ができる。
【0014】
請求項2に記載の発明は、上記半導体ウェーハの表面研削は、#1500〜#4000の研削砥石を用いて行う請求項1に記載の高平坦度裏面梨地ウェーハの製造方法である。
【0015】
請求項3に記載の発明は、上記半導体ウェーハの裏面ラッピングは、#1500〜#4000の複合人造エメリーのラッピング砥粒を用いて行う請求項1または請求項2に記載の高平坦度裏面梨地ウェーハの製造方法である。
ラッピングに使用するラッピング砥粒には、#1500〜#4000の複合人造エメリー、例えばフジミインコーポレーティッド製の「オプティカルエメリー粉」がある。
【0016】
請求項4に記載の発明は、ダメージ深さ2μmの低ダメージ用のラッピング砥粒を含むラッピング液を供給しながら、半導体ウェーハの裏面をラッピングするラッピング定盤と、このラッピング定盤に装着された半導体ウェーハの表面に研削砥石を押し付けることで、半導体ウェーハの表面にダメージ深さ2μm以下の低ダメージの研削を施す研削機とを備え、上記研削砥石が、#1500〜#4000の砥粒を有するとともに、上記ラッピング砥粒が、#1500〜#4000の複合人造エメリーからなる表面研削裏面ラップ装置である。
表面研削裏面ラップ装置は、半導体ウェーハを一枚ずつ処理する枚葉式の装置でもよい。複数枚を一度に処理するバッチ式でもよい。例えば、遊星歯車方式を採用した装置で、回転自在に設けられた太陽ギヤとリングギヤとの間にキャリアを自転・回転数・方向を自在に設け、キャリアに保持された半導体ウェーハに対して、下面外周部にカップ型砥石が回転自在に周設された研削機を押し付けることで、ウェーハ裏面をラッピング定盤(下定盤)によりラッピングすると同時に、ウェーハ表面を研削機により研削するものがある。
【0017】
上記研削砥石は、レジノイド研削砥石、ビトリファイド研削砥石のいずれでもよい。
【0018】
【作用】
この発明によれば、まずスライス加工時に半導体ウェーハに生じた加工ダメージを、低精度エッチング工程において、平坦度をそれほど考慮することなく粗めに除去する。次に、半導体ウェーハの表面を研削砥石を用いて低ダメージ研削するとともに、このウェーハの裏面を、低ダメージ用のラッピング砥粒を含むラッピング液を供給しながらラッピングする。
これにより、半導体ウェーハの表面は従来の裏面梨地ウェーハよりも高平坦度でありながら、このウェーハの表裏面の加工ダメージは減少する。
その結果、続く高精度酸エッチングまたはアルカリエッチング工程では、エッチング量が減少する。このように、半導体ウェーハのエッチング量を減少させることで、高精度エッチング工程におけるエッチング液の使用品種を増やすことができる。よって、高平坦度を維持しながら、裏面の光沢度の選択性を大きくすることができる。
【0019】
特に、半導体ウェーハの表面の研削を、#1500〜#4000の砥粒を有する研削砥石を用いて行うことができる。この研削砥石は、非ダメージ面であるシリコン表面の研削が可能である。したがって、エッチングされてダメージの無いウェーハ表面を、この高番手の研削砥石により、ダメージを少なく(ダメージ深さ2μm以下)かつ表面をあらさずに研削することができる。また、電解ドレス研削に比較して高いスループットで研削することができる。
【0020】
また、半導体ウェーハの裏面ラッピング時、#1500〜#4000の複合人造エメリーのラッピング砥粒を含むアルカリ系ラッピング液を用いてラッピングを行う場合、半導体ウェーハの裏面をあらさずに、高いスループットでラッピングすることができる。
【0021】
【発明の実施の形態】
以下、この発明の一実施例を図面を参照して説明する。
図1は、この発明の一実施例に係る高平坦度裏面梨地ウェーハの製造方法のフローチャートである。図2は、この発明の一実施例に係る表面研削裏面ラップ装置の説明図である。図3は、この発明の一実施例に係る表面研削裏面ラップ装置の要部拡大平面図である。
図1に示すように、この実施例にあっては、大略、スライス,面取り,低精度の酸エッチング,表面研削裏面ラッピング,高精度の酸エッチングまたはアルカリエッチング,PCR,鏡面研磨,仕上げ洗浄の各工程を経て、高平坦度裏面梨地ウェーハが作製される。以下、各工程を詳細に説明する。
【0022】
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、シリコンウェーハWにスライスされる。スライス後の平坦度はGBIRで10〜30μm程度であり、加工ダメージaは15μm程度である。
次に、このスライスドウェーハは、面取り工程(S102)で、その周縁部が面取り用の砥石により所定形状に面取りされる。この結果、シリコンウェーハWの周縁部は、所定の丸みを帯びた形状(例えばMOS型の面取り形状)に成形される。
次に、この面取り加工が施されたシリコンウェーハWには、次工程での生産性を高める場合、低精度酸エッチング工程(S103)で平坦度をそれほど考慮しない酸エッチングが行われる。具体的には、フッ酸、硝酸、酢酸などからなる低精度酸エッチング液(室温〜40℃)中に、シリコンウェーハWを浸漬する。平坦度はGBIRで10〜30μm程度で、加工ダメージはない。エッチング量は片面15μm、表裏両面で30μmである。
【0023】
その後、表面研削裏面ラッピング工程(S104)で、シリコンウェーハWの表面を♯2000のレジノイド研削砥石を用いて低ダメージ研削する一方、シリコンウェーハWの裏面に対して、微細なラッピング砥粒を含むアルカリ系ラッピング液により低ダメージのラッピングを行う。
この表面研削・裏面ラッピング工程は、図2および図3に示す表面研削裏面ラップ装置10により行われる。以下、これを詳細に説明する。
図1および図2に示すように、この表面研削裏面ラップ装置10は、遊星歯車方式のものである。その構成は、主に、軸回りに回転自在に設けられた太陽ギヤ11と、この軸と同軸的に回転自在に設けられたリングギヤ12と、これらのギヤ11,12に同時に噛合して公転および自転する円形板状のキャリア13と、このキャリア13の下方に配置されて、表面に格子状のラッピング溝(例えば溝幅2mm、溝深さ10mm)14aが刻設されたラッピング定盤14と、このラッピング定盤14上にラッピング液を供給するスラリノズル15と、このキャリア13の上方に昇降自在に配置されて、下面外周部に水平回転自在なカップ型砥石16を有する低ダメージの研削機17と、ラッピング定盤14の上方に昇降自在にあって、この定盤14の表面形状を修正する形状修正用ツルーア18とを備えている。
ラッピング液としては、FO♯4000のラッピング砥粒と分散剤と水の混合物が採用されている。
【0024】
また、カップ型砥石16には、ディスコ株式会社製のレジノイド研削砥石、製品名「BM−01」が採用されている。この研削砥石は、#4000という高番手でかつ非ダメージ面を加工するために開発した特別な砥石である。砥粒の平均粒径は1〜2μmである。カップ型砥石16の砥粒粗さをレジノイド研削砥石の#4000としたので、研削加工によるシリコンウェーハWの加工ダメージを浅くすることができる。しかも、#4000くらいまでは研削時に生じる摩擦熱による焼きつき現象に優る自生発刃現象を確保することができる。
研削機17には回転モータが内蔵されており、この回転モータによりカップ型砥石16が回転する。回転速度は、1000〜4000rpmである。
【0025】
スラリノズル15からラッピング定盤14の表面に、このラッピング液を流し込みながらラッピング定盤14を回転させると同時に、このウェーハ表面にカップ型砥石16を押し付けて回転させる。この加圧下で回転・摺り合わせを行うことにより、シリコンウェーハWの表面を低ダメージで研削すると同時に、このウェーハWの裏面を機械的に低ダメージでラッピングする。
研削中、研削機17に内設された研削液供給経路を通して、冷却水を兼ねる研削液を、カップ型砥石16によるウェーハ研削面に供給する。研削中、研削液がキャリア13とシリコンウェーハWとの隙間から、ラッピング定盤14上のラッピング面に流れ込むおそれがある。これにより、研削液がラッピング液と混ざり合って、ラッピング液が薄められたり、成分が異なってしまうことが懸念される。この実施例では、キャリア13の内部に形成された圧縮空気の通路を介して、キャリア13とシリコンウェーハWとの隙間にキャリア13の内周面に設けられた噴出口(図示せず)から圧縮空気を吹き出すことにより、研削液のラッピング面への流れ込みを防ぐようにしている。
【0026】
研削されたウェーハ表面およびウェーハ裏面の平坦度は、それぞれGBIRで0.2〜0.4μm程度であり、それぞれの加工ダメージb,cはGBIRで2μm程度である。この加工取り代は、片面で5〜15μm、両面で10〜30μmである。その結果、シリコンウェーハWの平坦度が高まる。このように、番手の高い研削砥石により研削するようにしたので、シリコンウェーハWのダメージを少なく、かつその表面をあらすことなく、研削することができる。
次いで、この表面研削および裏面ラッピングが施されたシリコンウェーハWに高精度酸エッチングまたはアルカリエッチング(S105)が行われる。具体的には、フッ酸、硝酸、酢酸、KOH、NaOHなどからなる高精度エッチング液(室温〜40℃)中に、シリコンウェーハWを浸漬する。平坦度はGBIRで0.4μm程度で、加工ダメージはない。エッチング量は片面2μm、両面で4μmである。
次に、この表面研削されたシリコンウェーハWの外周部に公知のPCR加工を施す(S106)。これにより、ウェーハ外周部(面取り面)が鏡面加工される。
さらに、PCR加工後のシリコンウェーハWの表面をさらに鏡面研磨する(S107)。この研磨量は、S104の研削工程でのダメージを除去するため、2〜8μmで足りる。
【0027】
その後、仕上げ洗浄工程(S108)を行う。RCA系の洗浄とする。
このような製造工程を経て、高平坦度を維持しながら、裏面の光沢度の選択性の大きな高平坦度裏面梨地ウェーハを製造することができる。
しかも、一実施例では、ウェーハ表面を低ダメージで研削する研削砥石として、ディスコ株式会社製の#4000のレジノイド研削砥石を採用したので、ウェーハ表面をあらさずに高いスループットで研削することができる。
また、一実施例では、ウェーハ裏面のラッピング用のラッピング液としては、FO#4000のラッピング砥粒を含むものを採用したので、ウェーハ裏面をあらさずに高いスループットでラッピングすることができる。
【0028】
ここで、この発明の高平坦度裏面梨地ウェーハと、従来技術によるシリコンウェーハとを比較した際の結果を記載する。ここでは、実施例1をこの発明ウェーハ、比較例1を従来の表裏両面を鏡面仕上げしたウェーハ、比較例2を従来の裏面梨地ウェーハとした。比較項目およびその結果を表1に示す。なお、表1中で、転写パーティクルは、エッチング中に他のウェーハから飛移してくるパーティクルを意味し、また着脱性は、静電チャック式の移載ロボットからのウェーハの着脱性を意味する。そして、ここでの評価は、○を良好とし、△を普通とし、×を評価が劣るとする。
【0029】
【表1】

Figure 0004154683
【0030】
表1から明らかなように、裏面も鏡面化された比較例1のウェーハでは、平坦度、転写パーティクル、研磨またはエッチング量の低減に対しての評価は良いものの、着脱性および裏面視認性については劣った。また、比較例2である従来の裏面光沢度の選択性が小さい裏面梨地ウェーハでは、これとは反対に、着脱性および裏面視認性だけが良好で、その他はこれより劣る評価であった。これに対して、この発明の高平坦度裏面梨地ウェーハは、転写パーティクルが普通である以外は、全ての項目において良好な評価が得られた。なお、この転写パーティクルについてもユーザの要求に応じて任意の値に設定することができる。
なお、実施例1の高平坦度裏面梨地ウェーハの製造時における加工取り代は、従来ウェーハの製造時の加工取り代に比べて45μm程度も減少する。これは、単純に計算して、例えば1本で25枚のウェーハが得られる長さのインゴットブロックで、26枚のウェーハを製造することができることになる。これも踏まえて、ウェーハの製造コストを廉価にすることができた。
【0031】
【発明の効果】
この発明によれば、スライスダメージを例えば低精度酸エッチングで除去し、その後、このウェーハに表面研削・裏面ラップを施し、この際のわずかな加工ダメージを高精度エッチングで除去するようにすれば、高平坦度表面を維持しながら、裏面の光沢度の選択性を大きくすることができる。
【0032】
特に、ウェーハ表面の低ダメージ研削砥石として、#1500〜#4000のレジノイド研削砥石またはビトリファイド研削砥石を採用したので、ウェーハ表面をあらさずに高いスループットで研削することができる。
【0033】
また、ウェーハ表面のラッピング用のラッピング液として、FO#1500〜#4000のラッピング砥粒を含むものを採用したので、ウェーハ裏面をあらさずに高いスループットでラッピングすることができる。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る高平坦度裏面梨地ウェーハの製造方法のフローチャートである。
【図2】 この発明の一実施例に係る表面研削裏面ラップ装置の説明図である。
【図3】 この発明の一実施例に係る表面研削裏面ラップ装置の要部拡大平面図である。
【図4】 従来手段に係る高平坦度裏面梨地ウェーハの製造方法のフローチャートである。
【符号の説明】
10 表面研削裏面ラップ装置、
14 ラッピング定盤、
16 カップ型砥石(レジノイド研削砥石)、
17 研削機、
W シリコンウェーハ(半導体ウェーハ)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a high-flatness backside satin wafer and a surface-grinding backside lapping apparatus used in the production method. Specifically, while maintaining high flatness on the wafer surface, the glossiness of the wafer backside, which is a satin surface, can be arbitrarily set. The present invention relates to a method for manufacturing a high-flatness backside textured wafer that can be selected and a surface-grinding backside lapping device used in the manufacturing method.
[0002]
[Prior art]
A conventional silicon wafer manufacturing method will be described with reference to the flowchart of FIG.
First, in the slicing step (S301), a silicon wafer is sliced from an ingot having a diameter of 30 cm. The flatness of a silicon wafer after slicing is about 10 to 30 μm (10 to 20 μm for an 8-inch wafer) in GBIR (Global Back-side Ideal Range), and the processing damage is about 15 μm. In the next chamfering step (S302), chamfering is performed on the outer peripheral portion of the wafer.
In the subsequent lapping step (S303), lapping is performed on both the front and back surfaces of the silicon wafer using a lapping surface plate. For the lapping abrasive grains, # 1200 composite artificial emery is usually used, and the flatness after lapping is about 1 μm by GBIR, and the processing damage is about 7 μm (15 μm at the maximum). The amount of wrap at this time is about 35 to 45 μm on one side and about 70 to 90 μm on both sides.
[0003]
In the next etching step (S304), the lapped wafer is immersed in a high-accuracy acid etching solution (mixed acid or alkali + mixed acid) for high-accuracy acid etching to remove distortion in the lapping process and distortion in the chamfering process. To do. In this case, the etching is usually performed at 10 to 20 μm on one side and 20 to 40 μm on both sides.
The etched silicon wafer is bonded to a polishing board using wax, and the wafer surface is mirror-polished (S305). Next, after removing wax or the like adhering to the back surface of the silicon wafer, a final finish cleaning step (S306) is performed.
[0004]
[Problems to be solved by the invention]
However, in this silicon wafer manufacturing method according to the prior art, this lapping step has been positioned as a step of increasing the flatness of the silicon wafer by setting the machining allowance to 70 to 90 μm.
That is, the wafer after slicing was lapped by a lapping apparatus having upper and lower lapping surface plates while being supplied with relatively coarse FO # 1200 lapping abrasive grains. Thus, by using the rough wrapping abrasive grain of FO # 1200, the processing damage after lapping was 7 μm (maximum 15 μm), which was relatively large.
[0005]
As a result, in the subsequent high-accuracy acid etching step, the etching amount was as large as 30 μm on both the front and back sides in order to eliminate the processing damage of 7 μm during lapping without reducing the flatness of 1 μm by GBIR.
In general, acid etching has a high etching rate, a strong reaction between the wafer and the acidic solution, and a large amount of bubbles are generated. Due to the influence, waviness is likely to occur on the front and back surfaces of the wafer, and sagging is likely to occur at the outer peripheral portion of the wafer, and the flatness of the wafer tends to decrease. Therefore, there are currently only a few types of acid etchants that can satisfy the severe conditions described above. As a result, there is a problem that the selectivity of the glossiness on the back surface of the wafer is lowered.
[0006]
Therefore, the inventor removed the processing damage at the time of slicing and chamfering of the semiconductor wafer almost completely by rough etching not considering flatness so much, and then the wafer surface was ground with low damage by a grinding wheel, and at the same time, the back surface of the wafer was removed. By lapping and then removing the slight processing damage on the front and back surfaces in this surface grinding and back surface lapping process by etching, the wafer surface flatness increases and the wafer back surface glossiness selectivity Has been found to be large, and the present invention has been completed.
[0007]
OBJECT OF THE INVENTION
An object of the present invention is to provide a method for producing a wafer having a high flatness on the front surface and a satin surface on the back surface.
An object of the present invention is to provide a surface-grinding back surface lapping apparatus used in the above-described method for producing a high flatness back surface textured wafer.
An object of the present invention is to provide a method for producing a high-flatness backside textured wafer that can be ground at a high throughput without revealing the wafer surface, and a surface-grinding backside lapping device used in this production method. .
An object of the present invention is to provide a manufacturing method of a high flatness back surface satin wafer capable of lapping with high throughput without revealing the back surface of the wafer, and a surface grinding back surface lapping apparatus used in the manufacturing method. .
[0008]
[Means for Solving the Problems]
The invention according to claim 1 is a step of slicing a semiconductor wafer from an ingot, a step of chamfering the semiconductor wafer, and a step of removing processing damage of the semiconductor wafer in the slicing step and the chamfering step by rough etching. In addition, low damage grinding with a damage depth of 2 μm or less is applied to the surface of the semiconductor wafer, and at the same time, low damage lapping with a damage depth of 2 μm is applied to the back surface of the semiconductor wafer, and the semiconductor in the surface grinding and back surface lapping step It is a method for producing a high flatness backside textured wafer comprising a step of removing processing damage of a wafer by etching and a step of mirror polishing the surface of a semiconductor wafer after etching.
[0009]
Examples of semiconductor wafers include silicon wafers and gallium arsenide wafers.
The rough etching here means etching performed using a low-precision acid etching solution that does not take into account the flatness of the surface of the semiconductor wafer so as to remove distortion in slicing and distortion in the chamfering process. .
As an etching solution for low-precision acid etching, there are acids such as hydrofluoric acid, nitric acid, acetic acid, odorous acid, and phosphoric acid, or a mixture thereof.
The etching amount of this low-precision acid etching is 20 to 40 μm, preferably 24 to 36 μm, on the front and back surfaces of the wafer. If it is less than 20 μm, slice damage remains. On the other hand, if it exceeds 40 μm, etching is performed up to a region where there is no processing distortion in the slice, and the cost merit is lost. The flatness after low-precision acid etching is 10 to 30 μm by GBIR, and preferably 10 to 20 μm by GBIR. When GBIR exceeds 30 μm, machining allowance increases, throughput decreases, and cost merit is impaired.
[0010]
Etching here refers to etching with acid or alkali. In order to remove the processing damage of the semiconductor wafer in the surface grinding / back surface lapping process, the etching is relatively important with emphasis on the flatness of the surface of the semiconductor wafer. This etching is performed using an etchant with a slow speed. The type of high-precision acid etching or alkali etching is not limited. For example, hydrofluoric acid, nitric acid, acetic acid, odorous acid, phosphoric acid or a mixed solution thereof, KOH, NaOH or the like is used.
The etching amount of this high-precision etching is 2 to 10 μm on both the front and back surfaces of the wafer. If it is less than 2 μm, there will be a disadvantage that grinding marks remain. On the other hand, if it exceeds 10 μm, the flatness GBIR deteriorates.
And the flatness after high precision etching is 0.2-0.5 micrometer by GBIR.
[0011]
Grinding wheels to be used include resinoid grinding wheels or vitrified grinding wheels in which diamond abrasive grains are bonded using a high-quality synthetic resin as a binder. In low damage grinding using a resinoid grinding wheel or vitrified grinding wheel, it is preferable to use a grinding wheel capable of grinding the wafer surface after low-accuracy etching which will be described later. For example, a grinding wheel using # 1500 to # 4000 abrasive grains is preferable.
For example, a resinoid grinding wheel “BM-01” manufactured by DISCO Corporation can be used. This grinding wheel may be a cup-type grinding wheel arranged in an annular shape on the outer periphery of the lower surface of the grinding head of the grinding machine.
In this case, the grinding damage in the low damage grinding is 2 μm or less. If the grinding damage is large, the amount of polishing in the subsequent surface polishing step increases. The grinding amount of the low damage grinding is 15 μm or less, preferably 10 to 15 μm. If it exceeds 15 μm, an unnecessary area is ground, and cost merit cannot be obtained.
The surface flatness after grinding / lapping with low damage is 0.2 to 0.5 μm in terms of GBIR.
[0012]
The term “low damage wrapping” as used herein means wrapping in which damage to the back surface of the wafer after lapping is reduced while supplying an alkaline wrapping liquid containing lapping abrasive grains for low damage. This low damage wrapping means wrapping with a damage depth of 2 μm. The type of wrapping abrasive grains for low damage is not limited. Examples thereof include composite artificial emery and plate-like alumina. However, although plate-like alumina provides high processing efficiency, the surface roughness (particularly Rmax) increases and processing damage increases. Therefore, composite artificial emery is preferable.
The particle diameter of the wrapping abrasive is, for example, # 1500 to # 4000, preferably # 2000 to # 4000 in the case of composite artificial emery. If it is less than # 1500, damage caused by lapping cannot be removed even by predetermined high-precision etching. If it exceeds # 4000, stable and continuous lapping will be impossible.
[0013]
The wrapping amount of this low damage wrapping is 10 to 15 μm on the back surface of the wafer.
Further, at the time of low damage wrapping, in order to maintain the surface plate shape, it is important to use a truer to correct the surface plate shape on the opposite side of the wafer processing area on the surface plate.
In addition, by simultaneous processing of grinding and low damage lapping, as a secondary effect, traceability from the wafer after completion to the crystal part can be secured.
[0014]
The invention according to claim 2 is the method for producing a high-flatness backside textured wafer according to claim 1, wherein the surface grinding of the semiconductor wafer is performed using a grinding wheel of # 1500 to # 4000.
[0015]
According to a third aspect of the present invention, the backside lapping of the semiconductor wafer is performed using lapping abrasive grains of # 1500 to # 4000 composite artificial emery. It is a manufacturing method.
The lapping abrasive used for lapping includes # 1500 to # 4000 composite artificial emery, for example, “Optical Emery Powder” manufactured by Fujimi Incorporated.
[0016]
The invention according to claim 4, while supplying lapping liquid containing wrapping abrasive for low damage damage depth 2 [mu] m, and lapping surface plate to wrap back surface of the semiconductor wafer, is mounted on the lapping plate A grinding machine for pressing the grinding wheel against the surface of the semiconductor wafer to perform low damage grinding with a damage depth of 2 μm or less on the surface of the semiconductor wafer, and the grinding wheel has abrasive grains of # 1500 to # 4000 At the same time, the lapping abrasive grain is a surface-grinding back surface lapping device comprising a composite artificial emery of # 1500 to # 4000 .
The surface grinding back surface lapping apparatus may be a single wafer processing apparatus that processes semiconductor wafers one by one. A batch type in which a plurality of sheets are processed at a time may be used. For example, in a device adopting a planetary gear system, the carrier is rotated and the number of rotations and the direction are freely provided between the sun gear and the ring gear that are rotatably provided. There is a type in which a grinder having a cup-type grindstone rotatably attached to the outer peripheral portion is pressed so that the wafer back surface is lapped by a lapping surface plate (lower surface plate) and at the same time the wafer surface is ground by a grinder.
[0017]
The grinding wheel may be either a resinoid grinding wheel or a vitrified grinding wheel.
[0018]
[Action]
According to the present invention, first, the processing damage caused to the semiconductor wafer during the slicing process is roughly removed in the low-precision etching process without much consideration of the flatness. Next, the front surface of the semiconductor wafer is ground with low damage using a grinding wheel, and the back surface of the wafer is lapped while supplying a lapping solution containing lapping abrasive grains for low damage.
As a result, the processing damage on the front and back surfaces of the wafer is reduced while the surface of the semiconductor wafer has a higher degree of flatness than that of the conventional back surface matte wafer.
As a result, the etching amount decreases in the subsequent high-accuracy acid etching or alkaline etching process. As described above, by reducing the etching amount of the semiconductor wafer, it is possible to increase the number of varieties of the etchant used in the high-precision etching process. Therefore, the selectivity of the glossiness of the back surface can be increased while maintaining high flatness.
[0019]
In particular, the surface of the semiconductor wafer can be ground using a grinding wheel having abrasive grains of # 1500 to # 4000. This grinding wheel can grind the silicon surface which is a non-damaged surface. Therefore, the wafer surface that is etched and has no damage can be ground with this high-quality grinding wheel with less damage (damage depth of 2 μm or less) and without revealing the surface. Further, grinding can be performed with a higher throughput than electrolytic dress grinding.
[0020]
In addition, when lapping is performed using an alkaline wrapping solution containing lapping abrasive grains of # 1500 to # 4000 composite artificial emery at the time of lapping the backside of the semiconductor wafer, lapping is performed at a high throughput without revealing the backside of the semiconductor wafer. be able to.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a flowchart of a method for manufacturing a high flatness backside textured wafer according to an embodiment of the present invention. FIG. 2 is an explanatory view of a surface grinding back surface lapping apparatus according to one embodiment of the present invention. FIG. 3 is an enlarged plan view of a main part of the surface grinding back surface lapping apparatus according to one embodiment of the present invention.
As shown in FIG. 1, in this embodiment, each of slicing, chamfering, low-precision acid etching, surface-grinding back surface lapping, high-precision acid etching or alkali etching, PCR, mirror polishing, and finish cleaning are performed. Through the process, a high flatness back surface satin wafer is produced. Hereinafter, each process will be described in detail.
[0022]
The silicon ingot pulled up by the CZ method is sliced into the silicon wafer W in the slicing step (S101). The flatness after slicing is about 10 to 30 μm by GBIR, and the processing damage a is about 15 μm.
Next, this sliced wafer is chamfered into a predetermined shape by a chamfering grindstone in a chamfering step (S102). As a result, the peripheral edge of the silicon wafer W is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
Next, the silicon wafer W subjected to the chamfering process is subjected to acid etching that does not consider flatness so much in the low-precision acid etching step (S103) in order to increase productivity in the next step. Specifically, the silicon wafer W is immersed in a low-precision acid etching solution (room temperature to 40 ° C.) made of hydrofluoric acid, nitric acid, acetic acid or the like. The flatness is about 10 to 30 μm by GBIR, and there is no processing damage. The etching amount is 15 μm on one side and 30 μm on both the front and back sides.
[0023]
Thereafter, in the front surface grinding / back surface lapping step (S104), the surface of the silicon wafer W is subjected to low damage grinding using a # 2000 resinoid grinding wheel, while the back surface of the silicon wafer W includes an alkali containing fine lapping abrasive grains. Low damage wrapping is performed with a system wrapping solution.
This surface grinding / back surface lapping process is performed by the surface grinding back surface lapping apparatus 10 shown in FIGS. This will be described in detail below.
As shown in FIGS. 1 and 2, the surface grinding back surface lapping apparatus 10 is of a planetary gear system. The structure is mainly composed of a sun gear 11 that is rotatably provided around an axis, a ring gear 12 that is provided coaxially with the shaft, and the gears 11 and 12 that are simultaneously meshed to revolve and revolve. A circular plate-like carrier 13 that rotates, and a lapping platen 14 that is arranged below the carrier 13 and has a lattice-like lapping groove (for example, a groove width of 2 mm and a groove depth of 10 mm) 14a formed on the surface thereof, A slurry nozzle 15 for supplying a lapping liquid onto the lapping platen 14, a low-damage grinder 17 having a cup-type grindstone 16 that is disposed above and below the carrier 13 and can be rotated horizontally on the outer periphery of the lower surface. And a shape correcting truer 18 which is movable up and down above the lapping surface plate 14 and corrects the surface shape of the surface plate 14.
As the wrapping liquid, a mixture of FO # 4000 wrapping abrasive grains, a dispersant and water is employed.
[0024]
The cup-type grindstone 16 employs a resinoid grinding grindstone manufactured by Disco Corporation, and a product name “BM-01”. This grinding wheel is a special grindstone developed to process a non-damaged surface with a high count of # 4000. The average particle size of the abrasive grains is 1 to 2 μm. Since the abrasive grain roughness of the cup-type grindstone 16 is # 4000 of a resinoid grinding grindstone, the processing damage of the silicon wafer W due to grinding can be reduced. In addition, up to about # 4000, it is possible to secure a spontaneous blade phenomenon superior to the seizure phenomenon due to frictional heat generated during grinding.
The grinding machine 17 has a built-in rotation motor, and the cup-type grindstone 16 is rotated by the rotation motor. The rotation speed is 1000 to 4000 rpm.
[0025]
The lapping platen 14 is rotated while pouring the lapping liquid from the slurry nozzle 15 onto the surface of the lapping platen 14, and at the same time, the cup-type grindstone 16 is pressed against the wafer surface and rotated. By rotating and rubbing under pressure, the surface of the silicon wafer W is ground with low damage, and at the same time, the back surface of the wafer W is mechanically lapped with low damage.
During grinding, a grinding fluid that also serves as cooling water is supplied to the wafer grinding surface by the cup-type grindstone 16 through a grinding fluid supply path provided in the grinding machine 17. During grinding, the grinding liquid may flow into the lapping surface on the lapping surface plate 14 from the gap between the carrier 13 and the silicon wafer W. Thereby, there is a concern that the grinding liquid is mixed with the wrapping liquid, and the wrapping liquid is diluted or the components are different. In this embodiment, the compressed air is compressed from a jet (not shown) provided on the inner peripheral surface of the carrier 13 in the gap between the carrier 13 and the silicon wafer W through a compressed air passage formed inside the carrier 13. By blowing out air, the grinding liquid is prevented from flowing into the lapping surface.
[0026]
The flatness of the ground wafer surface and the back surface of the wafer is about 0.2 to 0.4 μm in terms of GBIR, and each processing damage b and c is about 2 μm in terms of GBIR. The machining allowance is 5 to 15 μm on one side and 10 to 30 μm on both sides. As a result, the flatness of the silicon wafer W is increased. As described above, since the grinding is performed with the high-quality grinding wheel, the silicon wafer W can be ground with little damage and without exposing the surface thereof.
Next, high precision acid etching or alkali etching (S105) is performed on the silicon wafer W subjected to the surface grinding and the back surface lapping. Specifically, the silicon wafer W is immersed in a high-precision etching solution (room temperature to 40 ° C.) made of hydrofluoric acid, nitric acid, acetic acid, KOH, NaOH, or the like. The flatness is about 0.4 μm in GBIR, and there is no processing damage. The etching amount is 2 μm on one side and 4 μm on both sides.
Next, a known PCR process is performed on the outer peripheral portion of the surface-ground silicon wafer W (S106). Thereby, the wafer outer peripheral portion (chamfered surface) is mirror-finished.
Further, the surface of the silicon wafer W after the PCR processing is further mirror-polished (S107). The polishing amount is 2 to 8 μm in order to remove damage in the grinding step of S104.
[0027]
Thereafter, a finish cleaning step (S108) is performed. RCA-based cleaning.
Through such a manufacturing process, it is possible to manufacture a high-flatness backside satin wafer having a high selectivity of the backside glossiness while maintaining high flatness.
In addition, in one embodiment, the # 4000 resinoid grinding wheel manufactured by DISCO Corporation is used as a grinding wheel for grinding the wafer surface with low damage, so that the wafer surface can be ground with high throughput without revealing the surface.
In one embodiment, a wrapping liquid containing FO # 4000 lapping abrasive grains is used as the lapping solution for lapping the wafer back surface, so that lapping can be performed with high throughput without revealing the wafer back surface.
[0028]
Here, the result at the time of comparing the high flatness back surface satin wafer of this invention with the silicon wafer by a prior art is described. Here, Example 1 was used as a wafer of the present invention, Comparative Example 1 as a conventional wafer having a mirror finished surface, and Comparative Example 2 as a conventional backside matte wafer. Table 1 shows the comparison items and the results. In Table 1, a transfer particle means a particle that jumps from another wafer during etching, and detachability means the detachability of a wafer from an electrostatic chuck type transfer robot. In this evaluation, ◯ is good, Δ is normal, and x is inferior.
[0029]
[Table 1]
Figure 0004154683
[0030]
As is clear from Table 1, the wafer of Comparative Example 1 in which the back surface is also mirror-finished is good for evaluation of flatness, transfer particles, polishing or reduction of etching amount, but about detachability and back surface visibility. inferior. On the other hand, in the case of the conventional backside satin wafer having a low selectivity of the backside glossiness as Comparative Example 2, only the detachability and the backside visibility were good, and the others were inferior in evaluation. On the other hand, the high flatness back surface satin wafer of this invention was evaluated well in all items except that the transfer particles were normal. Note that this transfer particle can also be set to an arbitrary value according to the user's request.
In addition, the machining allowance at the time of manufacturing the high flatness back surface matte wafer of Example 1 is reduced by about 45 μm compared to the machining allowance at the time of manufacturing the conventional wafer. This simply means that, for example, 26 wafers can be manufactured with an ingot block having a length that allows 25 wafers to be obtained. Based on this, the manufacturing cost of the wafer could be reduced.
[0031]
【The invention's effect】
According to the present invention, the slice damage is removed by, for example, low-precision acid etching, and then surface grinding / back surface lap is applied to the wafer, and slight processing damage at this time is removed by high-precision etching. The selectivity of the glossiness of the back surface can be increased while maintaining the high flatness surface.
[0032]
In particular, as the low damage grinding wheel on the wafer surface, the # 1500 to # 4000 resinoid grinding wheel or vitrified grinding wheel is employed, so that the wafer surface can be ground with high throughput without being exposed.
[0033]
Further, since a lapping solution for lapping the wafer surface includes lapping abrasive grains of FO # 1500 to # 4000, lapping can be performed with a high throughput without revealing the back surface of the wafer.
[Brief description of the drawings]
FIG. 1 is a flowchart of a method for manufacturing a high-flatness backside textured wafer according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram of a surface grinding back surface lapping apparatus according to an embodiment of the present invention.
FIG. 3 is an enlarged plan view of a main part of a surface grinding back surface lapping apparatus according to an embodiment of the present invention.
FIG. 4 is a flowchart of a method for manufacturing a high-flatness backside textured wafer according to conventional means.
[Explanation of symbols]
10 Surface grinding back surface lapping machine,
14 Wrapping surface plate,
16 Cup type grinding wheel (resinoid grinding wheel),
17 grinding machine,
W Silicon wafer (semiconductor wafer).

Claims (4)

インゴットから半導体ウェーハをスライスする工程と、
この半導体ウェーハに面取り加工を施す工程と、
上記スライス工程および面取り工程での半導体ウェーハの加工ダメージを粗いエッチングで除去する工程と、
半導体ウェーハの表面にダメージ深さ2μm以下の低ダメージの研削を施すと同時に、半導体ウェーハの裏面をダメージ深さ2μmの低ダメージのラッピングを施す工程と、
表面研削および裏面ラップ工程での半導体ウェーハの加工ダメージをエッチングにより除去する工程と、
エッチング後、半導体ウェーハの表面を鏡面研磨する工程とを備えた高平坦度裏面梨地ウェーハの製造方法。
Slicing a semiconductor wafer from an ingot;
Chamfering the semiconductor wafer; and
Removing the processing damage of the semiconductor wafer in the slicing step and chamfering step by rough etching;
Applying a low-damage grinding with a damage depth of 2 μm or less to the surface of the semiconductor wafer, and simultaneously performing a low-damage wrapping with a damage depth of 2 μm on the back surface of the semiconductor wafer;
The process of removing the processing damage of the semiconductor wafer in the surface grinding and back surface lapping process by etching,
The manufacturing method of the high flatness back surface satin wafer provided with the process of mirror-polishing the surface of a semiconductor wafer after an etching.
上記半導体ウェーハの表面研削は、#1500〜#4000の研削砥石を用いて行う請求項1に記載の高平坦度裏面梨地ウェーハの製造方法。  The method for producing a high-flatness backside textured wafer according to claim 1, wherein the surface grinding of the semiconductor wafer is performed using a # 1500 to # 4000 grinding wheel. 上記半導体ウェーハの裏面ラッピングは、#1500〜#4000の複合人造エメリーのラッピング砥粒を用いて行う請求項1または請求項2に記載の高平坦度裏面梨地ウェーハの製造方法。  The method for producing a high-flatness backside satin wafer according to claim 1 or 2, wherein the backside lapping of the semiconductor wafer is carried out using lapping abrasive grains of composite artificial emery of # 1500 to # 4000. ダメージ深さ2μmの低ダメージ用のラッピング砥粒を含むラッピング液を供給しながら、半導体ウェーハの裏面をラッピングするラッピング定盤と、
このラッピング定盤に装着された半導体ウェーハの表面に研削砥石を押し付けることで、半導体ウェーハの表面にダメージ深さ2μm以下の低ダメージの研削を施す研削機とを備え、
上記研削砥石が、#1500〜#4000の砥粒を有するとともに、
上記ラッピング砥粒が、#1500〜#4000の複合人造エメリーからなる表面研削裏面ラップ装置。
A lapping surface plate for lapping the back surface of a semiconductor wafer while supplying a lapping solution containing lapping abrasive grains for low damage having a damage depth of 2 μm ;
A grinding machine that applies a grinding wheel to the surface of the semiconductor wafer mounted on the lapping surface plate to perform low damage grinding with a damage depth of 2 μm or less on the surface of the semiconductor wafer ;
The grinding wheel has abrasive grains of # 1500 to # 4000,
The surface grinding back surface lapping apparatus in which the lapping abrasive grains are composed of a composite artificial emery of # 1500 to # 4000 .
JP27952399A 1999-09-30 1999-09-30 Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method Expired - Fee Related JP4154683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27952399A JP4154683B2 (en) 1999-09-30 1999-09-30 Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27952399A JP4154683B2 (en) 1999-09-30 1999-09-30 Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method

Publications (2)

Publication Number Publication Date
JP2001102331A JP2001102331A (en) 2001-04-13
JP4154683B2 true JP4154683B2 (en) 2008-09-24

Family

ID=17612220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27952399A Expired - Fee Related JP4154683B2 (en) 1999-09-30 1999-09-30 Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method

Country Status (1)

Country Link
JP (1) JP4154683B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003062740A (en) * 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd Manufacturing method for mirror-polished wafer
JP2003229392A (en) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd Method for manufacturing silicon wafer, silicon wafer and soi wafer
JP4093793B2 (en) * 2002-04-30 2008-06-04 信越半導体株式会社 Semiconductor wafer manufacturing method and wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334062A (en) * 1986-07-28 1988-02-13 Toshiba Corp Spherical body working device
JPH04105874A (en) * 1990-08-28 1992-04-07 Toshiba Corp Polishing grindstone and polishing method therewith
JPH10180623A (en) * 1996-12-26 1998-07-07 Mitsubishi Materials Shilicon Corp Lapping device
JPH10244449A (en) * 1997-02-28 1998-09-14 Hitachi Cable Ltd Gaas wafer machining method
JPH10256203A (en) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk Manufacturing method of mirror-finished thin sheet-like wafer
JP3521051B2 (en) * 1997-05-08 2004-04-19 三菱住友シリコン株式会社 Silicon wafer manufacturing method

Also Published As

Publication number Publication date
JP2001102331A (en) 2001-04-13

Similar Documents

Publication Publication Date Title
CN100365774C (en) Semiconductor wafer manufacturing method and wafer
EP1755156B1 (en) Process for producing silicon wafers
JP3664593B2 (en) Semiconductor wafer and manufacturing method thereof
JP3846706B2 (en) Polishing method and polishing apparatus for wafer outer peripheral chamfer
CN102069448B (en) Method for producing a semiconductor wafer
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP5557506B2 (en) Polishing both sides of a semiconductor wafer
CN102205520B (en) Method for double-side polishing of semiconductor wafer
US20010039119A1 (en) Semiconductor wafer and method for fabrication thereof
US6284658B1 (en) Manufacturing process for semiconductor wafer
JP2002124490A (en) Method of manufacturing semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
US5643405A (en) Method for polishing a semiconductor substrate
JP6027346B2 (en) Manufacturing method of semiconductor wafer
JPH10180624A (en) Device and method for lapping
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US20150303050A1 (en) METHOD FOR PRODUCING SiC SUBSTRATE
JP4103808B2 (en) Wafer grinding method and wafer
JP2001156030A (en) Grinding roller for semiconductor wafer and method for grinding semiconductor wafer using the same
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP4154683B2 (en) Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method
JP4366928B2 (en) Manufacturing method for single-sided mirror wafer
JP2002252189A (en) Polishing liquid for semiconductor wafer
JP2001007064A (en) Grinding method of semiconductor wafer
JP2002299296A (en) Method for polishing semiconductor wafer

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080613

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4154683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees