JP2001085693A - 半導体装置の製造方法、電気光学装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＤＤ構造を有するＴＦＴ等におけるＬＤＤ
構造を形成する際に、マスクずれによる特性のバラツキ
を吸収できる構造及びその製造方法等を提供する。 【解決手段】 不純物が導入されたソース・ドレイン領
域と、前記ソース・ドレイン領域に不純物が導入された
濃度よりも低い濃度で不純物が導入されたＬＤＤ領域を
具備する半導体装置（ＴＦＴ等）において、前記ソース
・ドレイン領域１ｄ，１ｅとＬＤＤ領域１ｂ，１ｃとの
間の領域に、不純物濃度がソース・ドレイン領域よりも
低くかつＬＤＤ領域よりも高い中濃度領域１ｇ，１ｈを
設けたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法並びに電気光学装置及びその製造方法等に関
する。特にＬＤＤ（Lightly Doped Drain）構造を有す
る半導体装置等に関する。

【０００２】

【従来の技術】電気光学装置の一例として液晶装置にお
いては、画素スイッチング用のスイッチング素子や、周
辺駆動回路におけるスイッチング素子として、薄膜トラ
ンジスタ（ＴＦＴ：Thin Film Transisitor）素子を用
いることが多い。この場合、画素スイッチング用ＴＦＴ
としては、ＬＤＤ（Lightly Doped Drain）構造を持つ
ものが好ましい。

【０００３】図３に、ＬＤＤ構造を有する画素スイッチ
ング用ＴＦＴの構造を示す。同図において画素スイッチ
ング用ＴＦＴ３０は、走査線（ゲート電極）３ａ、当該
走査線３ａからの電界によりチャネルが形成される半導
体層１ａのチャネル領域１ａ’、走査線３ａと半導体層
１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導
体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１
ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。高濃度ドレイン領域１
ｅには、複数の画素電極９ａのうち対応する一つが接続
されている。ソース領域１ｂ及び１ｄ並びにドレイン領
域１ｃ及び１ｅは後述のように、半導体層１ａに対し、
ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度
のｎ型用又はｐ型用のドーパントをドープすることによ
り形成されている。ｎ型チャネルのＴＦＴは、動作速度
が速いという利点があり、画素のスイッチング素子であ
る画素スイッチング用ＴＦＴとして用いられることが多
い。

【０００４】周辺駆動回路におけるスイッチング素子と
しても、ＬＤＤ（Lightly Doped Drain）構造を持つも
のが好ましい。

【０００５】

【発明が解決しようとする課題】しかしながら、ＬＤＤ
構造を持つＴＦＴ等の半導体装置を作製する際に、ＬＤ
Ｄ領域への不純物導入を遮断するためにＬＤＤ領域上へ
マスクを形成する方法では、マスクずれによるＴＦＴ特
性のバラツキが大きいという問題がある。この特性のバ
ラツキは、液晶装置においては液晶の配向制御において
配向のバラツキ（画面のちらつき）につながり、また、
半導体装置においてはしきい値特性のバラツキにつなが
る。

【０００６】本発明は上述した背景の下になされたもの
であり、ＬＤＤ構造を形成する際に、マスクずれによる
特性のバラツキを吸収できる構造及びその製造方法等の
提供を目的とする。

【０００７】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に形成されてなる半導体層に不純物が
導入されたソース・ドレイン領域と、前記ソース・ドレ
イン領域に導入された不純物の濃度よりも低い濃度で不
純物が導入されたＬＤＤ領域を具備する半導体装置の製
造方法であって、前記基板上に前記半導体層を形成した
後、前記半導体層のうち少なくとも前記ＬＤＤ領域とな
る部分及び前記ＬＤＤ領域に隣接し前記ソース・ドレイ
ン領域の不純物濃度に対し中濃度領域となる部分をマス
クで覆い、ソース・ドレイン領域となる部分に不純物を
高濃度で導入する工程と、前記ＬＤＤ領域となる部分を
マスクで覆い、中濃度領域となる部分に不純物を中濃度
で導入する工程と、前記ＬＤＤ領域となる部分のマスク
を除去した後、ＬＤＤ領域となる部分に不純物を低濃度
で導入する工程と、を少なくとも有することを特徴とす
る。

【０００８】本発明のこのような構成によれば、中濃度
領域を設けているので、マスクずれによる特性のバラツ
キを低減できるという効果を有する。

【０００９】特に本発明では、前記高濃度で不純物を導
入する工程は前記半導体装置のゲート絶縁膜を形成する
前に行うことを特徴とするものである。また、前記中濃
度領域に不純物を導入する工程は、ゲート電極形成後に
行うことを特徴とするものである。更には、前記中濃度
領域に不純物を導入するためのマスクを除去した後、低
濃度の不純物を導入することを特徴とする。

【００１０】このような工程により中濃度領域を有する
半導体装置を形成することにより、特性のばらつきを低
減した半導体装置を得ることができる。

【００１１】更に、本発明は、基板上に形成されてなる
半導体層に第一導電型となる不純物が導入されたソース
・ドレイン領域と前記ソース・ドレイン領域に導入され
た第一導電型となる不純物の濃度よりも低い濃度で不純
物が導入されたＬＤＤ領域を具備する半導体装置と、第
二導電型となる不純物が導入されたソース・ドレイン領
域を具備する半導体装置が同一基板上に形成される半導
体装置の製造方法であって、少なくとも前記基板上に前
記半導体層を形成した後、前記半導体層のうち前記ＬＤ
Ｄ領域となる部分及び前記ＬＤＤ領域に隣接し前記第一
導電型のソース・ドレイン領域の不純物濃度に対し中濃
度領域となる部分と、第二導電型となる部分をマスクで
覆い、ソース・ドレイン領域となる部分に第一導電型と
なる不純物を高濃度で導入する工程と、前記ＬＤＤ領域
となる部分をマスクで覆い、第一導電型となる不純物を
中濃度で導入する工程と、前記ＬＤＤとなる部分のマス
クを除去した後、ＬＤＤ領域となる不純物を低濃度で導
入する工程と、を少なくとも有する事を特徴とした。

【００１２】このような製造法とすることにより、同一
基板上に異なる導電型の不純物がドープされた半導体装
置を形成することができるとともに、中濃度領域が形成
されているため特性のばらつきが少ない半導体装置を得
ることができる。更には本発明の半導体装置が薄膜トラ
ンジスタであると、例えば、液晶装置においては液晶制
御のバラツキ（画面のちらつき）や周辺駆動回路のバラ
ツキを低減できるという効果を有する。

【００１３】更に、前記高濃度で第一導電型となる不純
物を高濃度で導入する工程は前記半導体装置のゲート絶
縁膜を形成する前に行う事を特徴とする。また、少なく
とも前記第二導電型となる半導体装置のゲート電極を加
工した後、前記第二導電型となる不純物をソース・ドレ
イン領域となる部分に導入する工程を有する事を特徴と
する。更に、前記中濃度領域に第一導電型となる不純物
を導入する工程は、少なくとも前記第二導電型となる半
導体装置のゲート電極を加工した後、第一導電型となる
半導体装置のゲート電極を形成後に行う事を特徴とす
る。

【００１４】前記中濃度領域に第一導電型となる不純物
を導入する工程は、ゲート電極加工のためのマスク材料
を除去する前に行う事を特徴とする。また、前記中濃度
領域に第一導電型となる不純物を導入する工程は、ゲー
ト電極加工のためのマスク材料に対してゲート電極の幅
をゲート長方向に０．２μｍ以上１．５μｍだけオーバ
ーエッチングした後、前記マスクを除去する前に行う事
を特徴とする。また、前記中濃度領域に不純物を導入す
るためのマスクを除去した後、第一導電型となる不純物
を前記第一導電型となる半導体装置と前記第二導電型と
なる半導体装置の少なくとも両方に各々のゲート電極を
マスクとして導入する事を特徴とした。

【００１５】更に、前記第一導電型となる半導体装置の
前記ドレイン領域に接続され、ドレイン領域に接続する
取り出し電極よりも延在してなり、且つゲート絶縁膜を
介してゲート電極と同層に形成された電極或いは配線と
前記延在部とによって容量を形成する半導体装置の製造
方法において、少なくとも前記延在部の半導体層及び前
記半導体装置のソース・ドレイン領域に同時に第一導電
型となる不純物を導入する工程を有する事を特徴とし
た。

【００１６】複数の走査線と、複数のデータ線と、前記
走査線と前記データ線の交差に対応してマトリックス状
に配置された画素電極及びスイッチング素子とを有する
電気光学装置であって、 前記スイッチング素子が、前
記記載の半導体装置の製造方法により形成されてなるこ
とを特徴とする電気光学装置。

【００１７】更に、複数の走査線と、複数のデータ線
と、前記走査線と前記データ線の交差に対応してマトリ
ックス状に配置された画素電極及びスイッチング素子と
を有する電気光学装置であって、前記スイッチング素子
が、前記記載の半導体装置の製造方法により形成されて
なることを特徴とする電気光学装置。このような構成に
よれば、マスクずれによる特性のバラツキの低減した薄
膜トランジスタを形成するので、例えば、電気光学装置
として形成した液晶装置においては液晶制御のバラツキ
（画面のちらつき）や周辺駆動回路のバラツキを低減で
きるという効果を有する。

【００１８】本発明の電子機器は、上記本発明の電気光
学装置を備えたことを特徴とする。

【００１９】本発明のこのような構成によれば、マスク
ずれによる特性のバラツキの低減した薄膜トランジスタ
を用いた電気光学装置を備えているので、例えば、表示
品質の向上等を図ることがきるという効果を有する。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２１】（電気光学装置の構成）本実施の形態にか
かる電気光学装置の構成についてその動作と共に、図１
から図４を参照して説明する。

【００２２】図１は、電気光学装置の画像表示領域を構
成するマトリクス状に形成された複数の画素における各
種素子、配線等の等価回路である。図２は、電気光学装
置を構成する一対の基板のうちデータ線、走査線、画素
電極、遮光膜等が形成されたＴＦＴアレイ基板の構成を
示す図であり、相隣接する複数の画素群の平面図であ
る。図３は、図２のＡ−Ａ’断面図である。尚、図３及
び図４においては、各層や各部材を図面上で認識可能な
程度の大きさとするため、各層や各部材毎に縮尺を異な
らしめてある。

【００２３】図１において、本実施の形態にかかる電気
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素は、画素電極９ａと当該画素電極９ａ
を制御するためのＴＦＴ３０とからなり、画像信号が供
給されるデータ線６ａが当該ＴＦＴ３０のソースに電気
的に接続されている。データ線６ａに書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して電気光学物質に書き込まれた所定レ
ベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後
述する）に形成された対向電極（後述する）との間で一
定期間保持される。電気光学物質は、印加される電圧レ
ベルにより分子集合の配向や秩序が変化する。これによ
り，例えば，電気光学物質が液晶の場合には，電気光学
装置に入射した入射光を電気光学物質により変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの電気光学物質
により変調され，偏光素子を通過不可能とされ、ノーマ
リーブラックモードであれば、印加された電圧に応じて
入射光がこの電気光学物質によって変調され，偏光素子
によって通過可能とされ、全体として電気光学装置から
は画像信号に応じたコントラストを持つ光が出射する。
ここで、保持された画像信号がリークするのを防ぐため
に、画素電極９ａと対向基板に形成された対向電極との
間に形成される電気光学物質容量と並列に蓄積容量７０
を付加する。例えば、画素電極９ａの電圧は、ソース電
圧が印加された時間よりも３桁も長い時間だけ蓄積容量
７０により保持される。これにより、保持特性は更に改
善され、コントラスト比の高い電気光学装置が実現でき
る。

【００２４】図２において、電気光学装置を構成するＴ
ＦＴアレイ基板上には、マトリクス状に複数の透明な画
素電極９ａ（点線部９ａ’により輪郭が示されている）
が設けられており、画素電極９ａの縦横の境界に各々沿
ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けら
れている。データ線６ａは、コンタクトホール５を介し
てポリシリコン膜等からなる半導体層１ａのうち後述の
ソース領域に電気的接続されており、画素電極９ａは、
コンタクトホール８を介して半導体層１ａのうち後述の
ドレイン領域に電気的接続されている。また、半導体層
１ａのうちチャネル領域（図中右下りの斜線の領域）に
対向するように走査線３ａが配置されており、走査線３
ａはゲート電極として機能する。

【００２５】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００２６】また、図中太線で示した矩形の島状領域に
は夫々、第１遮光膜１１ａが設けられている。より具体
的には、島状の第1遮光膜１１ａは夫々、各ＴＦＴの少
なくともチャネル領域をＴＦＴアレイ基板側から見て、
一画素毎に夫々覆う位置に設けられている。

【００２７】次に図３の断面図に示すように、電気光学
装置は、ＴＦＴアレイ基板１０と、これに対向配置され
る対向基板２０とを備えている。ＴＦＴアレイ基板１０
は、例えばガラス基板や石英基板からなり、対向基板２
０も例えばガラス基板や石英基板からなる。ＴＦＴアレ
イ基板１０には、画素電極９ａがマトリクス状に設けら
れており、その上側には、ラビング処理等の所定の配向
処理が施された配向膜１６が設けられている。画素電極
９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの
透明導電性薄膜からなる。また配向膜１６は例えば、ポ
リイミド薄膜などの有機薄膜からなる。

【００２８】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２３が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２３
は、ポリイミド薄膜などの有機薄膜からなる。

【００２９】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに接続して各画素電極９ａをスイ
ッチング制御する画素スイッチング用のＴＦＴ３０が設
けられている。

【００３０】対向基板２０には、更に図３に示すよう
に、各画素の開口領域（即ち、画像表示領域内において
実際に入射光が透過して表示に有効に寄与する領域）以
外の領域に、ブラックマスク或いはブラックマトリクス
と称される第２遮光膜２２が設けられている。このた
め、対向基板２０の側から入射光が画素スイッチング用
ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤ
Ｄ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入す
ることはない。更に、第２遮光膜２２は、コントラスト
の向上、色材の混色防止などの機能を有する。

【００３１】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
９及び図１０参照）により囲まれた空間に電気光学物質
が封入され、電気光学物質層５０が形成される。電気光
学物質層５０は、画素電極９ａからの電界が印加されて
いない状態で配向膜１６及び２３により所定の配向状態
をとる。電気光学物質層５０は、例えば一種又は数種類
のネマティック液晶からなる。シール材は、二つの基板
１０及び２０をそれらの周辺で貼り合わせるための、例
えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のスペーサが混入されてい
る。

【００３２】また、図３に示すように、ＴＦＴアレイ基
板１０と複数の画素スイッチング用ＴＦＴ３０との間に
は、絶縁膜１２が設けられている。絶縁膜１２は、ＴＦ
Ｔアレイ基板１０の全面に形成されることにより、画素
スイッチング用ＴＦＴ３０のための下地膜としての機能
をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨
時における荒れや、洗浄後に残る汚れ等で画素スイッチ
ング用ＴＦＴ３０の特性の劣化を防止する機能を有す
る。絶縁膜１２は、例えば、酸化シリコン膜、窒化シリ
コン膜等からなる。

【００３３】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び中濃度ソース領域
（図示せず）並びに低濃度ドレイン領域（ドレイン側Ｌ
ＤＤ領域）１ｃ及び中濃度ソース領域（図示せず）、半
導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイ
ン領域１ｅを備えている。高濃度ドレイン領域１ｅに
は、複数の画素電極９ａのうちの対応する一つが接続さ
れている。ソース領域１ｂ及び１ｄ並びにドレイン領域
１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ
型又はｐ型のチャネルを形成するかに応じて所定濃度の
ｎ型用又はｐ型用のドーパントをドープすることにより
形成されている。ｎ型チャネルのＴＦＴは、動作速度が
速いという利点があり、画素のスイッチング素子である
画素スイッチング用ＴＦＴ３０として用いられることが
多い。

【００３４】本実施の形態では特に、図４に示すよう
に、ソース・ドレイン領域とＬＤＤ領域との間に、不純
物濃度がソース１ｄ及びドレイン領域１ｅよりも低くか
つＬＤＤ領域１ｂ，１ｃよりも高い中濃度領域１ｇ，１
ｈを設けているので、ＬＤＤ構造を形成する際のマスク
ずれによる特性のバラツキを構造的に吸収できる。この
場合、中濃度領域１ｇ，１ｈの濃度や幅等は本発明の目
的に応じ適宜設計できる。尚、本実施の形態では、画素
スイッチング用ＴＦＴ３０のゲート電極３ａをソース−
ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート或いはトリプルゲート以上でＴＦＴを構成すれ
ば、チャネルとソース−ドレイン領域接合部のリーク電
流を防止でき、オフ時の電流を低減することができる。
これらのゲート電極の少なくとも１個を中濃度領域を持
つ構造やＬＤＤ構造にすれば、更にオフ電流を低減で
き、安定したスイッチング素子を得ることができる。

【００３５】以上詳細に説明したように本実施形態によ
れば、ＴＦＴのソース・ドレイン領域とＬＤＤ領域との
間に、不純物濃度がソース・ドレイン領域よりも低くか
つＬＤＤ領域よりも高い中濃度領域を設けているので、
マスクずれによるＴＦＴの特性のバラツキを構造的に吸
収できる。

【００３６】（ＴＦＴアレイ基板および電気光学装置の
製造プロセス）次に、以上のような構成を持つ電気光学
装置の製造プロセスについて、電気光学装置を構成する
ＴＦＴアレイ基板のプロセスを図５及び図６を参照して
説明する。尚、図５及び図６は各工程におけるＴＦＴア
レイ基板側の各層をの断面を示す工程図である。

【００３７】図５及び図６においては、表示領域内のＴ
ＦＴ６０（ＮチヤネルＴＦＴ）及び蓄積容量の製造工程
だけでなく、当該製造工程と同時並行的に形成される周
辺領域（すなわち、表示領域内の上記ＴＦＴ６０に対し
て上記走査信号又はゲート信号を印加してこれを駆動す
るために表示領域周辺にＴＦＴ等が形成されている周辺
回路）内にあるＴＦＴ（相補型のＴＦＴ６１（Ｎチヤネ
ル）及びＴＦＴ６２（Ｐチヤネル））の製造工程も併せ
て説明するものである。

【００３８】図５（１）に示すように、ガラス基板３１
上に絶縁層３２を形成する。この場合、例えば、ガラス
基板３１を洗浄後、パシベーションとなるＳｉＯ2、或
いはＳｉＮｘ等の絶縁膜３２を１０００〜５０００オン
グストローム程度の膜厚で形成する。絶縁膜３２の形成
は、例えば、ブラズマＣＶＤ法などにより、ＳｉＨ4、
Ｏ2又はＴＥＯＳ、Ｏ2を用いてＳｉＯ2を、ＳｉＨ4、Ｎ
Ｈ3、Ｏ2を用いてＳｉＮｘを形成する。この第１工程
は、表示領域及び周辺領域において同様である。

【００３９】次に、図５（２）に示すように、絶縁層３
２の上に、アモルファスのシリコン層３３を２００〜１
０００オングストローム程度形成する。アモルファスシ
リコン層３３は、ＬＰ−ＣＶＤ法、スパッタ法、或い
は、プラズマＣＶＤで形成したアモルファスシリコンを
脱水素アニールしたものを用いる方法等の色々な方法で
形成できる。この第２工程は、表示領域及び周辺領域に
おいて同様である。

【００４０】次に、図５（３）に示すように、アモルフ
ァスシリコン層３３に対して例えばエキシマレーザアニ
ール処理等の加熱処理を施すことにより、アモルファス
のシリコン層を再結晶させ、結晶性のポリシリコン層３
４（厚さは、例えば５００オングストローム）を形成す
る。尚、レーザアニール処理の替わりにＲＴＰ法、或い
は６００℃程度の固層成長法を用いても良い。この第３
工程は、表示領域及び周辺領域において同様である。
尚、図５（３）以降はガラス基板を省略してある。

【００４１】次に、図５（４）に示すように、フォトリ
リグラフィー技術により、ポリシリコン層３４を島状に
パターニングして、ポリシリコンパターン３４ａを得
る。この第４工程は、表示領域及び周辺領域において同
様である。

【００４２】次に、図５（５）に示すように、レジスト
或いは金属からなるマスク３５を用いて、Ｎチャンネル
ＴＦＴ６０、６１のソース・ドレイン領域となる部分に
リンを１×１０^１４〜５×１０^１５個／ｃｍ^２の高濃度
で導入する。この時、後にゲート電極が形成される位置
より１〜３μｍ外側までを覆うようにマスク３５を形成
する。尚、アライメントずれによってこの値は変わる。
本実施の態様では、このようにＬＤＤ領域となる部分よ
り外側までをマスクで覆い、後述する中濃度領域の形成
を可能とする。尚、図５（５）以降は絶縁層を省略して
ある。

【００４３】次に、図５（６）に示すように、マスク３
５を剥離した後、基板全体を覆うようにゲート絶縁膜３
６を５００〜１５００オングストローム程度の膜厚で形
成する。ゲート絶縁膜３６は、プラズマＣＶＤ法やＥＣ
ＲプラズマＣＶＤ法等の手段を用いて形成できる。

【００４４】次に、図５（７）に示すように、ゲート電
極となる金属、例えば、Ａｌ、Ｔａ、ＭｏＴａ、ＡｌＴ
ａ、Ｃｒ、ＡｌＣｕ、アルミの複合材料等を基板全面に
スパッタ法等により形成した後、Ｐチャンネル部分のみ
エッチングを行い、ゲート電極３７ａ及びゲート電極と
なる金属層３７を形成する。なお、前述したこれらの材
料を積層して形成することも可能である。膜厚は設計に
もよるが、リン・ボロン等の不純物導入の際にマスクと
して機能する膜厚でなければならない。例えば２０００
〜８０００オングストローム程度である。それぞれの材
料に適した方法でエッチングする。

【００４５】次に、図５（８）に示すように、Ｎチャン
ネル部分のゲート電極となる金属層３７は未加工の状態
で、Ｐチャンネルのソース・ドレイン領域となる部分に
ボロンを７ｅ^１４〜５ｅ^１５個／ｃｍ^２の高濃度で導入
する。

【００４６】次に、図５（９）に示すように、チャンネ
ル部分の未加工のゲート電極となる金属層３７を加工し
て、ゲート電極３７ｂ，３７ｃ及び配線３７ｄを形成す
る。

【００４７】次に、図５（１０）に示すように、レジス
ト或いは金属からなるマスク３８で、Ｐチャンネル及び
ＮチャンネルのＬＤＤ領域となる部分をマスクし、７ｅ
^１３〜７ｅ^１４個／ｃｍ^２程度の中濃度の導入を行う。
このマスク３８はゲート電極より０．５〜１．５μｍ程
度外側まで覆うように形成する。

【００４８】次に、図６（１１）に示すように、中濃度
不純物導入マスク３８を剥離した後、基板全体にリンを
１ｅ^１３〜１ｅ^１４個／ｃｍ^２程度の低濃度の導入を行
う。ＬＤＤ領域は０．５〜１．５μｍ程度となるように
する。

【００４９】次に、図６（１２）に示すように、基板全
体を第１の層間絶縁膜３９で覆う。この第１層間絶縁膜
３９は、アクリル樹脂系やポリイミドといった有機系絶
縁膜も有効であるし、ＳｉＯ_２といった通常用いる無機
系絶縁膜でもよい。

【００５０】次に、図６（１３）に示すように、不純物
活性化のアニール、例えば３００〜４００℃といったア
ニールを施した後、各薄膜トランジスタのソース・ドレ
イン領域からの取り出し電極を接続するためのコンタク
トホール４０を露光、現像や、ウエット、或いはドライ
エッチング等の手段で開口する。

【００５１】次に、図６（１４）に示すように、取り出
し電極となるＡｌＣｕなどアルミを主成分とする金属４
１をスパッタ法等により形成する。なお、アルミ以外の
材料でもかまわない。

【００５２】次に、図６（１５）に示すように、取り出
し電極となる層をエッチングして取り出し電極４１ａを
形成する。

【００５３】次に、図６（１６）に示すように、例えは
全体を覆うように無機絶縁膜又は有機絶縁膜からなる第
２の層間絶縁膜４２を形成する。この第２層間絶縁膜４
２を形成する際に、同時に、塗布法で形成できる有機絶
縁膜により平坦化を行うことができれば、信号線に付加
される容量を低減できる、或いは電気光学装置としての
液晶装置とした場合、液晶装置内に挟持されてなる液晶
の配向の乱れを解消できるため、高画素化には非常に有
効である。その際の取り出し電極上での絶縁膜の膜厚は
５０００〜４００００オングストローム程度が望まし
い。

【００５４】次に、図６（１７）に示すように、この第
２層間絶縁膜の表示領域内の薄膜トランジスタのドレイ
ン電極部分に、画素電極を接続するための第２のコンタ
クトホール４３を開口する。第２層間絶縁膜の材料に適
した手段で開口を行う。

【００５５】最後に、図１（１８）に示すように、透明
導電膜ＩＴＯや光を反射するためのアルミ，ＡｌＣｕ等
のアルミ複合材料，などの金属電極４４を形成してＴＦ
Ｔアレイ基板の全工程を終了する。

【００５６】なお以上の工程中で、活性化アニール等は
上述した位置以外の工程で行っても良い。

【００５７】その後は、対向基板（図示せず）に対向電
極を形成し、当該画素電極４４と対向電極の間に液晶を
充填す等の処理を経て液晶装置が完成する。

【００５８】本実施の形態では、ソース・ドレイン領域
とＬＤＤ領域との間に、不純物濃度がソース・ドレイン
領域よりも低くかつＬＤＤ領域よりも高い中濃度領域を
設けているので、マスクずれによる特性のバラツキを構
造的に吸収できる。

【００５９】尚、本実施の形態では、画素スイッチング
用ＴＦＴ３０のゲート電極３ａをソース−ドレイン領域
１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造
としたが、これらの間に２個以上のゲート電極を配置し
てもよい。この際、各々のゲート電極には同一の信号が
印加されるようにする。このようにデュアルゲート或い
はトリプルゲート以上でＴＦＴを構成すれば、チャネル
とソース−ドレイン領域接合部のリーク電流を防止で
き、オフ時の電流を低減することができる。これらのゲ
ート電極の少なくとも１個をＬＤＤ構造にすれば、更に
オフ電流を低減でき、安定したスイッチング素子を得る
ことができる。

【００６０】本実施の形態では特に、電気光学装置の表
示領域及び周辺領域にあるＬＤＤ−ＴＦＴにおけるソー
ス・ドレイン領域とＬＤＤ領域との間に、不純物濃度が
ソース・ドレイン領域よりも低くかつＬＤＤ領域よりも
高い中濃度領域を設けているので、マスクずれによるＴ
ＦＴ特性のバラツキを構造的に吸収できる。

【００６１】（電気光学装置の全体構成）以上のように
構成された電気光学装置の各実施の形態の全体構成を図
７及び図８を参照して説明する。尚、図７は、ＴＦＴア
レイ基板１０をその上に形成された各構成要素と共に対
向基板２０の側から見た平面図であり、図８は、対向基
板２０を含めて示す図７のＨ−Ｈ’断面図である。

【００６２】図７において、ＴＦＴアレイ基板１０の上
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、例えば第２遮光膜２２と同じ或い
は異なる材料から成る周辺見切りとしての第３遮光膜５
３が設けられている。シール材５２の外側の領域には、
データ線駆動回路１０１及び実装端子１０２がＴＦＴア
レイ基板１０の一辺に沿って設けられており、ＴＦＴに
接続する走査線に信号を供給するための走査線駆動回路
１０４が、この一辺に隣接する２辺に沿って設けられて
いる。走査線に供給される走査信号遅延が問題にならな
いのならば、走査線駆動回路１０４は片側だけでも良い
ことは言うまでもない。また、ＴＦＴに接続するデータ
線に信号を供給するためのデータ線駆動回路１０１を画
像表示領域の辺に沿って両側に配列してもよい。例えば
奇数列のデータ線は画像表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線は前記画像表示領域の反対側の辺に沿って
配設されたデータ線駆動回路から画像信号を供給するよ
うにしてもよい。この様にデータ線を櫛歯状に駆動する
ようにすれば、データ線駆動回路の占有面積を拡張する
ことができるため、複雑な回路を構成することが可能と
なる。更にＴＦＴアレイ基板１０の残る一辺には、画像
表示領域の両側に設けられた走査線駆動回路１０４間を
つなぐための複数の配線１０５が設けられている。ま
た、対向基板２０のコーナー部の少なくとも１箇所にお
いては、ＴＦＴアレイ基板１０と対向基板２０との間で
電気的導通をとるための上下導通材１０６が設けられて
いる。そして、図８に示すように、図７に示したシール
材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール
材５２によりＴＦＴアレイ基板１０に固着されている。

【００６３】以上図１から図８を参照して説明した各実
施の形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（テープオートメイテッドボンディン
グ基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ
基板１０の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。ま
た、対向基板２０の投射光が入射する側及びＴＦＴアレ
イ基板１０の出射光が出射する側には各々、例えば、Ｔ
Ｎ（ツイステッドネマティック）モード、ＳＴＮ（スー
パーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、位相差フィルムな
どの位相素子、偏光板、偏光ビームスプリッタ（ＰＢ
Ｓ）などの偏光素子などが所定の条件に設定され配置さ
れる。

【００６４】以上説明した各実施の形態における電気光
学装置は、プロジェクタのライトバルブに適用される。
すなわち、３枚の電気光学装置がＲＧＢ用のライトバル
ブとして各々用いられ、各パネルには各々ＲＧＢ色分解
用のダイクロイックミラーを介して分解された各色の光
が投射光として各々入射されることになる。従って、各
実施の形態では、対向基板２０に、カラーフィルタは設
けられていない。しかしながら、第２遮光膜２２の形成
されていない画素電極９ａに対向する所定領域にＲＧＢ
のカラーフィルタをその保護膜と共に、対向基板２０上
に形成してもよい。このようにすれば、プロジェクタ以
外の直視型や反射型のカラーの電気光学装置に適用でき
る。更に、対向基板２０上に１画素あたり1個対応する
マイクロレンズを形成してもよい。このようにすれば、
入射光の集光効率を向上することで、明るい電気光学装
置が実現できる。更にまた、対向基板２０上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、ＲＧＢ色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー電気光学装置が実
現できる。

【００６５】以上説明した各実施の形態における電気光
学装置では、従来と同様に入射光を対向基板２０の側か
ら入射することとしたが、図２に示したようにＴＦＴア
レイ基板１０に第１遮光膜１１ａを設けているので、Ｔ
ＦＴアレイ基板１０の側から入射光を入射し、対向基板
２０の側から出射するようにしても良い。即ち、このよ
うに電気光学装置をプロジェクタに取り付けても、半導
体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃに光が入射することを防ぐことが出来、高画質の画像
を表示することが可能である。ここで、従来は、ＴＦＴ
アレイ基板１０の裏面側での反射を防止するために、反
射防止用のＡＲ被膜された偏光板を別途配置したり、Ａ
Ｒフィルムを貼り付ける必要があった。しかし、各実施
の形態では、ＴＦＴアレイ基板１０の表面と半導体層１
ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１
ｂ、１ｃとの間に第１遮光膜１１ａが形成されているた
め、このようなＡＲ被膜された偏光板やＡＲフィルムを
用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理し
た基板を使用する必要が無くなる。従って、各実施の形
態によれば、材料コストを削減でき、また偏光板貼り付
け時に、ごみ、傷等により、歩留まりを落とすことがな
く大変有利である。また、耐光性が優れているため、明
るい光源を使用したり、偏光ビームスプリッタにより偏
光変換して、光利用効率を向上させても、光によるクロ
ストーク等の画質劣化を生じない。

【００６６】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施の形態は有効である。

【００６７】（電子機器）次に、以上詳細に説明した電
気光学装置を備えた電子機器の実施の形態について図９
から図１１を参照して説明する。

【００６８】先ず図９に、電気光学装置の一例として液
晶装置１００を備えた電子機器の概略構成を示す。

【００６９】図９において、電子機器は、表示情報出力
源１０００、表示情報処理回路１００２、駆動回路１０
０４、液晶装置１００、クロック発生回路１００８並び
に電源回路１０１０を備えて構成されている。表示情報
出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡ
Ｍ（Random Access Memory）、光ディスク装置などのメ
モリ、画像信号を同調して出力する同調回路等を含み、
クロック発生回路１００８からのクロック信号に基づい
て、所定フォーマットの画像信号などの表示情報を表示
情報処理回路１００２に出力する。表示情報処理回路１
００２は、増幅・極性反転回路、シリアル−パラレル変
換回路、ローテーション回路、ガンマ補正回路、クラン
プ回路等の周知の各種処理回路を含んで構成されてお
り、クロック信号に基づいて入力された表示情報からデ
ジタル信号を順次生成し、クロック信号CLKと共に駆動
回路１００４に出力する。駆動回路１００４は、液晶装
置１００を駆動する。電源回路１０１０は、上述の各回
路に所定電源を供給する。尚、液晶装置１００を構成す
るＴＦＴアレイ基板の上に、駆動回路１００４を搭載し
てもよく、これに加えて表示情報処理回路１００２を搭
載し６もよい。

【００７０】次に図１０から図１１に、このように構成
された電子機器の具体例を各々示す。

【００７１】図１０において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶表示モジュールを３個用意し、各々ＲＧＢ用のライ
トバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いた
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、メタルハライドランプ等の白色光源のラ
ンプユニット１１０２から投射光が発せられると、３枚
のミラー１１０６及び２枚のダイクロイックミラー１１
０８によって、ＲＧＢの３原色に対応する光成分Ｒ、
Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特に
Ｂ光は、長い光路による光損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３及び出射レンズ１１
２４からなるリレーレンズ系１１２１を介して導かれ
る。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂにより各々変調された３原色に対応する光成分は、
ダイクロイックプリズム１１１２により再度合成された
後、投射レンズ１１１４を介してスクリーン１１２０に
カラー画像として投射される。

【００７２】図１１において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【００７３】以上図１０から図１１を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図９に示した電子機器の例として挙げられ
る。

【００７４】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な液晶装置
を備えた各種の電子機器を実現できる。

【図面の簡単な説明】

【図１】 電気光学装置の実施形態における画像表示領
域及び周辺領域を構成するマトリクス状の複数の画素に
設けられた各種素子、配線等の等価回路である。

【図２】 電気光学装置の実施形態におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 図３の要部を拡大した断面図である。

【図５】 電気光学装置の製造プロセスを順を追って示
す工程図（その１）である。

【図６】 電気光学装置の製造プロセスを順を追って示
す工程図（その２）である。

【図７】電気光学装置の実施形態におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図８】図７のＨ−Ｈ’断面図である。

【図９】本発明による電子機器の実施の形態の概略構成
を示すブロック図である。

【図１０】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１１】電子機器の他の例としてパーソナルコンピュ
ータを示す正面図である。

【符号の説明】 １ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｇ…中濃度ソース領域（ソース側ＬＤＤ領域） １ｈ…中濃度ドレイン領域（ドレイン側ＬＤＤ領域） ２…ゲート絶縁膜 ３ａ…走査線 ４…第１層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第２層間絶縁膜 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １２…絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…第２遮光膜 ２３…配向膜 ３０…画素スイッチング用ＴＦＴ ５０…電気光学物質層 ５２…シール材 ５３…第３遮光膜 ７０…蓄積容量 １０１…データ線駆動回路 １０３…サンプリング回路 １０４…走査線駆動回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA51 HA26 HA27 JA24 JA31 JA32 JA34 JA35 JA37 JA41 JB22 JB31 JB69 KA05 KA10 MA13 MA17 MA27 MA29 NA01 NA24 NA25 PA02 PA06 PA07 PA10 PA11 QA07 QA10 RA05 5F110 AA06 BB02 BB04 CC02 DD02 DD13 DD15 DD24 EE03 EE04 EE06 EE44 FF30 FF31 GG02 GG13 GG25 GG35 GG43 GG45 GG47 HJ01 HJ04 HJ23 HL06 HL23 HM15 NN02 NN23 NN27 NN32 NN73 NN78 PP02 PP03 PP10 PP35

Claims (15)

【特許請求の範囲】
1. 【請求項１】 基板上に形成されてなる半導体層に不純
   物が導入されたソース・ドレイン領域と、前記ソース・
   ドレイン領域に導入された不純物の濃度よりも低い濃度
   で不純物が導入されたＬＤＤ領域を具備する半導体装置
   の製造方法であって、 前記基板上に前記半導体層を形成した後、前記半導体層
   のうち少なくとも前記ＬＤＤ領域となる部分及び前記Ｌ
   ＤＤ領域に隣接し前記ソース・ドレイン領域の不純物濃
   度に対し中濃度領域となる部分をマスクで覆い、ソース
   ・ドレイン領域となる部分に不純物を高濃度で導入する
   工程と、 前記ＬＤＤ領域となる部分をマスクで覆い、中濃度領域
   となる部分に不純物を中濃度で導入する工程と、 前記ＬＤＤ領域となる部分のマスクを除去した後、ＬＤ
   Ｄ領域となる部分に不純物を低濃度で導入する工程と、
   を少なくとも有することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 前記請求項１に記載の半導体装置の製造
   方法であって、 前記高濃度で不純物を導入する工程は前記半導体装置の
   ゲート絶縁膜を形成する前に行うことを特徴とする半導
   体装置の製造方法。
3. 【請求項３】 前記請求項１又は２に記載の半導体装置
   の製造方法において、前記中濃度領域に不純物を導入す
   る工程は、ゲート電極形成後に行うことを特徴とする半
   導体装置の製造方法。
4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
   体装置の製造方法において、 前記中濃度領域に不純物を導入するためのマスクを除去
   した後、低濃度の不純物を導入することを特徴とする半
   導体装置の製造方法。
5. 【請求項５】 基板上に形成されてなる半導体層に第一
   導電型となる不純物が導入されたソース・ドレイン領域
   と前記ソース・ドレイン領域に導入された第一導電型と
   なる不純物の濃度よりも低い濃度で不純物が導入された
   ＬＤＤ領域を具備する半導体装置と、第二導電型となる
   不純物が導入されたソース・ドレイン領域を具備する半
   導体装置が同一基板上に形成される半導体装置の製造方
   法であって、 少なくとも前記基板上に前記半導体層を形成した後、前
   記半導体層のうち前記ＬＤＤ領域となる部分及び前記Ｌ
   ＤＤ領域に隣接し前記第一導電型のソース・ドレイン領
   域の不純物濃度に対し中濃度領域となる部分と、第二導
   電型となる部分をマスクで覆い、ソース・ドレイン領域
   となる部分に第一導電型となる不純物を高濃度で導入す
   る工程と、前記ＬＤＤ領域となる部分をマスクで覆い、
   第一導電型となる不純物を中濃度で導入する工程と、前
   記ＬＤＤとなる部分のマスクを除去した後、ＬＤＤ領域
   となる不純物を低濃度で導入する工程と、を少なくとも
   有する事を特徴とした半導体装置の製造方法。
6. 【請求項６】 請求項５に記載の半導体装置の製造方法
   であって、前記高濃度で第一導電型となる不純物を高濃
   度で導入する工程は前記半導体装置のゲート絶縁膜を形
   成する前に行う事を特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項５または６に記載の半導体装置の
   製造方法において、少なくとも前記第二導電型となる半
   導体装置のゲート電極を加工した後、前記第二導電型と
   なる不純物をソース・ドレイン領域となる部分に導入す
   る工程を有する事を特徴とした半導体装置の製造方法。
8. 【請求項８】 請求項５乃至７に記載の半導体装置の製
   造方法において、前記中濃度領域に第一導電型となる不
   純物を導入する工程は、少なくとも前記第二導電型とな
   る半導体装置のゲート電極を加工した後、第一導電型と
   なる半導体装置のゲート電極を形成後に行う事を特徴と
   する半導体装置の製造方法。
9. 【請求項９】 請求項５乃至８に記載の半導体装置の製
   造方法において、前記中濃度領域に第一導電型となる不
   純物を導入する工程は、ゲート電極加工のためのマスク
   材料を除去する前に行う事を特徴とする半導体装置の製
   造方法。
10. 【請求項１０】 請求項５乃至８に記載の半導体装置の
    製造方法において、前記中濃度領域に第一導電型となる
    不純物を導入する工程は、ゲート電極加工のためのマス
    ク材料に対してゲート電極の幅をゲート長方向に０．２
    μｍ以上１．５μｍだけオーバーエッチングした後、前
    記マスクを除去する前に行う事を特徴とする半導体装置
    の製造方法。
11. 【請求項１１】 請求項５乃至１０に記載の半導体装置
    の製造方法において、前記中濃度領域に不純物を導入す
    るためのマスクを除去した後、第一導電型となる不純物
    を前記第一導電型となる半導体装置と前記第二導電型と
    なる半導体装置の少なくとも両方に各々のゲート電極を
    マスクとして導入する事を特徴とした半導体装置の製造
    方法。
12. 【請求項１２】 請求項５に記載の半導体装置の製造方
    法において、前記第一導電型となる半導体装置の前記ド
    レイン領域に接続され、ドレイン領域に接続する取り出
    し電極よりも延在してなり、且つゲート絶縁膜を介して
    ゲート電極と同層に形成された電極或いは配線と前記延
    在部とによって容量を形成する半導体装置の製造方法に
    おいて、少なくとも前記延在部の半導体層及び前記半導
    体装置のソース・ドレイン領域に同時に第一導電型とな
    る不純物を導入する工程を有する事を特徴とした半導体
    装置の製造方法。
13. 【請求項１３】 複数の走査線と、複数のデータ線と、
    前記走査線と前記データ線の交差に対応してマトリック
    ス状に配置された画素電極及びスイッチング素子とを有
    する電気光学装置であって、 前記スイッチング素子が、請求項１乃至４のいずれかに
    記載の半導体装置の製造方法により形成されてなること
    を特徴とする電気光学装置。
14. 【請求項１４】 複数の走査線と、複数のデータ線と、
    前記走査線と前記データ線の交差に対応してマトリック
    ス状に配置された画素電極及びスイッチング素子とを有
    する電気光学装置であって、 前記スイッチング素子が、請求項５乃至１２のいずれか
    に記載の半導体装置の製造方法により形成されてなるこ
    とを特徴とする電気光学装置。
15. 【請求項１５】 請求項１３及び１４に記載の電気光学
    装置を備えたことを特徴とする電子機器。