JP2001085363A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2001085363A
JP2001085363A JP25896799A JP25896799A JP2001085363A JP 2001085363 A JP2001085363 A JP 2001085363A JP 25896799 A JP25896799 A JP 25896799A JP 25896799 A JP25896799 A JP 25896799A JP 2001085363 A JP2001085363 A JP 2001085363A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
manufacturing
electrode pads
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25896799A
Other languages
Japanese (ja)
Inventor
Atsushi Sugimoto
淳 杉本
Masamichi Ishihara
政道 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP25896799A priority Critical patent/JP2001085363A/en
Publication of JP2001085363A publication Critical patent/JP2001085363A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a method for manufacturing a semiconductor device, capable of preventing a damage of a wafer or the device on the way of manufacturing. SOLUTION: This method for manufacturing a semiconductor device comprises a step of forming a wiring pattern and electrode pads 2 on a wafer 1, a step of assembling by each semiconductor device area 1A of the wafer, a step of forming grooves 1s for partitioning the wafer 1 at the surface 1a side formed with the pads 2 of the wafer 1 by each area 1A, and a step of grinding the surface 1b which is not formed with the pads 2 of the wafer 1 to separate the wafer 1 to the respective devices 10 by the grooves 1s.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは各半導体装置エリア毎に配線パタ
ーン等の形成および組立ての実施されたウェハを分割す
ることにより、個々の半導体装置を製造する方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing individual semiconductor devices by dividing a wafer on which a wiring pattern and the like are formed and assembled for each semiconductor device area. How to do it.

【0002】[0002]

【従来の技術】近年、電子機器における小型薄型化の要
求に応える半導体装置として、CSP(チップ・サイズ
・パッケージ)タイプの半導体装置が提供されている。
また、この種の半導体装置においては、従来のダイレベ
ルからウェハレベルへと、その製造方法が移行してきて
いるのが現状である。すなわち、この種の半導体装置を
製造するには、先ず、ウェハの各半導体装置エリア毎に
配線パターンおよび電極パッドを形成し、次いでウェハ
の電極パッドが形成されていない面を研削(バックグラ
インド)して、半導体チップの厚みにまでウェハを薄く
形成する。こののち、ウェハの各半導体装置エリア毎に
組立てを行ない、次いでダイシングソー等を用いてウェ
ハを各半導体装置毎に分離することで、個々の半導体装
置が完成することとなる。
2. Description of the Related Art In recent years, a CSP (chip size package) type semiconductor device has been provided as a semiconductor device meeting the demand for smaller and thinner electronic devices.
Also, in this type of semiconductor device, the manufacturing method has been shifting from the conventional die level to the wafer level. That is, to manufacture this type of semiconductor device, first, a wiring pattern and an electrode pad are formed for each semiconductor device area of the wafer, and then the surface of the wafer where the electrode pads are not formed is ground (back-ground). Then, the wafer is formed thin to the thickness of the semiconductor chip. Thereafter, assembling is performed for each semiconductor device area of the wafer, and then the wafer is separated for each semiconductor device using a dicing saw or the like, whereby individual semiconductor devices are completed.

【0003】[0003]

【発明が解決しようとする課題】ところで、上述した従
来の製造方法においては、研削によってウェハの肉厚を
薄くしたのち、ウェハの各半導体装置エリア毎に組立て
を行なっているので、組立て作業を実施するべくウェハ
を移送する際などに、薄く研削されて強度の低下したウ
ェハが破損してしまう虞れがあった。また、上述した従
来の製造方法では、ウェハを各半導体装置毎に分離する
際、薄く研削されて強度の低下したウェハが、ダイシン
グソー等による切削加工の衝撃に耐えられず、切り出さ
れた半導体装置に割れや欠けなどの損傷が生じる不都合
があった。本発明の目的は前記実状に鑑みて、製造途中
におけるウェハや半導体装置の損傷を未然に防止し得
る、半導体装置の製造方法を提供することにある。
In the above-mentioned conventional manufacturing method, since the thickness of the wafer is reduced by grinding, the assembly is performed for each semiconductor device area of the wafer. For example, when a wafer is transported in order to reduce the strength, there is a possibility that a wafer that has been thinly ground and has reduced strength may be damaged. In addition, in the above-described conventional manufacturing method, when a wafer is separated into individual semiconductor devices, the wafer that has been thinly ground and has reduced strength cannot withstand the impact of cutting by a dicing saw or the like, and the cut semiconductor device is cut. There was an inconvenience that damage such as cracks and chips occurred. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing a wafer or a semiconductor device from being damaged during manufacturing in view of the above-mentioned situation.

【0004】[0004]

【課題を解決するための手段】前記目的を達成するべ
く、本発明に関わる半導体装置の製造方法は、ウェハに
配線パターンおよび電極パッドを形成する工程と、前記
ウェハの各半導体装置エリア毎に組み立てを行う工程
と、前記ウェハの電極パッドが形成されている面側に該
ウェハを各半導体装置エリア毎に区分する溝を形成する
工程と、前記ウェハの電極パッドが形成されていない面
を研削して前記溝により前記ウェハを各半導体装置毎に
分離する工程とを含んでいる。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a wiring pattern and an electrode pad on a wafer, and assembling each semiconductor device area of the wafer. Performing a step of forming a groove on the surface of the wafer on which the electrode pads are formed on the side where the electrode pads are formed, and grinding the surface of the wafer on which the electrode pads are not formed. Separating the wafer for each semiconductor device by the groove.

【0005】[0005]

【発明の実施の形態】以下、図面を参照しつつ、本発明
を詳細に説明する。本発明に関わる半導体装置の製造方
法では、先ず、図1(a)および図2に示す如く、ウェハ
1における各半導体装置エリア(後述する各工程を経て
製造される個々の半導体装置において半導体チップを構
成する部位)1Aに、それぞれ配線パターン(図示せず)
および電極パッド2を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the drawings. In the method of manufacturing a semiconductor device according to the present invention, first, as shown in FIGS. 1A and 2, each semiconductor device area on the wafer 1 (a semiconductor chip is formed in an individual semiconductor device manufactured through each process described later). Wiring patterns (not shown) on each of the constituent parts 1A
And an electrode pad 2 are formed.

【0006】この後、図1(b)および図3に示す如く、
前記ウェハ1における各半導体装置エリア1A毎に、上
述した電極パッド2に外部接続端子としての半田バンプ
3を形成する等の組立て作業を実施する。
Thereafter, as shown in FIG. 1 (b) and FIG.
For each semiconductor device area 1A on the wafer 1, an assembling operation such as forming a solder bump 3 as an external connection terminal on the above-mentioned electrode pad 2 is performed.

【0007】次いで、図1(c)および図4に示す如く、
ウェハ1において電極パッド2が形成されている面(デ
バイス面)1a側から、ダイシングソー等の切削手段に
より所定深さの溝1sを形成して、前記ウェハ1を各半
導体装置エリア1A毎に区分する。
Next, as shown in FIG. 1 (c) and FIG.
A groove 1 s having a predetermined depth is formed by a cutting means such as a dicing saw from the surface (device surface) 1 a on which the electrode pads 2 are formed on the wafer 1, and the wafer 1 is divided into each semiconductor device area 1 A. I do.

【0008】ここで、前記溝1sは、ウェハ1から形成
される半導体チップ(図1および図5中の符合1c参
照)の肉厚と同寸法以上の深さに形成される。
Here, the groove 1s is formed to a depth equal to or greater than the thickness of a semiconductor chip (see reference numeral 1c in FIGS. 1 and 5) formed from the wafer 1.

【0009】前記ウェハ1に溝1sを形成したのち、図
1(d)に示す如く、前記ウェハ1において電極パッド2
が形成されている面(デバイス面)1aに、熱硬化性ある
いはUV(紫外線)硬化性の接着剤Gを介して、ガラスや
プラスチック、あるいはセラミックや金属等から成る支
持板(支持体)Hを取り付ける。
After the grooves 1s are formed in the wafer 1, as shown in FIG.
A support plate (support) H made of glass, plastic, ceramic, metal, or the like is provided on the surface (device surface) 1a on which is formed via a thermosetting or UV (ultraviolet) curable adhesive G. Attach.

【0010】なお、上述したガラス等から成る支持板H
に換えて、前記ウェハ1において電極パッド2が形成さ
れている面(デバイス面)1aに、支持体としての保護テ
ープ(図示せず)を貼り付ける構成も可能である。
The support plate H made of glass or the like described above.
Alternatively, a configuration is also possible in which a protective tape (not shown) as a support is attached to the surface (device surface) 1a of the wafer 1 on which the electrode pads 2 are formed.

【0011】上述した如く、ウェハ1の電極パッド2が
形成されている面1aに支持体Hを取り付けた後、前記
ウェハ1において電極パッド2が形成されていない面1
bを、図1(e)に示す如くツールTを用いて所定寸法、
詳しくはウェハ1の肉厚が半導体チップ1cの厚さにな
るまで研削/研磨(バックグラインド)する。
As described above, after the support H is attached to the surface 1a of the wafer 1 where the electrode pads 2 are formed, the surface 1 of the wafer 1 where the electrode pads 2 are not formed is attached.
b is set to a predetermined size using a tool T as shown in FIG.
Specifically, grinding / polishing (back grinding) is performed until the thickness of the wafer 1 becomes the thickness of the semiconductor chip 1c.

【0012】ここで、上述した如くウェハ1に形成され
た溝1sは、半導体チップ1cの肉厚と同寸法以上の深
さに形成されているため、ウェハ1において電極パッド
2が形成されていない面1bを、ツールTを用いて所定
寸法だけ研削/研磨することにより、図1(e)に示す如
く溝1sによってウェハ1が個々の半導体装置10に分
離されることとなる。
Here, as described above, since the groove 1s formed in the wafer 1 is formed at a depth equal to or larger than the thickness of the semiconductor chip 1c, the electrode pad 2 is not formed on the wafer 1. By grinding / polishing the surface 1b by a predetermined dimension using the tool T, the wafer 1 is separated into individual semiconductor devices 10 by the grooves 1s as shown in FIG.

【0013】この後、各半導体装置10から支持板Hを
取外し、接着剤Gを除去することによって、各半導体装
置10は完成品となる。かくして、1枚のウェハ1から
は、図5に示す如く多数個の半導体装置10が製造され
ることとなる。
Thereafter, the support plate H is removed from each semiconductor device 10 and the adhesive G is removed, whereby each semiconductor device 10 is completed. Thus, a large number of semiconductor devices 10 are manufactured from one wafer 1 as shown in FIG.

【0014】上述した、本発明に関わる半導体装置の製
造方法では、ウェハ1の各半導体装置エリア1A毎に組
立てを実施する工程より後に、ウェハ1の電極パッド2
が形成されていない面1bを研削/研磨する工程を実施
しているので、ウェハ1の各半導体装置エリア1A毎に
組立てを実施する際には、ウェハ1は未だ半導体チップ
1cの厚さにまで薄くされておらず、もって該ウェハ1
は十分な強度を備えているため、搬送等の負荷によって
もウェハ1が容易に損傷することがない。
In the above-described method for manufacturing a semiconductor device according to the present invention, after the step of assembling each semiconductor device area 1A of the wafer 1, the electrode pads 2
Since the step of grinding / polishing the surface 1b on which the wafer 1 is not formed is performed, when assembling is performed for each semiconductor device area 1A of the wafer 1, the wafer 1 is still reduced to the thickness of the semiconductor chip 1c. The wafer 1 is not thinned.
Since the wafer 1 has sufficient strength, the wafer 1 is not easily damaged even by a load such as transfer.

【0015】また、本発明に関わる半導体装置の製造方
法では、ウェハ1の電極パッド2が形成されていない面
1bを研削/研磨することによって、前記ウェハ1を各
半導体装置10毎に分離しているため、ダイシングソー
等による切削加工でウェハを分離している従来の製造方
法に比べ、ウェハ1に大きな衝撃を与えることなく各半
導体装置10を分離することができ、もって切り出され
た半導体装置10の半導体チップ1cに割れや欠け等の
損傷が生じることが抑えられる。
Further, in the method of manufacturing a semiconductor device according to the present invention, the wafer 1 is separated for each semiconductor device 10 by grinding / polishing the surface 1b of the wafer 1 on which the electrode pads 2 are not formed. Therefore, as compared with the conventional manufacturing method in which the wafer is separated by a cutting process using a dicing saw or the like, the semiconductor devices 10 can be separated without giving a large impact to the wafer 1, and the semiconductor device 10 thus cut out can be separated. Damage such as cracking or chipping of the semiconductor chip 1c is suppressed.

【0016】さらに、本発明に関わる半導体装置の製造
方法では、ウェハ1の電極パッド2が形成されていない
面1bを研削/研磨する際、ウェハ1にガラス等から成
る支持板Hを取り付けて行なっているので、研削/研磨
時の負荷によるウェハ1の反りや割れ等を未然に防止す
ることができる。
Further, in the method of manufacturing a semiconductor device according to the present invention, when grinding / polishing the surface 1b of the wafer 1 on which the electrode pads 2 are not formed, a support plate H made of glass or the like is attached to the wafer 1. Therefore, it is possible to prevent the wafer 1 from warping or cracking due to a load during grinding / polishing.

【0017】一方、図6〜図8は、本発明を積層型半導
体装置の製造に適用した例を示している。積層型半導体
装置を製造するには、先ず、上述した半導体装置10の
製造方法と同じく、ウェハ1′における各半導体装置エ
リア1A′に、それぞれ配線パターン(図示せず)および
電極パッド2′(図7参照)を形成する。
FIGS. 6 to 8 show examples in which the present invention is applied to the manufacture of a stacked semiconductor device. To manufacture a stacked semiconductor device, first, similarly to the method of manufacturing the semiconductor device 10 described above, a wiring pattern (not shown) and an electrode pad 2 ′ (see FIG. 7).

【0018】この後、図1(a)および図7に示す如く、
ウェハ1′において電極パッド2′が形成されている面
(デバイス面)1a′側から、ウェハ1′における各半導
体装置エリア1A′に、レーザ加工、エッチング、スタ
ンピング、ドリル加工等の加工方法により、所定深さの
スルーホール用の孔(盲孔)1h′を形成する。
Thereafter, as shown in FIG. 1 (a) and FIG.
Surface on which electrode pads 2 'are formed on wafer 1'
(Device surface) From the side of 1a ', a hole (blind hole) 1h for a through hole of a predetermined depth is formed in each semiconductor device area 1A' of the wafer 1 'by a processing method such as laser processing, etching, stamping, drilling or the like. '.

【0019】なお、前記孔1h′は、ウェハ1′から形
成される半導体チップ(図6中の符合1c′参照)の肉
厚と同寸法以上の深さに形成される。また、前記孔1
h′の形状としては、有底の円筒状のみならず、溝形状
であっても良い。
The hole 1h 'is formed at a depth equal to or greater than the thickness of a semiconductor chip (see reference numeral 1c' in FIG. 6) formed from the wafer 1 '. The hole 1
The shape of h 'may be not only a cylindrical shape with a bottom but also a groove shape.

【0020】次いで、ウェハ1′に形成した各孔1h′
に、導電性樹脂、ワイヤー、クリームメタル等の導電体
1m′を充填する。なお、上記各孔1h′に導電体1
m′を充填する方法としては、ボンダーによるワイヤー
突き刺し、導電性樹脂の塗布、スピンコート、印刷、ス
パッタリング等を採用し得る。
Next, each hole 1h 'formed in the wafer 1'
Is filled with a conductor 1m 'such as a conductive resin, a wire, or a cream metal. Note that the conductor 1 is inserted into each of the holes 1h '.
As a method for filling m ′, wire piercing with a bonder, application of a conductive resin, spin coating, printing, sputtering, or the like can be employed.

【0021】この後、図6(c)および図8に示す如く、
ウェハ1′における各半導体装置エリア1A′毎に、上
述した電極パッド2′および導電体1m′に、外部接続
端子としての半田バンプ3′を形成する等の組立て作業
を実施する。
Thereafter, as shown in FIGS. 6 (c) and 8,
For each semiconductor device area 1A 'on the wafer 1', an assembling operation such as forming a solder bump 3 'as an external connection terminal on the above-mentioned electrode pad 2' and conductor 1m 'is performed.

【0022】次いで、図6(d)および図8に示す如く、
ウェハ1′において電極パッド2′が形成されている面
(デバイス面)1a′側から、ダイシングソー等の切削手
段により所定深さの溝1s′を形成して、ウェハ1′を
各半導体装置エリア1A′毎に区分する。ここで、前記
溝1s′は、ウェハ1′から形成される半導体チップ
(図6中の符合1c′参照)の肉厚と同寸法以上の深さ
に形成される。
Next, as shown in FIG. 6D and FIG.
Surface on which electrode pads 2 'are formed on wafer 1'
(Device surface) From the side of 1a ', a groove 1s' having a predetermined depth is formed by a cutting means such as a dicing saw, and the wafer 1 'is divided into each semiconductor device area 1A'. Here, the groove 1s' is formed at a depth equal to or greater than the thickness of a semiconductor chip (see reference numeral 1c 'in FIG. 6) formed from the wafer 1'.

【0023】前記ウェハ1′に溝1s′を形成したの
ち、図6(e)に示す如く、ウェハ1′において電極パッ
ド2′が形成されている面1a′に、熱硬化性等の接着
剤Gを介して、ガラス等から成る支持板(支持体)Hを取
り付ける。なお、ガラス等から成る支持板Hに換えて、
支持体としての厚めの保護テープ(図示せず)をウェハ
1′に貼り付けても良い。
After the grooves 1s' are formed in the wafer 1 ', as shown in FIG. 6 (e), an adhesive such as a thermosetting adhesive is applied to the surface 1a' of the wafer 1 'where the electrode pads 2' are formed. A support plate (support) H made of glass or the like is attached via G. In addition, instead of the support plate H made of glass or the like,
A thick protective tape (not shown) as a support may be attached to the wafer 1 '.

【0024】上述した如く、ウェハ1′に支持体Hを取
り付けた後、前記ウェハ1′において電極パッド2′が
形成されていない面1b′を、図6(e)に示す如くツー
ルTを用いて所定寸法、詳しくはウェハ1′の肉厚が半
導体チップ1c′の厚さになるまで研削/研磨(バック
グラインド)する。
As described above, after the support H is attached to the wafer 1 ', the surface 1b' on which the electrode pads 2 'are not formed on the wafer 1' is removed by using the tool T as shown in FIG. Then, grinding / polishing (back grinding) is performed until a predetermined dimension, specifically, the thickness of the wafer 1 'is equal to the thickness of the semiconductor chip 1c'.

【0025】ここで、上述の如くウェハ1′に形成され
た溝1s′は、半導体チップ1c′の肉厚と同寸法以上
の深さに形成されているため、ウェハ1′の面1b′を
ツールTによって所定寸法だけ研削/研磨することで、
図1(e)に示す如く溝1s′によってウェハ1′が個々
の半導体装置10′に分離されることとなる。
Since the groove 1s' formed in the wafer 1 'as described above is formed at a depth equal to or greater than the thickness of the semiconductor chip 1c', the surface 1b 'of the wafer 1' is By grinding / polishing only a predetermined size with the tool T,
As shown in FIG. 1E, the wafer 1 'is separated into individual semiconductor devices 10' by the grooves 1s'.

【0026】また、上述の如くウェハ1′に形成された
孔1hs′は、半導体チップ1c′の肉厚と同寸法以上
の深さに形成されているため、ウェハ1′の面1b′を
ツールTによって所定寸法だけ研削/研磨することで、
図1(e)に示す如く孔1h′に充填された導電体1m′
がウェハ1′の面1b′から露出することとなる。
Since the hole 1hs' formed in the wafer 1 'as described above is formed at a depth equal to or greater than the thickness of the semiconductor chip 1c', the surface 1b 'of the wafer 1' is By grinding / polishing only a predetermined dimension by T,
The conductor 1m 'filled in the hole 1h' as shown in FIG.
Is exposed from the surface 1b 'of the wafer 1'.

【0027】ウェハ1′を個々の半導体装置10′に分
離した後、各半導体装置10′から支持板Hを取外し、
接着剤Gを除去することによって、1枚のウェハ1′か
ら多数個の半導体装置10′、すなわち半導体チップ1
c′の表面と裏面とを導電体1m′(スルーホール)によ
って導通した積層型半導体装置10′が製造されること
となる。
After separating the wafer 1 'into individual semiconductor devices 10', the support plate H is removed from each semiconductor device 10 ',
By removing the adhesive G, a large number of semiconductor devices 10 ′, that is, the semiconductor chips 1
The stacked semiconductor device 10 'in which the surface and the back surface of c' are electrically connected by the conductor 1m '(through hole) is manufactured.

【0028】上述した製造方法によって製造された積層
型半導体装置10′は、図9に示す如く実装基板B上に
積層実装されて積層パッケージPを構成し、各々の積層
型半導体装置10′は、半田バンプ3′および導電体1
m′を介して互いの積層導通を可能としている。
The stacked semiconductor device 10 'manufactured by the above-described manufacturing method is stacked and mounted on a mounting board B as shown in FIG. 9 to form a stacked package P. Each stacked semiconductor device 10' Solder bump 3 'and conductor 1
The layers can be connected to each other via m '.

【0029】ここで、積層型半導体装置は、次世代の高
集積パッケージを達成するものとして期待されており、
その実装の態様には図10に示す如く、各積層型半導体
装置Sを、回路の印刷されたテープtおよび基板Dを介
して、実装基板B上に互いに積層して実装したものがあ
る。
Here, the stacked semiconductor device is expected to achieve a next-generation highly integrated package.
As shown in FIG. 10, there is a mounting mode in which the stacked semiconductor devices S are stacked on a mounting board B via a tape t on which a circuit is printed and a board D and mounted.

【0030】しかし、このような構成では、例えば積層
型半導体装置Sの厚さが 50μm、基板Dの厚さが80μm
であった場合、積層パッケージ全体としての厚さが 500
μm前後の厚いものとなってしまう。
However, in such a configuration, for example, the thickness of the stacked semiconductor device S is 50 μm, and the thickness of the substrate D is 80 μm.
, The total thickness of the stacked package is 500
Thickness of about μm will result.

【0031】これに対して、図6〜図8に示した製造方
法により製造された積層型半導体装置10′を用いた積
層パッケージPでは、積層型半導体装置10′の間に基
板等の中間材を介在させることなく互いの積層導通が可
能となるため、図10に示した積層パッケージに比べて
1/2程度の厚さでの実装が可能となる。
On the other hand, in the stacked package P using the stacked semiconductor device 10 'manufactured by the manufacturing method shown in FIGS. 6 to 8, an intermediate material such as a substrate is interposed between the stacked semiconductor devices 10'. Can be connected to each other without intervening, so that mounting with a thickness of about て of that of the stacked package shown in FIG. 10 is possible.

【0032】したがって、積層型半導体装置10′を用
いた積層パッケージPでは、中間材を使用しないことに
より、部品点数の削減による製造コストの大幅な低減、
および大幅なコンパクト化が達成されるとともに、積層
パッケージの更なる高集積化の可能性が提示される。
Therefore, in the stacked package P using the stacked semiconductor device 10 ′, since no intermediate material is used, the number of parts is reduced, thereby significantly reducing the manufacturing cost.
In addition to achieving large compactness, the possibility of higher integration of the stacked package is presented.

【0033】図6〜図8に示した積層型半導体装置10
の製造方法では、図1〜図5に示した半導体装置10の
製造方法と同じく、ウェハ1′の各半導体装置エリア1
A′毎に組立てを実施する際には、ウェハ1′は未だ半
導体チップ1c′の厚さにまで薄くされておらず、もっ
て該ウェハ1′は十分な強度を備えているため、搬送等
の負荷によってもウェハ1′が容易に損傷することがな
い。
The stacked semiconductor device 10 shown in FIGS.
Is the same as the method for manufacturing the semiconductor device 10 shown in FIGS.
When assembling for each A ', the wafer 1' is not yet thinned to the thickness of the semiconductor chip 1c ', and the wafer 1' has sufficient strength. The wafer 1 'is not easily damaged by the load.

【0034】また、図6〜図8に示した積層型半導体装
置10の製造方法では、図1〜図5に示した半導体装置
10の製造方法と同じく、ダイシングソー等による切削
加工でウェハを分離している従来の製造方法に比べ、ウ
ェハ1′に大きな衝撃を与えることなく各半導体装置1
0′を分離することができ、もって切り出された半導体
装置10′の半導体チップ1c′に割れや欠け等の損傷
が生じることが抑えられる。
In the method of manufacturing the stacked semiconductor device 10 shown in FIGS. 6 to 8, similarly to the method of manufacturing the semiconductor device 10 shown in FIGS. 1 to 5, the wafer is separated by cutting using a dicing saw or the like. As compared with the conventional manufacturing method, each semiconductor device 1 does not have a large impact on the wafer 1 ′.
0 'can be separated, and damage such as cracking or chipping of the semiconductor chip 1c' of the semiconductor device 10 'cut out can be suppressed.

【0035】また、図6〜図8に示した積層型半導体装
置10の製造方法は、ウェハ1′にスルーホール用の孔
1h′形成する工程と、該孔1h′に導電体1m′を充
填する工程とを含んでおり、ウェハ1′の面1b′をツ
ールTによって所定寸法だけ研削/研磨することで、個
々の半導体装置10′の分離と、該半導体装置10′に
おけるスルーホールの形成とが為されるので、半導体装
置10′の製造に関わる作業効率が大幅にアップするこ
となる。
The method of manufacturing the stacked semiconductor device 10 shown in FIGS. 6 to 8 includes a step of forming a hole 1h 'for a through-hole in the wafer 1', and filling the hole 1h 'with a conductor 1m'. By grinding / polishing the surface 1b 'of the wafer 1' to a predetermined size with the tool T, the individual semiconductor devices 10 'are separated and through holes are formed in the semiconductor devices 10'. Therefore, the working efficiency related to the manufacture of the semiconductor device 10 'is greatly improved.

【0036】[0036]

【発明の効果】以上、詳述した如く、本発明に関わる半
導体装置の製造方法は、ウェハに配線パターンおよび電
極パッドを形成する工程と、前記ウェハの各半導体装置
エリア毎に組み立てを行う工程と、前記ウェハの電極パ
ッドが形成されている面側に該ウェハを各半導体装置エ
リア毎に区分する溝を形成する工程と、前記ウェハの電
極パッドが形成されていない面を研削して前記溝により
前記ウェハを各半導体装置毎に分離する工程とを含んで
いる。前記構成では、ウェハの各半導体装置エリア毎に
組立てを実施する工程より後に、ウェハの電極パッドが
形成されていない面を研削する工程を実施しているの
で、ウェハの各半導体装置エリア毎に組立てを実施する
際には、ウェハは未だ半導体チップの厚さにまで薄くさ
れておらず、もって該ウェハは十分な強度を備えている
ため、搬送等の負荷によってもウェハが容易に損傷する
ことがない。また前記構成では、ウェハの電極パッドが
形成されていない面を研削することによって、前記ウェ
ハを各半導体装置毎に分離しているため、ダイシングソ
ー等による切削加工でウェハを分離している従来の製造
方法に比べ、ウェハに大きな衝撃を与えることなく半導
体装置を分離することができ、もって切り出された半導
体装置に割れや欠け等の損傷が生じることを抑えられ
る。このように、本発明に関わる半導体装置の製造方法
によれば、製造途中におけるウェハや半導体装置の損傷
を未然に防止することが可能となる。
As described in detail above, the method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a wiring pattern and electrode pads on a wafer, and performing assembly for each semiconductor device area of the wafer. Forming a groove on the surface of the wafer on which the electrode pads are formed, and dividing the wafer into individual semiconductor device areas, and grinding the surface of the wafer on which the electrode pads are not formed by the grooves. Separating the wafer for each semiconductor device. In the above configuration, since the step of grinding the surface of the wafer on which the electrode pads are not formed is performed after the step of performing the assembly for each semiconductor device area of the wafer, the assembly is performed for each semiconductor device area of the wafer. When carrying out, the wafer is not yet thinned to the thickness of the semiconductor chip, and thus the wafer has sufficient strength, so that the wafer can be easily damaged even by a load such as transportation. Absent. Further, in the above configuration, since the wafer is separated for each semiconductor device by grinding the surface of the wafer where the electrode pads are not formed, the wafer is separated by cutting using a dicing saw or the like. As compared with the manufacturing method, the semiconductor device can be separated without giving a large impact to the wafer, and the semiconductor device cut out can be prevented from being damaged, such as cracking or chipping. As described above, according to the method of manufacturing a semiconductor device according to the present invention, it is possible to prevent damage to a wafer or a semiconductor device during manufacturing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(e)は本発明に関わる半導体装置の製造
方法における作業工程を示す概念図。
FIGS. 1A to 1E are conceptual diagrams showing working steps in a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明に関わる半導体装置の製造方法における
作業工程を示すウェブの平面図。
FIG. 2 is a plan view of a web showing operation steps in a method of manufacturing a semiconductor device according to the present invention.

【図3】本発明に関わる半導体装置の製造方法における
作業工程を示すウェブの平面図。
FIG. 3 is a plan view of a web showing operation steps in a method of manufacturing a semiconductor device according to the present invention.

【図4】本発明に関わる半導体装置の製造方法における
作業工程を示すウェブの平面図。
FIG. 4 is a plan view of a web showing operation steps in a method of manufacturing a semiconductor device according to the present invention.

【図5】本発明に関わる半導体装置の製造方法によって
1枚のウェブから製造された半導体装置を示す平面図。
FIG. 5 is a plan view showing a semiconductor device manufactured from one web by the method for manufacturing a semiconductor device according to the present invention.

【図6】(a)〜(e)は本発明に関わる半導体装置の製造
方法における作業工程を示す概念図。
FIGS. 6A to 6E are conceptual diagrams showing working steps in a method for manufacturing a semiconductor device according to the present invention.

【図7】本発明に関わる半導体装置の製造方法における
作業工程を示すウェブの平面図。
FIG. 7 is a plan view of a web showing operation steps in a method of manufacturing a semiconductor device according to the present invention.

【図8】本発明に関わる半導体装置の製造方法における
作業工程を示すウェブの平面図。
FIG. 8 is a plan view of a web showing operation steps in a method of manufacturing a semiconductor device according to the present invention.

【図9】本発明に関わる半導体装置の製造方法によって
製造された積層型半導体装置を用いた積層パッケージを
示す概念図。
FIG. 9 is a conceptual diagram showing a stacked package using a stacked semiconductor device manufactured by the method of manufacturing a semiconductor device according to the present invention.

【図10】積層型半導体装置を用いた従来の積層パッケ
ージを示す概念図。
FIG. 10 is a conceptual diagram showing a conventional stacked package using a stacked semiconductor device.

【符号の説明】[Explanation of symbols]

1…ウェハ、 1A…半導体装置エリア、 1s…溝、 2…電極パッド、 10…半導体装置、 1′…ウェハ、 1A′…半導体装置エリア、 1h′…孔、 1m′…導電体、 1s′…溝、 2′…電極パッド、 10′…半導体装置、 H…支持板(支持体)。 DESCRIPTION OF SYMBOLS 1 ... Wafer, 1A ... Semiconductor device area, 1s ... Groove, 2 ... Electrode pad, 10 ... Semiconductor device, 1 '... Wafer, 1A' ... Semiconductor device area, 1h '... Hole, 1m' ... Conductor, 1s' ... Groove, 2 ': electrode pad, 10': semiconductor device, H: support plate (support).

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ウェハに配線パターンおよび電極パッ
ドを形成する工程と、 前記ウェハの各半導体装置エリア毎に組立てを行う工程
と、 前記ウェハの電極パッドが形成されている面側に、該ウ
ェハを各半導体装置エリア毎に区分する溝を形成する工
程と、 前記ウェハの電極パッドが形成されていない面を研削/
研磨し、前記溝によって前記ウェハを各半導体装置毎に
分離する工程と、 を含んで成ることを特徴とする半導体装置の製造方法。
A step of forming a wiring pattern and an electrode pad on a wafer; a step of assembling each semiconductor device area of the wafer; and a step of mounting the wafer on a surface of the wafer on which electrode pads are formed. Forming a groove for partitioning each semiconductor device area; grinding / grinding a surface of the wafer where no electrode pads are formed;
Polishing, and separating the wafer for each semiconductor device by the groove.
【請求項2】 前記ウェハの電極パッドが形成されて
いない面を研削/研磨し、前記溝によって前記ウェハを
各半導体装置毎に分離する工程を、前記ウェハの電極パ
ッドが形成されている面に支持体を取付けた状態で実施
することを特徴とする請求項1記載の半導体装置の製造
方法。
2. A step of grinding / polishing a surface of the wafer on which electrode pads are not formed and separating the wafer for each semiconductor device by the groove on the surface of the wafer on which electrode pads are formed. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed with a support attached.
【請求項3】 前記半導体装置はスルーホールを有す
る積層型半導体装置であって、前記ウェハにスルーホー
ル用の孔を形成する工程と、該孔に導電体を充填する工
程とを含むことを特徴とする請求項1記載の半導体装置
の製造方法。
3. The semiconductor device according to claim 1, wherein the semiconductor device is a stacked semiconductor device having a through hole, the method including a step of forming a hole for the through hole in the wafer and a step of filling the hole with a conductor. 2. The method of manufacturing a semiconductor device according to claim 1, wherein
JP25896799A 1999-09-13 1999-09-13 Method for manufacturing semiconductor device Pending JP2001085363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25896799A JP2001085363A (en) 1999-09-13 1999-09-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25896799A JP2001085363A (en) 1999-09-13 1999-09-13 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001085363A true JP2001085363A (en) 2001-03-30

Family

ID=17327515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25896799A Pending JP2001085363A (en) 1999-09-13 1999-09-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001085363A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359617A1 (en) * 2002-04-29 2003-11-05 Valtronic S.A. Process of fabrication of electronic modules
JP2008277709A (en) * 2007-05-07 2008-11-13 Sanyo Electric Co Ltd Manufacturing method for semiconductor device
US7518217B2 (en) 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP2010016392A (en) * 2001-10-01 2010-01-21 Xsil Technology Ltd Processing of substrate, especially semiconductor wafer
JP2011071441A (en) * 2009-09-28 2011-04-07 Rohm Co Ltd Method of manufacturing semiconductor device, semiconductor device and wafer lamination structure
JP2013505559A (en) * 2009-09-18 2013-02-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー Method for bonding a chip to a wafer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016392A (en) * 2001-10-01 2010-01-21 Xsil Technology Ltd Processing of substrate, especially semiconductor wafer
EP1359617A1 (en) * 2002-04-29 2003-11-05 Valtronic S.A. Process of fabrication of electronic modules
WO2003094229A1 (en) * 2002-04-29 2003-11-13 Valtronic S.A. Method of producing electronic units
US7518217B2 (en) 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP2008277709A (en) * 2007-05-07 2008-11-13 Sanyo Electric Co Ltd Manufacturing method for semiconductor device
JP2013505559A (en) * 2009-09-18 2013-02-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー Method for bonding a chip to a wafer
US8927335B2 (en) 2009-09-18 2015-01-06 Ev Group E. Thallner Gmbh Method for bonding of chips on wafers
JP2011071441A (en) * 2009-09-28 2011-04-07 Rohm Co Ltd Method of manufacturing semiconductor device, semiconductor device and wafer lamination structure
US8729698B2 (en) 2009-09-28 2014-05-20 Rohm Co., Ltd. Method of manufacturing semiconductor device, semiconductor device and multilayer wafer structure
US8883566B2 (en) 2009-09-28 2014-11-11 Rohm Co., Ltd. Method of manufacturing semiconductor device, semiconductor device and multilayer wafer structure

Similar Documents

Publication Publication Date Title
KR100938970B1 (en) Semiconductor device and manufacturing method thereof
US7115483B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US7629199B2 (en) Method for fabricating semiconductor package with build-up layers formed on chip
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US20050282374A1 (en) Method of forming a thin wafer stack for a wafer level package
US20070269931A1 (en) Wafer level package and method of fabricating the same
EP2399284B1 (en) Semiconductor chip with reinforcement layer
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
JP2002343924A (en) Semiconductor device and manufacturing method therefor
KR20120055547A (en) Ultra-thin stacked chips packaging
JP2005294443A (en) Semiconductor device and its manufacturing method
US6916688B1 (en) Apparatus and method for a wafer level chip scale package heat sink
JP4334397B2 (en) Semiconductor device and manufacturing method thereof
JP2001085363A (en) Method for manufacturing semiconductor device
JP2006100666A (en) Semiconductor device and manufacturing method thereof
KR100948999B1 (en) Semiconductor package fabricating?method
US7320901B2 (en) Fabrication method for a chip packaging structure
JP2006041512A (en) Method of manufacturing integrated-circuit chip for multi-chip package, and wafer and chip formed by the method thereof
JP4218337B2 (en) Manufacturing method of semiconductor device
JP2004356649A (en) Method of manufacturing semiconductor device
KR100608348B1 (en) method for fabricating stacked chip package
JP4214968B2 (en) Semiconductor device and manufacturing method thereof
US7297624B2 (en) Semiconductor device and method for fabricating the same
JP2005340483A (en) Semiconductor chip, semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301