JP2001015602A - スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 - Google Patents

スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法

Info

Publication number
JP2001015602A
JP2001015602A JP11182445A JP18244599A JP2001015602A JP 2001015602 A JP2001015602 A JP 2001015602A JP 11182445 A JP11182445 A JP 11182445A JP 18244599 A JP18244599 A JP 18244599A JP 2001015602 A JP2001015602 A JP 2001015602A
Authority
JP
Japan
Prior art keywords
power supply
cell
wiring
processing step
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11182445A
Other languages
English (en)
Other versions
JP3231741B2 (ja
Inventor
Atsuko Kozai
敦子 古財
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP18244599A priority Critical patent/JP3231741B2/ja
Priority to US09/604,530 priority patent/US6785877B1/en
Priority to TW089112748A priority patent/TW480669B/zh
Priority to CN00107876A priority patent/CN1290964A/zh
Priority to EP00113701A priority patent/EP1065721A3/en
Priority to KR1020000035912A priority patent/KR20010029851A/ko
Priority to SG200003632A priority patent/SG93873A1/en
Publication of JP2001015602A publication Critical patent/JP2001015602A/ja
Application granted granted Critical
Publication of JP3231741B2 publication Critical patent/JP3231741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】セル高さ一定の制約がなく、電源線とセル内配
線領域との間の領域にセル間配線がなされ、また最適な
線幅の電源線を確保できるスタンダードセルを提供す
る。 【解決手段】ＶＤＤ端子１１８をＰ型拡散層１１２と
し、ＶＳＳ端子１１９をＮ型拡散層１１３とし、入力端
子と出力端子を第１層メタル１１７としたスタンダード
セルを用いて、第１層メタルの電源線と接続するときに
は電源端子から拡散層の電源線を引き伸ばして電源線と
の重なり部を形成してコンタクトホール設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板上に形成
されるスタンダードセル、スタンダードセル列、スタン
ダードセルの配置配線装置および配置配線方法に関す
る。
【０００２】
【従来の技術】短期間でＬＳＩを半導体基板上に高集積
に形成するためのレイアウト設計技術として、インバー
タやＮＡＮＤ回路のような小単位の回路をスタンダード
セルとして用意しておき、これを列状に配置し、セル間
を配線することによりＬＳＩを形成するスタンダードセ
ル方式のＬＳＩ設計技術が広く利用されている。
【０００３】図１８（ａ）はスタンダードセル方式のＬ
ＳＩのレイアウト模式図である。高さが同一の複数の機
能セル１０６を列状に配置したセル列を複数配置し、セ
ル列間には配線チャネル領域１８０１が設けられて、同
一セル列内のセル間配線１８０２，異なるセル列に属す
るセル間を結ぶセル列間配線１８０３が配置される。
【０００４】図１８（ｂ）はスタンダードセル内部のパ
ターン図である。インバータ機能を持つ機能セル１０６
ａにおいて、１１１はＮウェル、１１２はＰ型拡散層、
１１３はＮ型拡散層、１１４はポリシリコン、１１５は
Ｐ型またはＮ型の拡散層と第１層メタルとの間のコンタ
クトホール、１１６はポリシリコンと第１層メタルとの
間のコンタクトホール、１１７は第１層メタル、１２０
は第１層メタルのＶＤＤ配線、１２１は第１層メタルの
ＶＳＳ配線１２１のそれぞれの領域のパターンを示して
いる。Ｎウェル１１１内にはＰ型拡散層１１２のソース
およびドレインを有するＰチャネルのＭＯＳトランジス
タが形成され、Ｎウェルの外側のＰ型基板領域ではＮ型
拡散層１１３のソースおよびドレインを有するＮチャネ
ルのＭＯＳトランジスタが形成される。
【０００５】従来のスタンダードセルは、全てのセルの
高さ寸法が一定であり、図１８（ｂ）のようにＶＤＤ電
源線１２０とＶＳＳ電源線１２１が固定された幅でそれ
ぞれセル内の上端部と下端部に配置されていて、両電源
線に挟まれたセル内の領域はセル内のトランジスタ、端
子等の間の配線に使用されていた。そのため、セル間の
配線には配線チャネル領域を使用せざるを得ないが、一
方ではフリップフロップなどの多数のトランジスタと複
雑なセル内配線が必要な機能セルに合わせてセルの高さ
寸法が決められるために、インバータや２入力ＮＡＮＤ
などのセル内配線が単純な機能セルでは第１層メタルの
空き領域が多く生じるにもかかわらず、これをセル間の
配線に使用できないという問題点があった。またスタン
ダードセル内の電源線の幅は一定であり、電源電流の多
寡に応じて配線幅を変更することが容易でないという問
題点があった。
【０００６】これに対して、特開平６−１６９０１６号
公報には、電源線とセル内配線領域の間にセル間の配線
に利用するための空き領域を設けたスタンダードセルが
開示されている。この第２の従来例のスタンダードセル
の配線領域図を図１９（ａ）に示す。第１メタルのＶＤ
Ｄ配線１２０とセル内配線領域１２２の間に空き領域を
設け、また第１メタルのＶＳＳ配線１２１とセル内配線
領域１２２の間に空き領域を設けて、セル間の配線に利
用することによって高密度化に効果がある。
【０００７】また特開平３−６２５５１号公報には、電
源線の外側領域にまで素子領域が伸びているスタンダー
ドセルが開示されている。この第３の従来例のスタンダ
ードセルの配線領域図を図１９（ｂ）に示す。ＶＤＤ電
源線１２０とＶＳＳ電源線１２１の間にセル内配線領域
１２２が設けられる点では第１の従来例の図１８（ｂ）
に示したスタンダードセルと同様であるが、素子領域
（鎖線で示す）が電源線の外側まで延びている。この領
域は配線チャネル領域としても使用できるのでセル間配
線に利用できるとともに、電源線の高さはセル間で統一
しても、素子領域の寸法できまる実質的なセルの高さ寸
法はセルにより自由に設定できるという利点がある。
【０００８】また特開平５−５５３８１号公報には電源
線パターンのないスタンダードセルが開示されている。
この第４の従来例のスタンダードセルの配線領域図を図
１９（ｃ）に示す。セルにはセル内のトランジスタ、端
子間の配線パターンを含むセル内配線領域１２２のみを
有し、セル列を配置した後に、セル列の長さ、消費電力
に合わせて線幅を決定した電源線パターンを発生して各
スタンダードセルと結合させることにより電源線を配線
するので最適な線幅にすることができる。
【０００９】
【発明が解決しようとする課題】しかしながら、第２の
従来例のスタンダードセルには電源線幅の最適化が困難
で、またセル高さが一定に制約されるという問題点が残
り、第３の従来例のスタンダードセルには電源線幅の最
適化が困難であり、第４の従来例のスタンダードセルは
セル高さが一定に制約され、また素子領域上をセル間配
線に使用しないので配線密度が低いという問題点が残っ
ている。
【００１０】本発明の目的は、セル高さ一定の制約がな
く、電源線とセル内配線領域との間の領域にセル間配線
がなされ、最適な線幅の電源線を確保できるスタンダー
ドセル、スタンダードセル列、スタンダードセルの配置
配線装置および配置配線方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の第１の発明のス
タンダードセルは、拡散層の電源端子と第１層メタルの
入力端子と第１層メタルの出力端子とを有することを特
徴とし、またＰチャネルトランジスタとＮチャネルトラ
ンジスタからなる機能回路を含み前記Ｐチャネルトラン
ジスタ中の一部のＰチャネルトランジスタに第１の電源
を供給する第１の電源端子と前記Ｎチャネルトランジス
タ中の一部のＮチャネルトランジスタに第２の電源を供
給する第２の電源端子と、前記機能回路の入力端子と前
記機能回路の出力端子とを有するスタンダードセルにお
いて、前記第１の電源が供給されるＰチャネルトランジ
スタのＰ型拡散層上に設けた前記第１の電源端子と、前
記第２の電源が供給されるＮチャネルトランジスタのＮ
型拡散層上に設けた前記第２の電源端子と、第１層メタ
ル上に設けた前記入力端子と、第１層メタル上に設けた
前記出力端子とを有することを特徴とする。
【００１２】本発明の第２の発明のスタンダードセル列
は、前記第１の発明のスタンダードセルをセル内部のウ
ェル境界線が一直線上にのるように位置合わせして並べ
一方向に伸びるセル列に形成し、該セル列中に所定の間
隔で少なくとも一個の割合で配置されて前記第１，第２
の電源とウェル層、基板とを接続する基板コンタクトセ
ルを有することを特徴とする。
【００１３】本発明の第３の発明のスタンダードセルの
配置配線装置は、前記第１の発明のスタンダードセルを
格納したライブラリファイルと、開発対象ＬＳＩの回路
接続情報を格納した回路接続情報ファイルと、配置配線
に関する制約情報を格納した制約情報ファイルと、ＬＳ
Ｉの電源電圧、動作周波数、拡散層の単位あたりの抵抗
値を含むパラメータ情報を格納するパラメータファイル
と、前記ライブラリファイルと前記回路接続情報ファイ
ルと前記パラメータファイルからの情報を使用してスタ
ンダードセルの配置配線を実行する配置配線システム
と、配置配線の経過並びに結果を外部へ表示出力すると
ともに外部からの制御コマンドを入力して配置配線シス
テムを制御する入出力表示装置とを備えたことを特徴と
する。
【００１４】本発明の第４の発明のスタンダードセルの
配置配線方法は、前記第３の発明のスタンダードセルの
配置配線装置を用いて実行され、前記回路接続情報ファ
イルから前記回路接続情報を入力する第１の処理ステッ
プと、前記回路接続情報に対応するスタンダードセルを
前記セルライブラリファイルから読み出しセル列に分類
して所定セル数毎に少なくとも１個の基板コンタクト用
セルを挿入するとともにセル列毎に内部のウェル境界が
平面視で一直線になるように各セルを配置してスタンダ
ードセル列を形成する第２の処理ステップと、前記スタ
ンダードセル列に含まれる前記スタンダードセル間の信
号線を前記回路接続情報にしたがって配線する第３の処
理ステップと、前記スタンダードセル列中の既配線領域
の外形を抽出し前記既配線領域の外側に電源線を配置す
る第４の処理ステップと、前記スタンダードセル列中の
各セルの電源端子が前記電源線が重なる場合にはコンタ
クトホールを生成して接続し、前記電源端子が前記電源
線と重ならない場合には前記電源端子から電源供給用拡
散層配線を引き出して前記電源線との重なり部を設けコ
ンタクトホールを生成して接続する第５の処理ステップ
と、前記電源供給用拡散層配線の抵抗値が前記制約情報
ファイルに格納された所定の抵抗値以下であるか否かを
判定する第６の処理ステップと、前記第６の処理ステッ
プで前記電源供給用拡散層配線の抵抗値が前記所定の抵
抗値を越える場合に前記スタンダードセル間の信号線を
再配線して前記第４の処理ステップに戻る第７の処理ス
テップと、前記第６の処理ステップで前記電源供給用拡
散層配線の抵抗値が前記所定の抵抗値以下である場合に
前記スタンダードセル列内の未接続配線およびスタンダ
ードセル列間の信号配線を配線する第８の処理ステップ
とを有することを特徴とする。ここで前記第２の処理ス
テップは、前記回路接続情報に対応する前記スタンダー
ドセルを前記セルライブラリファイルから読み出しセル
列に分類してセル列毎に内部のウェル境界が平面視で一
直線になるように各セルを配置する第１のサブステップ
と、セル列内の所定セル数毎に少なくとも１個の前記基
板コンタクトセルを挿入配置して前記スタンダードセル
列を形成する第２のサブステップと、セル数、セル種
類、電源電圧、動作周波数を含む情報から電源線幅を算
出する第３のサブステップと、前記電源線幅と信号線本
数と信号経路から必要となる配線チャネルの幅を算出す
る第４のサブステップと、前記制約情報ファイルに格納
されたチップ寸法を参照比較して配線可能であるか否か
を判定し配線不可能であれば前記第１のサブステップに
戻り配線可能であれば処理を終了する第５のサブステッ
プを有するものでもよく、また前記第５の処理ステップ
は、スタンダードセル列に含まれるスタンダードセルの
電源端子を抽出する第１のサブステップと、抽出した電
源端子と前記電源線とが重なっているか否かを判定する
第２のサブステップと、前記第２のサブステップで前記
抽出した電源端子と前記電源線とが重なっていない場合
に前記抽出した電源端子から前記電源供給用拡散層配線
を引き伸ばし前記電源層との重なり部を形成する第３の
サブステップと、前記第２のサブステップで前記抽出し
た電源端子と前記電源線とが重なっている場合にまたは
前記第３のサブステップの処理した後に移行し、前記抽
出した電源端子と前記電源線との重なり部にコンタクト
ホールを配置する第４のサブステップとを有するもので
もよく、また前記第７の処理ステップは、前記電源供給
用拡散層配線の抵抗値を前記所定の抵抗値以下に低減に
するにあたり障害となる信号配線を検出する第１のサブ
ステップと、障害となっている信号配線部分を削除し結
果として発生した端点部分に第１層メタルと第２層メタ
ルとを接続するためのスルーホールを設置する第２のサ
ブステップと、修正後の電源供給用拡散層配線の抵抗値
の推定値が許容範囲内か否かを判定し前記所定の抵抗値
を越える場合は前記第１のサブステップに戻り前記所定
の抵抗値以下の場合は処理を終了する第３のサブステッ
プとを有するものでもよい。
【００１５】本発明の第５の発明のスタンダードセルの
配置配線方法は、前記第３の発明のスタンダードセルの
配置配線装置を用いて実行され、前記回路接続情報ファ
イルから前記回路接続情報を入力する第１の処理ステッ
プと、前記回路接続情報に対応するスタンダードセルを
前記セルライブラリファイルから読み出しセル列に分類
して仮配置し仮セル列を形成する第２の処理ステップ
と、前記仮セル列内で連続して隣接配置された所定個数
範囲の前記スタンダードセルをグループ化してセルグル
ープを形成する第３の処理ステップと、前記セルグルー
プの中から１個のセルグループを抽出し処理対象セルグ
ループとする第４の処理ステップと、前記処理対象セル
グループ内の前記スタンダードセル間の信号線を配線す
る第５の処理ステップと、前記処理対象セルグループ内
の既配線領域の外形を抽出してその内部を電源線の配線
禁止領域として制約情報ファイルに登録する第６の処理
ステップと、前記仮セル列に含まれる前記スタンダード
セル間の信号線を前記回路接続情報に配線禁止領域の外
側に沿って電源線を生成する第７の処理ステップと、前
記処理対象セルグループ中の各セルの電源端子が前記電
源線が重なる場合にはコンタクトホールを生成して接続
し、前記電源端子が前記電源線と重ならない場合には前
記電源端子から電源供給用拡散層配線を引き出して前記
電源線との重なり部を設けコンタクトホールを生成して
接続する第８の処理ステップと、前記電源供給用拡散層
配線の抵抗値が前記制約情報ファイルに格納された所定
の抵抗値以下であるか否かを判定する第９の処理ステッ
プと、前記第９の処理ステップで前記電源供給用拡散層
配線の抵抗値が前記所定の抵抗値を越える場合に前記ス
タンダードセル間の信号線を再配線して前記第５の処理
ステップに戻る第１０の処理ステップと、前記第９の処
理ステップで前記電源供給用拡散層配線の抵抗値が前記
所定の抵抗値以下である場合に全部の前記セルグループ
について処理が完了したか否かを判定し未処理のセルグ
ループがあれば前記第４の処理ステップに移行する第１
１の処理ステップと、前記第１１の処理ステップで全部
の前記セルグループの処理が完了したと判定された場合
に仮配置セルからなる前記仮セル列を対応する処理済み
セルグループに置換してスタンダードセル列を形成する
第１２の処理ステップと、前記処理済みセルグループ間
の電源線を接続して前記スタンダードセル列の電源線を
形成する第１３の処理ステップと、前記スタンダードセ
ル列内の未接続配線およびスタンダードセル列間の信号
配線を配線する第１４の処理ステップとを有することを
特徴とする。
【００１６】
【発明の実施の形態】図１（ａ），（ｂ）は本発明のス
タンダードセルのパターン図である。図１（ａ）はイン
バータセル１０１のパターン図であり、全層のパターン
を示している。１１１はＮウェル、１１２はＰ型拡散
層、１１３はＮ型拡散層、１１４はポリシリコン、１１
５はＰ型またはＮ型の拡散層と第１層メタルとの間のコ
ンタクトホール、１１６はポリシリコンと第１層メタル
との間のコンタクトホール、１１７は第１層メタル、１
１８はＰ型拡散層のＶＤＤ端子、１１９はＮ型拡散層の
ＶＳＳ端子である。Ｎウェル１１１内にはＰ型拡散層の
ソースおよびドレインを有するＰチャネルのＭＯＳトラ
ンジスタが形成され、ＰチャネルのＭＯＳトランジスタ
のソースとなるＰ型拡散層１１２上にＶＤＤ端子１１８
が設置されている。同様にＮウェルの外側のＰ型基板領
域ではＮ型拡散層１１３のソースおよびドレインを有す
るＮチャネルのＭＯＳトランジスタが形成され、Ｎチャ
ネルのＭＯＳトランジスタのソースとなるＮ型拡散層上
にＶＳＳ端子１１９が設置されている。両トランジスタ
はインバータとして機能するように第１層メタル１１７
およびコンタクトホール１１５によって結線されてい
る。
【００１７】図１（ｂ）のパターン図は、図１（ａ）か
らＰ型、Ｎ型の拡散層と第１層メタルのみを選択表示し
た図であり、拡散層のＶＤＤ端子１１８およびＶＳＳ端
子１１９と第１層メタル１１７の入力端子ＩＮおよび出
力端子ＯＵＴを示している。本発明のスタンダードセル
は、電源線のメタル配線を有しておらず、拡散層のＶＤ
Ｄ端子１１８，ＶＳＳ端子１１９と第１メタルの入力端
子、出力端子とを有していることが特徴である。
【００１８】本発明のスタンダードセルにおいては電源
端子が拡散層であることから、拡散層配線を介して電源
線と接続することになり電源線とトランジスタとの間に
寄生抵抗が挿入される場合が生じるが、近年の金属シリ
サイド形成技術の進歩により、拡散層領域の表面にチタ
ンＴｉを被着してシリサイド化したチタンシリサイド
や、コバルトＣｏを被着してシリサイド化したコバルト
シリサイドなどが実用化されて拡散層の層抵抗値が激減
した結果、寄生抵抗の影響を実用に支障ない範囲に抑制
することが可能となった。
【００１９】図２（ａ）のパターン図は２入力ＮＯＲセ
ル１０２を示し、図２（ｂ）のパターン図は２入力ＮＡ
ＮＤセル１０３を示し、図３（ａ）のパターン図は低電
力インバータセル１０４を示し、図３（ｂ）のパターン
図はＮウェル１１１の電位をＶＤＤ電位に固定し、Ｐ型
基板の電位をＶＳＳ電位に固定するための基板コンタク
トセル１０５を示す。本発明のスタンダードセルは、図
１、図２、図３に示すように、セルの横寸法のみでなく
縦寸法もセル毎に異なっていても良い。
【００２０】図４は本発明のスタンダードセルを用いて
配置配線を実行しＬＳＩを設計するスタンダードセルの
配置配線装置の構成図である。設計システムはセルの配
置並びにセル間の配線および電源線の配置配線システム
４０１と、図１，２，３に示した各セルを含むセルライ
ブラリファイル４０２と、開発するＬＳＩの回路接続情
報ファイル４０３と、配置配線に関する制約を格納した
制約情報ファイル４０４と、入出力表示装置４０５と、
動作周波数、動作温度範囲およびＰ型拡散層、Ｎ型拡散
層、各メタル配線層の層抵抗などの情報を格納するパラ
メータファイル４０６とで構成されている。入出力表示
装置４０５は、配置配線の経過や結果を表示するととも
にこれを通じてのコマンド入力などにより配置配線の実
行を制御することができる。
【００２１】次に配置配線システム４０１における配置
配線方法について詳細に説明する。図５は配置配線フロ
ー図である。
【００２２】まずステップ５０１で回路接続情報ファイ
ル４０３からＬＳＩの回路をセルの機能と対応する小回
路および小回路間の接続情報で表現した回路接続情報を
入力して、ステップ５０２に進む。
【００２３】図６の回路図は、ステップ５０１で入力さ
れた回路接続情報を回路図に表現したもので、低電力イ
ンバータ６０４の入力端子は端子Ａに接続され、その出
力端子は接続線Ａ１を介して２入力ＮＡＮＤ回路６０３
の一方の入力端子に接続されている。２入力ＮＡＮＤ回
路６０３の他方の入力端子は端子Ｂに接続され、その出
力端子は接続線Ａ２を介して２入力ＮＯＲ回路６０２の
一方の入力端子と接続されている。また、２入力ＮＯＲ
回路６０２の他方の入力は端子Ｃに接続され、その出力
端子は接続線Ａ３を介してインバータ６０１の入力端子
に接続されている。インバータ６０１の出力端子は端子
Ｄに接続されている。インバータ６０１、２入力ＮＯＲ
回路６０２、２入力ＮＡＮＤ回路６０３、低電力インバ
ータ６０４は小回路に相当し、インバータセル１０１、
２入力ＮＯＲセル１０２、２入力ＮＯＲセル１０３、低
電力インバータセル１０４にそれぞれ対応する。
【００２４】ステップ５０２では、回路接続情報に対応
するスタンダードセルをセルライブラリファイル４０２
から読み出し、読み出したスタンダードセルをセル列に
分類し、セル列毎に各セル内部のＮウェル１１１の境界
が平面視で一直線になるように配置する。図７のフロー
図にステップ５０２の詳細を示す。ステップ７０１で各
小回路間の相互接続線の本数および制約情報ファイル４
０４からの近接配置制約などをもとに回路接続情報に含
まれる各小回路の仮配置順を定め、セルライブラリファ
イル４０２から各小回路に対応するスタンダードセルを
入力して小回路と置き換えた後にセル列の長さおよび段
数を調整して各スタンダードセル内部のＮウェル１１１
の境界が平面視で一直線になるようにセル配置を定めて
仮セル列とする。次にステップ７０２で各スタンダード
セル列のＮウェルの電位をＶＤＤ電位に安定的に定め、
Ｐ型基板の電位をＶＳＳ電位に安定的に定めるために、
仮セル列内の所定のセル数毎に少なくとも１個の基板コ
ンタクトセル１０５を挿入してスタンダードセル列を形
成する。次にステップ７０３でスタンダードセル列に含
まれるセル数とセル種類、およびパラメータファイル４
０６から読み出した第１層メタルの層抵抗、電源電圧、
動作周波数、動作温度等のデータから電力消費による発
熱、エレクトロマイグレーション耐量等を勘案して各ス
タンダードセル列に最適な電源線幅を算出する。次にス
テップ７０４で前ステップで求めた電源線幅とセル間の
信号線本数、概略の信号経路、スタンダードセル列内の
配線可能領域幅から各スタンダードセル列間に必要な配
線チャネル領域を算出する。次にステップ７０５では各
スタンダードセル列と各配線チャネル領域からＬＳＩの
チップ寸法を推定し、これが制約情報ファイル４０４に
格納されたチップの縦横寸法を満足するか否かを判定す
る。満足しない場合は７０１に戻って入出力表示装置４
０５からコマンドによりセル列数を増やして又は減らし
て再配置する。満足する場合はステップ５０２を終了し
てステップ５０３に進む。
【００２５】図８のパターン図はステップ５０２を終了
した段階のスタンダードセル列の一部分を示す。図６の
回路図に使用しているインバータ６０１、２入力ＮＯＲ
回路６０２、２入力ＮＡＮＤ回路６０３低電力インバー
タ６０４に対応してインバータセル１０１、２入力ＮＯ
Ｒセル１０２、２入力ＮＡＮＤセル１０３、低電力イン
バータセル１０４が、各セル内部のＮウェル１１１の境
界が平面視で一直線になるように配置され、さらに基板
コンタクトセル１０５が追加されている。各スタンダー
ドセルのＮウェル１１１は結合されて連続した一つのパ
ターンとなる。各スタンダードセルの高さが異なるの
で、図８ではスタンダードセル列の上側境界線、下側境
界線はともに凹凸した境界線となっている。
【００２６】次にステップ５０３では、スタンダードセ
ル列内の信号線を回路接続情報ファイル４０３に格納さ
れた回路接続情報にしたがって配線する。図９のパター
ン図は、ステップ５０３が完了した段階を示す。図６の
回路接続にしたがって、端子Ａは第１層メタルの接続線
９０１を介して低電力インバータセル１０４の入力端子
に接続される。また、低電力インバータセル１０４の出
力端子は、第１層メタルの接続線９０１（Ａ１）を介し
て２入力ＮＡＮＤセル１０３の一方の入力端子に接続さ
れ、端子Ｂは第１層メタルの接続線９０１を介して２入
力ＮＡＮＤセル１０３の他方の入力端子に接続される。
また、２入力ＮＡＮＤセル１０３の出力端子は、第１層
メタルの接続線９０１（Ａ２）を介して２入力ＮＯＲセ
ル１０２の一方の入力端子に接続される。また、２入力
ＮＯＲセル１０２の出力端子は、第１層メタルの接続線
９０１（Ａ３）を介してインバータセル１０１の入力端
子に接続され、インバータセル１０１の出力端子は第１
層メタルの接続線９０１を介して端子Ｄに接続される。
ステップ５０３を終了するとステップ５０４に進む。
【００２７】ステップ５０４ではスタンダードセル列内
の配線領域の外形を抽出し、その外形の外側に電源線を
配置する。図１１のパターン図を参照すると、ＶＤＤ電
源線１１０１がセル列内の配線の平面視で上側に配置さ
れ、ＶＳＳ電源線１１０２がセル列内の配線の平面視で
下側に配置されている。
【００２８】次にステップ５０５に進み、セルの電源端
子を電源線に接続する。図１０のフロー図は、ステップ
５０５の処理の詳細を示すフロー図である。まずＶＤＤ
端子１１８についてステップ１００１でスタンダードセ
ル列に含まれる各スタンダードセルのＶＤＤ端子１１８
を抽出する。次にステップ１００２では、抽出したＶＤ
Ｄ端子１１８がＶＤＤ電源線１１０１と重なっているか
否かを判定する。重なっている場合にはステップ１００
４に移行する。重なっていない場合にはステップ１００
３に移行し、ＶＤＤ端子１１８からＶＤＤ電源供給用の
Ｐ型拡散層配線１１０５およびそれに付随するＮウェル
パターンを引き出してＶＤＤ電源線１１０１とＶＤＤ端
子から引き出されたＰ型拡散層配線１１０５との重なり
部分を形成し、ステップ１００４に進む。ステップ１０
０４ではＶＤＤ電源線１１０１とＶＤＤ端子１１８との
重なり部およびＶＳＳ電源線１１０２とＶＳＳ端子引き
出しパターンとの重なり部に拡散層と第１層メタルとの
間に接続のためのコンタクトパターンを発生配置する。
次にステップ１００５で全部のＶＤＤ端子１１８に対し
てＶＤＤ電源線１１０１への接続処理が完了したか否か
を判定し、処理が完了しておらず、未処理のＶＤＤ端子
１１８がある場合にはステップ１００１にも戻る。全て
のＶＤＤ端子１１８について処理が完了した場合にはＶ
ＤＤ端子１１８についての処理を完了する。同様にして
ＶＳＳ端子１１９のＶＳＳ電源への接続処理を行うが、
処理の詳細はステップ１００１からステップ１００５ま
での説明の中でＶＤＤ端子１１８をＶＳＳ端子１１９に
読み替え、ＶＤＤ電源線１１０１をＶＳＳ電源線１１０
２に読み替え、Ｐ型拡散層配線をＮ型拡散層配線に読み
替えればよい。ＶＤＤ端子１１８、ＶＳＳ端子１１９の
両方の処理が全て完了するとステップ５０５を終了して
ステップ５０６に進む。
【００２９】図１１のパターン図はステップ５０５を終
了した段階のスタンダードセル列のパターンを示す。セ
ル内配線および同一セル列のセル間配線が配置された領
域の外側にＶＤＤ電源線１１０１とＶＳＳ電源線１１０
２が配置され、ＶＤＤ端子１１８とＶＤＤ電源線１１０
１の重なり部にはコンタクトホール１１０５が設けて接
続している。ＶＤＤ電源線１１０１と重ならないＶＤＤ
端子は、ＶＤＤ端子１１８から伸びるＶＤＤ電源供給用
のＰ型拡散層配線１１０３を配置し、ＶＤＤ電源線１１
０１との重なり部にコンタクトホール１１０５を設けて
ＶＤＤ電源線１１０１と接続している。同様におよびＶ
ＳＳ電源線１１０２と重ならないＶＳＳ端子は、ＶＳＳ
端子１１９から伸びるＶＳＳ電源供給用のＮ型拡散層配
線１１０４を配置し、ＶＳＳ電源線１１０２との重なり
部にコンタクトホール１１０５を設けてＶＳＳ電源線１
１０２と接続している。
【００３０】次のステップ５０６では電源供給用のＰ型
拡散層配線１１０３、Ｎ型拡散層配線１１０４の抵抗値
が許容範囲以内であるか否かを確認する。パラメータフ
ァイル４０６からＰ型拡散層、Ｎ型拡散層の層抵抗値を
読み出し、それぞれの拡散層配線の幅と長さから抵抗値
を算出して制約情報ファイル４０４に格納された許容抵
抗値と比較する。拡散層配線の抵抗値が許容抵抗値以下
の場合は、ステップ５０８に進み、許容抵抗値を越える
場合にはステップ５０７に移行する。
【００３１】ステップ５０７では拡散層配線が許容抵抗
値以下になるように再配線を行う。図１２のフロー図は
ステップ５０７における再配線処理を詳細に説明するフ
ロー図である。まずステップ１２０１で拡散層配線の抵
抗値を許容値以下に低減するに当たってネックとなって
いる第１層メタルの信号配線を検出する。次のステップ
１２０２では、検出されたネックの配線を削除し、削除
した配線が接続されていた端点に第２層メタルとのスル
ーホールを設置し、また同時に電源線と抵抗値低減対象
となっている拡散層配線とを除去してステップ１２０３
に進む。ステップ１２０３ではステップ１２０２の処理
により短縮可能となった拡散層配線の寸法を推定してそ
の抵抗値を算出し、再度抵抗値が許容範囲内か否かを判
定し、許容範囲を超えている場合にはステップ１２０１
に戻る。ステップ１２０１の判定で拡散層配線の抵抗値
が許容値以下であればその拡散層配線についての再配線
処理は完了し、次の許容範囲を越える配線に移って処理
を行う。全ての許容範囲を超える配線について処理が完
了したときには全ての拡散層配線の抵抗値は許容範囲内
となっているのでステップ５０８に進む。
【００３２】ステップ５０８では、セル列内の未接続配
線とスタンダードセル列間の信号配線を接続して配置配
線処理を終了する。
【００３３】図１３（ａ），（ｂ），（ｃ），（ｄ）の
レイアウト模式図に、配置配線フローの各段階でのスタ
ンダードセル列の配線状態を示す。図１３（ａ）は図５
におけるステップ５０３を終了した段階のレイアウト模
式図であり、複数個の拡散層の電源端子と第１層メタル
の入力端子および出力端子を備えて高さの異なる複数の
機能セル１００と所定の機能セル個数毎に少なくとも１
個の基板コンタクトセル１０５とを含み、各セル内部の
Ｎウェル境界が一直線上になるように整列配置してスタ
ンダードセル列を形成し、第１層メタルの接続線９０１
でセル間が配線されている。スタンダードセル列内のセ
ル内配線およびセル間配線の領域を電源線の配置禁止領
域１３０１として抽出する。図１３（ｂ）は、ステップ
５０５を終了した段階のレイアウト模式図であり、禁止
領域１３０１の外側にＶＤＤ電源線１１０１、ＶＳＳ電
源線１１０２を配置し、Ｐ型拡散層配線１１０３ａを設
置している。ここで、この拡散層配線１１０３ａの抵抗
値が許容範囲を越えたものとする。図１３（ｃ）はステ
ップ５０７の再配線の途中段階で、図１２のステップを
終了した段階のレイアウト模式図を示す。Ｐ型拡散層配
線１１０３ａ、ＶＤＤ電源線１１０１が除去するととも
に、Ｐ型拡散層配線１１０３ａの抵抗値の低減に対して
ネックとなっていた第１層メタルの接続線９０１ａ，９
０１ｂを除去し、端点であった位置にスルーホール１３
０２を設置する。図１３（ｄ）はステップ５０８を終了
した段階のレイアウト模式図で、修正された禁止領域１
３０１ａの外側にＶＤＤ電源線１１０１が再度配置さ
れ、除去された第１層メタルの接続線９０１ａ，９０１
ｂの代わりに第２層メタルの接続線１３０３、スルーホ
ール１３０２、第１層メタルの接続線９０１を用いてＶ
ＤＤ電源１１０１の外側を迂回して接続するので、Ｐ型
拡散層配線１１０３ｂは短縮されて抵抗値が低減され許
容抵抗値の範囲内とすることができる。
【００３４】スタンダードセル列間の信号配線もステッ
プ５０８で同様に実行される。図１４のパターン図はス
テップ５０８終了後のパターン図である。スタンダード
セル列間の信号配線が端子Ｃから第１層メタルの接続線
９０１，第１層メタルと第２層メタルの間のスルーホー
ル１３０２，第２層メタルの接続線１３０３、第１層メ
タルと第２層メタルの間のスルーホール１３０２を介し
て２入力ＮＯＲセル１０２の他方の入力端子に接続す
る。
【００３５】このように本発明のスタンダードセルを用
いてスタンダードセル列を形成し、図５のフロー図にし
たがって信号配線、電源線を配線することにより、高さ
の異なるセルであっても支障なく配置配線でき、電源線
の幅をセル列毎に適切な幅に設定でき、素子領域上も配
線チャネルとして使用できるので高密度な配線が可能と
なる。図１５のフロー図は、本発明のスタンダードセル
の配置配線方法の他の実施例である。セル列の形成に先
だって所定の個数範囲のセルグループを形成し、セルグ
ループ単位でセルグループ内のセル間配線、電源線の配
線を実行した後に、セル列に各セルグループをはめ込ん
でセルグループ境界の接続を行う点で図５のフロートは
異なっている。
【００３６】ステップ１５０１では回路接続情報を入力
する。次にステップ１５０２に進み、セルを仮配置して
仮のセル列を形成する。次にステップ１５０３に進み、
仮セル列で同一セル列内の隣接配置された所定個数の範
囲のセルを１個のセルグループとして各セルをグルーピ
ングする。このときに同時にセルグループに対応して回
路接続情報に変更を加えて回路接続情報ファイル４０３
に格納しても良い。
【００３７】次に、ステップ１５０４に進み、セルグル
ープを１個取り出す。次に、ステップ１５０５に進み、
対象セルグループに含まれるスタンダードセルをセルラ
イブラリファイル４０２から読み出し、仮配置情報をも
とに配置して少なくとも１個の基板コンタクトセルを付
加してからスタンダードセル間の配線を行う。
【００３８】次にステップ１５０６に進み、セルグルー
プ内の信号線部の外側に沿った仮想線に囲まれた領域を
抽出して電源線の禁止領域とし前記制約情報ファイルに
格納する。次にステップ１５０７に進み、適切な電源線
の幅を制約情報ファイル４０４，パラメータファイル４
０６に格納された情報をもとに算出し、禁止領域の外側
に電源線を生成する。電源線は直線的な形状で生成して
もよいが、禁止領域に沿った折れ曲がりを持つ形状に生
成してもよい。
【００３９】次にステップ１５０８に進み、セルグルー
プに含まれるスタンダードセルの電源端子を電源線に接
続する。電源端子と電源線とが重なっている場合には電
源端子の位置にコンタクトホールを発生し、電源端子と
電源線とが重なっていない場合には電源端子から拡散層
配線を延長して電源線との重なり部を形成し、コンタク
トホールを設ける。
【００４０】次にステップ１５０９において、電源供給
用に端子から延長した拡散層配線の抵抗値が許容範囲内
か否かを判定する。抵抗値が許容範囲を越える場合には
ステップ１５１０に移行して、図１２のフローと同様の
処理をして再配線し、ステップ１５０５に進む。拡散層
配線の抵抗値が許容範囲内の場合は、このセルグループ
についての配置配線処理が完了したものとしてステップ
１５１１に移行する。
【００４１】ステップ１５１１では全部のセルグループ
の配置配線処理が完了したか否かを判定する。処理が完
了していないセルグループがあるときにはステップ１５
０４に移行する。全てのセルグループの処理が完了した
場合にはステップ１５１２に移行する。
【００４２】ステップ１５１２では、仮セル列の仮配置
セルをセルグループに置換する。次にステップ１５１３
に移り、セルグループ間の電源線の接続をする。次にス
テップ１５１４に進み、セル列内のみ接続配線およびセ
ル列間の信号配線を接続して配置配線処理を完了する。
【００４３】図１６（ａ），（ｂ），（ｃ）はセルグル
ープのレイアウト模式図である。セルグループ内の機能
セル１００、基板コンタクトセル１０５の配置と、セル
グループ内の信号線の配線領域を囲んで設定された禁止
領域１３０１と、禁止領域１３０１の外側に沿って配置
されたＶＤＤ電源線１１０１およびＶＳＳ電源線１１０
２とを含んでいる。図１６（ｄ）は、図１６（ａ），
（ｂ），（ｃ）のそれぞれのセルグループを結合してえ
られるスタンダードセル列である。
【００４４】図１７のパターン図はステップ１５０８が
終了した段階でのセルグループのパターンを示したもの
である。内部の配線領域を囲んで、電源線の禁止領域１
３０１が設定され、平面視で禁止領域１３０１の上側に
ＶＤＤ電源線１１０１が折れ曲がって配置され、同様に
禁止領域１３０１の下側にＶＳＳ電源線１１０２が折れ
曲がって配置されている。電源線の折れ曲がりにより、
配線をより一層高密度にできるとともに、電源端子と電
源線を結ぶ拡散層配線の長さが図１１のパターン図のそ
れと比較して格段に短くできるので、ステップ１５０９
で許容抵抗値を越える拡散層配線の数を低減して配置配
線の効率を向上させることができるという効果がある。
【００４５】
【発明の効果】以上に説明したように、本発明のスタン
ダードセルを使用してスタンダードセル列を形成し配置
配線することにより、セルの高さが異なるセルであって
も支障なく配置配線でき、電源線とセル内配線領域との
間の素子領域上も配線チャネルとして使用できるので高
密度な配線が可能となり、また電源線の幅をセル列毎に
適切な幅に設定できるという効果がえられる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明のスタンダードセルの
うちのインバータセルのパターン図である。
【図２】（ａ）は本発明のスタンダードセルのうちの２
入力ＮＯＲセルのパターン図であり、（ｂ）は本発明の
スタンダードセルのうちの２入力ＮＡＮＤセルのパター
ン図である。
【図３】（ａ）は本発明のスタンダードセルのうちの低
電力インバータセルのパターン図であり、（ｂ）は本発
明のスタンダードセルのうちの基板コンタクトセルのパ
ターン図である。
【図４】本発明のスタンダードセルの配置配線装置の構
成図である。
【図５】本発明のスタンダードセルの配置配線フロー図
である。
【図６】説明に用いた回路の回路図である。
【図７】ステップ５０２の処理の詳細を示すフロー図で
ある。
【図８】ステップ５０２の処理を終了した段階における
パターン図である。
【図９】ステップ５０３の処理を終了した段階における
パターン図である。
【図１０】ステップ５０５の処理の詳細を示すフロー図
である。
【図１１】ステップ５０５の処理を終了した段階におけ
るパターン図である。
【図１２】ステップ５０７の処理の詳細を示すフロー図
である。
【図１３】（ａ），（ｂ），（ｃ），（ｄ）は配置配線
の各段階でのレイアウト模式図である。
【図１４】ステップ５０８の処理を終了した段階におけ
るパターン図である。
【図１５】本発明のスタンダードセルの他の実施例の配
置配線フロー図である。
【図１６】（ａ），（ｂ），（ｃ）はセルグループのの
レイアウト模式図であり、（ｄ）はスタンダードセル列
である。
【図１７】ステップ１５０８の処理を終了した段階にお
けるパターン図である。
【図１８】（ａ）はスタンダードセル方式のＬＳＩのレ
イアウト模式図であり、（ｂ）は第１の従来のスタンダ
ードセルのパターン図である。
【図１９】（ａ），（ｂ），（Ｃ）はそれぞれ第２、第
３，第４の従来のスタンダードセルの配線領域図であ
る。
【符号の説明】
１００，１０６，１０６ａ 機能セル １０１ インバータセル １０２ ２入力ＮＯＲセル １０３ ２入力ＮＡＮＤセル １０４ 低電力インバータセル １０５ 基板コンタクトセル １１１ Ｎウェル １１２ Ｐ型拡散層 １１３ Ｎ型拡散層 １１４ ポリシリコン １１５，１１６，１１０５ コンタクトホール １１７ 第１層メタル １１８ ＶＤＤ端子 １１９ ＶＳＳ端子 ４０１ 配置配線システム ４０２ セルライブラリファイル ４０３ 回路接続情報ファイル ４０４ 制約情報ファイル ４０５ 入出力表示装置 ４０６ パラメータファイル ９０１，９０１ａ，９０１ｂ 第１層メタルの接続線 １１０１ ＶＤＤ電源線 １１０２ ＶＳＳ電源線 １１０３，１１０３ａ，１１０３ｂ Ｐ型拡散層配線 １１０４ Ｎ型拡散層配線 １３０１ 禁止領域 １３０２ スルーホール １３０３ 第２層メタルの接続線 １８０１ 配線チャネル領域 １８０２ セル間配線 １８０３ セル列間配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA06 GA01 5F064 AA04 BB05 BB06 BB07 CC12 DD02 DD12 DD25 EE02 EE09 EE14 EE15 EE22 EE25 EE27 EE35 EE42 EE52 HH06 HH11 HH12 HH13

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 拡散層の電源端子と第１層メタルの入力
    端子と第１層メタルの出力端子とを有することを特徴と
    するスタンダードセル。
  2. 【請求項２】 ＰチャネルトランジスタとＮチャネルト
    ランジスタからなる機能回路を含み前記Ｐチャネルトラ
    ンジスタ中の一部のＰチャネルトランジスタに第１の電
    源を供給する第１の電源端子と前記Ｎチャネルトランジ
    スタ中の一部のＮチャネルトランジスタに第２の電源を
    供給する第２の電源端子と、前記機能回路の入力端子と
    前記機能回路の出力端子とを有するスタンダードセルに
    おいて、前記第１の電源が供給されるＰチャネルトラン
    ジスタのＰ型拡散層上に設けた前記第１の電源端子と、
    前記第２の電源が供給されるＮチャネルトランジスタの
    Ｎ型拡散層上に設けた前記第２の電源端子と、第１層メ
    タル上に設けた前記入力端子と、第１層メタル上に設け
    た前記出力端子とを有することを特徴とするスタンダー
    ドセル。
  3. 【請求項３】 請求項１もしくは２記載のスタンダード
    セルをセル内部のウェル境界線が一直線上にのるように
    位置合わせして並べ一方向に伸びるセル列に形成し、該
    セル列中に所定の間隔で少なくとも一個の割合で配置さ
    れて前記第１，第２の電源とウェル層、基板とを接続す
    る基板コンタクトセルを有することを特徴とするスタン
    ダードセル列。
  4. 【請求項４】 請求項１もしくは２記載のスタンダード
    セルを格納したライブラリファイルと、開発対象ＬＳＩ
    の回路接続情報を格納した回路接続情報ファイルと、配
    置配線に関する制約情報を格納した制約情報ファイル
    と、ＬＳＩの電源電圧、動作周波数、拡散層の単位あた
    りの抵抗値を含むパラメータ情報を格納するパラメータ
    ファイルと、前記ライブラリファイルと前記回路接続情
    報ファイルと前記パラメータファイルからの情報を使用
    してスタンダードセルの配置配線を実行する配置配線シ
    ステムと、配置配線の経過並びに結果を外部へ表示出力
    するとともに外部からの制御コマンドを入力して配置配
    線システムを制御する入出力表示装置とを備えたことを
    特徴とするスタンダードセルの配置配線装置。
  5. 【請求項５】 請求項４記載のスタンダードセルの配置
    配線装置を用いて実行され、前記回路接続情報ファイル
    から前記回路接続情報を入力する第１の処理ステップ
    と、前記回路接続情報に対応するスタンダードセルを前
    記セルライブラリファイルから読み出しセル列に分類し
    て所定セル数毎に少なくとも１個の基板コンタクト用セ
    ルを挿入するとともにセル列毎に内部のウェル境界が平
    面視で一直線になるように各セルを配置してスタンダー
    ドセル列を形成する第２の処理ステップと、前記スタン
    ダードセル列に含まれる前記スタンダードセル間の信号
    線を前記回路接続情報にしたがって配線する第３の処理
    ステップと、前記スタンダードセル列中の既配線領域の
    外形を抽出し前記既配線領域の外側に電源線を配置する
    第４の処理ステップと、前記スタンダードセル列中の各
    セルの電源端子が前記電源線が重なる場合にはコンタク
    トホールを生成して接続し、前記電源端子が前記電源線
    と重ならない場合には前記電源端子から電源供給用拡散
    層配線を引き出して前記電源線との重なり部を設けコン
    タクトホールを生成して接続する第５の処理ステップ
    と、前記電源供給用拡散層配線の抵抗値が前記制約情報
    ファイルに格納された所定の抵抗値以下であるか否かを
    判定する第６の処理ステップと、前記第６の処理ステッ
    プで前記電源供給用拡散層配線の抵抗値が前記所定の抵
    抗値を越える場合に前記スタンダードセル間の信号線を
    再配線して前記第４の処理ステップに戻る第７の処理ス
    テップと、前記第６の処理ステップで前記電源供給用拡
    散層配線の抵抗値が前記所定の抵抗値以下である場合に
    前記スタンダードセル列内の未接続配線およびスタンダ
    ードセル列間の信号配線を配線する第８の処理ステップ
    とを有することを特徴とするスタンダードセルの配置配
    線方法。
  6. 【請求項６】 前記第２の処理ステップは、前記回路接
    続情報に対応する前記スタンダードセルを前記セルライ
    ブラリファイルから読み出しセル列に分類してセル列毎
    に内部のウェル境界が平面視で一直線になるように各セ
    ルを配置する第１のサブステップと、セル列内の所定セ
    ル数毎に少なくとも１個の前記基板コンタクトセルを挿
    入配置して前記スタンダードセル列を形成する第２のサ
    ブステップと、セル数、セル種類、電源電圧、動作周波
    数を含む情報から電源線幅を算出する第３のサブステッ
    プと、前記電源線幅と信号線本数と信号経路から必要と
    なる配線チャネルの幅を算出する第４のサブステップ
    と、前記制約情報ファイルに格納されたチップ寸法を参
    照比較して配線可能であるか否かを判定し配線不可能で
    あれば前記第１のサブステップに戻り配線可能であれば
    処理を終了する第５のサブステップを有する請求項５記
    載のスタンダードセルの配置配線方法。
  7. 【請求項７】 前記第５の処理ステップは、スタンダー
    ドセル列に含まれるスタンダードセルの電源端子を抽出
    する第１のサブステップと、抽出した電源端子と前記電
    源線とが重なっているか否かを判定する第２のサブステ
    ップと、前記第２のサブステップで前記抽出した電源端
    子と前記電源線とが重なっていない場合に前記抽出した
    電源端子から前記電源供給用拡散層配線を引き伸ばし前
    記電源層との重なり部を形成する第３のサブステップ
    と、前記第２のサブステップで前記抽出した電源端子と
    前記電源線とが重なっている場合にまたは前記第３のサ
    ブステップの処理した後に移行し、前記抽出した電源端
    子と前記電源線との重なり部にコンタクトホールを配置
    する第４のサブステップとを有する請求項５記載のスタ
    ンダードセルの配置配線方法。
  8. 【請求項８】 前記第７の処理ステップは、前記電源供
    給用拡散層配線の抵抗値を前記所定の抵抗値以下に低減
    にするにあたり障害となる信号配線を検出する第１のサ
    ブステップと、障害となっている信号配線部分を削除し
    結果として発生した端点部分に第１層メタルと第２層メ
    タルとを接続するためのスルーホールを設置する第２の
    サブステップと、修正後の電源供給用拡散層配線の抵抗
    値の推定値が許容範囲内か否かを判定し前記所定の抵抗
    値を越える場合は前記第１のサブステップに戻り前記所
    定の抵抗値以下の場合は処理を終了する第３のサブステ
    ップとを有する請求項５記載のスタンダードセルの配置
    配線方法。
  9. 【請求項９】 請求項４記載のスタンダードセルの配置
    配線装置を用いて実行され、前記回路接続情報ファイル
    から前記回路接続情報を入力する第１の処理ステップ
    と、前記回路接続情報に対応するスタンダードセルを前
    記セルライブラリファイルから読み出しセル列に分類し
    て仮配置し仮セル列を形成する第２の処理ステップと、
    前記仮セル列内で連続して隣接配置された所定個数範囲
    の前記スタンダードセルをグループ化してセルグループ
    を形成する第３の処理ステップと、前記セルグループの
    中から１個のセルグループを抽出し処理対象セルグルー
    プとする第４の処理ステップと、前記処理対象セルグル
    ープ内の前記スタンダードセル間の信号線を配線する第
    ５の処理ステップと、前記処理対象セルグループ内の既
    配線領域の外形を抽出してその内部を電源線の配線禁止
    領域として制約情報ファイルに登録する第６の処理ステ
    ップと、前記仮セル列に含まれる前記スタンダードセル
    間の信号線を前記回路接続情報に配線禁止領域の外側に
    沿って電源線を生成する第７の処理ステップと、前記処
    理対象セルグループ中の各セルの電源端子が前記電源線
    が重なる場合にはコンタクトホールを生成して接続し、
    前記電源端子が前記電源線と重ならない場合には前記電
    源端子から電源供給用拡散層配線を引き出して前記電源
    線との重なり部を設けコンタクトホールを生成して接続
    する第８の処理ステップと、前記電源供給用拡散層配線
    の抵抗値が前記制約情報ファイルに格納された所定の抵
    抗値以下であるか否かを判定する第９の処理ステップ
    と、前記第９の処理ステップで前記電源供給用拡散層配
    線の抵抗値が前記所定の抵抗値を越える場合に前記スタ
    ンダードセル間の信号線を再配線して前記第５の処理ス
    テップに戻る第１０の処理ステップと、前記第９の処理
    ステップで前記電源供給用拡散層配線の抵抗値が前記所
    定の抵抗値以下である場合に全部の前記セルグループに
    ついて処理が完了したか否かを判定し未処理のセルグル
    ープがあれば前記第４の処理ステップに移行する第１１
    の処理ステップと、前記第１１の処理ステップで全部の
    前記セルグループの処理が完了したと判定された場合に
    仮配置セルからなる前記仮セル列を対応する処理済みセ
    ルグループに置換してスタンダードセル列を形成する第
    １２の処理ステップと、前記処理済みセルグループ間の
    電源線を接続して前記スタンダードセル列の電源線を形
    成する第１３の処理ステップと、前記スタンダードセル
    列内の未接続配線およびスタンダードセル列間の信号配
    線を配線する第１４の処理ステップとを有することを特
    徴とするスタンダードセルの配置配線方法。
JP18244599A 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 Expired - Fee Related JP3231741B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP18244599A JP3231741B2 (ja) 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
US09/604,530 US6785877B1 (en) 1999-06-28 2000-06-27 Standard cell, standard cell array, and system and method for placing and routing standard cells
CN00107876A CN1290964A (zh) 1999-06-28 2000-06-28 标准单元、标准单元阵列及其布局和布线的系统与方法
EP00113701A EP1065721A3 (en) 1999-06-28 2000-06-28 Standard cells and method for placing and routing thereof
TW089112748A TW480669B (en) 1999-06-28 2000-06-28 Standard cell, standard cell array, and system and method for placing and routing standard cells
KR1020000035912A KR20010029851A (ko) 1999-06-28 2000-06-28 표준 셀, 표준 셀 어레이 및 표준 셀들을 배치하고루팅하는 시스템 및 방법
SG200003632A SG93873A1 (en) 1999-06-28 2000-06-28 Standard cell, standard cell array, and system and method for placing and routing standard cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18244599A JP3231741B2 (ja) 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法

Publications (2)

Publication Number Publication Date
JP2001015602A true JP2001015602A (ja) 2001-01-19
JP3231741B2 JP3231741B2 (ja) 2001-11-26

Family

ID=16118398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18244599A Expired - Fee Related JP3231741B2 (ja) 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法

Country Status (7)

Country Link
US (1) US6785877B1 (ja)
EP (1) EP1065721A3 (ja)
JP (1) JP3231741B2 (ja)
KR (1) KR20010029851A (ja)
CN (1) CN1290964A (ja)
SG (1) SG93873A1 (ja)
TW (1) TW480669B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172594A (ja) * 2002-10-31 2004-06-17 Yamaha Corp 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法
JP2007043049A (ja) * 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
JP2010087341A (ja) * 2008-10-01 2010-04-15 Elpida Memory Inc 半導体装置
JP2011135023A (ja) * 2009-12-25 2011-07-07 Panasonic Corp 半導体装置及びその設計方法
US8258553B2 (en) 2010-05-07 2012-09-04 Renesas Electronics Corporation Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell
JP2013509031A (ja) * 2009-10-14 2013-03-07 ケイオロジクス インク 利用度の高い可変回路トポロジーを有する汎用論理アレー及び定出力の様々な論理ゲートを実現するロジスティク写像回路
KR20160021726A (ko) * 2014-08-18 2016-02-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2019080057A (ja) * 2017-10-20 2019-05-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ビアアレイを含む集積回路、及びそれを製造するための方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099884A2 (en) * 2001-06-01 2002-12-12 Virtual Silicon Technology, Inc. Integrated circuit design with library cells
JP4798881B2 (ja) * 2001-06-18 2011-10-19 富士通セミコンダクター株式会社 半導体集積回路装置
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
US7137096B2 (en) * 2004-03-10 2006-11-14 Winbond Electronics Corporation Interconnect structure of a chip and a configuration method thereof
US7305645B1 (en) 2004-09-07 2007-12-04 Advanced Micro Technologies, Inc. Method for manufacturing place & route based on 2-D forbidden patterns
US7424696B2 (en) * 2004-12-03 2008-09-09 Lsi Corporation Power mesh for multiple frequency operation of semiconductor products
CN100442525C (zh) * 2004-12-20 2008-12-10 松下电器产业株式会社 单元、标准单元、使用标准单元的布局方法和半导体集成电路
JP4791819B2 (ja) * 2005-12-26 2011-10-12 東芝マイクロエレクトロニクス株式会社 スタンダードセルおよびそれを用いたセルライブラリ
KR101394145B1 (ko) 2008-02-26 2014-05-16 삼성전자주식회사 스탠다드 셀 라이브러리 및 집적 회로
US10043767B2 (en) * 2013-10-24 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device including dummy conductive cells
US9859210B2 (en) 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
US9570395B1 (en) * 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US10114919B2 (en) * 2016-02-12 2018-10-30 Globalfoundries Inc. Placing and routing method for implementing back bias in FDSOI
US10846452B2 (en) * 2016-07-01 2020-11-24 Globalfoundries Inc. Method, apparatus and system for wide metal line for SADP routing
CN106783840B (zh) * 2016-12-05 2019-12-31 武汉新芯集成电路制造有限公司 一种标准单元库的版图结构
CN106876384B (zh) * 2017-01-03 2019-08-09 中国人民解放军国防科学技术大学 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
EP3522044B1 (en) 2018-01-31 2021-09-01 Nxp B.V. Method of designing an integrated circuit
CN110752203B (zh) * 2019-10-30 2021-03-23 珠海格力电器股份有限公司 一种低功耗芯片及其制备方法
KR20210053651A (ko) 2019-11-04 2021-05-12 삼성전자주식회사 집적된 표준 셀 구조를 포함하는 집적 회로
CN112820727B (zh) * 2019-11-15 2024-05-14 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362551A (ja) 1989-07-28 1991-03-18 Nec Corp スタンダードセル及びスタンダードセル列
JPH0442560A (ja) 1990-06-08 1992-02-13 Nec Corp スタンダードセル
JPH0555381A (ja) 1991-08-28 1993-03-05 Kawasaki Steel Corp 半導体集積回路設計方法および装置
US5349542A (en) * 1992-04-02 1994-09-20 Vlsi Technology, Inc. Method for sizing widths of power busses in integrated circuits
JP3106688B2 (ja) 1992-04-28 2000-11-06 日本電気株式会社 スタンダードセルのレイアウト方法
US5308648A (en) 1992-09-30 1994-05-03 Union Carbide Chemicals & Plastics Technology Corporation Spray application of plastics additives to polymers
JPH06169016A (ja) 1992-11-30 1994-06-14 Toshiba Corp 半導体集積回路及びそのレイアウト設計方法
JPH06209044A (ja) 1993-01-08 1994-07-26 Mazda Motor Corp 半導体集積回路の設計装置
US5420447A (en) 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP2570595B2 (ja) 1993-09-27 1997-01-08 日本電気株式会社 最適スタンダードセル選択方法
JP3057975B2 (ja) 1993-09-27 2000-07-04 日本電気株式会社 集積回路の配線
JP2710145B2 (ja) 1993-10-07 1998-02-10 工業技術院長 超伝導論理集積回路のパタンレイアウト方法
JPH07130972A (ja) 1993-11-09 1995-05-19 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH0818021A (ja) 1994-07-04 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> ゲートアレイ型集積回路
JP2790070B2 (ja) 1995-02-02 1998-08-27 日本電気株式会社 半導体集積回路装置
JPH08236634A (ja) 1995-02-22 1996-09-13 New Japan Radio Co Ltd 半導体集積回路の配置配線方法
US5723883A (en) 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5808900A (en) * 1996-04-30 1998-09-15 Lsi Logic Corporation Memory having direct strap connection to power supply
US5923060A (en) * 1996-09-27 1999-07-13 In-Chip Systems, Inc. Reduced area gate array cell design based on shifted placement of alternate rows of cells
JP4494537B2 (ja) 1996-11-14 2010-06-30 株式会社リコー スタンダードセル方式の半導体集積回路の配線設計方法
JP3135058B2 (ja) 1997-05-27 2001-02-13 松下電器産業株式会社 Ｌｓｉレイアウト設計方法および装置、並びにセルライブラリ
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6145117A (en) * 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6385761B1 (en) * 1999-10-01 2002-05-07 Lsi Logic Corporation Flexible width cell layout architecture
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
TW451457B (en) * 2000-07-17 2001-08-21 Taiwan Semiconductor Mfg Method to optimize the placement design by adjusting the reference routing

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172594A (ja) * 2002-10-31 2004-06-17 Yamaha Corp 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法
JP2007043049A (ja) * 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
JP2010087341A (ja) * 2008-10-01 2010-04-15 Elpida Memory Inc 半導体装置
JP2013509031A (ja) * 2009-10-14 2013-03-07 ケイオロジクス インク 利用度の高い可変回路トポロジーを有する汎用論理アレー及び定出力の様々な論理ゲートを実現するロジスティク写像回路
JP2011135023A (ja) * 2009-12-25 2011-07-07 Panasonic Corp 半導体装置及びその設計方法
US8344427B2 (en) 2010-05-07 2013-01-01 Renesas Electronics Corporation Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell
US8258553B2 (en) 2010-05-07 2012-09-04 Renesas Electronics Corporation Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell
KR20160021726A (ko) * 2014-08-18 2016-02-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2016042568A (ja) * 2014-08-18 2016-03-31 ルネサスエレクトロニクス株式会社 半導体装置
US10068891B2 (en) 2014-08-18 2018-09-04 Renesas Electronics Corporation Semiconductor device
US10490545B2 (en) 2014-08-18 2019-11-26 Renesas Electronics Corporation Semiconductor device
US10734374B2 (en) 2014-08-18 2020-08-04 Renesas Electronics Corporation Semiconductor device
KR102449675B1 (ko) 2014-08-18 2022-10-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2019080057A (ja) * 2017-10-20 2019-05-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ビアアレイを含む集積回路、及びそれを製造するための方法
JP7265853B2 (ja) 2017-10-20 2023-04-27 三星電子株式会社 ビアアレイを含む集積回路、及びそれを製造するための方法

Also Published As

Publication number Publication date
US6785877B1 (en) 2004-08-31
SG93873A1 (en) 2003-01-21
JP3231741B2 (ja) 2001-11-26
EP1065721A2 (en) 2001-01-03
EP1065721A3 (en) 2003-10-15
KR20010029851A (ko) 2001-04-16
CN1290964A (zh) 2001-04-11
TW480669B (en) 2002-03-21

Similar Documents

Publication Publication Date Title
JP3231741B2 (ja) スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
US5764533A (en) Apparatus and methods for generating cell layouts
US7343570B2 (en) Methods, systems, and media to improve manufacturability of semiconductor devices
US8132142B2 (en) Various methods and apparatuses to route multiple power rails to a cell
US7287320B2 (en) Method for programming a routing layout design through one via layer
US7269803B2 (en) System and method for mapping logical components to physical locations in an integrated circuit design environment
US7137094B2 (en) Method for reducing layers revision in engineering change order
US6453447B1 (en) Method for fabricating integrated circuits
US20090138840A1 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US7800136B2 (en) Semiconductor integrated circuit and semiconductor integrated circuit design method
WO2012118668A1 (en) Power routing in standard cells
US7747976B2 (en) Semiconductor cell with power layout not contacting sides of its rectangular boundary and semiconductor circuit utilizing semiconductor cells
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
US7178122B2 (en) Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same
JP2742735B2 (ja) 半導体集積回路装置およびそのレイアウト設計方法
JP2009272340A (ja) 半導体集積回路
JP3996735B2 (ja) 半導体装置
US6925615B2 (en) Semiconductor device having embedded array
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
US20060190895A1 (en) Method and program for designing semiconductor device
JP5630856B2 (ja) 半導体装置
JP5650362B2 (ja) 半導体集積回路の設計方法
US20030023946A1 (en) Standard cell library generation using merged power method
JPH10107152A (ja) 集積回路装置とその電源配線形成法
JP2570597B2 (ja) 半導体集積回路のレイアウト設計方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010828

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees