JP2000305516A - Ac plasma display panel and its driving method - Google Patents
Ac plasma display panel and its driving methodInfo
- Publication number
- JP2000305516A JP2000305516A JP11114770A JP11477099A JP2000305516A JP 2000305516 A JP2000305516 A JP 2000305516A JP 11114770 A JP11114770 A JP 11114770A JP 11477099 A JP11477099 A JP 11477099A JP 2000305516 A JP2000305516 A JP 2000305516A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- electrodes
- discharge
- sustain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高い発光効率を得
られるAC型プラズマディスプレイパネルの構造および
その駆動方法に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a structure of an AC type plasma display panel capable of obtaining high luminous efficiency and a driving method thereof.
【0002】[0002]
【従来の技術】従来のAC型プラズマディスプレイパネ
ルの構成を図6に示す。図6(b)は、図6(a)に示
す線D−D’に沿って切断した、断面図である。図6に
示すように、従来のAC型プラズマディスプレイパネル
(以降パネルという)15は、放電空間2を挟んで第1
のガラス基板13および第2のガラス基板4が対向して
配置されている。第1のガラス基板13は透明なガラス
基板であり、この第1のガラス基板13上には、誘電体
層5および保護層6で覆われた対を成す帯状の走査電極
7と維持電極8とからなる電極群が互いに平行配列され
ている。走査電極7、維持電極8はそれぞれ、透明電極
7a、8aと導電性を高めるための金属母線7b、8b
から構成されている。2. Description of the Related Art The configuration of a conventional AC type plasma display panel is shown in FIG. FIG. 6B is a cross-sectional view taken along a line DD ′ shown in FIG. 6A. As shown in FIG. 6, a conventional AC plasma display panel (hereinafter referred to as a panel) 15 has a first
The glass substrate 13 and the second glass substrate 4 are arranged to face each other. The first glass substrate 13 is a transparent glass substrate. On the first glass substrate 13, a pair of strip-shaped scan electrodes 7 and sustain electrodes 8 covered with a dielectric layer 5 and a protective layer 6 are provided. Are arranged in parallel with each other. The scanning electrode 7 and the sustaining electrode 8 are respectively composed of transparent electrodes 7a, 8a and metal busbars 7b, 8b for increasing conductivity.
It is composed of
【0003】第2のガラス基板4上には、走査電極7お
よび維持電極8と直交して、帯状のデータ電極9が互い
に平行配列されており、またこの各データ電極9を隔離
し、かつ放電空間2を形成するための帯状の隔壁10が
データ電極9の間に設けられている。また、データ電極
9上から隔壁10の側面にわたって蛍光体11が形成さ
れている。さらに、放電空間2にはヘリウム、ネオン、
アルゴンの内、少なくとも一種類の希ガスとキセノンと
の混合ガスが封入されている。このパネル15は表示面
側である第1のガラス基板13側から画像表示を見るよ
うになっており、放電空間2内での走査電極7と維持電
極8との間の放電により発生する紫外線によって、蛍光
体11を励起し、この蛍光体11からの可視光を表示発
光に利用するものである。[0003] On the second glass substrate 4, strip-shaped data electrodes 9 are arranged in parallel to each other at right angles to the scanning electrodes 7 and the sustaining electrodes 8. These data electrodes 9 are isolated from each other and discharged. A strip-shaped partition 10 for forming the space 2 is provided between the data electrodes 9. In addition, a phosphor 11 is formed from above the data electrode 9 to the side surface of the partition wall 10. Further, helium, neon,
A mixed gas of at least one kind of rare gas and xenon is sealed in argon. The panel 15 is configured to view an image display from the first glass substrate 13 side, which is the display surface side, and is exposed to ultraviolet light generated by a discharge between the scan electrode 7 and the sustain electrode 8 in the discharge space 2. The phosphor 11 is excited, and visible light from the phosphor 11 is used for display light emission.
【0004】次に、従来のパネル15に画像データを表
示させる方法について説明する。従来のパネルを駆動す
る方法として、1フィールド期間を2進法に基づいた発
光期間の重みを持った複数のサブフィールドに分割し、
発光させるサブフィールドの組み合わせによって階調表
示を行う。各サブフィールドは初期化期間、アドレス期
間および維持期間からなる。画像データを表示するため
には、初期化期間、アドレス期間および維持期間でそれ
ぞれ異なる信号波形を電極に印加する。初期化期間に
は、たとえばすべての走査電極7に、維持電極8および
データ電極9に対して正極性のパルス電圧を印加し、保
護層6および蛍光体11上に壁電荷を蓄積する。アドレ
ス期間では、走査電極7に順次、負極性のパルスを印加
しながら、表示データがある場合に限ってデータ電極9
に正極性のデータパルスを印加する。このとき、データ
電極9と走査電極7間で起る放電によって走査電極7と
維持電極8間の放電が誘起され、保護層6の上にデータ
パルスの有無に応じて壁電荷が形成される。続く維持期
間では走査電極7と維持電極8との間に一定の期間、放
電を維持するのに十分な電圧を印加する。これにより、
走査電極と維持電極の交点に放電プラズマが生成され、
一定の期間、蛍光体11を励起発光させる。アドレス期間
においてデータパルスが印加されなかった放電空間で
は、放電、発光は起こらない。Next, a method for displaying image data on the conventional panel 15 will be described. As a conventional method of driving a panel, one field period is divided into a plurality of subfields having a weight of a light emitting period based on a binary system,
A gradation display is performed by a combination of subfields to emit light. Each subfield includes an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to the electrodes during the initialization period, the address period, and the sustain period. In the initialization period, for example, a positive pulse voltage is applied to the sustain electrodes 8 and the data electrodes 9 to all the scan electrodes 7 to accumulate wall charges on the protective layer 6 and the phosphor 11. In the address period, while sequentially applying a negative pulse to the scan electrode 7, the data electrode 9 is applied only when there is display data.
Is applied with a positive data pulse. At this time, a discharge between the scan electrode 7 and the sustain electrode 8 is induced by a discharge between the data electrode 9 and the scan electrode 7, and a wall charge is formed on the protective layer 6 according to the presence or absence of a data pulse. In the subsequent sustain period, a voltage sufficient to maintain discharge is applied between scan electrode 7 and sustain electrode 8 for a certain period. This allows
Discharge plasma is generated at the intersection of the scan electrode and the sustain electrode,
The phosphor 11 is excited to emit light for a certain period. No discharge or light emission occurs in the discharge space where no data pulse was applied during the address period.
【0005】このような従来のパネルでは、走査電極7
と維持電極8のギャップ12は、パッシェンの法則で決
まる最小放電電圧が得られる値近くに形成されている。
これは、維持期間において走査電極7と維持電極8との
間に印加する外部維持電圧Vsus を低くするためであ
る。すなわち、維持電極8と走査電極7との間の放電開
始電圧をVfssとし、またその間の壁電圧をVwss とす
るとき、 Vfss < Vsus +Vwss 式(1) の関係がある。Vfss が最小になるようにパネルを設計
することで、より低い印加電圧Vsus で表示放電を維持
することができる。外部維持電圧Vsus は低いほど回路
設計が容易になり、また無効電力による損失も低減でき
る。現在、製造されているパネルでは、封入ガスの全圧
が約50〜60kPa、キセノンガスの分圧が5〜10% の
とき、最も発光の効率が高くなることが知られている。
またその時、ギャップ12は80〜100μm におい
て、Vsus は極小となり、Vsus=180〜200Vを
得ている。In such a conventional panel, the scanning electrodes 7
And the gap 12 between the sustain electrodes 8 is formed near a value at which a minimum discharge voltage determined by Paschen's law is obtained.
This is for reducing the external sustain voltage Vsus applied between the scan electrode 7 and the sustain electrode 8 during the sustain period. That is, when the discharge start voltage between the sustain electrode 8 and the scan electrode 7 is Vfss, and the wall voltage between them is Vwss, there is a relationship of Vfss <Vsus + Vwss (1). By designing the panel so that Vfss is minimized, the display discharge can be maintained at a lower applied voltage Vsus. The lower the external sustain voltage Vsus is, the easier the circuit design is, and the loss due to reactive power can be reduced. At present, it is known that the luminous efficiency of the panel being manufactured is highest when the total pressure of the sealed gas is about 50 to 60 kPa and the partial pressure of the xenon gas is 5 to 10%.
At this time, when the gap 12 is 80 to 100 μm, Vsus becomes extremely small, and Vsus = 180 to 200 V is obtained.
【0006】[0006]
【発明が解決しようとする課題】以上のような従来のパ
ネルは、CRTなどの表示装置と比較して発光の効率が
著しく低いという欠点があった。たとえば上述した、ギ
ャップ12が80〜100μmであるパネルでは、発光
効率が1 lm/W 前後であり、これはCRTの5分の1程
度である。一般に放電の発光効率は、放電を起こす電極
間長が長いほど上昇することが知られているが、操作電
極7と維持電極8との距離を長くすると、放電開始電圧
Vfss もパッシェン曲線にしたがって急激に上昇し、駆
動が困難になるという課題があった。本発明は上記の事
項に鑑み、電極間長を拡大したパネルについて、放電維
持のための印加電圧を大きく上昇させることなく、かつ
発光の効率の高いAC型プラズマディスプレイパネルを
提供するものである。The above-mentioned conventional panel has a drawback that the light emission efficiency is extremely low as compared with a display device such as a CRT. For example, in the above-described panel having the gap 12 of 80 to 100 μm, the luminous efficiency is about 1 lm / W, which is about one fifth of the CRT. In general, it is known that the luminous efficiency of discharge increases as the distance between the electrodes causing discharge increases, but when the distance between the operating electrode 7 and the sustaining electrode 8 is increased, the discharge starting voltage Vfss also sharply follows the Paschen curve. And driving becomes difficult. In view of the above, the present invention provides an AC-type plasma display panel with high light emission efficiency without greatly increasing an applied voltage for sustaining discharge, with respect to a panel having an increased electrode length.
【0007】[0007]
【課題を解決するための手段】本発明のAC型プラズマ
ディスプレイパネルは、2枚の基板が帯状の隔壁を挟ん
で対向配置され、一方の前記基板上には前記隔壁と直交
する方向に第1の誘電体層で覆われた第1電極および第
2電極が形成され、他方の前記基板上には前記隔壁と平
行に第2の誘電体層で覆われた第3電極が形成され、前
記3つの電極で1つの放電セルを構成し、アドレス期間
において第1電極と第3電極との間にパルス電圧を印加
して誘電体層上に選択的に壁電荷を形成し、維持期間に
おいて、第1、第2電極に維持電圧パルスを交互に印加
し、最初の維持放電を起こすときの第2、第3電極間の
放電空間に加わる電圧が、第1の誘電体層を陰極とする
第2、第3電極間の放電開始電圧以上であるように構成
したものである。この構成により、放電維持電圧を大き
く上昇させることなく、維持放電にかかわる電極間長を
拡大することができ、発光効率が大幅に向上したAC型
プラズマディスプレイパネルを得ることができる。According to the AC type plasma display panel of the present invention, two substrates are arranged to face each other with a strip-shaped partition therebetween, and a first substrate is provided on one of the substrates in a direction orthogonal to the partition. A first electrode and a second electrode covered with a dielectric layer are formed, and a third electrode covered with a second dielectric layer is formed on the other substrate in parallel with the partition wall; One electrode constitutes one discharge cell, a pulse voltage is applied between the first electrode and the third electrode during the address period to selectively form wall charges on the dielectric layer, and during the sustain period, (1) A sustain voltage pulse is alternately applied to the second electrode, and a voltage applied to the discharge space between the second and third electrodes when the first sustain discharge occurs is caused by the second voltage with the first dielectric layer serving as a cathode. , The discharge starting voltage between the third electrodes or higher. With this configuration, it is possible to increase the inter-electrode length related to the sustain discharge without greatly increasing the discharge sustain voltage, and to obtain an AC-type plasma display panel with significantly improved luminous efficiency.
【0008】[0008]
【発明の実施の形態】以下、本発明の第1の実施形態に
ついて図1を用いて説明する。図1(b)は、図1
(a)に示す線E−E’に沿って切断した、断面図であ
る。図1に示すように、本発明の第1の実施の形態のA
C型プラズマディスプレイパネル(以降パネルという)
1は、放電空間2を挟んで第1のガラス基板3および第
2のガラス基板4が対向して配置されている。第1のガ
ラス基板3は透明なガラス基板であり、この第1のガラ
ス基板3上には、誘電体層5および保護層6で覆われ、
対を成す帯状の第1電極Xと第2電極Yとからなる電極
群が互いに平行配列されている。保護層6はMgOなどの
二次電子放射係数の高い材料を用いている。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIG. FIG.
It is sectional drawing cut | disconnected along line EE 'shown to (a). As shown in FIG. 1, A of the first embodiment of the present invention
C-type plasma display panel (hereinafter called panel)
In 1, a first glass substrate 3 and a second glass substrate 4 are arranged to face each other with a discharge space 2 interposed therebetween. The first glass substrate 3 is a transparent glass substrate, and the first glass substrate 3 is covered with a dielectric layer 5 and a protective layer 6,
An electrode group consisting of a pair of strip-shaped first and second electrodes X and Y is arranged in parallel with each other. The protective layer 6 is made of a material having a high secondary electron emission coefficient such as MgO.
【0009】第2のガラス基板4上には、第1電極Xお
よび第2電極Yと直交して、帯状の第3電極A群が互い
に平行配列されており、またこの各第3電極Aを隔離
し、かつ放電空間を形成するための帯状の隔壁10が第
3電極Aの間に設けられている。また、第3電極A上か
ら隔壁10の側面にわたって蛍光体11が形成されてい
る。さらに、放電空間2にはヘリウム、ネオン、アルゴ
ンの内、少なくとも一種類の希ガスとキセノンとの混合
ガスが封入されている。このパネル1は表示面側である
第1のガラス基板3側から画像表示を見るようになって
おり、放電空間2内の放電により発生する紫外線によっ
て、蛍光体11を励起し、この蛍光体11からの可視光
を表示発光に利用するものである。On the second glass substrate 4, a third group of band-shaped third electrodes A are arranged in parallel with each other at right angles to the first electrode X and the second electrode Y. A strip-shaped partition wall 10 for isolating and forming a discharge space is provided between the third electrodes A. Further, the phosphor 11 is formed from the third electrode A to the side surface of the partition wall 10. Further, the discharge space 2 is filled with a mixed gas of at least one rare gas and xenon among helium, neon, and argon. The panel 1 is configured to view an image display from the first glass substrate 3 side, which is the display surface side, and excites the phosphor 11 by ultraviolet rays generated by the discharge in the discharge space 2. Is used for display light emission.
【0010】本実施例のパネルにおいては、第1電極X
と第2電極Y間のギャップ(これを主放電ギャップと呼
ぶ)をdss、第3電極Aと第1電極Xまたは第2電極Y
間のギャップ(副放電ギャップと呼ぶ)をdsa とした
とき、dss>dsa としている。次に、本実施形態のパ
ネル1に画像データを表示させる方法について説明す
る。本実施形態のパネル1を駆動する方法として、1フ
ィールド期間を2進法に基づいた発光期間の重みを持っ
た複数のサブフィールドに分割し、発光させるサブフィ
ールドの組み合わせによって階調表示を行う。各サブフ
ィールドは初期化期間、アドレス期間および維持期間か
らなる。画像データを表示するためには、初期化期間、
アドレス期間および維持期間でそれぞれ異なる信号波形
を電極に印加する。初期化期間には、たとえばすべての
第1電極Xに、第2電極Yおよび第3電極Aに対して正
極性のパルス電圧を印加し、誘電体層6および蛍光体1
1上に壁電荷を蓄積する。In the panel of this embodiment, the first electrode X
The gap between the first electrode X and the second electrode Y (hereinafter referred to as the main discharge gap) is dss.
When a gap between them (called a sub-discharge gap) is dsa, dss> dsa. Next, a method for displaying image data on the panel 1 of the present embodiment will be described. As a method of driving the panel 1 of the present embodiment, one field period is divided into a plurality of subfields having a weight of a light emission period based on a binary system, and gradation display is performed by a combination of subfields to emit light. Each subfield includes an initialization period, an address period, and a sustain period. To display image data, the initialization period,
Different signal waveforms are applied to the electrodes during the address period and the sustain period. In the initialization period, for example, a positive pulse voltage is applied to all the first electrodes X with respect to the second electrode Y and the third electrode A, and the dielectric layer 6 and the phosphor 1
1 accumulate wall charges.
【0011】アドレス期間では、第1電極Xに順次、負
極性のパルスを印加することによって走査して行く。表
示データがある場合、第1電極Xを走査している間に第
3電極Aに正極性のデータパルスを印加する。このと
き、第3電極Aと第1電極X間で起る放電によって第1
電極Xと第2電極Y間の放電が誘起され、保護層6の上
にデータパルスの有無に応じて壁電荷が形成される。続
く維持期間では第1電極Xと第2電極Yとの間に一定の
期間、放電を維持するのに十分な電圧を印加する。これ
により、維持期間において、第1電極Xまたは第2電極
Yと第3電極Aとの間で起こした予備放電によって、第
1電極Xと第2電極Yとの間の主放電ギャップに放電プ
ラズマが生成され、一定の期間、蛍光体11を励起発光さ
せる。アドレス期間においてデータパルスが印加されな
かった放電空間では、放電、発光は起こらない。In the address period, scanning is performed by sequentially applying a negative pulse to the first electrode X. If there is display data, a positive data pulse is applied to the third electrode A while scanning the first electrode X. At this time, the first electrode X is discharged by the discharge between the third electrode A and the first electrode X.
A discharge is induced between the electrode X and the second electrode Y, and wall charges are formed on the protective layer 6 according to the presence or absence of a data pulse. In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the first electrode X and the second electrode Y for a certain period. Thus, during the sustain period, the discharge plasma is generated in the main discharge gap between the first electrode X and the second electrode Y by the preliminary discharge generated between the first electrode X or the second electrode Y and the third electrode A. Is generated, and the phosphor 11 is excited and emits light for a certain period. No discharge or light emission occurs in the discharge space where no data pulse was applied during the address period.
【0012】次にアドレス期間、維持期間における印加
電圧波形と壁電圧の関係を、図2、図3に示す駆動波形
を参照しながら詳細に説明する。図2において、(a)
は第1電極Xに印加される電圧Vx(t)、(b)は第2電
極Yに印加される電圧Vy(t)、(c)は第3電極Aに印
加される電圧Va(t)の波形図である。図3において、
(a)はYから見たXの印加電圧(Vx(t)−Vy(t))、
(b)はAから見たXの印加電圧(Vx(t)−Va(t) )、
(c)は、Aから見たYの印加電圧(Vy(t)−Va(t) )
の波形図を実線で示し、およびそれぞれの場合の壁電圧
の波形図を点線で示している。壁電圧は、印加電圧との
差がそれぞれの放電ギャップ間に加わる電圧を示すよう
にその極性を選んである。Next, the relationship between the applied voltage waveform and the wall voltage in the address period and the sustain period will be described in detail with reference to the driving waveforms shown in FIGS. In FIG. 2, (a)
Is the voltage Vx (t) applied to the first electrode X, (b) is the voltage Vy (t) applied to the second electrode Y, and (c) is the voltage Va (t) applied to the third electrode A FIG. In FIG.
(A) is the applied voltage of X viewed from Y (Vx (t) -Vy (t)),
(B) is the applied voltage of X viewed from A (Vx (t) -Va (t)),
(C) is the applied voltage of Y viewed from A (Vy (t) -Va (t)).
Are shown by solid lines, and the waveform diagrams of the wall voltage in each case are shown by dotted lines. The polarity of the wall voltage is chosen so that the difference from the applied voltage indicates the voltage applied between each discharge gap.
【0013】ここで各電極間の放電開始電圧を次のよう
に定義する。 Vfss:第1電極Xと第2電極Yとの間の放電開始電
圧。 Vfsa:第1電極X(または第2電極Y)をカソードとす
る、第1電極X(または第2電極Y)と第3電極Aとの
間の放電開始電圧。 Vfas:第3電極Aをカソードとする、第1電極X(ま
たは第2電極Y)と第3電極Aとの間の放電開始電圧。 Vfssa:第1電極X(または第2電極Y)と第3電極A
との間に放電が存在している場合の、第1電極Xと第2
電極Yとの間の放電開始電圧。 Vfss は従来のパネルにおける、走査電極7と維持電極
8間の放電開始電圧と同じものだが、本実施例では、第
1電極Xと第2電極Yとのギャップを拡大しているの
で、従来のパネルにおける走査電極7と維持電極8との
間の放電開始電圧より大きな値となる。Vfsa とVfas
とは放電の極性が異なるだけであるが、Vfsa は二次電
子放射係数が高いMgOをカソードとするのに対して、Vf
as は二次電子放射係数がMgOと比較してかなり低い蛍光
体をカソードとするため、Vfsa≪Vfas の関係があ
る。また、第1電極Xまたは第2電極Yと第3電極Aと
の間であらかじめ放電が起っていると、その放電が起こ
っている放電空間には多量の初期電荷が存在するため、
第1電極Xと第2電極Y間の放電開始電圧は低下し、V
fssa ≪Vfss となる。Here, the firing voltage between the electrodes is defined as follows. Vfss: a discharge starting voltage between the first electrode X and the second electrode Y. Vfsa: a discharge starting voltage between the first electrode X (or the second electrode Y) and the third electrode A using the first electrode X (or the second electrode Y) as a cathode. Vfas: a discharge starting voltage between the first electrode X (or the second electrode Y) and the third electrode A using the third electrode A as a cathode. Vfssa: first electrode X (or second electrode Y) and third electrode A
Between the first electrode X and the second electrode X when a discharge exists between
A firing voltage between the electrode Y. Vfss is the same as the discharge starting voltage between the scanning electrode 7 and the sustaining electrode 8 in the conventional panel, but in the present embodiment, the gap between the first electrode X and the second electrode Y is enlarged, This value is larger than the discharge starting voltage between the scan electrode 7 and the sustain electrode 8 in the panel. Vfsa and Vfas
Vfsa is different from Vfsa in that the cathode is MgO having a high secondary electron emission coefficient, whereas Vfsa is Vfsa.
As has a relation of Vfsa≪Vfas because as uses a phosphor whose secondary electron emission coefficient is considerably lower than that of MgO as a cathode. If a discharge has previously occurred between the first electrode X or the second electrode Y and the third electrode A, a large amount of initial charges exist in the discharge space where the discharge has occurred,
The firing voltage between the first electrode X and the second electrode Y decreases, and V
fssa≪Vfss.
【0014】また図4には本実施例のパネルの設計パラ
メータを表にしたものを示す。このパネルにおいて、各
放電開始電圧は、 Vfss = 700 V Vfsa = 280 V Vfas = 380 V Vfssa =450 V であった。FIG. 4 is a table showing design parameters of the panel of this embodiment. In this panel, each discharge starting voltage was Vfss = 700 V Vfsa = 280 V Vfas = 380 V Vfssa = 450 V.
【0015】以上の準備を踏まえて、図2、図3の駆動
波形を説明する。まず、アドレス期間において、第1電
極Xに約−100 V のパルスを、第3電極Aに+70 V パ
ルスを印加し、放電(アドレス放電)を起こすことによ
って、MgOおよび蛍光体層の上に壁電荷を蓄積する。こ
のとき第2電極Yは、+250 V の正バイアス電位にあ
り、アドレス放電によって、第2電極と第1電極、ある
いは第3電極との間でも放電が起る。その結果、壁電荷
は保護層6、蛍光体11の全面に分布するので、壁電圧
は外部から印加された電圧を打ち消すような値になる。
このため図3では、アドレス放電が起った時点で、壁電
圧が印加電圧と一致するように表現している。維持期間
に入る時は、まず第2電極Yを−300 V の負バイアス電
位に下降させる。同時に第1電極Xに振幅Vsus=300 V
の維持パルスを印加する。続いて、第2電極Yには第
1電極Xと位相が180°異なる振幅300 V の維持パルス
を印加し、維持期間中、交互にパルスの印加を続ける。Based on the above preparation, the driving waveforms of FIGS. 2 and 3 will be described. First, in the address period, a pulse of about -100 V is applied to the first electrode X and a +70 V pulse is applied to the third electrode A to cause a discharge (address discharge) to cause a wall on the MgO and the phosphor layer. Accumulate charge. At this time, the second electrode Y is at a positive bias potential of +250 V, and discharge occurs between the second electrode and the first electrode or the third electrode due to the address discharge. As a result, the wall charges are distributed over the entire surface of the protective layer 6 and the phosphor 11, so that the wall voltage has a value that cancels the voltage applied from the outside.
For this reason, FIG. 3 illustrates that the wall voltage matches the applied voltage when the address discharge occurs. When entering the sustain period, first, the second electrode Y is lowered to a negative bias potential of -300 V. At the same time, the amplitude Vsus = 300 V is applied to the first electrode X.
Is applied. Subsequently, a sustain pulse having an amplitude of 300 V having a phase 180 ° different from that of the first electrode X is applied to the second electrode Y, and the pulse is applied alternately during the sustain period.
【0016】維持期間に入った時点(時刻t1)におけ
る、それぞれの電極間のギャップに加わる電圧を見る
と、壁電圧が加わることにより、X−Y間には約850
V、X−A間には約370 V、Y−A間には約480V の電圧
が加わっていることが図3よりわかる。またX−A間で
は蛍光体をカソードとする極性、Y−A間ではMgOをカ
ソードとする極性に電圧がかかっている。したがって、
Vfsa<480V、Vfas>370 Vの関係より、Y−A間で放電
が開始することがわかる。また、X−Y間にも放電開始
電圧以上の電圧が加わっている。ただし、最初の維持放
電パルスが加わった時点では、アドレス放電で形成され
た空間電荷の大半が消滅しているため、X−Y間の放電
開始電圧は上記の値、700 V 以上に上昇している。その
結果、最初の維持パルスでは放電が開始しない場合あ
り、これを解決する方法として、例えば特許第2674
485号明細書に開示された方法が提案されている。こ
の先行例では、維持期間最初のパルスの電圧を高くす
る、あるいはそのパルス幅を広げるという方法が開示さ
れている。本実施例では、上記のように、まずY−A間
で放電を起こし、これをトリガとしてX−Y間の放電を
誘起させるので、最初から一定の振幅、パルス幅の維持
パルスを加えても、確実に維持放電を開始させることが
できる。Looking at the voltage applied to the gap between the electrodes at the time when the sustain period starts (time t1), the wall voltage is applied, so that about 850 is applied between X and Y.
FIG. 3 shows that a voltage of about 370 V is applied between V and X-A and a voltage of about 480 V is applied between Y and A. Also, a voltage is applied between X-A with a polarity using the phosphor as a cathode, and between YA with a polarity using MgO as a cathode. Therefore,
From the relationship of Vfsa <480V, Vfas> 370V, it is understood that discharge starts between YA. Also, a voltage higher than the discharge starting voltage is applied between X and Y. However, when the first sustain discharge pulse is applied, most of the space charges formed by the address discharge have disappeared, so the X-Y discharge start voltage rises to the above value, 700 V or more. I have. As a result, the discharge may not be started by the first sustain pulse.
No. 485 has been proposed. This prior art discloses a method of increasing the voltage of the first pulse of the sustain period or increasing the pulse width. In this embodiment, as described above, first, a discharge is caused between YA and a discharge between X and Y is induced using this as a trigger, so that a sustain pulse having a constant amplitude and pulse width is applied from the beginning. Thus, the sustain discharge can be reliably started.
【0017】維持期間の第2パルスが印加された時点
(時刻t2)では、X−Y間には約600V、X−A間およ
びY−A間には約300 V が加わる。このときX−A間に
かかっている電圧は、MgOをカソードとする極性であ
り、Y‐A間にかかっている電圧は蛍光体をカソードと
する極性であるので、Vfsa<300 V、Vfas>300 V の関
係より、X−A間でまず放電が開始する。また、X−Y
間では、 Vfssa<600 V<Vfss 式(2) より、X−A間の放電をトリガとして放電が始まる。以
上のような動作を繰り返すことによって、大きな主放電
ギャップdss を持ったパネルを 300 V という比較的低
い維持電圧で表示させることができる。When the second pulse of the sustain period is applied (time t2), about 600 V is applied between X and Y, and about 300 V is applied between X and A and YA. At this time, the voltage applied between X-A has a polarity using MgO as a cathode, and the voltage applied between YA has a polarity using a phosphor as a cathode, so that Vfsa <300 V, Vfas> From the relationship of 300 V, discharge starts first between XA. XY
Vfssa <600 V <Vfss From equation (2), discharge starts with discharge between X and A as a trigger. By repeating the above operation, a panel having a large main discharge gap dss can be displayed with a relatively low sustain voltage of 300 V.
【0018】図3および式(2)から、維持期間ではV
susと壁電荷Vwss の和が主放電ギャップに加わるた
め、Vfss およびVfssa は外部からは実効的に1/2に見
えるとしてよいことがわかる。次に本実施形態のパネル
を駆動する場合の維持期間における印加電圧について図
5を用いて説明する。図5では横軸に主放電ギャップds
s を、縦軸には電圧をとっている。また、Vfss とVfs
sa とは外部印加電圧と比較できるように、上記の考察
からそれぞれ1/2にしている。放電開始電圧Vfss は比
較的小さなdss で極小値を持ついわゆるパッシェンの
曲線となる。また、Vfssa はVfss とほぼ同形状の曲
線となるが、その値はVfss より低い。一方、Vfsa は
dss に依存せず、ほぼ水平な直線となる。なお、必ず
しもdss=dsa でVfss=Vfsa になるとは限らない。
これは、主放電ギャップと副放電ギャップとでは電界の
分布が異なるからである。図5に示した例では、dss=
dsa のとき、Vfss>Vfsa とした。From FIG. 3 and equation (2), it can be seen that V in the sustain period.
Since the sum of sus and the wall charge Vwss is added to the main discharge gap, it can be seen that Vfss and Vfssa may appear to be effectively 1/2 from the outside. Next, the applied voltage in the sustain period when driving the panel of the present embodiment is shown.
This will be described with reference to FIG. In FIG. 5, the horizontal axis represents the main discharge gap ds.
s and the vertical axis is voltage. Vfss and Vfs
The sa is halved from the above consideration so that it can be compared with the externally applied voltage. The discharge starting voltage Vfss is a so-called Paschen curve having a minimum value at a relatively small dss. Vfssa is a curve having almost the same shape as Vfss, but its value is lower than Vfss. On the other hand, Vfsa does not depend on dss and is a substantially horizontal straight line. Note that Vfss = Vfsa is not always satisfied when dss = dsa.
This is because the electric field distribution differs between the main discharge gap and the sub discharge gap. In the example shown in FIG. 5, dss =
When dsa, Vfss> Vfsa.
【0019】本実施形態のパネルでは、維持期間におい
て印加電圧Vsusが Vfsa <Vsus かつ 1/2・Vfssa<Vsus<1/2・Vfss である領域Bで動作させている。これにより、主放電ギ
ャップdssを dss > dsa のように従来より大きくした
場合でも副放電ギャップで発生した放電によって維持放
電を誘発させることができるため、発光効率が大幅に上
昇する。また、主放電ギャップ dss を大きくしたにも
かかわらず、比較的低い外部印加電圧で放電を維持する
ことができる。さらに、Vfssa/2=Vfsaとなる主放
電ギャップdssをd0とするとき、dss≦d0と設定すること
により、外部維持電圧Vsusの最低値を従来のパネルの
最大維持電圧(〜Vfsa)とほぼ同等とすることができ
るので、駆動回路に大きな負担をかけることなく発光効
率を向上することができる。一方、従来のパネルでは、
たとえばdsa=130〜150μm、dss=80〜100μmという
ように電極間距離の関係がdss<dsaとなるように設計さ
れていた。このような従来のパネルを駆動する場合の維
持期間では、式(1)の条件に加えて、 Vwsa<Vfsa 式(3) となるような外部維持電圧Vsusを印加していた。した
がって、維持期間においてVwss≒Vsus、Vwsa≒Vsus
とすると、従来のパネルでは、式(1)および式(3)
を満たす領域A(図5参照)で動作させており、アドレ
ス放電空間で放電は起こっていなかった。The panel of this embodiment operates in the region B where the applied voltage Vsus is Vfsa <Vsus and 1 / 2.Vfssa <Vsus <1 / 2.Vfss during the sustain period. As a result, even when the main discharge gap dss is set to be larger than the conventional one such as dss> dsa, the sustain discharge can be induced by the discharge generated in the sub discharge gap, so that the luminous efficiency is greatly increased. Further, the discharge can be maintained at a relatively low externally applied voltage despite the increase in the main discharge gap dss. Further, when the main discharge gap dss at which Vfssa / 2 = Vfsa is d0, by setting dss ≦ d0, the minimum value of the external sustaining voltage Vsus is substantially equal to the maximum sustaining voltage (fVfsa) of the conventional panel. Therefore, the luminous efficiency can be improved without imposing a large load on the driving circuit. On the other hand, in the conventional panel,
For example, dsa = 130 to 150 μm and dss = 80 to 100 μm, and the relationship between the electrodes is designed to be dss <dsa. In the sustain period when such a conventional panel is driven, an external sustain voltage Vsus that satisfies Vwsa <Vfsa Equation (3) is applied in addition to the condition of Equation (1). Therefore, in the sustain period, Vwss ≒ Vsus, Vwsa ≒ Vsus
Then, in the conventional panel, Expressions (1) and (3)
5 (see FIG. 5), and no discharge occurred in the address discharge space.
【0020】図4に設計値を示したパネルでは、約2 l
m/W の発光効率が得られ、従来例のパネルと比較して2
倍近く発光効率が向上した。以上のように本実施の形態
においては、主放電ギャップを拡大できるため、発光効
率が高く、かつ駆動電圧の上昇を抑制したAC型プラズ
マディスプレイパネルを得ることができる。In the panel whose design values are shown in FIG.
m / W luminous efficiency, which is 2
The luminous efficiency has improved almost twice. As described above, in the present embodiment, since the main discharge gap can be enlarged, it is possible to obtain an AC-type plasma display panel with high luminous efficiency and suppressed increase in driving voltage.
【0021】[0021]
【発明の効果】以上のように、本発明は主放電ギャップ
を、副放電ギャップよりも広くすることによって、維持
電圧を大幅に高めることなく発光効率を向上したAC型
プラズマディスプレイパネルを提供するものである。な
お、本実施例ではアドレス期間と維持期間を分離した、
いわゆるアドレス−維持分離型駆動を例に説明したが、
この他のアドレス方法を用いたAC型プラズマディスプ
レイにおいても同様の効果が得られることは言うまでも
ない。As described above, the present invention provides an AC-type plasma display panel in which the main discharge gap is made wider than the sub-discharge gap, thereby improving the luminous efficiency without greatly increasing the sustaining voltage. It is. In this embodiment, the address period and the sustain period are separated.
Although the so-called address-sustain separation type drive has been described as an example,
It goes without saying that the same effect can be obtained in an AC type plasma display using another addressing method.
【図1】 本発明の第1の実施形態であるAC型プラズ
マディスプレイパネルの断面図。FIG. 1 is a sectional view of an AC type plasma display panel according to a first embodiment of the present invention.
【図2】 本発明のAC型プラズマディスプレイパネル
の印加電圧波形を示す図。FIG. 2 is a diagram showing an applied voltage waveform of the AC type plasma display panel of the present invention.
【図3】 本発明のAC型プラズマディスプレイパネル
の壁電圧波形を示す図。FIG. 3 is a diagram showing a wall voltage waveform of the AC type plasma display panel of the present invention.
【図4】 本発明の第1の実施形態であるAC型プラズ
マディスプレイパネルの設計値の一例を示す図。FIG. 4 is a view showing an example of design values of an AC type plasma display panel according to the first embodiment of the present invention.
【図5】 本発明のAC型プラズマディスプレイパネル
の維持期間における動作電圧を説明する図。FIG. 5 is a diagram for explaining an operating voltage in a sustain period of the AC plasma display panel of the present invention.
【図6】 従来のAC型プラズマディスプレイパネルの
断面図。FIG. 6 is a cross-sectional view of a conventional AC plasma display panel.
1 AC型プラズマディスプレイパネル 2 放電空間 3 第1のガラス基板 4 第2のガラス基板 5 誘電体層 6 保護層 X 第1電極 Y 第2電極 A 第3電極 10 隔壁 11 蛍光体 DESCRIPTION OF SYMBOLS 1 AC type plasma display panel 2 Discharge space 3 1st glass substrate 4 2nd glass substrate 5 Dielectric layer 6 Protective layer X 1st electrode Y 2nd electrode A 3rd electrode 10 Partition 11 Phosphor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 11/00 H01J 11/00 K 11/02 11/02 B (72)発明者 伊藤 幸治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大江 良尚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C040 FA01 FA04 GB03 GC11 LA10 MA03 5C080 AA05 BB05 DD03 DD30 EE29 FF12 GG12 HH02 HH04 JJ04 JJ05 JJ06 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01J 11/00 H01J 11/00 K 11/02 11/02 B (72) Inventor Koji Ito Kadoma, Osaka 1006 Oaza Kadoma Matsushita Electric Industrial Co., Ltd. GG12 HH02 HH04 JJ04 JJ05 JJ06
Claims (9)
置され、一方の前記基板上には前記隔壁と直交する方向
に第1の誘電体層で覆われた第1電極および第2電極が
形成され、他方の前記基板上には前記隔壁と平行に第2
の誘電体層で覆われた第3電極が形成され、前記3つの
電極で1つの放電セルを構成し、アドレス期間において
第1電極と第3電極との間にパルス電圧を印加して誘電
体層上に選択的に壁電荷を形成し、維持期間において、
第1、第2電極に維持電圧パルスを交互に印加し、最初
の維持放電を起こすときの第2、第3電極間の放電空間
に加わる電圧が、第1の誘電体層を陰極とする第2、第
3電極間の放電開始電圧以上であることを特徴とするA
C型プラズマディスプレイパネルの駆動方法。1. Two substrates are arranged opposite to each other with a strip-shaped partition therebetween, and a first electrode and a second electrode covered with a first dielectric layer in a direction orthogonal to the partition on one of the substrates. An electrode is formed, and a second electrode is formed on the other substrate in parallel with the partition wall.
Forming a discharge cell with the three electrodes, and applying a pulse voltage between the first electrode and the third electrode during an address period to form a dielectric cell. Forming wall charges selectively on the layer,
A sustain voltage pulse is alternately applied to the first and second electrodes, and a voltage applied to a discharge space between the second and third electrodes when the first sustain discharge is generated is a voltage applied to the first dielectric layer using the first dielectric layer as a cathode. 2. A which is higher than the discharge starting voltage between the third electrodes
A method for driving a C-type plasma display panel.
電体層を陰極とする第1または第2電極と第3電極との
間の放電開始電圧より大きく、かつ第1電極または第2
電極と第3電極との間の放電をトリガとする第1、第2
電極間の放電開始電圧の1/2よりも大きいことを特徴と
する請求項1記載のAC型プラズマディスプレイパネル
の駆動方法。2. An amplitude of the sustain voltage pulse is larger than a discharge starting voltage between a first or second electrode and a third electrode using the first dielectric layer as a cathode, and the first electrode or the second electrode is
First and second triggered by discharge between the electrode and the third electrode
2. The method of driving an AC-type plasma display panel according to claim 1, wherein the discharge start voltage between the electrodes is greater than 1/2.
2電極間の放電開始電圧の1/2よりも小さいことを特徴
とする請求項1記載のAC型プラズマディスプレイパネ
ルの駆動方法。3. The method of driving an AC plasma display panel according to claim 1, wherein the amplitude of the sustain voltage pulse is smaller than 1/2 of a firing voltage between the first and second electrodes.
置され、一方の前記基板上には前記隔壁と直交する方向
に第1の誘電体層で覆われた第1電極および第2電極が
形成され、他方の前記基板上には前記隔壁と平行に第2
の誘電体層で覆われた第3電極が形成され、前記3つの
電極で1つの放電セルを構成し、アドレス期間において
第1電極と第3電極との間にパルス電圧を印加して誘電
体層上に選択的に壁電荷を形成し、維持期間において、
第1、第2電極に維持電圧パルスを交互に印加し、最初
の維持放電を起こすときの第2、第3電極間の放電空間
に加わる電圧が、維持電圧パルスにより得られる電圧と
壁電荷により得られる電圧とが加算された電圧となり、
この加算された電圧が第1の誘電体層を陰極とする第
2、第3電極間の放電開始電圧以上であることを特徴と
するAC型プラズマディスプレイパネルの駆動方法。4. A first electrode and a second substrate covered with a first dielectric layer in a direction perpendicular to the partition on one of the substrates, wherein two substrates are opposed to each other with a strip-shaped partition therebetween. An electrode is formed, and a second electrode is formed on the other substrate in parallel with the partition wall.
Forming a discharge cell with the three electrodes, and applying a pulse voltage between the first electrode and the third electrode during an address period to form a dielectric cell. Forming wall charges selectively on the layer,
A sustain voltage pulse is alternately applied to the first and second electrodes, and the voltage applied to the discharge space between the second and third electrodes when the first sustain discharge occurs is determined by the voltage obtained by the sustain voltage pulse and the wall charge. And the resulting voltage is the sum of the voltages,
A method of driving an AC plasma display panel, wherein the added voltage is equal to or higher than a discharge starting voltage between the second and third electrodes using the first dielectric layer as a cathode.
置され、一方の前記基板上には前記隔壁と直交する方向
に第1の誘電体層で覆われた第1電極および第2電極が
形成され、他方の前記基板上には前記隔壁と平行に第2
の誘電体層で覆われた第3電極が形成され、前記3つの
電極で1つの放電セルを構成し、アドレスパルス発生手
段および維持パルス発生手段を具備し、前記アドレスパ
ルス発生手段はアドレス期間において第1電極と第3電
極との間にパルス電圧を印加して誘電体層上に選択的に
壁電荷を形成し、前記維持パルス発生手段は維持期間に
おいて、第1、第2電極に維持電圧パルスを交互に印加
し、かつ最初の維持放電を起こすときの第2、第3電極
間の放電空間に加わる電圧が、第1の誘電体層を陰極と
する第2、第3電極間の放電開始電圧以上であることを
特徴とするAC型プラズマディスプレイパネル。5. A method according to claim 1, wherein two substrates are opposed to each other with a strip-shaped partition therebetween, and a first electrode and a second electrode which are covered with a first dielectric layer in a direction orthogonal to the partition on one of the substrates. An electrode is formed, and a second electrode is formed on the other substrate in parallel with the partition wall.
Forming a discharge cell with the three electrodes, comprising an address pulse generating means and a sustain pulse generating means, wherein the address pulse generating means is provided during an address period. A pulse voltage is applied between the first electrode and the third electrode to selectively form wall charges on the dielectric layer, and the sustain pulse generating means applies a sustain voltage to the first and second electrodes during a sustain period. The voltage applied to the discharge space between the second and third electrodes when pulses are alternately applied and the first sustain discharge occurs is caused by the discharge between the second and third electrodes using the first dielectric layer as a cathode. An AC-type plasma display panel characterized by having a starting voltage or higher.
電体層を陰極とする第1または第2電極と第3電極との
間の放電開始電圧より大きく、かつ第1電極または第2
電極と第3電極との間の放電をトリガとする第1、第2
電極間の放電開始電圧の1/2よりも大きことを特徴とす
る請求項5記載のAC型プラズマディスプレイパネル。6. An amplitude of the sustain voltage pulse is larger than a discharge starting voltage between a first or second electrode and a third electrode using the first dielectric layer as a cathode, and the first electrode or the second electrode.
First and second triggered by discharge between the electrode and the third electrode
6. The AC type plasma display panel according to claim 5, wherein the voltage is higher than 1/2 of a discharge starting voltage between the electrodes.
2電極間の放電開始電圧の1/2よりも小さいことを特徴
とする請求項5記載のAC型プラズマディスプレイパネ
ル。7. The AC type plasma display panel according to claim 5, wherein the amplitude of the sustain voltage pulse is smaller than 1/2 of a discharge starting voltage between the first and second electrodes.
第3電極間あるいは第2、第3電極間のギャップよりも
広いことを特徴とする請求項5記載のAC型プラズマデ
ィスプレイパネル。8. The method according to claim 1, wherein the gap between the first and second electrodes is the first,
6. The AC type plasma display panel according to claim 5, wherein the width is wider than a gap between the third electrodes or between the second and third electrodes.
置され、一方の前記基板上には前記隔壁と直交する方向
に第1の誘電体層で覆われた第1電極および第2電極が
形成され、他方の前記基板上には前記隔壁と平行に第2
の誘電体層で覆われた第3電極が形成され、前記3つの
電極で1つの放電セルを構成し、アドレスパルス発生手
段および維持パルス発生手段を具備し、前記アドレスパ
ルス発生手段はアドレス期間において第1電極と第3電
極との間にパルス電圧を印加して誘電体層上に選択的に
壁電荷を形成し、前記維持パルス発生手段は維持期間に
おいて、第1、第2電極に維持電圧パルスを交互に印加
し、かつ最初の維持放電を起こすときの第2、第3電極
間の放電空間に加わる電圧が、維持電圧パルスにより得
られる電圧と壁電荷により得られる電圧とが加算された
電圧となり、この加算された電圧が第1の誘電体層を陰
極とする第2、第3電極間の放電開始電圧以上であるこ
とを特徴とするAC型プラズマディスプレイパネル。9. Two substrates are arranged opposite to each other with a strip-shaped partition therebetween, and a first electrode and a second electrode which are covered with a first dielectric layer in a direction orthogonal to the partition on one of the substrates. An electrode is formed, and a second electrode is formed on the other substrate in parallel with the partition wall.
Forming a discharge cell with the three electrodes, comprising an address pulse generating means and a sustain pulse generating means, wherein the address pulse generating means is provided during an address period. A pulse voltage is applied between the first electrode and the third electrode to selectively form wall charges on the dielectric layer, and the sustain pulse generating means applies a sustain voltage to the first and second electrodes during a sustain period. The voltage applied to the discharge space between the second and third electrodes when pulses are alternately applied and the first sustain discharge is caused is the sum of the voltage obtained by the sustain voltage pulse and the voltage obtained by the wall charge. An AC-type plasma display panel, wherein the voltage is equal to or higher than a discharge starting voltage between the second and third electrodes using the first dielectric layer as a cathode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11477099A JP4463344B2 (en) | 1999-04-22 | 1999-04-22 | Driving method of AC type plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11477099A JP4463344B2 (en) | 1999-04-22 | 1999-04-22 | Driving method of AC type plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000305516A true JP2000305516A (en) | 2000-11-02 |
JP4463344B2 JP4463344B2 (en) | 2010-05-19 |
Family
ID=14646264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11477099A Expired - Fee Related JP4463344B2 (en) | 1999-04-22 | 1999-04-22 | Driving method of AC type plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4463344B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004530920A (en) * | 2001-02-15 | 2004-10-07 | トムソン プラスマ | Driving Method of Coplanar Plasma Display Panel with Support of Sufficiently High Frequency Pulse Train to Stabilize Discharge |
KR100669431B1 (en) * | 2005-03-29 | 2007-01-15 | 삼성에스디아이 주식회사 | Plasma Display Panel |
KR100692826B1 (en) * | 2005-03-30 | 2007-03-09 | 엘지전자 주식회사 | AC Plazma display panel |
KR100728208B1 (en) * | 2005-03-29 | 2007-06-13 | 삼성에스디아이 주식회사 | Plasma Display Panel |
US7239086B2 (en) | 2002-07-01 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel including dielectric layer that does not cover part of a discharge gap |
-
1999
- 1999-04-22 JP JP11477099A patent/JP4463344B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004530920A (en) * | 2001-02-15 | 2004-10-07 | トムソン プラスマ | Driving Method of Coplanar Plasma Display Panel with Support of Sufficiently High Frequency Pulse Train to Stabilize Discharge |
US7239086B2 (en) | 2002-07-01 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel including dielectric layer that does not cover part of a discharge gap |
KR100669431B1 (en) * | 2005-03-29 | 2007-01-15 | 삼성에스디아이 주식회사 | Plasma Display Panel |
KR100728208B1 (en) * | 2005-03-29 | 2007-06-13 | 삼성에스디아이 주식회사 | Plasma Display Panel |
KR100692826B1 (en) * | 2005-03-30 | 2007-03-09 | 엘지전자 주식회사 | AC Plazma display panel |
Also Published As
Publication number | Publication date |
---|---|
JP4463344B2 (en) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000035306A (en) | Plasma Display Panel And Apparatus And Method Of Driving The Same | |
JP3725071B2 (en) | Plasma display panel | |
JP2001093424A (en) | Ac type plasma display panel and drive method of the same | |
JP2005141257A (en) | Method for driving plasma display panel | |
KR100426186B1 (en) | Plasma display Panel and Driving Method Thereof | |
JP4285040B2 (en) | Plasma display panel | |
JP2000305516A (en) | Ac plasma display panel and its driving method | |
JP2001282185A (en) | Ac-type plasma display panel and driving method therefor | |
JP2001282182A (en) | Method for driving ac type plasma display panel | |
JP4052756B2 (en) | AC type plasma display device | |
JP5044877B2 (en) | Plasma display device | |
JP4096466B2 (en) | Driving method of AC type plasma display panel | |
WO2004086447A1 (en) | Plasma display panel | |
JP2001318645A (en) | Method for driving ac-type plasma display panel | |
JP4048637B2 (en) | AC type plasma display device | |
JP4441368B2 (en) | Plasma display panel driving method and plasma display apparatus | |
KR100312502B1 (en) | Method Of Driving Plasma Display Panel | |
KR100378619B1 (en) | Driving Method of Plasma Display Panel | |
KR100324261B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100366939B1 (en) | Electrodes in Plasma Display Panel | |
KR100348964B1 (en) | Plasma Display Panel inserted Floating Electrode | |
KR100389020B1 (en) | Plasma Display Panel | |
JP2000305511A (en) | Ac plasma display device and driving method of ac plasma display device | |
KR100421483B1 (en) | Driving Method of Plasma Display Panel | |
KR100364668B1 (en) | Driving Method of Plasma Display Panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |