JP2000150577A - Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof - Google Patents

Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof

Info

Publication number
JP2000150577A
JP2000150577A JP32805998A JP32805998A JP2000150577A JP 2000150577 A JP2000150577 A JP 2000150577A JP 32805998 A JP32805998 A JP 32805998A JP 32805998 A JP32805998 A JP 32805998A JP 2000150577 A JP2000150577 A JP 2000150577A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
wiring board
bump
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32805998A
Other languages
Japanese (ja)
Inventor
Shigemasa Ariyoshi
重将 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32805998A priority Critical patent/JP2000150577A/en
Publication of JP2000150577A publication Critical patent/JP2000150577A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a connection structure and manufacture of an electronic part and a chip member capable of preventing a faulty electric connection between materials having different coefficients of linear expansion. SOLUTION: In a package 1 comprising a semiconductor chip 14, a wiring substrate 11, and a resin layer 13 between them, the semiconductor chip 14 being electrically connected to the wiring substrate 11 via a bump, a dummy bump 19 and a dummy paste arranged at a portion, which is near a corner of the semiconductor chip 14 and easily deformed by a difference in the coefficient of linear expansion between the resin layer 13 and the wiring substrate 11, can reduce the quantity of the resin in the resin layer 13 between the wiring substrates 11 and 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バンプを持つ各種
チップ部材を樹脂を介在させて実装させた配線基板とそ
の製造方法、半導体装置およびこれらを用いた電気部品
とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which various chip members having bumps are mounted with a resin interposed therebetween, a method of manufacturing the same, a semiconductor device, an electric component using the same, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図11は基板2へのチップ3の従来の実
装方法についての図である。基板2の上面には、回路電
極4が設けられていて、さらにこの基板2の上面に熱硬
化性フィルム5が貼り付けられている。ここで、上記回
路電極4に接続されるチップ3には、上記回路電極4
(熱硬化性フィルム5)に対向する下面側に半田や金な
どの導電部材からなるバンプ6が取り付けられている。
このバンプ6は、チップ3側に設けられた電極7に接続
されている。
2. Description of the Related Art FIG. 11 is a view showing a conventional method of mounting a chip 3 on a substrate 2. Circuit electrodes 4 are provided on the upper surface of the substrate 2, and a thermosetting film 5 is attached to the upper surface of the substrate 2. Here, the chip 3 connected to the circuit electrode 4 includes the circuit electrode 4
A bump 6 made of a conductive material such as solder or gold is attached to the lower surface facing the (thermosetting film 5).
The bump 6 is connected to an electrode 7 provided on the chip 3 side.

【0003】そして、このチップ3を加熱してバンプ6
を熱硬化性フィルム5の内部に押し込み、さらに上記回
路電極4に接触させて適宜の温度に加熱することによ
り、フリップチップ方式による実装がなされて実装パッ
ケージ1が形成される。なお、上記熱硬化性フィルム4
5が異方導電性の熱硬化性ペーストである場合でも、同
様の方法で実装が行われる。
Then, the chip 3 is heated and the bumps 6 are formed.
Is pressed into the inside of the thermosetting film 5, and is further brought into contact with the circuit electrode 4 and heated to an appropriate temperature, whereby the mounting is performed by the flip-chip method and the mounting package 1 is formed. The thermosetting film 4
Even when 5 is an anisotropic conductive thermosetting paste, mounting is performed in the same manner.

【0004】[0004]

【発明が解決しようとする課題】ところで、熱硬化性樹
脂は実装後の温度変化により線膨張してしまう。このた
め、基板2とチップ3の間に設けられた熱硬化性フィル
ム5の材質の樹脂が温度変化によっては膨張して寸法距
離が増加してしまう。
By the way, the thermosetting resin linearly expands due to a temperature change after mounting. For this reason, the resin of the material of the thermosetting film 5 provided between the substrate 2 and the chip 3 expands due to a temperature change and the dimensional distance increases.

【0005】すなわち、このような温度変化では、熱硬
化性フィルム5と基板2の線膨張係数が異なるため、当
初平らに設けられていた実装パッケージ1に残留応力が
生じてこの実装パッケージ1に反りが生じてしまう。
That is, with such a temperature change, since the linear coefficient of thermal expansion of the thermosetting film 5 and that of the substrate 2 are different, residual stress is generated in the mounting package 1 which was initially flat, and the mounting package 1 is warped. Will occur.

【0006】このような反りが実装パッケージ1に生じ
てしまうと、上記バンプ6と回路電極4の間が非接着状
態となり、それによって電気的接続に不良が生じること
になる。
When such a warp occurs in the mounting package 1, the bump 6 and the circuit electrode 4 are in a non-adhesive state, thereby causing a failure in electrical connection.

【0007】ここで、上述の反りは、主にチップ3の四
隅部分で大きく生じており、また衝撃による剪断力など
に対する接続強度の向上のため、この四隅部分を図13
に示すように樹脂コーティング9で押えて実装パッケー
ジ1を形成することも行われている。
Here, the above-mentioned warpage is largely generated mainly at the four corners of the chip 3, and in order to improve the connection strength against a shearing force due to an impact, the four corners are formed as shown in FIG.
As shown in FIG. 1, the mounting package 1 is formed by pressing with a resin coating 9.

【0008】しかし、この場合、別途樹脂コーティング
9を形成する工程を設けなければならないので、手間が
掛かると共に、コストが掛かり好ましいものとなってい
ない。
However, in this case, since a separate step of forming the resin coating 9 must be provided, it is troublesome, costly, and not preferable.

【0009】このため、何等余分な工程を設けずに、簡
易に実装パッケージの電気的接触状態を維持できる構成
が望まれている。また、この樹脂コーティング9を行う
ためのスペースが基板上に必要となるので、より高密度
な回路基板の製造に支障を生じていた。
Therefore, there is a demand for a configuration that can easily maintain the electrical contact state of the mounting package without providing any extra steps. Further, a space for performing the resin coating 9 is required on the substrate, which hinders the manufacture of a higher-density circuit board.

【0010】本発明は上記の事情にもとづきなされたも
ので、その目的とするところは、電気的接続の不良を防
止できる配線基板とその製造方法、半導体装置およびこ
れらを用いた電気部品とその製造方法を提供しようとす
るものである。
The present invention has been made in view of the above circumstances, and has as its object to provide a wiring board capable of preventing defective electrical connection, a method of manufacturing the same, a semiconductor device, an electric component using the same, and a method of manufacturing the same. It seeks to provide a way.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、回路の入出力のための電極
を有する半導体装置と、この半導体装置の前記電極と電
気的に接合される配線基板と、前記半導体装置と前記配
線基板との間に設けられる熱硬化性または熱可塑性の異
方性導電部材または樹脂封止部材と、を具備し、前記半
導体装置の外形隅部における前記異方性導電部材または
前記樹脂封止部材の量が、前記電極に相当する位置以外
の他の位置における前記導電部材の量に比して少ないこ
とを特徴とする電気部品である。
According to a first aspect of the present invention, there is provided a semiconductor device having an electrode for input / output of a circuit and an electrical connection with the electrode of the semiconductor device. And a thermosetting or thermoplastic anisotropic conductive member or a resin sealing member provided between the semiconductor device and the wiring substrate, and at an outer corner of the semiconductor device. An electrical component, wherein an amount of the anisotropic conductive member or the resin sealing member is smaller than an amount of the conductive member at a position other than a position corresponding to the electrode.

【0012】請求項2記載の発明は、回路の入出力のた
めの電極を有する半導体装置と、この半導体装置の前記
電極と電気的に接合される配線基板と、前記半導体装置
と前記配線基板との間に設けられる熱硬化性または熱可
塑性の異方性導電部材または樹脂封止部材と、を具備
し、前記半導体装置の、前記異方性導電部材または前記
樹脂封止部材の体積変化の度合いが前記電極に相当する
領域以外の他の領域に比して大きい領域における前記導
電部材の量が、前記電極に相当する領域以外の他の領域
における前記導電部材の量に比して少ないことを特徴と
する電気部品である。
According to a second aspect of the present invention, there is provided a semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, the semiconductor device and the wiring board. A thermosetting or thermoplastic anisotropic conductive member or a resin sealing member provided therebetween, and the degree of volume change of the anisotropic conductive member or the resin sealing member of the semiconductor device. The amount of the conductive member in a region larger than the other region other than the region corresponding to the electrode is smaller than the amount of the conductive member in the other region other than the region corresponding to the electrode. It is a characteristic electrical component.

【0013】請求項3記載の発明は、隅部には、電極、
または、配線基板上の配線と前記半導体装置とを電気的
に接続するバンプが接合可能な配線パターンのうち少な
くとも一方が設けられたことを特徴とする半導体装置で
ある。
According to a third aspect of the present invention, an electrode,
Alternatively, the semiconductor device is provided with at least one of wiring patterns that can be connected to bumps that electrically connect the wiring on the wiring board and the semiconductor device.

【0014】請求項4記載の発明は、配線パターンは接
地用配線であることを特徴とする請求項3記載の半導体
装置である。
The invention according to claim 4 is the semiconductor device according to claim 3, wherein the wiring pattern is a ground wiring.

【0015】請求項5記載の発明は、隅部に設けられた
電極、または、配線基板上の配線と前記半導体装置とを
電気的に接続するバンプが接合する配線パターンに導電
部材からなるバンプが設けられたことを特徴とする請求
項3または請求項4記載の半導体装置である。
According to a fifth aspect of the present invention, a bump made of a conductive material is provided on an electrode provided at a corner or a wiring pattern connecting a bump on a wiring board and a bump for electrically connecting the wiring to the semiconductor device. The semiconductor device according to claim 3, wherein the semiconductor device is provided.

【0016】請求項6記載の発明は、半導体装置が設け
られる場合にこの半導体装置の隅部と対向する部位に、
配線、または、前記配線と前記半導体装置とを電気的に
接続するバンプが接合する配線パターンが設けられてい
ることを特徴とする配線基板である。
According to a sixth aspect of the present invention, when a semiconductor device is provided, a portion facing a corner of the semiconductor device is provided.
A wiring substrate provided with a wiring or a wiring pattern in which a bump for electrically connecting the wiring to the semiconductor device is provided.

【0017】請求項7記載の発明は、半導体装置が設け
られる場合にこの半導体装置の隅部と対向する部位に、
配線、または、前記配線と、前記半導体とを電気的に接
続するバンプが接合する配線パターンに、熱硬化性また
は熱可塑性の異方性導電部材よりも熱膨張係数が小さい
部材が接合されたことを特徴とする配線基板である。
According to a seventh aspect of the present invention, when a semiconductor device is provided, a portion facing a corner of the semiconductor device is provided.
A member having a smaller thermal expansion coefficient than a thermosetting or thermoplastic anisotropic conductive member is bonded to the wiring, or a wiring pattern in which the wiring and the bump electrically connecting the semiconductor are bonded. A wiring board characterized by the above.

【0018】請求項8記載の発明は、回路の入出力のた
めの電極を有する半導体装置と、この半導体装置の前記
電極と電気的に接合される配線基板と、前記半導体装置
と前記配線基板との間に設けられる熱硬化性または熱可
塑性の異方性導電部材と、を具備し、前記電極が接合さ
れる前記配線基板上の配線が、前記配線基板がなす面に
対して凹形状に構成されていることを特徴とする電気部
品である。
The invention according to claim 8 is a semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, the semiconductor device and the wiring board. A thermosetting or thermoplastic anisotropic conductive member provided between the electrodes, wherein the wiring on the wiring board to which the electrodes are joined is formed in a concave shape with respect to the surface formed by the wiring board. An electric component characterized in that:

【0019】請求項9記載の発明は、半導体装置が設け
られる場合にこの半導体装置の電極、または、配線と前
記半導体装置とを電気的に接続するバンプが接合する配
線パターンが電気的に接続される部位が、凹形状に構成
されていることを特徴とする配線基板である。
According to a ninth aspect of the present invention, when a semiconductor device is provided, an electrode of the semiconductor device or a wiring pattern in which a bump for electrically connecting a wiring to the semiconductor device is electrically connected. The wiring board is characterized in that the portion that is formed is concave.

【0020】請求項10記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合さえる配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記半導体装置の
外形隅部における前記異方性導電部材または前記樹脂封
止部材の量が、前記電極に相当する位置以外の他の位置
における前記導電部材の量に比して少ないことを特徴と
する電気部品の製造方法である。
According to a tenth aspect of the present invention, there is provided a wiring board for electrically connecting a semiconductor device having electrodes for input / output of a circuit to the electrodes of the semiconductor device, and a thermosetting or thermoplastic anisotropic conductive material. In the method for manufacturing an electric component to be joined with a member or a resin sealing member, the amount of the anisotropic conductive member or the resin sealing member at an outer corner of the semiconductor device is other than a position corresponding to the electrode. A method for manufacturing an electrical component, wherein the amount is smaller than the amount of the conductive member at other positions.

【0021】請求項11記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合される配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記半導体装置
の、前記異方性導電部材または前記樹脂封止部材の体積
変化の度合いが前記電極に相当する領域以外の他の領域
に比して大きい位置における前記導電部材の量が、前記
電極に相当する領域以外の他の領域における前記導電部
材の量に比して少ないことを特徴とする電気部品であ
る。
According to an eleventh aspect of the present invention, there is provided a semiconductor device having electrodes for input / output of a circuit, wherein a wiring board electrically connected to the electrodes of the semiconductor device is formed by thermosetting or thermoplastic anisotropy. In the method for manufacturing an electric component to be joined via a conductive member or a resin sealing member, in the semiconductor device, a degree of volume change of the anisotropic conductive member or the resin sealing member is other than a region corresponding to the electrode. An electric component, wherein an amount of the conductive member at a position larger than another region is smaller than an amount of the conductive member in another region other than the region corresponding to the electrode.

【0022】請求項12記載の発明は、隅部に設けられ
た電極、または、配線基板上の配線と前記半導体装置と
を電気的に接続するバンプが接合する配線パターンのう
ち少なくとも一方に導電部材からなるバンプを設けるこ
とを特徴とする請求項10または請求項11記載の電気
部品の製造方法である。
According to a twelfth aspect of the present invention, the conductive member is provided on at least one of the electrode provided at the corner or the wiring pattern to which the bump on the wiring board and the semiconductor device are electrically connected. The method for manufacturing an electric component according to claim 10 or 11, wherein a bump made of:

【0023】請求項13記載の発明は、半導体装置が設
けられる場合にこの半導体装置の隅部と対向する部位
に、配線、または、前記配線と前記半導体装置とを電気
的に接続するバンプが接合する配線パターンのうち少な
くとも一方を設けることを特徴とする配線基板の製造方
法である。
According to a thirteenth aspect of the present invention, when a semiconductor device is provided, a wiring or a bump for electrically connecting the wiring to the semiconductor device is bonded to a portion facing the corner of the semiconductor device. A method of manufacturing a wiring board, characterized in that at least one of the wiring patterns to be provided is provided.

【0024】請求項14記載の発明は、半導体装置が設
けられる場合にこの半導体装置の隅部と対向する部位に
設けられる、配線、または、前記配線と前記半導体装置
とを電気的に接続するバンプが接合する配線パターンの
うち少なくとも一方に、熱硬化性または熱可塑性の異方
性導電部材よりも熱膨張係数が小さい部材を接合するこ
とを特徴とする配線基板の製造方法である。
According to a fourteenth aspect of the present invention, in the case where a semiconductor device is provided, a wiring or a bump for electrically connecting the wiring and the semiconductor device is provided at a portion facing a corner of the semiconductor device. Is a method of manufacturing a wiring board, characterized in that a member having a smaller thermal expansion coefficient than a thermosetting or thermoplastic anisotropic conductive member is bonded to at least one of the wiring patterns to be bonded.

【0025】請求項15記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合される配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記電極が接合さ
れる前記配線基板上の配線を、前記配線基板がなす面に
対して凹形状に構成することを特徴とする電気部品の製
造方法である。
According to a fifteenth aspect of the present invention, there is provided a semiconductor device having electrodes for input / output of a circuit, wherein a wiring board electrically connected to the electrodes of the semiconductor device is connected to a thermosetting or thermoplastic anisotropic material. In a method of manufacturing an electric component to be joined via a conductive member or a resin sealing member, the wiring on the wiring board to which the electrodes are joined is formed in a concave shape with respect to a surface formed by the wiring board. This is a method for manufacturing an electric component.

【0026】請求項16記載の発明は、半導体装置が設
けられる場合にこの半導体装置の電極、または、配線と
前記半導体装置とを電気的に接続するバンプが接合する
配線パターンのうち少なくとも一方が電気的に接続され
る部位を、凹形状に構成することを特徴とする配線基板
の製造方法である。
According to a sixteenth aspect of the present invention, when a semiconductor device is provided, at least one of an electrode of the semiconductor device or a wiring pattern to which a bump for electrically connecting a wiring and the semiconductor device is bonded is electrically connected. A method for manufacturing a wiring board, characterized in that a part to be electrically connected is formed in a concave shape.

【0027】[0027]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図1ないし図8に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0028】図1に示す電気部品の一種としての実装パ
ッケージ10の接続構造では、配線基板11の上面に回
路配線12が設けられており、この回路配線12の上面
側(チップと対向する側)は、樹脂封止部材であり熱硬
化性樹脂からなるフィルム体によって覆われている(以
下、これを樹脂層13とする)。なお、この熱硬化性樹
脂は、例えばACF(Anisotropic Con
ductive Film、異方性導電膜)、或いはA
CP(Anisotropic Conductive
Paste、異方性導電ペースト)等の異方性導電部
材からなっている。
In the connection structure of the mounting package 10 as a kind of electric component shown in FIG. 1, a circuit wiring 12 is provided on an upper surface of a wiring board 11, and the upper surface side of the circuit wiring 12 (the side facing the chip). Is a resin sealing member and is covered with a film made of a thermosetting resin (hereinafter, this is referred to as a resin layer 13). In addition, this thermosetting resin is, for example, ACF (Anisotropic Con
active film, anisotropic conductive film) or A
CP (Anisotropic Conductive)
Paste, anisotropic conductive paste).

【0029】上記樹脂層13に対向して、半導体チップ
14が接着される。半導体チップ14は、ICチップ、
ベアチップ、BGA(Ball Grid Arra
y)、PGA(Pin Grid Array)、MC
M(Multi Chip Module)等の各種チ
ップや、他の電子部品であり、この半導体チップ14の
配線基板11に対向する面には回路パターンである電極
15が設けられている。そして、この電極15の上記回
路配線12に対向する面には、バンプ16が設けられて
いる。このバンプ16は、その材質が半田或いは金、
銀、銅またはそれらの合金、導電性プラスチックボール
などの導電性部材であり、熱圧着により上記回路配線1
2に対して接着されるものである。
The semiconductor chip 14 is adhered to the resin layer 13. The semiconductor chip 14 is an IC chip,
Bare chip, BGA (Ball Grid Arra)
y), PGA (Pin Grid Array), MC
Various types of chips such as M (Multi Chip Module) and other electronic components, and an electrode 15 which is a circuit pattern is provided on a surface of the semiconductor chip 14 facing the wiring board 11. A bump 16 is provided on a surface of the electrode 15 facing the circuit wiring 12. The material of the bump 16 is solder or gold,
A conductive member such as silver, copper or an alloy thereof, or a conductive plastic ball.
2 is bonded.

【0030】ここで、上記バンプ16に対向する配線基
板11の上面側には、凹部17が形成されている。この
凹部17には、その内壁面に所定厚さの配線18が形成
されている。この配線18は、凹部17の内壁面が露出
しないように全体に亘って形成されている。
Here, a concave portion 17 is formed on the upper surface side of the wiring substrate 11 facing the bump 16. Wirings 18 having a predetermined thickness are formed on the inner wall surface of the recess 17. The wiring 18 is formed entirely so that the inner wall surface of the recess 17 is not exposed.

【0031】このため、上記バンプ16は、この凹部1
7に入り込み、凹部17の底壁面に設けられた配線18
と接触できるように、その突出長さを有して形成されて
いる。
For this reason, the bumps 16 are not
7, the wiring 18 provided on the bottom wall surface of the recess 17
It is formed with its protruding length so that it can contact with.

【0032】上記半導体チップ14には、バンプ16と
同様に半田等導電部材を材質として設けられているダミ
ーバンプ19が取り付けられている。このダミーバンプ
19は、上記半導体チップ14の四隅部分であって、配
線基板11と樹脂層13の線膨張係数の差により線膨張
変形し易い箇所に設けられていて、バンプ16が回路配
線12と接触すると、このダミーバンプ19はこれと対
向するダミーペースト20と接触するように設けられて
いる。
A dummy bump 19 provided with a conductive material such as solder as the material of the bump 16 is attached to the semiconductor chip 14. The dummy bumps 19 are provided at the four corners of the semiconductor chip 14, where they are likely to undergo linear expansion deformation due to the difference in linear expansion coefficient between the wiring board 11 and the resin layer 13. Then, the dummy bump 19 is provided so as to be in contact with the dummy paste 20 facing the dummy bump 19.

【0033】このダミーバンプ19は、例えば矩形状に
形成されており、このためこのダミーバンプ19が配線
基板11に接触した場合、大面積で接触するように設け
られている。
The dummy bumps 19 are formed, for example, in a rectangular shape. Therefore, when the dummy bumps 19 come into contact with the wiring board 11, they are provided so as to come into contact with a large area.

【0034】なお、このダミーバンプ19は、図5
(a)に示すように必ずしも矩形状に形成される必要は
なく、例えば図5(b),(c)に示すように略半球形
状や、略角錐形状に形成されていても構わない。
Note that the dummy bumps 19 are
It is not necessarily required to be formed in a rectangular shape as shown in FIG. 5A, and may be formed in a substantially hemispherical shape or a substantially pyramid shape as shown in FIGS. 5B and 5C, for example.

【0035】上記配線基板11のダミーバンプ19と対
向する位置には、ダミーペースト20が設けられてい
る。このダミーペースト20は、図6(b)に示すよう
に半導体チップ14に対向する部分が曲面状(若しく
は、略球形状)に盛り上がった形状を為して設けられて
いる。このため、上記ダミーバンプ19と接着する際
に、樹脂層13を押しのける量は少なくなるものの、ダ
ミーペースト20の先端部分に生じる応力も低減された
構成となっている。
A dummy paste 20 is provided on the wiring board 11 at a position facing the dummy bump 19. As shown in FIG. 6B, the dummy paste 20 is provided so that a portion facing the semiconductor chip 14 has a curved shape (or a substantially spherical shape). For this reason, when adhering to the dummy bump 19, the amount of pushing the resin layer 13 is reduced, but the stress generated at the tip of the dummy paste 20 is also reduced.

【0036】なお、上記ダミーバンプ19と同様に、ダ
ミーペースト20の形状も図6(a),(c)に示すよ
うに例えば矩形状、或いは側面のみが矩形状であって上
記ダミーバンプ19と対向する面が曲面状に形成されて
いても良い。
Similar to the dummy bump 19, the shape of the dummy paste 20 is, for example, rectangular as shown in FIGS. The surface may be formed in a curved shape.

【0037】このダミーペースト20は、熱硬化性ペー
ストであると共にその材質に線膨張係数がACF、AC
Pよりも低い、例えば金、銀、銅、アルミニウム等を材
質に含んだ構成である。
The dummy paste 20 is a thermosetting paste and its material has a linear expansion coefficient of ACF or AC.
The material contains a material lower than P, such as gold, silver, copper, or aluminum.

【0038】なお、これらACF、銀、銅、アルミニウ
ムの各線膨張係数について、表1に示す。
Table 1 shows the respective linear expansion coefficients of ACF, silver, copper and aluminum.

【0039】[0039]

【表1】 [Table 1]

【0040】ダミーバンプ19、或いはダミーペースト
20については、基本的にバンプ16と同じ材料を用い
ることで生産性が向上する。従って、半導体チップ14
にダミーバンプ19或いはダミーペースト20が接着し
易いように、ダミー電極を設けることが好ましいものと
なっている。
The productivity of the dummy bumps 19 or the dummy pastes 20 is improved by using the same material as the bumps 16. Therefore, the semiconductor chip 14
It is preferable to provide a dummy electrode so that the dummy bump 19 or the dummy paste 20 can easily adhere to the dummy electrode.

【0041】また、配線基板11にダミーペースト20
を設ける代わりに、ダミー配線21を形成する構成でも
構わない。この場合、ダミー配線21は回路配線12と
は異なり、何等導通性を有していない構成である。
The dummy paste 20 is applied to the wiring board 11.
May be formed instead of providing the dummy wiring 21. In this case, unlike the circuit wiring 12, the dummy wiring 21 does not have any conductivity.

【0042】このように、半導体チップ14の四隅部分
であって、配線基板11と樹脂層13の線膨張係数の差
により線膨張変形し易い箇所においては、以上のような
ダミーバンプ19、凹部17及びダミーペースト20が
設けられているが、四隅部分だけではなく、線膨張変形
し易い箇所ならば他の部分に設けても構わない。
As described above, in the four corner portions of the semiconductor chip 14, where the linear expansion deformation is likely due to the difference in the linear expansion coefficient between the wiring board 11 and the resin layer 13, the dummy bump 19, the concave portion 17, Although the dummy paste 20 is provided, it may be provided not only at the four corners but also at any other portion where linear expansion deformation is likely.

【0043】また、四隅部分に設ける場合には、図4に
示すようにこの四隅部分に一個所のみ設ける構成でも、
或いは複数箇所設ける構成でも構わない。なお、結果的
には四隅部分で最も反りが生じ易くなっているため、こ
の部分にダミーバンプ19及びダミーペースト20を設
ける場合が多くなっている。
In the case of providing at four corners, as shown in FIG. 4, even a configuration in which only one is provided at the four corners,
Alternatively, a configuration provided at a plurality of locations may be used. In addition, as a result, the four corners are most likely to be warped, and therefore, the dummy bumps 19 and the dummy pastes 20 are often provided in these corners.

【0044】ここで、配線基板11に対する半導体チッ
プ14の実装の例を、図2に示す。この図においては、
半導体チップ14の外周縁部に対応する位置に凹部17
及び配線18が形成されており、この凹部17に上記バ
ンプ16が貫挿されるようになっている。また、上記凹
部17よりも半導体チップ14の外周縁部であり、かつ
この半導体チップ14の四隅部分であって、配線基板1
1と樹脂層13の線膨張係数の差により線膨張変形し易
い箇所にダミーバンプ19及びダミーペースト20が設
けられた構成である。
Here, an example of mounting the semiconductor chip 14 on the wiring board 11 is shown in FIG. In this figure,
A recess 17 is provided at a position corresponding to the outer peripheral edge of the semiconductor chip 14.
And a wiring 18 are formed, and the bump 16 is inserted into the concave portion 17. In addition, the wiring board 1 is located on the outer peripheral edge of the semiconductor chip 14 rather than the recess 17 and on the four corners of the semiconductor chip 14.
This is a configuration in which dummy bumps 19 and dummy pastes 20 are provided at locations where linear expansion deformation easily occurs due to the difference between the linear expansion coefficient of the resin layer 13 and the resin layer 13.

【0045】なお、上述のダミーバンプ19及びダミー
ペースト20は、必ずしもダミーに限られるものではな
く、実際に電気的に接続して電子回路の一部分を構成し
ても(すなわち、ダミーとならない構成)構わない。
The above-described dummy bumps 19 and dummy pastes 20 are not necessarily limited to the dummy, but may be actually electrically connected to form a part of the electronic circuit (that is, a configuration that does not become a dummy). Absent.

【0046】以上のような構成を有する実装パッケージ
10を製造する製造方法について、図3のフローチャー
トに基づいて説明する。
A method of manufacturing the mounting package 10 having the above-described configuration will be described with reference to the flowchart of FIG.

【0047】まず、上記配線基板11に凹部17を形成
する。この凹部17を形成した後に、配線基板11上に
回路配線12をマスク(レジスト)22を形成して覆
い、これに対して露光などを行い一部分のマスク22を
取り除き、さらにこの配線基板11をエッチング液に所
定時間浸すと、凹部17が形成される(ステップ1)。
First, the recess 17 is formed in the wiring board 11. After the recess 17 is formed, a mask (resist) 22 is formed on the wiring board 11 to cover the circuit wiring 12, and a part of the mask 22 is removed by exposing the circuit wiring 12, and the wiring board 11 is etched. When immersed in the liquid for a predetermined time, the concave portion 17 is formed (Step 1).

【0048】そして、凹部17を形成した後に、配線基
板11上にマスク22を形成し、アッシングにより電極
15(回路パターン)を形成する(ステップ2)。
After the formation of the concave portion 17, a mask 22 is formed on the wiring substrate 11, and the electrode 15 (circuit pattern) is formed by ashing (step 2).

【0049】配線基板11上に電極15を形成した後
に、図7に示すようにこの上面をマスク22で覆い、さ
らにこのマスク22に対して半導体チップ14の四隅部
分のみを露光し、この後にエッチングを行ってこの部分
のみ孔状に配線基板11を露出させる。そして、この孔
状の部分に対してアッシングにより導電材質を埋め込
み、ダミー配線21を形成する(ステップ3)。ここ
で、ダミー配線21を形成した後にマスク22を取り除
き、配線基板11の全体を露出させる。
After the electrodes 15 are formed on the wiring board 11, the upper surface is covered with a mask 22 as shown in FIG. 7, and only the four corners of the semiconductor chip 14 are exposed to the mask 22, and thereafter the etching is performed. To expose the wiring board 11 in a hole shape only in this portion. Then, a conductive material is buried in the hole-like portion by ashing to form a dummy wiring 21 (step 3). Here, after forming the dummy wiring 21, the mask 22 is removed, and the entire wiring substrate 11 is exposed.

【0050】なお、上記ダミー配線21を形成しない場
合には、配線基板11上面にダミーペースト20を、所
定の形状に形成して塗布する。
When the dummy wiring 21 is not formed, a dummy paste 20 is formed in a predetermined shape on the upper surface of the wiring board 11 and applied.

【0051】そして、図8に示すように、凹部17に配
線18を形成する(ステップ4)。まず、配線基板11
の表面にマスク22を形成し、このマスク22上面より
配線18を蒸着させる。そして、この後に凹部17の略
中央に再びマスク22を形成し、凹部17のマスク22
と凹部17内壁面の間に配線18を蒸着形成して、この
後に凹部17に形成されたマスク22を取り除く。それ
によって、凹部17の内壁面に対して所定の厚さを有す
る配線18が形成される。
Then, as shown in FIG. 8, a wiring 18 is formed in the recess 17 (step 4). First, the wiring board 11
Is formed on the surface of the mask 22, and the wiring 18 is deposited from the upper surface of the mask 22. Thereafter, a mask 22 is formed again substantially at the center of the concave portion 17, and the mask 22 of the concave portion 17 is formed.
The wiring 18 is formed by vapor deposition between the inner wall surface of the recess 17 and the mask 22 formed in the recess 17 is removed. Thus, the wiring 18 having a predetermined thickness with respect to the inner wall surface of the concave portion 17 is formed.

【0052】そして、配線基板11の上面にダミー配線
21(ダミーペースト20)の形成が終了した後に、配
線基板11上に樹脂層13を形成するため、ACFの貼
付けを行う(ステップ5)。そして、このACFを介し
てバンプ16及びダミーバンプ19の接着を行う。この
接着を行うに先立って、半導体チップ14の電極15に
バンプ16を搭載し(ステップ6)、さらにダミーバン
プ19もこのバンプ16の搭載後、若しくは搭載と共に
半導体チップ14に搭載させておく(ステップ7)。
After the formation of the dummy wiring 21 (dummy paste 20) on the upper surface of the wiring substrate 11 is completed, an ACF is attached to form the resin layer 13 on the wiring substrate 11 (Step 5). Then, the bump 16 and the dummy bump 19 are bonded through the ACF. Prior to this bonding, bumps 16 are mounted on the electrodes 15 of the semiconductor chip 14 (step 6), and dummy bumps 19 are also mounted on the semiconductor chip 14 after or simultaneously with the mounting of the bumps 16 (step 7). ).

【0053】なお、これらバンプ16及びダミーバンプ
19は、電極或いはダミー電極上にメッキ法、蒸着法、
電気メッキ法、スタッドバンプ法、ソルダーペースト印
刷法、半田ボール供給法、ソルダーテープ打ち抜き法等
により、形成可能である。
The bumps 16 and the dummy bumps 19 are formed on the electrodes or the dummy electrodes by plating, vapor deposition,
It can be formed by an electroplating method, a stud bump method, a solder paste printing method, a solder ball supply method, a solder tape punching method, or the like.

【0054】このバンプ16及びダミーバンプ19形成
後、所定の位置に形成されたか否かの位置ずれの検査を
行い(ステップ8)、所定の位置に形成されていない場
合は、不良として取り扱う。
After the formation of the bumps 16 and the dummy bumps 19, a check is made to determine whether or not the bumps 16 have been formed at predetermined positions (step 8).

【0055】これらバンプ16及びダミーバンプ19を
形成した後に、半導体チップ14をACFの樹脂層13
に仮圧着させる(ステップ9)。この仮圧着後、半導体
チップ14の配線基板11に対する位置ずれの検査を行
い(ステップ10)、この位置ずれ検査でずれを修正し
た後に、本圧着を行う(ステップ11)。本圧着を行う
に際しては、上記バンプ16及びダミーバンプを所定温
度となるように加熱し、この加熱を行った後に所定の圧
力を付与して半導体チップ14を樹脂層13に接着させ
ると共に、バンプ16が配線18と半田接合させる。
After these bumps 16 and dummy bumps 19 are formed, the semiconductor chip 14 is removed from the resin layer 13 of the ACF.
(Step 9). After the temporary compression bonding, the semiconductor chip 14 is inspected for a positional deviation with respect to the wiring board 11 (step 10). After correcting the positional deviation by the positional deviation inspection, the final bonding is performed (step 11). When performing the final pressure bonding, the bumps 16 and the dummy bumps are heated to a predetermined temperature, and after the heating, a predetermined pressure is applied to adhere the semiconductor chip 14 to the resin layer 13 and the bumps 16 It is soldered to the wiring 18.

【0056】そして、最終的な位置ずれ検査を行い(ス
テップ12)、実装パッケージ10は完成し、若しくは
以後の工程に移行される。
Then, a final misalignment inspection is performed (step 12), and the mounting package 10 is completed or the process is shifted to subsequent steps.

【0057】以上のような実装パッケージ10及びこの
実装パッケージ10の製造方法によれば、半導体チップ
14の四隅部分であって、配線基板11と樹脂層13の
線膨張係数の差により線膨張変形し易い箇所にダミーバ
ンプ19を設け、さらに配線基板11にダミーペースト
20が設けられた構成のため、これらが樹脂層13に食
い込むことにより、その分だけ樹脂層13の樹脂の量を
低減化することができる。すなわち、樹脂層13が上述
の各樹脂低減手段により、薄く設けられている。
According to the mounting package 10 and the method of manufacturing the mounting package 10 described above, the linear expansion deformation is caused by the difference between the linear expansion coefficients of the wiring board 11 and the resin layer 13 at the four corners of the semiconductor chip 14. Since the dummy bumps 19 are provided at easy locations and the dummy pastes 20 are further provided on the wiring board 11, these bite into the resin layer 13, so that the amount of resin in the resin layer 13 can be reduced accordingly. it can. That is, the resin layer 13 is thinly provided by each of the above-described resin reduction means.

【0058】この樹脂の低減化(薄型化)により、配線
基板11と樹脂層13の間の線膨張係数の違いから実装
パッケージ10に反りが生じるのを防止でき、反りがな
く平坦度が確保された良好な実装パッケージ10を提供
することができる。
By reducing (thinning) the resin, it is possible to prevent the mounting package 10 from being warped due to a difference in the coefficient of linear expansion between the wiring board 11 and the resin layer 13, and to secure the flatness without warping. A good mounting package 10 can be provided.

【0059】なお、このダミーバンプ19の形状を略矩
形状に形成することによって、大面積で配線基板11に
対向させることができ、また大面積で形成される分だけ
より多くの樹脂層13の樹脂の量を低減化することがで
きる。
By forming the dummy bumps 19 in a substantially rectangular shape, the dummy bumps 19 can be opposed to the wiring board 11 in a large area. Can be reduced.

【0060】また、ダミーバンプ19が矩形状以外の略
半球状に形成されている場合は、これと対向するダミー
ペースト20にこのダミーバンプ19を食い込ませ、接
合される面積を大きくすることができる。すなわち、ダ
ミーバンプ19よりも半導体チップ14側に電極板が存
してダミーバンプ19が実際に電気的に接続して電子回
路の一部を構成する場合、電気接合の度合いを大きくす
ることが可能となる。
When the dummy bumps 19 are formed in a substantially hemispherical shape other than the rectangular shape, the dummy bumps 19 can be cut into the dummy paste 20 facing the dummy bumps 19 to increase the bonding area. That is, when an electrode plate is present on the semiconductor chip 14 side with respect to the dummy bumps 19 and the dummy bumps 19 are actually electrically connected to form a part of an electronic circuit, the degree of electrical connection can be increased. .

【0061】また、ダミーバンプ19が略角錐形状に形
成されている場合には、このダミーバンプ19の先端が
尖形状に形成されているので、これに付加される応力を
低減することができる。このため、確実にダミーバンプ
19を樹脂層13内部に食い込ませ、樹脂量の低減化を
図ることができる。
When the dummy bump 19 is formed in a substantially pyramid shape, the tip of the dummy bump 19 is formed in a pointed shape, so that the stress applied thereto can be reduced. For this reason, the dummy bumps 19 can be reliably cut into the resin layer 13 and the amount of resin can be reduced.

【0062】また、配線基板11にダミーペースト20
を設けることにより、ダミーバンプ19と相俟って樹脂
量の低減を図ることができる。これと共に、ダミーペー
スト20は配線基板11側に設けられるため、配線基板
11側から樹脂量の低減化を図ることが可能となる。
The dummy paste 20 is applied to the wiring board 11.
Is provided, the amount of resin can be reduced in cooperation with the dummy bumps 19. At the same time, since the dummy paste 20 is provided on the wiring board 11 side, it is possible to reduce the amount of resin from the wiring board 11 side.

【0063】なお、ダミーペースト20の代わりにダミ
ー配線21を用いた場合でも、同様の作用効果が得られ
ると共に、必要なときには接地用配線部材として電気回
路としての役割を果たさせることができる。
Even when the dummy wiring 21 is used instead of the dummy paste 20, the same function and effect can be obtained, and when necessary, it can serve as an electric circuit as a ground wiring member.

【0064】また、配線基板11のバンプ16と対向す
る部分に凹部17が形成され、この凹部17にバンプ1
6が挿通されるため、半導体チップ14と配線基板11
の間に剪断力が生じた場合でも、この剪断力に抗するこ
とが可能となる。また、凹部17にバンプ16が入り込
むことにより、実装パッケージ10に反りが生じても、
配線18との間で電気的接触を維持することができる。
このため、実装パッケージ10を製造する際、不良の発
生を少なくすることができる。
A recess 17 is formed in a portion of the wiring board 11 facing the bump 16, and the bump 1 is formed in the recess 17.
6, the semiconductor chip 14 and the wiring board 11
Even when a shearing force is generated during this time, it is possible to withstand this shearing force. Further, even if the mounting package 10 is warped due to the bump 16 entering the concave portion 17,
Electrical contact with the wiring 18 can be maintained.
For this reason, when manufacturing the mounting package 10, the occurrence of defects can be reduced.

【0065】また、例えばダミーバンプ19を形成する
場合のように、バンプ16を形成すると共にダミーバン
プ19を同一工程で形成することが可能な構成も有して
おり、このため従来のように別途の工程で樹脂コーティ
ングを形成する必要がなく、樹脂低減手段を作成する
際、低コストで作成することが可能となる。なお、この
低コスト化は、ダミー配線21においても同様となって
いる。
Also, for example, as in the case of forming the dummy bump 19, the bump 16 can be formed and the dummy bump 19 can be formed in the same process. Therefore, it is not necessary to form a resin coating, and it is possible to produce the resin reducing means at low cost when producing the resin reducing means. This reduction in cost is the same for the dummy wiring 21.

【0066】さらに、半導体チップ14には樹脂低減手
段としてダミーバンプ19、ダミーペースト20及びダ
ミー配線が設けられた構成のため、この半導体チップ1
4を配線基板11に実装した場合、配線基板11と樹脂
層13の間の線膨張係数の差により、実装パッケージ1
0に反りが生じるのを防止することができる。
Further, since the semiconductor chip 14 is provided with the dummy bumps 19, the dummy pastes 20, and the dummy wirings as resin reducing means, the semiconductor chip 1
4 is mounted on the wiring board 11, the difference in the coefficient of linear expansion between the wiring board 11 and the resin layer 13 causes the mounting package 1
0 can be prevented from being warped.

【0067】以上、本発明の一実施の形態について述べ
たが、本発明はこれ以外にも変形可能であり、以下、そ
の変形例の各態様について、図9(a)〜(f)に基づ
いて説明する。
Although the embodiment of the present invention has been described above, the present invention can be modified in other ways. Hereinafter, each embodiment of the modified example will be described with reference to FIGS. 9 (a) to 9 (f). Will be explained.

【0068】なお、これら変形例の各態様は、上述の実
施の形態で述べた構成のうち、樹脂低減手段か、若しく
は凹部17が存しない構成、或いはこれらの組み合わせ
よりなる構成であり、これらの概念としては、半導体チ
ップ14の四隅部分であって、配線基板11と樹脂層1
3の線膨張係数の差により線膨張変形し易い箇所の樹脂
層13の樹脂の量を低減する樹脂低減手段を設ける構
成、或いは剪断力に抗するための凹部17の少なくとも
いずれかを具備したものとなっている。
Each of the modifications has a configuration in which the resin reducing means, the configuration in which the concave portion 17 does not exist, or a combination thereof is included in the configuration described in the above embodiment. Conceptually, the wiring board 11 and the resin layer 1 are located at the four corners of the semiconductor chip 14.
3. A structure provided with a resin reducing means for reducing the amount of resin in the resin layer 13 at a position where linear expansion deformation easily occurs due to a difference in linear expansion coefficient of 3, or provided with at least one of the concave portions 17 for resisting shearing force It has become.

【0069】まず、図9(a)においては、樹脂低減手
段としてダミーバンプ19のみが半導体チップ14に設
けられた構成である。このダミーバンプ19は、矩形状
に形成されていて、上記半導体チップ14の配線基板1
1と樹脂層13の四隅部分であって、線膨張係数の差に
より線膨張変形し易い箇所に設けられている。また、配
線基板11と半導体チップ14を接合した場合、配線基
板11の半導体チップ14に対する対向面にこのダミー
バンプ19の突出側の対向面が大面積で接触するように
設けられている。
First, FIG. 9A shows a configuration in which only the dummy bumps 19 are provided on the semiconductor chip 14 as resin reduction means. The dummy bumps 19 are formed in a rectangular shape, and are provided on the wiring board 1 of the semiconductor chip 14.
1 and the four corners of the resin layer 13, which are provided at locations where linear expansion deformation is likely due to a difference in linear expansion coefficient. Further, when the wiring board 11 and the semiconductor chip 14 are joined, the dummy board 19 is provided such that the opposing surface on the projecting side of the dummy bump 19 contacts the opposing surface of the wiring board 11 with the semiconductor chip 14 in a large area.

【0070】次に図9(b)においては、樹脂低減手段
としてダミーペースト20のみが配線基板11の半導体
チップ14の四隅部分であって、配線基板11と樹脂層
13の線膨張係数の差により線膨張変形し易い箇所に設
けられた構成である。このダミーペースト20では、半
導体チップ14に対向する部分が曲面状(若しくは、略
球形状)に盛り上がった形状を為して設けられている。
すなわち、この形状では、樹脂層13を押しのける量
は、上述の図9(a)の場合よりは少なくなるものの、
ダミーペースト20の先端部分に生じる応力も低減され
た構成となっている。
Next, in FIG. 9B, only the dummy paste 20 is used as a resin reducing means at the four corners of the semiconductor chip 14 of the wiring board 11 due to the difference in linear expansion coefficient between the wiring board 11 and the resin layer 13. This is a configuration provided at a location where linear expansion deformation easily occurs. In the dummy paste 20, a portion facing the semiconductor chip 14 is provided in a shape protruding into a curved surface (or a substantially spherical shape).
That is, in this shape, although the amount of pushing the resin layer 13 is smaller than in the case of FIG.
The configuration is such that the stress generated at the tip of the dummy paste 20 is also reduced.

【0071】なお、このダミーペースト20に代えて、
樹脂低減手段としてダミー配線21のみを配線基板11
に設ける構成としても良い。この場合も、配線基板11
側から樹脂層13に存する樹脂量を低減することが可能
となる。
In place of the dummy paste 20,
Only the dummy wiring 21 is used as the resin reducing means.
May be provided. Also in this case, the wiring board 11
The amount of resin existing in the resin layer 13 from the side can be reduced.

【0072】また、図9(c)においては、配線基板1
1と半導体チップ14の接合に対して作用する剪断力に
抗するため、配線基板11に凹部17が形成され、この
凹部17の内周壁面に所定の厚さの配線20が形成され
た構成である。
In FIG. 9C, the wiring board 1
A recess 17 is formed in the wiring board 11 in order to resist a shearing force acting on the joint between the semiconductor chip 14 and the semiconductor chip 14, and a wiring 20 having a predetermined thickness is formed on an inner peripheral wall surface of the recess 17. is there.

【0073】この場合は、この配線20を有する凹部1
7に、上述の図9(a),(b)のバンプ16よりも図
9(c)に示すバンプ16は長く突出形成されており、
このバンプ16の先端が凹部17内に納まるよう設けら
れている。
In this case, the concave portion 1 having the wiring 20
In FIG. 7, the bumps 16 shown in FIG. 9C are formed longer than the bumps 16 of FIGS. 9A and 9B described above.
The tip of the bump 16 is provided so as to fit in the recess 17.

【0074】そして、このバンプ16が配線20と接触
して電気的に導通可能となるが、このバンプ16が入り
込んだ場合には、配線基板11と半導体チップ14の間
に剪断力が生じても、これに抗し得る構造である。
The bumps 16 come into contact with the wirings 20 and become electrically conductive. When the bumps 16 enter, even if a shearing force is generated between the wiring board 11 and the semiconductor chip 14. , A structure that can withstand this.

【0075】以上が各態様のうちの単純化された基本的
な構成であり、以下の構成はこれを組み合わせた例であ
り、これについて図10に基づいて説明する。
The above is the simplified basic configuration of each aspect, and the following configuration is an example of a combination thereof, which will be described with reference to FIG.

【0076】図10(a)は、図9(a)に示したダミ
ーバンプ19と、図9(b)に示したダミーペースト2
0を組み合わせ、これらが互いに対向した位置で圧着さ
れて接合する構成である。
FIG. 10A shows the dummy bump 19 shown in FIG. 9A and the dummy paste 2 shown in FIG. 9B.
0 are combined, and they are pressed and joined at positions facing each other.

【0077】図10(b)は、図9(b)に示したダミ
ーペースト20と、図9(c)に示した凹部17、配線
20及びバンプ16を組み合わせたものである。
FIG. 10 (b) shows a combination of the dummy paste 20 shown in FIG. 9 (b), the concave portion 17, the wiring 20 and the bump 16 shown in FIG. 9 (c).

【0078】図10(c)は、図9(a)に示したダミ
ーバンプ19と、図9(c)に示した凹部17、配線2
0及びバンプ16を組み合わせたものである。
FIG. 10C shows the dummy bump 19 shown in FIG. 9A, the concave portion 17 shown in FIG.
0 and the bump 16 are combined.

【0079】ここで、これら各態様で示した実装パッケ
ージ10を製造するに際しては、図3に示したフローチ
ャートより、適宜余分な工程を除いて考える。すなわ
ち、図9(a)においてはステップ1,3,4が存しな
く、図9(b)においてはステップ1,4,7が存しな
く、図9(c)においてはステップ3,7が存しなく、
図10(a)においてはステップ1,4が存しなく、図
10(b)においてはステップ7が存しなく、図10
(c)においてはステップ3が存しないで、夫々実装パ
ッケージ10が形成される。
Here, when manufacturing the mounting package 10 shown in each of these aspects, the flow chart shown in FIG. That is, steps 1, 3 and 4 do not exist in FIG. 9A, steps 1, 4 and 7 do not exist in FIG. 9B, and steps 3 and 7 do not exist in FIG. Do not exist
Steps 1 and 4 do not exist in FIG. 10A, and step 7 does not exist in FIG.
In (c), step 3 does not exist, and the mounting packages 10 are respectively formed.

【0080】なお、これら各態様で述べた作用効果は、
上述の図1で示した実施の形態と共通部分については同
様の作用効果を有している。また、これら各態様で述べ
た構成上共通の作用効果としては、実装パッケージ10
の反りを防止して、又は剪断力が作用してもこれを吸収
し、それによって良好に電気的接触を維持することが可
能である。
The effects described in these embodiments are as follows.
The same parts as those in the embodiment shown in FIG. 1 have the same functions and effects. In addition, the common operational effects in the configuration described in each of these aspects include the mounting package 10
It is possible to prevent warpage or to absorb even when shearing force acts, thereby maintaining good electrical contact.

【0081】以上が実施の態様として、変形的な態様に
ついて説明したが、本発明はこれ以外にも種々変形可能
となっている。
Although the embodiments have been described above as modified embodiments, the present invention can be variously modified.

【0082】上記実施の形態で述べた実装パッケージ1
0を用いた電気部品たる回路基板は、例えば携帯電話や
ポケットベル(登録商標)、或いは携帯型ノートパソコ
ン、携帯型情報端末装置等、各種の電子機器に対して適
用可能となっている。
Mounting package 1 described in the above embodiment
The circuit board which is an electric component using “0” is applicable to various electronic devices such as a mobile phone, a pager (registered trademark), a portable notebook personal computer, and a portable information terminal device.

【0083】その他、本発明の要旨を変更しない範囲に
おいて、種々変形可能となっている。
In addition, various modifications are possible without changing the gist of the present invention.

【0084】[0084]

【発明の効果】以上説明したように、本発明によると、
樹脂低減手段がチップ部材と基板の間に介在することに
より、この樹脂層での樹脂の量を低減することができ
る。このため、樹脂低減手段をチップ部材の隅角部周辺
であって、樹脂層と基板の線膨張係数の差により線膨張
変形し易い箇所に設けることにより、樹脂層と基板との
線膨張係数の違いで生じる電子部品の接続構造の反りを
防止することが可能となる。
As described above, according to the present invention,
Since the resin reducing means is interposed between the chip member and the substrate, the amount of resin in the resin layer can be reduced. For this reason, by providing the resin reducing means in the vicinity of the corner of the chip member and in a portion which is easily subjected to linear expansion deformation due to a difference in linear expansion coefficient between the resin layer and the substrate, the linear expansion coefficient between the resin layer and the substrate is reduced. It is possible to prevent the warpage of the connection structure of the electronic component caused by the difference.

【0085】この反りを防止することにより、実装パッ
ケージ内部での電気的接触を良好に維持することが可能
である。
By preventing this warpage, it is possible to maintain good electrical contact inside the mounting package.

【0086】また、基板に凹部を形成することにより、
チップ部材と基板の接合に対して剪断力が働いても、基
板に凹部が形成されこの凹部にバンプが入り込むことに
よって剪断力に抗することができる。また、電子部材の
接合構造に反りが生じても、凹部にバンプが入り込むこ
とにより、電気的接触状態を維持可能となる。
Also, by forming a concave portion in the substrate,
Even when a shearing force acts on the bonding between the chip member and the substrate, a concave portion is formed in the substrate, and the bump enters the concave portion, so that it is possible to withstand the shearing force. Further, even if the bonding structure of the electronic member is warped, the bumps enter the concave portions, so that the electrical contact state can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係わる実装パッケージ
の構成を示す部分断面図。
FIG. 1 is a partial cross-sectional view showing a configuration of a mounting package according to an embodiment of the present invention.

【図2】同実施の形態に係わるチップの基板に対する実
装の例を示す図。
FIG. 2 is a diagram showing an example of mounting a chip according to the embodiment on a substrate.

【図3】同実施の形態に係わる本発明の実装パッケージ
の製造方法を示すフローチャート。
FIG. 3 is a flowchart showing a method of manufacturing the mounting package according to the embodiment of the present invention;

【図4】同実施の形態に係わるダミーバンプ(若しくは
ダミーペースト、ダミー配線)の配置状態を示す図。
FIG. 4 is an exemplary view showing an arrangement state of dummy bumps (or dummy pastes and dummy wirings) according to the embodiment;

【図5】同実施の形態に係わるダミーバンプの形状を示
す側面図。
FIG. 5 is a side view showing the shape of the dummy bump according to the embodiment.

【図6】同実施の形態に係わるダミーペースト及びダミ
ー配線の形状を示す側面図。
FIG. 6 is a side view showing the shapes of the dummy paste and the dummy wiring according to the embodiment.

【図7】同実施の形態に係わる基板の四隅部分にダミー
配線を形成する様子を示す図。
FIG. 7 is a view showing a state where dummy wirings are formed at four corners of the substrate according to the embodiment;

【図8】同実施の形態に係わる基板に凹部及び配線を形
成する様子を示す図。
FIG. 8 is a diagram showing a state in which a concave portion and a wiring are formed in the substrate according to the embodiment.

【図9】本発明の実装パッケージの各種態様(変形例)
の基本的な態様を示す図であり、(a)はダミーバンプ
のみを設けた態様、(b)はダミーペースト(ダミー配
線)のみを設けた態様、(c)は凹部のみを設けた態様
である。
FIG. 9 shows various aspects (variations) of the mounting package of the present invention.
FIGS. 7A and 7B are diagrams showing a basic mode of (a), a mode in which only dummy bumps are provided, (b), a mode in which only dummy paste (dummy wiring) is provided, and (c), a mode in which only concave portions are provided. .

【図10】本発明の実装パッケージの各種態様(変形
例)の組み合わされた態様を示す図であり、(a)は図
9(a)と図9(b)の組み合わせの態様、(b)は図
9(b)と図9(c)の組み合わせの態様、(c)は図
9(a)と図9(c)の組み合わせの態様を夫々示す。
10A and 10B are diagrams showing a combination of various aspects (modifications) of the mounting package of the present invention, wherein FIG. 10A is a combination of FIGS. 9A and 9B, and FIG. 9 (b) and 9 (c) show a combination, and FIG. 9 (c) shows a combination of FIGS. 9 (a) and 9 (c).

【図11】従来のバンプを具備したチップを実装する実
装方法を示す図。
FIG. 11 is a view showing a mounting method for mounting a chip having a conventional bump.

【図12】従来のペーストを具備した基板にチップを実
装する実装方法を示す図。
FIG. 12 is a diagram showing a mounting method for mounting a chip on a substrate having a conventional paste.

【図13】従来の樹脂コーティングで押えて実装パッケ
ージを形成する方法を示す図。
FIG. 13 is a view showing a method of forming a mounting package by pressing with a conventional resin coating.

【符号の説明】[Explanation of symbols]

10…実装パッケージ 11…基板 12…回路配線 13…樹脂層 14…チップ 16…バンプ 17…凹部 18…配線 19…ダミーバンプ 20…ダミーペースト 21…ダミー配線 DESCRIPTION OF SYMBOLS 10 ... Mounting package 11 ... Substrate 12 ... Circuit wiring 13 ... Resin layer 14 ... Chip 16 ... Bump 17 ... Depression 18 ... Wiring 19 ... Dummy bump 20 ... Dummy paste 21 ... Dummy wiring

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年1月31日(2000.1.3
1)
[Submission date] January 31, 2000 (200.1.3
1)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0011】[0011]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の電気部品は次のように構成さ
れている。 (1)回路の入出力のための電極を有する半導体装置
と、この半導体装置の前記電極と電気的に接合される配
線基板と、前記半導体装置と前記配線基板との間に設け
られる熱硬化性または熱可塑性の異方性導電部材とを具
備し、前記半導体装置の外形隅部には、前記配線基板側
に突出し、前記異方性導電部材よりも熱膨張係数の低い
材質からなるダミーバンプが設けられ、前記配線基板に
は、バンプを介して前記電極に接合される前記配線基板
上の配線が、前記配線基板のなす面に対して前記バンプ
が係合する断面が矩形に構成されていることを特徴とす
る。 (2)回路の入出力のための電極を有する半導体装置
と、この半導体装置の前記電極と電気的に接合される配
線基板と、前記半導体装置と前記配線基板との間に設け
られる熱硬化性または熱可塑性の異方性導電部材とを具
備し、前記配線基板の外形隅部には、前記配線基板側か
ら突設され、前記異方性導電部材よりも熱膨張係数の低
い材質からなるダミーペーストが設けられ、前記配線基
板には、バンプを介して前記電極に接合される前記配線
基板上の配線が、前記配線基板のなす面に対して前記バ
ンプが係合する断面が矩形に構成されていることを特徴
とする。
In order to achieve the above object, the purpose to solve the above-mentioned problems
To achieve this, the electrical component of the present invention is configured as follows
Have been. (1) A semiconductor device having electrodes for input / output of a circuit
And a wiring electrically connected to the electrode of the semiconductor device.
A wire substrate, provided between the semiconductor device and the wiring board.
Thermosetting or thermoplastic anisotropic conductive member
In the outer corner of the semiconductor device, the wiring board side
And has a lower coefficient of thermal expansion than the anisotropic conductive member.
A dummy bump made of a material is provided, and
Is the wiring board joined to the electrodes via bumps
The upper wiring is the bump formed on the surface formed by the wiring board.
Characterized in that the cross section with which the
You. (2) Semiconductor device having electrodes for input / output of circuit
And a wiring electrically connected to the electrode of the semiconductor device.
A wire substrate, provided between the semiconductor device and the wiring board.
Thermosetting or thermoplastic anisotropic conductive member
In the outer corner of the wiring board, the wiring board side
From the anisotropic conductive member, and has a lower coefficient of thermal expansion than the anisotropic conductive member.
A dummy paste made of a hard material is provided.
The board has the wiring connected to the electrode via a bump.
The wiring on the board is
The cross-section where the pump engages is rectangular.
And

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0084[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0084】以上説明したように、本発明によると、半
導体装置又は配線基板外形隅部周辺であって、熱硬化
性または熱可塑性の異方性導電部材配線基板の線膨張
係数の差により線膨張変形し易い箇所に異方性導電部材
よりも熱膨張係数の低い材質からなるダミーバンプ又は
ダミーペーストを設けることにより、熱硬化性または熱
可塑性の異方性導電部材配線基板との線膨張係数の違
いで生じる電子部品の接続構造の反りを低減することが
可能となる。
As described above, according to the present invention, a half
Heat curing around the outer corner of the conductor device or wiring board
The anisotropic conductive member to easily position and linear expansion deformation due to the difference of sex or thermoplastic anisotropic conductive member and the linear expansion coefficient of the wiring board
Dummy bumps made of a material having a lower coefficient of thermal expansion than
By providing a dummy paste, thermosetting or heat
It is possible to reduce the warpage of the connection structure of the electronic component caused by the difference in the linear expansion coefficient between the plastic anisotropic conductive member and the wiring board.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0086[Correction target item name] 008

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0086】また、配線基板に断面が矩形の配線を形成
することにより、半導体装置配線基板の接合に対して
剪断力が働いても、配線にバンプが入り込むことによっ
て剪断力に抗することができる。また、電子部材の接合
構造に反りが生じても、断面が矩形の配線にバンプが入
り込むことにより、電気的接触状態を維持可能となる。
上述したように電子部品の接続構造の反りを低減し、か
つ、反りが生じても電極と配線との接続状態を維持する
ようにしたので、電子部品の信頼性を向上させることが
できる。
In addition, by forming a wiring having a rectangular cross section on the wiring board, even if a shearing force acts on the junction between the semiconductor device and the wiring board, the wiring penetrates the wiring to resist the shearing force. it can. Further, even if the bonding structure of the electronic member is warped, the electrical contact state can be maintained by the bump entering the wiring having a rectangular cross section .
As described above, the warpage of the connection structure for electronic components is reduced,
Even if warpage occurs, maintain the connection between the electrode and the wiring
As a result, the reliability of electronic components can be improved.
it can.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 回路の入出力のための電極を有する半導
体装置と、 この半導体装置の前記電極と電気的に接合される配線基
板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
化性または熱可塑性の異方性導電部材または樹脂封止部
材と、を具備し、 前記半導体装置の外形隅部における前記異方性導電部材
または前記樹脂封止部材の量が、前記電極に相当する位
置以外の他の位置における前記導電部材の量に比して少
ないことを特徴とする電気部品。
1. A semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, and heat provided between the semiconductor device and the wiring board. A curable or thermoplastic anisotropic conductive member or a resin sealing member, wherein the amount of the anisotropic conductive member or the resin sealing member at an outer corner of the semiconductor device corresponds to the electrode An electric component, wherein the amount is smaller than the amount of the conductive member at a position other than the position where the conductive member is located.
【請求項2】 回路の入出力のための電極を有する半導
体装置と、 この半導体装置の前記電極と電気的に接合される配線基
板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
化性または熱可塑性の異方性導電部材または樹脂封止部
材と、を具備し、 前記半導体装置の、前記異方性導電部材または前記樹脂
封止部材の体積変化の度合いが前記電極に相当する領域
以外の他の領域に比して大きい領域における前記導電部
材の量が、前記電極に相当する領域以外の他の領域にお
ける前記導電部材の量に比して少ないことを特徴とする
電気部品。
2. A semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, and heat provided between the semiconductor device and the wiring board. A curable or thermoplastic anisotropic conductive member or a resin sealing member; and the degree of volume change of the anisotropic conductive member or the resin sealing member of the semiconductor device corresponds to the electrode. An electrical component, wherein the amount of the conductive member in a region larger than the region other than the region is smaller than the amount of the conductive member in a region other than the region corresponding to the electrode.
【請求項3】 隅部には、電極、または、配線基板上の
配線と前記半導体装置とを電気的に接続するバンプが接
合可能な配線パターンのうち少なくとも一方が設けられ
たことを特徴とする半導体装置。
3. The method according to claim 1, wherein the corner is provided with at least one of an electrode and a wiring pattern to which a bump for electrically connecting a wiring on a wiring board and the semiconductor device can be bonded. Semiconductor device.
【請求項4】 配線パターンは接地用配線であることを
特徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the wiring pattern is a ground wiring.
【請求項5】 隅部に設けられた電極、または、配線基
板上の配線と前記半導体装置とを電気的に接続するバン
プが接合する配線パターンに導電部材からなるバンプが
設けられたことを特徴とする請求項3または請求項4記
載の半導体装置。
5. A bump formed of a conductive member is provided on an electrode provided at a corner or a wiring pattern connecting a bump on an interconnect substrate and a bump electrically connecting the semiconductor device. The semiconductor device according to claim 3 or 4, wherein
【請求項6】 半導体装置が設けられる場合にこの半導
体装置の隅部と対向する部位に、配線、または、前記配
線と前記半導体装置とを電気的に接続するバンプが接合
する配線パターンが設けられていることを特徴とする配
線基板。
6. When a semiconductor device is provided, a wiring or a wiring pattern to which a bump for electrically connecting the wiring and the semiconductor device is joined is provided in a portion facing a corner of the semiconductor device. A wiring board, characterized in that:
【請求項7】 半導体装置が設けられる場合にこの半導
体装置の隅部と対向する部位に、配線、または、前記配
線と、前記半導体とを電気的に接続するバンプが接合す
る配線パターンに、熱硬化性または熱可塑性の異方性導
電部材よりも熱膨張係数が小さい部材が接合されたこと
を特徴とする配線基板。
7. When a semiconductor device is provided, heat is applied to a wiring or a wiring pattern to which a bump for electrically connecting the wiring and the semiconductor is bonded to a portion facing a corner of the semiconductor device. A wiring substrate, wherein a member having a smaller coefficient of thermal expansion than a curable or thermoplastic anisotropic conductive member is joined.
【請求項8】 回路の入出力のための電極を有する半導
体装置と、 この半導体装置の前記電極と電気的に接合される配線基
板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
化性または熱可塑性の異方性導電部材と、を具備し、 前記電極が接合される前記配線基板上の配線が、前記配
線基板がなす面に対して凹形状に構成されていることを
特徴とする電気部品。
8. A semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, and heat provided between the semiconductor device and the wiring board. A curable or thermoplastic anisotropic conductive member, wherein the wiring on the wiring board to which the electrodes are joined is formed in a concave shape with respect to a surface formed by the wiring board. And electrical components.
【請求項9】 半導体装置が設けられる場合にこの半導
体装置の電極、または、配線と前記半導体装置とを電気
的に接続するバンプが接合する配線パターンが電気的に
接続される部位が、凹形状に構成されていることを特徴
とする配線基板。
9. When a semiconductor device is provided, an electrode of the semiconductor device or a portion where a wiring pattern that connects a bump that electrically connects a wiring and the semiconductor device is electrically connected has a concave shape. A wiring board, characterized in that:
【請求項10】 回路の入出力のための電極を有する半
導体装置をこの半導体装置の前記電極と電気的に接合さ
える配線基板と熱硬化性または熱可塑性の異方性導電部
材または樹脂封止部材と介して接合する電気部品の製造
方法において、 前記半導体装置の外形隅部における前記異方性導電部材
または前記樹脂封止部材の量が、前記電極に相当する位
置以外の他の位置における前記導電部材の量に比して少
ないことを特徴とする電気部品の製造方法。
10. A wiring board for electrically connecting a semiconductor device having electrodes for input / output of a circuit to said electrodes of said semiconductor device, and a thermosetting or thermoplastic anisotropic conductive member or resin sealing member. In the method for manufacturing an electric component to be joined via the semiconductor device, the amount of the anisotropic conductive member or the resin sealing member at the outer corner of the semiconductor device is different from the conductive amount at a position other than the position corresponding to the electrode. A method for manufacturing an electric component, characterized in that the amount is smaller than the number of members.
【請求項11】 回路の入出力のための電極を有する半
導体装置をこの半導体装置の前記電極と電気的に接合さ
れる配線基板と熱硬化性または熱可塑性の異方性導電部
材または樹脂封止部材と介して接合する電気部品の製造
方法において、 前記半導体装置の、前記異方性導電部材または前記樹脂
封止部材の体積変化の度合いが前記電極に相当する領域
以外の他の領域に比して大きい位置における前記導電部
材の量が、前記電極に相当する領域以外の他の領域にお
ける前記導電部材の量に比して少ないことを特徴とする
電気部品。
11. A semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, and a thermosetting or thermoplastic anisotropic conductive member or resin sealing. In the method for manufacturing an electric component to be joined with a member, a degree of a volume change of the anisotropic conductive member or the resin sealing member of the semiconductor device is smaller than a region other than a region corresponding to the electrode. An amount of the conductive member at a position which is larger than the amount of the conductive member in a region other than a region corresponding to the electrode.
【請求項12】 隅部に設けられた電極、または、配線
基板上の配線と前記半導体装置とを電気的に接続するバ
ンプが接合する配線パターンのうち少なくとも一方に導
電部材からなるバンプを設けることを特徴とする請求項
10または請求項11記載の電気部品の製造方法。
12. A bump made of a conductive material is provided on at least one of an electrode provided at a corner or a wiring pattern for connecting a wiring on a wiring board and a bump for electrically connecting the semiconductor device to the semiconductor device. The method for producing an electric component according to claim 10, wherein the method comprises:
【請求項13】 半導体装置が設けられる場合にこの半
導体装置の隅部と対向する部位に、配線、または、前記
配線と前記半導体装置とを電気的に接続するバンプが接
合する配線パターンのうち少なくとも一方を設けること
を特徴とする配線基板の製造方法。
13. When a semiconductor device is provided, at least a wiring or a wiring pattern in which a bump for electrically connecting the wiring and the semiconductor device is bonded to a portion facing a corner of the semiconductor device. A method for manufacturing a wiring board, comprising providing one of them.
【請求項14】 半導体装置が設けられる場合にこの半
導体装置の隅部と対向する部位に設けられる、配線、ま
たは、前記配線と前記半導体装置とを電気的に接続する
バンプが接合する配線パターンのうち少なくとも一方
に、熱硬化性または熱可塑性の異方性導電部材よりも熱
膨張係数が小さい部材を接合することを特徴とする配線
基板の製造方法。
14. When a semiconductor device is provided, a wiring or a wiring pattern provided at a portion facing a corner of the semiconductor device and connected to a bump for electrically connecting the wiring to the semiconductor device is provided. A method for manufacturing a wiring board, comprising joining a member having a smaller coefficient of thermal expansion than a thermosetting or thermoplastic anisotropic conductive member to at least one of the members.
【請求項15】 回路の入出力のための電極を有する半
導体装置をこの半導体装置の前記電極と電気的に接合さ
れる配線基板と熱硬化性または熱可塑性の異方性導電部
材または樹脂封止部材と介して接合する電気部品の製造
方法において、 前記電極が接合される前記配線基板上の配線を、前記配
線基板がなす面に対して凹形状に構成することを特徴と
する電気部品の製造方法。
15. A semiconductor device having electrodes for input / output of a circuit, a wiring board electrically connected to the electrodes of the semiconductor device, and a thermosetting or thermoplastic anisotropic conductive member or resin sealing. In a method of manufacturing an electric component to be joined with a member, the wiring on the wiring board to which the electrodes are joined is formed in a concave shape with respect to a surface formed by the wiring board. Method.
【請求項16】 半導体装置が設けられる場合にこの半
導体装置の電極、または、配線と前記半導体装置とを電
気的に接続するバンプが接合する配線パターンのうち少
なくとも一方が電気的に接続される部位を、凹形状に構
成することを特徴とする配線基板の製造方法。
16. When a semiconductor device is provided, at least one of an electrode of the semiconductor device or a wiring pattern in which a bump for electrically connecting a wiring and the semiconductor device is joined is electrically connected. Is formed in a concave shape.
JP32805998A 1998-11-18 1998-11-18 Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof Pending JP2000150577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32805998A JP2000150577A (en) 1998-11-18 1998-11-18 Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32805998A JP2000150577A (en) 1998-11-18 1998-11-18 Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000150577A true JP2000150577A (en) 2000-05-30

Family

ID=18206063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32805998A Pending JP2000150577A (en) 1998-11-18 1998-11-18 Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000150577A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165209A (en) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing process
JP2009105209A (en) * 2007-10-23 2009-05-14 Nec Corp Electronic device and method of manufacturing the same
KR20120002831A (en) * 2010-07-01 2012-01-09 삼성전자주식회사 Semiconductor package and method of fabricating the same
JP2012222184A (en) * 2011-04-11 2012-11-12 Hitachi Ltd Semiconductor device and manufacturing method of the same
WO2020233997A1 (en) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Electronic assembly and electronic arrangement

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165209A (en) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing process
JP4578220B2 (en) * 2004-12-07 2010-11-10 パナソニック株式会社 Semiconductor device
JP2009105209A (en) * 2007-10-23 2009-05-14 Nec Corp Electronic device and method of manufacturing the same
KR20120002831A (en) * 2010-07-01 2012-01-09 삼성전자주식회사 Semiconductor package and method of fabricating the same
KR101692702B1 (en) * 2010-07-01 2017-01-18 삼성전자주식회사 Semiconductor package and Method of fabricating the same
JP2012222184A (en) * 2011-04-11 2012-11-12 Hitachi Ltd Semiconductor device and manufacturing method of the same
WO2020233997A1 (en) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Electronic assembly and electronic arrangement

Similar Documents

Publication Publication Date Title
US9196581B2 (en) Flow underfill for microelectronic packages
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JPH10223826A (en) Mounting structure of semiconductor device and method of mounting
JPH07245360A (en) Semiconductor package and its manufacture
JP2000332055A (en) Flip-chip mounting structure and mounting method
JP2000277649A (en) Semiconductor and manufacture of the same
JP2006134912A (en) Semiconductor module and its manufacturing method, and film interposer
JP2000150577A (en) Wiring substrate and manufacture thereof, semiconductor device, and electronic part using the same and manufacture thereof
JP3897278B2 (en) Manufacturing method of flexible wiring board
JP2005302901A (en) Semiconductor device and its manufacturing method
JP2005340393A (en) Small-sized mount module and manufacturing method thereof
JPH08153747A (en) Semiconductor chip and semiconductor device using the chip
JP2000307055A (en) Semiconductor device, its manufacture, circuit substrate, and electronics
JP3770321B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3070544B2 (en) Ball grid array type semiconductor device
JP2004311668A (en) Semiconductor device, electronic device, and sealing die
JP3398556B2 (en) Method for manufacturing semiconductor device
JP2861984B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2885285B1 (en) Integrated circuit package
JP2004281899A (en) Semiconductor device, manufacturing method thereof, circuit board, and electronic appliance
JPH10125730A (en) Mounted structure and manufacturing method thereof
JP3063733B2 (en) Semiconductor package
JP2010251566A (en) Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module
JPH10116930A (en) Semiconductor device and manufacturing method thereof