JP2000040773A - Resin-sealed semiconductor device and manufacture thereof - Google Patents
Resin-sealed semiconductor device and manufacture thereofInfo
- Publication number
- JP2000040773A JP2000040773A JP10207476A JP20747698A JP2000040773A JP 2000040773 A JP2000040773 A JP 2000040773A JP 10207476 A JP10207476 A JP 10207476A JP 20747698 A JP20747698 A JP 20747698A JP 2000040773 A JP2000040773 A JP 2000040773A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- molding
- protective film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高品質、高信頼性
の樹脂封止型半導体装置とその製造方法に関する。The present invention relates to a high-quality, high-reliability resin-sealed semiconductor device and a method of manufacturing the same.
【0002】[0002]
【従来の技術】ICカードやメモリーカード用パッケー
ジ等に最適な薄型の樹脂封止型半導体装置として、特開
平8−64725号公報に記載された技術が知られてい
る。この技術は、半導体チップの電極上にバンプまたは
金ボールを形成し、該バンプまたは金ボールをモールド
成形樹脂の表面に露出させた樹脂封止型半導体装置に関
するものであり、バンプまたは金ボールがモールド成形
樹脂表面に露出していなかったり、十分な露出面積が得
られないときには、必要に応じてモールド成形樹脂表面
を研削し、バンプまたは金ボールを露出させるようにし
た技術を開示するものである。2. Description of the Related Art A technique described in Japanese Patent Application Laid-Open No. 8-64725 is known as a thin resin-sealed semiconductor device most suitable for a package for an IC card or a memory card. This technology relates to a resin-encapsulated semiconductor device in which a bump or a gold ball is formed on an electrode of a semiconductor chip and the bump or the gold ball is exposed on the surface of a molding resin. The present invention discloses a technique in which, when not exposed to the molding resin surface or a sufficient exposed area cannot be obtained, the molding resin surface is ground as necessary to expose the bumps or gold balls.
【0003】[0003]
【発明が解決しようとする課題】ところで、この公報に
記載された技術では、バンプまたは金ボールをモールド
成形樹脂の表面に露出させた後、半導体チップを多数形
成してなる半導体ウエハにダイシングを施して各半導体
チップを単体にするとしているが、このモールド成形樹
脂の性状、例えば色や材質については公報に記載がな
く、したがってその開示がなされていない。According to the technique described in this publication, after exposing bumps or gold balls on the surface of a molding resin, dicing is performed on a semiconductor wafer formed with a large number of semiconductor chips. However, the properties of the molding resin, for example, the color and the material, are not described in the official gazette, and are not disclosed.
【0004】もし、このモールド成形樹脂が一般のIC
用であるとすれば、黒色のエポキシ系樹脂であることか
ら、半導体ウエハ内に設けられたダイシング用オートア
ライメントマークが隠されて見えず、したがってダイシ
ングでのペレタイズができないことになる。また、露出
した該バンプまたは金ボールをダイシング用オートアラ
イメントマークに代用しようとしても、これらはその大
きさや位置が不揃いであるため誤検出が起こり易く、こ
れにより正確なダイシングでのペレタイズができず、不
良チップが多発してしまう恐れがある。[0004] If this molding resin is a general IC
If it is a black epoxy resin, the dicing auto-alignment mark provided in the semiconductor wafer is hidden and cannot be seen, and therefore, cannot be pelletized by dicing. In addition, even if the exposed bumps or gold balls are substituted for the dicing auto alignment marks, erroneous detection is likely to occur because these are not uniform in size and position, thereby preventing accurate dicing pelleting. There is a risk that defective chips will occur frequently.
【0005】また、前記技術と同様の技術として、近
時、スーパーCSP(Chip Size Packa
ge)という名称のチップサイズ実装が提供されてい
る。(Super CSP ;A BGA Type Real Chip Size Package
Using a New Encapsulation Method.Proceeding of th
e Pan pacific Microelectronics Symposium.pp415〜42
0,Fub,1998) しかしながら、この文献においても封止樹脂の性状(特
に色)が明示されておらず、半導体ウエハ内に設けられ
たダイシング用オートアライメントマークによる正確な
ダイシングでのペレタイズができているのか不明であ
る。もし、前述した場合のように露出したバンプをダイ
シング用オートアライメントマークにしようとしても、
この文献の技術では樹脂表面を研削または研磨処理して
いないので、露出したバンプがますます不揃いになり、
より誤検出が起こり易くなってしまう。As a technique similar to the above-mentioned technique, recently, a Super CSP (Chip Size Packa) has been proposed.
ge) is provided. (Super CSP; A BGA Type Real Chip Size Package
Using a New Encapsulation Method.Proceeding of th
e Pan pacific Microelectronics Symposium.pp415 ~ 42
However, even in this document, the properties (especially the color) of the sealing resin are not specified, and accurate dicing by the auto alignment mark for dicing provided in the semiconductor wafer has been performed. It is unknown whether it is. If you try to use the exposed bumps as dicing auto alignment marks as described above,
Since the resin surface is not ground or polished in the technique of this document, the exposed bumps become more and more irregular,
False detection is more likely to occur.
【0006】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ダイシング用オートアラ
イメントマークが隠されてしまうことを防止してダイシ
ングでのペレタイズを良好にできるようにした樹脂封止
型半導体装置およびその製造方法を提供するとともに、
バンプ及び表面保護膜/モールド樹脂が形成された任意
のチップ厚のチップサイズパッケージを提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a resin capable of preventing dicing auto-alignment marks from being hidden and improving pelletizing in dicing. To provide an encapsulated semiconductor device and a method for manufacturing the same,
An object of the present invention is to provide a chip size package having an arbitrary chip thickness on which a bump and a surface protective film / mold resin are formed.
【0007】[0007]
【課題を解決するための手段】本発明の樹脂封止型半導
体装置では、基板上に形成された半導体チップの電極上
にバンプまたは金ボールが設けられるとともに、該半導
体チップ表面が透明または半透明の樹脂保護膜あるいは
モールド成形樹脂で覆われてなり、前記バンプまたは金
ボールが、前記樹脂保護膜あるいはモールド成形樹脂の
表面に露出していることを前記課題の解決手段とした。According to the resin-encapsulated semiconductor device of the present invention, bumps or gold balls are provided on electrodes of a semiconductor chip formed on a substrate, and the surface of the semiconductor chip is transparent or translucent. The solution to the above-mentioned problem is that the bump or the gold ball is exposed on the surface of the resin protective film or the molding resin.
【0008】この樹脂封止型半導体装置によれば、半導
体チップ表面が透明または半透明の樹脂保護膜あるいは
モールド成形樹脂で覆われているので、これを半導体ウ
エハから製造するに際して、この透明または半透明の樹
脂保護膜あるいはモールド成形樹脂を透してダイシング
用オートアライメントマークを視認するのが可能にな
る。According to this resin-encapsulated semiconductor device, the surface of the semiconductor chip is covered with a transparent or translucent resin protective film or a molding resin. The auto alignment mark for dicing can be visually recognized through a transparent resin protective film or a molding resin.
【0009】本発明における請求項3記載の樹脂封止型
半導体装置の製造方法では、基板上に形成された半導体
チップの電極上にバンプまたは金ボールを形成し、次い
で、該半導体チップ表面を透明または半透明の樹脂保護
膜あるいはモールド成形樹脂で覆い、その後、前記バン
プまたは金ボールを、前記樹脂保護膜あるいはモールド
成形樹脂の表面に露出させることを前記課題の解決手段
とした。According to a third aspect of the present invention, a bump or a gold ball is formed on an electrode of a semiconductor chip formed on a substrate, and then the surface of the semiconductor chip is made transparent. Alternatively, the means for solving the above problem is to cover with a translucent resin protective film or a molding resin, and then expose the bumps or gold balls on the surface of the resin protective film or the molding resin.
【0010】この製造方法によれば、透明または半透明
の樹脂保護膜あるいはモールド成形樹脂によって半導体
チップ表面を覆うので、この透明または半透明の樹脂保
護膜あるいはモールド成形樹脂を透してダイシング用オ
ートアライメントマークを視認するのが可能になる。According to this manufacturing method, the surface of the semiconductor chip is covered with the transparent or translucent resin protective film or the molding resin. It becomes possible to visually recognize the alignment mark.
【0011】本発明における請求項7記載の樹脂封止型
半導体装置の製造方法では、基板上に半導体チップを複
数形成するとともにダイシング用アライメントマークを
形成し、前記半導体チップ表面を透明または半透明の樹
脂保護膜あるいはモールド成形樹脂で覆い、半導体チッ
プの電極上に形成したバンプまたは金ボールを、前記樹
脂保護膜あるいはモールド成形樹脂の表面に露出させて
なる半導体ウエハに、前記樹脂保護膜あるいはモールド
成形樹脂を透して検出したダイシング用アライメントマ
ークを基にダイシング処理を施し、各半導体チップに分
割することを前記課題の解決手段とした。According to a seventh aspect of the present invention, in the method of manufacturing a resin-encapsulated semiconductor device, a plurality of semiconductor chips are formed on a substrate, alignment marks for dicing are formed, and the surface of the semiconductor chip is transparent or translucent. The resin protective film or the molding resin is covered with a resin wafer, and the bump or the gold ball formed on the electrode of the semiconductor chip is exposed on the surface of the resin protective film or the molding resin. The solution to the above-mentioned problem is to perform dicing processing based on the alignment mark for dicing detected through the resin and divide the semiconductor chips into respective semiconductor chips.
【0012】この製造方法によれば、透明または半透明
の樹脂保護膜あるいはモールド成形樹脂によって半導体
チップ表面を覆い、この樹脂保護膜あるいはモールド成
形樹脂を透して検出したダイシング用アライメントマー
クを基にダイシング処理を施し、各半導体チップに分割
するので、正確なダイシングでのペレタイズが可能にな
る。According to this manufacturing method, the surface of the semiconductor chip is covered with a transparent or translucent resin protective film or a molding resin, and the dicing alignment mark detected through the resin protective film or the molding resin is used as a basis. Since dicing is performed to divide the semiconductor chips into individual semiconductor chips, accurate dicing can be performed.
【0013】[0013]
【発明の実施の形態】以下、本発明を詳しく説明する。
図1(a)〜(e)、図2(a)〜(c)は本発明にお
ける請求項8記載の樹脂封止型半導体装置の製造方法の
第1実施形態例を説明するための図である。この例で
は、図1(a)に示すように半導体チップ(図示略)を
多数形成した6〜12インチφ、裏面研削溝済の厚さ4
00μm程度のシリコン製の半導体ウエハ(基板)1を
用意する。この半導体ウエハ1には、半導体チップの電
極となるアルミニウムパッド(Alパッド)2を露出し
た状態で厚さ0.5〜1.0μm程度のパッシベーショ
ン膜3が形成され、また半導体チップを個々に区画する
ようにして幅80〜100μm程度のスクライブライン
4が形成されており、さらにパッシベーション膜3上に
は例えば赤十字マークのダイシング用オートアライメン
トマーク5がAl膜で形成されている。そして、公知の
フォトリソグラフィー技術により、Alパッド2の直上
部を除く位置にレジスト膜6を形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail.
1 (a) to 1 (e) and 2 (a) to 2 (c) are views for explaining a first embodiment of a method of manufacturing a resin-sealed semiconductor device according to claim 8 of the present invention. is there. In this example, as shown in FIG. 1A, a large number of semiconductor chips (not shown) are formed, 6 to 12 inches in diameter, and the thickness of the back-side ground grooves is 4 mm.
A silicon semiconductor wafer (substrate) 1 of about 00 μm is prepared. A passivation film 3 having a thickness of about 0.5 to 1.0 μm is formed on the semiconductor wafer 1 with an aluminum pad (Al pad) 2 serving as an electrode of the semiconductor chip exposed, and the semiconductor chips are individually partitioned. A scribe line 4 having a width of about 80 to 100 μm is formed as described above, and a dicing auto alignment mark 5 of, for example, a red cross mark is formed on the passivation film 3 by an Al film. Then, a resist film 6 is formed at a position other than immediately above the Al pad 2 by a known photolithography technique.
【0014】次に、半導体ウエハ1の上面全面に蒸着法
あるいはスパッタリング法によってクロム(Cr)膜7
を50〜100nm程度の厚さに形成し、続いて銅(C
u)膜8を1〜2μm程度の厚さに形成する。ここで、
Cr膜7はAlパッド2とCu膜8との密着性を高める
ためのものである。続いて、レジスト膜6を除去するリ
フトオフ法によって該レジスト膜6上の不要なCr膜7
およびCu膜8を除去し、図1(c)に示すようにAl
パッド2上にのみCrとCuとの積層膜からなるバリア
メタル層9を形成する。Next, a chromium (Cr) film 7 is formed on the entire upper surface of the semiconductor wafer 1 by vapor deposition or sputtering.
Is formed to a thickness of about 50 to 100 nm, and then copper (C
u) The film 8 is formed to a thickness of about 1 to 2 μm. here,
The Cr film 7 is for improving the adhesion between the Al pad 2 and the Cu film 8. Subsequently, an unnecessary Cr film 7 on the resist film 6 is removed by a lift-off method for removing the resist film 6.
Then, the Cu film 8 is removed, and as shown in FIG.
A barrier metal layer 9 made of a laminated film of Cr and Cu is formed only on the pad 2.
【0015】次いで、図1(d)に示すようにこのバリ
アメタル層9上に高さ80〜100μm程度のはんだバ
ンプ10を形成する。このはんだバンプ10の形成法と
しては、スーパージャフィット法やスーパーソルダー
法、ビームソルダーPC法などの従来公知の形成法が採
用可能である。ここで、スーパージャフィット法とは、
バリアメタル層9表面を薬剤で処理して粘着性皮膜を形
成し、この粘着性皮膜をはんだ粉と接触させることによ
って該バリアメタル層9表面にはんだ粉末を付着させ、
これからはんだバンプ10を形成する方法であり、鉛
(Pb)フリーのSn−Ag系やSn−Zn系のはんだ
からなるバンプ10が形成される。Next, as shown in FIG. 1D, a solder bump 10 having a height of about 80 to 100 μm is formed on the barrier metal layer 9. As a method for forming the solder bump 10, a conventionally known forming method such as a super-jafit method, a super solder method, or a beam solder PC method can be employed. Here, the Super Jaffite method is
The surface of the barrier metal layer 9 is treated with a chemical to form an adhesive film, and the adhesive film is brought into contact with the solder powder to cause the solder powder to adhere to the surface of the barrier metal layer 9;
This is a method for forming the solder bumps 10, and the bumps 10 made of lead (Pb) -free Sn-Ag-based or Sn-Zn-based solder are formed.
【0016】スーパーソルダー法は、はんだ粉を系中に
含まず、有機酸鉛と有機酸錫とから反応によってペース
ト中にはんだを合成し、銅上に析出させてはんだバンプ
10を形成する方法であり、Sn−Pb系のはんだから
なるバンプ10が形成される。ビームソルダーPC法
は、下地の銅と錫および鉛が構成するガルバニ電池に基
づく置換反応により、すずおよび鉛を銅表面に析出させ
て皮膜を形成し、これから電解メッキによりはんだバン
プ10を形成する方法であり、Sn−Pb系のはんだか
らなるバンプ10が形成される。The super solder method is a method in which a solder powder is not contained in a system, a solder is synthesized in a paste by a reaction from an organic acid lead and an organic acid tin, and the solder is deposited on copper to form a solder bump 10. In addition, the bump 10 made of Sn-Pb based solder is formed. The beam solder PC method is a method in which tin and lead are deposited on a copper surface by a substitution reaction based on a galvanic cell composed of base copper, tin and lead to form a film, and then the solder bumps 10 are formed by electrolytic plating. The bump 10 made of Sn-Pb-based solder is formed.
【0017】このようにしてはんだバンプ10を形成し
たら、図1(e)に示すように半導体ウエハ1の上面全
面に厚さ5〜10μm程度の透明または半透明の樹脂保
護膜11を形成する。この樹脂保護膜11は、ポリイミ
ド、エポキシ、エポキシアクリレート、アクリル、シリ
コーン、ポリイミドシリコーン等の透明または半透明の
樹脂からなるもので、その形成法としては、該透明また
は半透明の樹脂からなるコーティング剤を半導体ウエハ
1の上面にスピンコートし、所定の条件で硬化処理する
といった手法が採用される。このようにして樹脂保護膜
11を形成すると、はんだバンプ10はこの樹脂保護膜
11に覆われた状態となる。硬化前に樹脂保護膜中に存
在する気泡を除去し、半導体ウエハ表面及びバンプとの
密着性向上の為に、加圧加熱又は減圧加熱の脱泡処理を
施すのが望ましい。加熱は、硬化温度以下、例えば50
〜80℃、加圧は5〜10kg/cm2 の空気又はN2
ガス、減圧は10-2〜1Torrの真空条件が望まし
い。After the solder bumps 10 are formed in this manner, a transparent or translucent resin protective film 11 having a thickness of about 5 to 10 μm is formed on the entire upper surface of the semiconductor wafer 1 as shown in FIG. The resin protective film 11 is made of a transparent or translucent resin such as polyimide, epoxy, epoxy acrylate, acrylic, silicone, polyimide silicone, and the like, and is formed by a coating agent made of the transparent or translucent resin. Is spin-coated on the upper surface of the semiconductor wafer 1 and cured under predetermined conditions. When the resin protective film 11 is formed in this manner, the solder bumps 10 are covered with the resin protective film 11. Before curing, it is desirable to remove air bubbles existing in the resin protective film and to perform defoaming by heating under pressure or under reduced pressure in order to improve the adhesion to the surface of the semiconductor wafer and the bumps. Heating is performed at a temperature lower than the curing temperature, for example, 50
8080 ° C., pressurization is 5-10 kg / cm 2 of air or N 2
Vacuum conditions of 10 −2 to 1 Torr are desirable for gas and reduced pressure.
【0018】なお、この樹脂保護膜11の形成により、
半導体ウエハ1上のダイシング用オートアライメントマ
ーク5やスクライブライン4も該樹脂保護膜11に覆わ
れているが、これらダイシング用オートアライメントマ
ーク5やスクライブライン4は、透明または半透明であ
る樹脂保護膜11を透して視認可能になっているのはも
ちろんである。すなわち、「透明または半透明」とした
記載は、本明細書中においては、その下地が視認可能と
なる程度の透明度を有する状態を意味しているのであ
る。The formation of the resin protective film 11 allows
The dicing auto-alignment marks 5 and the scribe lines 4 on the semiconductor wafer 1 are also covered with the resin protective film 11, but these dicing auto-alignment marks 5 and the scribe lines 4 are transparent or translucent resin protective films. Needless to say, it can be visually recognized through 11. That is, the description “transparent or translucent” in this specification means a state in which the underlayer has such a degree of transparency as to be visible.
【0019】ここで、硬化処理として具体的には、透明
または半透明のポリイミドの場合では180〜200℃
で1時間程度加熱硬化処理し、透明または半透明のエポ
キシの場合では120〜150℃で2〜3時間程度加熱
硬化処理し、透明または半透明のシリコーンの場合では
150〜160℃1時間程度加熱硬化処理する。また、
透明または半透明のエポキシの場合、2000〜300
0(mJ/cm2 )程度紫外線照射硬化処理した後、1
00〜130℃で30分間程度加熱硬化処理してもよ
い。さらに、透明または半透明のアクリルの場合、10
00〜3000(mJ/cm2 )程度紫外線照射硬化処
理してもよく、透明または半透明のエポキシアクリレー
トの場合、2000〜3000(mJ/cm2 )程度紫
外線照射硬化処理した後、80〜100℃で60分間程
度加熱硬化処理してもよい。Here, specifically, as the curing treatment, in the case of transparent or translucent polyimide, 180 to 200 ° C.
For about 1 hour, and in the case of transparent or translucent epoxy, heat and cure at 120 to 150 ° C. for about 2 to 3 hours. In the case of transparent or translucent silicone, it is heated for about 1 to 150 ° C. for about 1 hour. Harden. Also,
2000 to 300 for transparent or translucent epoxy
After UV-curing treatment of about 0 (mJ / cm 2 ), 1
Heat curing treatment may be performed at 00 to 130 ° C. for about 30 minutes. Further, in the case of transparent or translucent acrylic, 10
00~3000 (mJ / cm 2) degree ultraviolet radiation curing treatment and may, in the case of transparent or translucent epoxy acrylates, 2000~3000 (mJ / cm 2) was much ultraviolet radiation curing treatment, 80 to 100 ° C. For about 60 minutes.
【0020】次いで、ウレタン発泡体または不織布基材
の研磨クロスと酸化セリウム系スラリーにより、樹脂保
護膜11およびはんだバンプ10を樹脂保護膜11が5
0μm程度の厚さとなるように研磨処理し、図2(a)
に示すようにはんだバンプ10の研磨面を樹脂保護膜1
1表面に露出させる。次いで、無電解メッキ法により、
図2(b)に示すようにはんだバンプ10上に厚さ0.
02〜0.03μm程度のフラッシュ金メッキ層12を
形成する。また、必要に応じて半導体ウエハの裏面研削
で所定の半導体ウエハ(チップ)厚みとする。半導体ウ
エハ表面に紫外線照射硬化型テープを貼合し、この状態
で半導体ウエハの裏面を研削、例えばインフィールド研
削法では粗削り#400の450μm厚仕上げ、精密仕
上げ#2000の400μm厚仕上げにより、所望の厚
さの半導体ウエハを得る。Next, the resin protective film 11 and the solder bumps 10 are coated with a polishing cloth of a urethane foam or a nonwoven fabric substrate and a cerium oxide-based slurry to form a resin protective film 11 having a thickness of 5 mm.
Polishing is performed to a thickness of about 0 μm, and FIG.
As shown in FIG.
Expose to one surface. Then, by the electroless plating method,
As shown in FIG.
A flash gold plating layer 12 of about 02 to 0.03 μm is formed. Further, if necessary, a predetermined semiconductor wafer (chip) thickness is obtained by grinding the back surface of the semiconductor wafer. An ultraviolet irradiation curing type tape is bonded to the surface of the semiconductor wafer, and in this state, the back surface of the semiconductor wafer is ground. A semiconductor wafer having a thickness is obtained.
【0021】次いで、半導体ウエハ1の裏面(下面)に
厚さ90μm程度のダイシング用支持テープ13を貼合
する。その後、樹脂保護膜11を透して例えば赤十字マ
ークのダイシング用アライメントマーク5を検出し、こ
れを基にして図2(b)に示したようにダイシングブレ
ード14によってダイシング用支持テープ13を30〜
40μm程度切り込む条件のフルカットダイシング処理
を行い、各半導体チップに分割して樹脂封止型半導体装
置を得る。Next, a dicing support tape 13 having a thickness of about 90 μm is bonded to the back surface (lower surface) of the semiconductor wafer 1. Thereafter, the alignment mark 5 for dicing, for example, a red cross mark is detected through the resin protective film 11, and based on this, the dicing blade 14 is used to dice the support tape 13 for dicing from 30 to 30 as shown in FIG.
A full-cut dicing process is performed under conditions of cutting about 40 μm, and the resultant is divided into semiconductor chips to obtain a resin-sealed semiconductor device.
【0022】ここで、ダイシング用支持テープ13とし
ては、剥離時のチップ割れや欠け防止のため、紫外線照
射硬化型テープを用いるのが好ましく、この紫外線照射
硬化型テープを用いた場合には、フルカットダイシング
後、紫外線照射処理によって該テープの粘着剤を硬化
し、該テープを剥離する。ダイシングについては、デュ
アルダイサーを用い、ダイシングブレード14aで前記
樹脂保護膜11をテーパ状にカットするベベルカットを
行うか、あるいは半導体ウエハ1のスクラブライン幅内
でより幅広にカットするステップカットを行うのが、ダ
イシングブレード14bの寿命を延ばすことができ好ま
しい。特にベベルカットを行うと、樹脂保護膜11の欠
け不良を低減することができより好ましい。Here, as the support tape 13 for dicing, it is preferable to use an ultraviolet irradiation-curable tape in order to prevent chip breakage or chipping at the time of peeling. After the cut dicing, the pressure-sensitive adhesive of the tape is cured by ultraviolet irradiation treatment, and the tape is peeled off. With respect to dicing, a dual dicer is used to perform bevel cut to cut the resin protective film 11 into a tapered shape with a dicing blade 14a, or to perform step cut to cut wider than the scrub line width of the semiconductor wafer 1. However, the life of the dicing blade 14b can be extended, which is preferable. In particular, it is more preferable to perform the bevel cut because the chipping failure of the resin protective film 11 can be reduced.
【0023】なお、このデュアルダイサーとして具体的
には、図2(c)に示すように厚目ブレード14aと薄
目ブレード14bを用いる。厚目ブレード14aはNi
粒径の大きい電鋳ブレードであり、主に樹脂保護膜11
や後述するモールド成形樹脂をベベル(テーパ)カット
またはステップカットするのに用いられる。一方、薄目
ブレード14bは、Ni粒径の小さな電鋳ブレードであ
り、主に半導体ウエハ1とダイシング用支持テープ13
の切断に用いられる。As the dual dicer, specifically, a thick blade 14a and a thin blade 14b are used as shown in FIG. Thick blade 14a is Ni
It is an electroformed blade having a large particle size, and mainly comprises a resin protective film 11.
Or bevel (taper) cut or step cut of a molding resin described later. On the other hand, the thin blade 14b is an electroformed blade having a small Ni grain size, and is mainly composed of the semiconductor wafer 1 and the dicing support tape 13.
Used for cutting.
【0024】このような樹脂封止型半導体装置の製造方
法にあっては、樹脂保護膜11によって半導体チップ表
面を覆い、この樹脂保護膜11を透して検出したダイシ
ング用アライメントマーク5を基にダイシング処理を施
し、各半導体チップに分割するので、正確なダイシング
でペレタイズを行うことができ、これにより高歩留、高
品質、高信頼性のチップサイズパッケージを得ることが
できる。In such a method of manufacturing a resin-encapsulated semiconductor device, the surface of the semiconductor chip is covered with a resin protective film 11 and the dicing alignment marks 5 detected through the resin protective film 11 are used as a basis. Since dicing is performed and the semiconductor chips are divided into individual semiconductor chips, pelletization can be performed with accurate dicing, and a high-yield, high-quality, and highly reliable chip size package can be obtained.
【0025】なお、前記例でははんだバンプ10上にフ
ラッシュ金メッキ層12を形成したが、得られた樹脂封
止型半導体装置が実装される基板がフラットであり、該
樹脂封止型半導体装置と電気的に接続するバンプが形成
されてない場合には、フラッシュ金メッキ層12の形成
に代えて、樹脂保護膜11上にはんだのスクリーン印刷
を行い、新たにリフロー処理することによってはんだバ
ンプ10上に別のはんだバンプを形成してもよい。な
お、はんだバンプ10は、この上に設ける別のはんだバ
ンプよりも融点が高いのが好ましい。また、この別のは
んだバンプもPbフリーのはんだが望ましい。また、特
にフラッシュ金メッキ層12を形成することなく、基板
への実装時には異方性導電膜を用い、これを介して樹脂
封止型半導体装置のはんだバンプ10を基板の導電部に
接続し、導通させるようにしてもよい。なお、マウント
基板へ実装直前に、プラズマエッチング等ではんだバン
プ表面の汚れや酸化膜除去をするときには、はんだバン
プ表面へフラッシュ金メッキ層は不要である。Although the flash gold plating layer 12 is formed on the solder bumps 10 in the above-described example, the substrate on which the obtained resin-encapsulated semiconductor device is mounted is flat, and the resin-encapsulated semiconductor device is electrically connected. If the bumps to be electrically connected are not formed, instead of forming the flash gold plating layer 12, solder screen printing is performed on the resin protective film 11 and a new reflow process is performed to separate the bumps on the solder bumps 10. May be formed. Note that the solder bump 10 preferably has a higher melting point than another solder bump provided thereon. Also, it is desirable that the other solder bumps be Pb-free solder. In addition, the anisotropic conductive film is used for mounting on the substrate without forming the flash gold plating layer 12, and the solder bump 10 of the resin-encapsulated semiconductor device is connected to the conductive portion of the substrate via the anisotropic conductive film. You may make it do. It should be noted that a flash gold plating layer is not required on the solder bump surface when dirt or an oxide film is removed from the surface of the solder bump by plasma etching or the like immediately before mounting on the mount substrate.
【0026】図3(a)〜(d)は本発明における請求
項8記載の樹脂封止型半導体装置の製造方法の第2実施
形態例を説明するための図である。この例では、図1
(a)〜(d)に示した工程と同様にして、図3(a)
に示すようにバリアメタル層9上に鉛(Pb)フリーの
Sn−Ag系やSn−Zn系のはんだからなるはんだバ
ンプ10を高さ50〜60μm程度に形成する。FIGS. 3A to 3D are views for explaining a second embodiment of the method of manufacturing a resin-sealed semiconductor device according to claim 8 of the present invention. In this example, FIG.
As in the steps shown in FIGS.
As shown in FIG. 1, a solder bump 10 made of a lead (Pb) -free Sn-Ag-based or Sn-Zn-based solder is formed on the barrier metal layer 9 to a height of about 50 to 60 μm.
【0027】このようにしてはんだバンプ10を形成し
たら、モールド金型を用いて半導体ウエハ1の上面全面
をモールド成形樹脂で封止する。ここで、モールド金型
による樹脂封止は図4(a)〜(c)に示すようにして
行う。まず、図3(a)に示したはんだバンプ10を形
成してなる半導体ウエハ1を、図4(a)に示すように
下金型15a上にセットする。また、このとき、透明ま
たは半透明のエポキシ系のモールド成形樹脂材料16
を、半導体ウエハ1のほぼ中央にセットしておく。そし
て、この下金型15a、およびこれと対をなす上金型1
5bを、モールド成形樹脂材料16の熱硬化温度である
150〜170℃に加熱しておく。なお、下金型15a
と上金型15bとの間には、後述するように離型フィル
ム17をセットしておく。一般に、このモールド樹脂材
料16は、1個又は数個の樹脂タブレットとするか、数
mm程度の顆粒状樹脂としてもよいが、このときはボイ
ド対策として真空成形が必要である。After the solder bumps 10 are formed in this manner, the entire upper surface of the semiconductor wafer 1 is sealed with a molding resin using a mold. Here, resin sealing with a mold is performed as shown in FIGS. First, the semiconductor wafer 1 on which the solder bumps 10 shown in FIG. 3A are formed is set on a lower mold 15a as shown in FIG. 4A. At this time, the transparent or translucent epoxy-based molding resin material 16 is used.
Is set almost at the center of the semiconductor wafer 1. The lower mold 15a and the upper mold 1 forming a pair with the lower mold 15a
5b is heated to 150 to 170 ° C., which is the thermosetting temperature of the molding resin material 16. The lower mold 15a
The release film 17 is set between the upper mold 15b and the upper mold 15b as described later. Generally, the molding resin material 16 may be one or several resin tablets or a granular resin of about several mm, but in this case, vacuum molding is necessary as a measure against voids.
【0028】次に、図4(b)に示すように下金型15
aと上金型15bとを合わせ、半導体ウエハ1上をモー
ルド成形樹脂で封止する。ここで、下金型15aと上金
型15bとからなるモールド成形金型15について詳述
すると、このモールド成形金型15は、図5に示すよう
に、昇降可能に構成され、その上面に離型処理が施され
た真空吸引穴を有する下金型15aと、この上にやはり
昇降可能に構成配置され、その下面に離型処理が施され
た上金型15bとからなるもので、これら下金型15a
と上金型15bとの間に離型フィルム17をセットする
ための支持リング18を備えて構成されたものである。
ここで、下金型15a、上金型15bの離型処理として
は、電解メッキまたは無電解メッキによるニッケル/T
PFEまたはニッケル/BN(窒化ホウ素)共析の複合
メッキ膜によって形成するのが好ましい。Next, as shown in FIG.
a and the upper mold 15b are combined, and the semiconductor wafer 1 is sealed with a molding resin. Here, the molding die 15 composed of the lower die 15a and the upper die 15b will be described in detail. As shown in FIG. 5, the molding die 15 is configured to be able to move up and down, and to be separated from the upper surface thereof. It comprises a lower mold 15a having a vacuum suction hole subjected to a mold treatment, and an upper mold 15b which is also configured to be able to move up and down and has a lower surface subjected to a mold release treatment. Mold 15a
And a support ring 18 for setting the release film 17 between the upper mold 15b and the upper mold 15b.
Here, as the mold releasing treatment of the lower mold 15a and the upper mold 15b, nickel / T by electrolytic plating or electroless plating is used.
It is preferably formed by a composite plating film of PFE or nickel / BN (boron nitride) eutectoid.
【0029】支持リング18は、内側リング18aと外
側リング18bとからなるもので、これらの間に離型フ
ィルム17を挟持することによって離型フィルム17を
固定するようになっている。なお、離型フィルム17と
しては、例えば片面あるいは両面に離型性材料、例えば
テフロンをコーティングしてなる耐熱性、ガスバリア性
の高いフィルム、アラミド、液晶ポリマー、ポリイミ
ド、ポリエーテルイミド等のフィルムが用いられる。こ
れらのテフロンコートフィルムは耐熱性が高く(テフロ
ンの軟化温度;約250℃)、離型性が高いので、再使
用が可能となっている。The support ring 18 includes an inner ring 18a and an outer ring 18b, and the release film 17 is fixed by sandwiching the release film 17 therebetween. In addition, as the release film 17, for example, a heat-resistant, gas-barrier film formed by coating one or both surfaces with a release material, such as Teflon, a film of aramid, liquid crystal polymer, polyimide, polyetherimide, or the like is used. Can be These Teflon-coated films have high heat resistance (Teflon softening temperature; about 250 ° C.) and high releasability, so that they can be reused.
【0030】半導体ウエハ1上のモールド成形樹脂によ
る樹脂封止は、以下のようにして行う。 (1) はんだバンプまたは金ボールの形成された半導
体ウエハを下金型15aにセットし、数mm程度の大き
さの顆粒樹脂を所定量半導体ウエハ上にセットする。な
お、樹脂タブレットの場合は、適当な大きさの1個また
は数個の樹脂タブレットをセットする。 (2) 離型フィルム17を上金型15bと下金型15
aで型締めする。 (3) 離型フィルム17と下金型15aでかこまれた
空間の空気を真空引き口より吸引する。 (4) 真空引きすると同時に下金型15bを上昇させ
て封止金型の熱と圧力で樹脂を溶融し、半導体ウエハ表
面に広げ、金型内で保持させて樹脂を熱硬化させる。こ
のとき、溶融した樹脂中のガスや空間の空気が強制排出
されるので、ボイドのない、緻密な密着性の良いモール
ド成形樹脂が半導体ウエハ表面に形成される。 (5) 金型から半導体ウエハが密着した離型フィルム
17を取り外す。 (6) 離型フィルム17を半導体ウエハから引き剥が
す。The resin sealing with the molding resin on the semiconductor wafer 1 is performed as follows. (1) The semiconductor wafer on which the solder bumps or gold balls are formed is set on the lower mold 15a, and a predetermined amount of granular resin having a size of about several mm is set on the semiconductor wafer. In the case of a resin tablet, one or several resin tablets of an appropriate size are set. (2) The release film 17 is moved to the upper mold 15b and the lower mold 15
Close the mold with a. (3) The air in the space surrounded by the release film 17 and the lower mold 15a is sucked through the vacuum port. (4) Simultaneously with evacuation, the lower mold 15b is raised to melt the resin by the heat and pressure of the sealing mold, spread over the surface of the semiconductor wafer, and held in the mold to thermally cure the resin. At this time, the gas in the melted resin and the air in the space are forcibly discharged, so that a molding resin having no voids and good adhesion is formed on the surface of the semiconductor wafer. (5) The release film 17 to which the semiconductor wafer has adhered is removed from the mold. (6) The release film 17 is peeled off from the semiconductor wafer.
【0031】このようなモールド成形金型15によって
モールド樹脂成形による樹脂封止を行ったら、図4
(c)に示すように上金型15bと下金型15aとを離
間させる。このとき、離型フィルム17はそのテフロン
コーティング面が半導体ウエハ1のモールド成形樹脂面
に当接させられているため、離型が支障なく容易になさ
れる。 なお、離型フィルム17は柔軟性があるので、
半導体ウエハ1表面上のはんだバンプ10は、その頂部
がモールド成形樹脂に覆われることなくわずかに突出し
た状態で露出したものとなる。また、半導体ウエハ1の
裏面と下金型15aとの間にもモールド成形樹脂19が
若干入り込むが、これは、その後のダイシング支持用テ
ープで剥離されるか、または裏面研削によって除去され
る。When resin sealing by molding resin molding is performed by using such a molding die 15, FIG.
The upper mold 15b and the lower mold 15a are separated from each other as shown in FIG. At this time, since the Teflon-coated surface of the release film 17 is in contact with the molding resin surface of the semiconductor wafer 1, the release is easily performed without any trouble. Since the release film 17 is flexible,
The solder bumps 10 on the surface of the semiconductor wafer 1 are exposed with their tops slightly projecting without being covered with the molding resin. Further, the molding resin 19 slightly enters between the back surface of the semiconductor wafer 1 and the lower mold 15a, but is removed by a subsequent dicing support tape or removed by grinding the back surface.
【0032】次いで、モールド成形金型15から取り出
した半導体ウエハ1のモールド成形樹脂19側の面を酸
化セリウム等の研磨剤で研磨し、図3(b)に示すよう
にはんだバンプ10の研磨面をモールド成形樹脂19表
面に露出させてモールド成形樹脂19の層厚を30μm
程度とする。なお、必要に応じてこのとき、半導体ウエ
ハ1を裏面研磨して薄肉化(例えば400μmから10
0μm)しておき、その後、両面研磨によって所定の厚
さ(例えば、モールド成形樹脂19を含めた全体の厚さ
を80〜100μm程度)にしてもよい。また、必要に
応じてHF−HNO3 系のエッチング液で軽く(数μm
程度)シリコンエッチングを行い、研磨歪みを除去して
チップ強度をさらに向上させても良い。Next, the surface of the semiconductor wafer 1 taken out of the molding die 15 on the side of the molding resin 19 is polished with an abrasive such as cerium oxide, and as shown in FIG. Is exposed on the surface of the molding resin 19 so that the layer thickness of the molding resin 19 is 30 μm.
Degree. At this time, if necessary, the semiconductor wafer 1 is polished on the back surface to reduce the thickness (for example, from 400 μm to 10 μm).
0 μm) and then a predetermined thickness (for example, the entire thickness including the molding resin 19 is about 80 to 100 μm) by double-side polishing. Further, lightly etching solution HF-HNO 3 based as needed (several μm
About) Silicon etching may be performed to remove polishing distortion to further improve chip strength.
【0033】次いで、無電解メッキ法により、図3
(c)に示すようにはんだバンプ10上に厚さ0.02
〜0.03μm程度のフラッシュ金メッキ層12を形成
する。続いて、半導体ウエハ1の裏面(下面)に、先の
例と同様に厚さ90μm程度のダイシング用支持テープ
13を貼合する。その後、先の例と同様に透明または半
透明のモールド成形樹脂19を透してダイシング用アラ
イメントマーク5を検出し、これを基にして図3(d)
に示すようにダイシングブレード14によってダイシン
グ用支持テープ13を30〜40μm程度切り込む条件
のフルカットダイシング処理を行い、各半導体チップに
分割して樹脂封止型半導体装置を得る。Next, FIG.
As shown in (c), a thickness of 0.02
A flash gold plating layer 12 of about 0.03 μm is formed. Subsequently, a dicing support tape 13 having a thickness of about 90 μm is bonded to the back surface (lower surface) of the semiconductor wafer 1 as in the above example. Thereafter, the alignment mark 5 for dicing is detected through the transparent or translucent molding resin 19 as in the previous example, and based on this, the dicing alignment mark 5 is shown in FIG.
As shown in (1), the dicing blade 14 performs a full-cut dicing process under conditions of cutting the dicing support tape 13 by about 30 to 40 μm, and the resultant is divided into semiconductor chips to obtain a resin-encapsulated semiconductor device.
【0034】このような樹脂封止型半導体装置の製造方
法にあっても、透明または半透明のモールド成形樹脂1
9によって半導体チップ表面を覆い、このモールド成形
樹脂19を透して検出したダイシング用アライメントマ
ーク5を基にダイシング処理を施し、各半導体チップに
分割するので、正確なダイシングでペレタイズを行うこ
とができ、これにより高歩留、高品質、高信頼性のチッ
プサイズパッケージを得ることができる。Even in such a method of manufacturing a resin-encapsulated semiconductor device, a transparent or translucent molding resin 1 may be used.
9 covers the surface of the semiconductor chip, performs dicing based on the dicing alignment mark 5 detected through the molding resin 19, and divides the semiconductor chip into individual semiconductor chips, so that pelletizing can be performed with accurate dicing. Thus, a chip size package with high yield, high quality, and high reliability can be obtained.
【0035】なお、先の例と同様に本例においても、は
んだバンプ10上にフラッシュ金メッキ層12を形成す
ることなく、はんだバンプ10上に別のはんだバンプを
形成してもよく、また、特にフラッシュ金メッキ層12
を形成することなく、異方性導電膜を用いて基板に実装
するようにしてもよい。また、本例ではコンプレッショ
ンモールド成形を行ったが、成形法としてはこれに代え
てトランスファーモールド成形法や射出成形法、押出し
成形法等を採用することもできる。ただし、半導体チッ
プ上には金線がなく、はんだバンプまたは金ボールバン
プだけを形成しているので、成形条件が簡易であるコン
プレッションモールド成形法を採用するのが望ましい。In this embodiment, another solder bump may be formed on the solder bump 10 without forming the flash gold plating layer 12 on the solder bump 10 as in the previous embodiment. Flash gold plating layer 12
May be mounted on a substrate using an anisotropic conductive film without forming the conductive film. In this example, compression molding is performed. However, as a molding method, a transfer molding method, an injection molding method, an extrusion molding method, or the like may be used instead. However, since there are no gold wires on the semiconductor chip and only solder bumps or gold ball bumps are formed, it is desirable to employ a compression molding method in which molding conditions are simple.
【0036】図6(a)〜(e)は本発明における請求
項8記載の樹脂封止型半導体装置の製造方法の第3実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図6(a)に示すように半導体チップ
(図示略)を多数形成した裏面研削済の厚さ400μm
程度のシリコン製の6”〜12”φ半導体ウエハ20を
用意する。この半導体ウエハ20には、半導体チップに
形成したアルミニウムパッド(Alパッド)21を露出
した状態でSi3 N4 からなる表面保護膜22が形成さ
れ、また半導体チップを個々に区画するようにして幅8
0〜100μm程度のスクライブライン23が形成され
ており、さらに表面保護膜22上には例えば赤十字マー
クのダイシング用オートアライメントマーク24がAl
膜で形成されている。FIGS. 6A to 6E are views for explaining a third embodiment of the method for manufacturing a resin-sealed semiconductor device according to claim 8 of the present invention. In this example, as in the example shown in FIG. 1, a large number of semiconductor chips (not shown) are formed as shown in FIG.
A 6 ″ to 12 ″ φ semiconductor wafer 20 made of silicon is prepared. On the semiconductor wafer 20, a surface protection film 22 made of Si 3 N 4 is formed in a state where an aluminum pad (Al pad) 21 formed on the semiconductor chip is exposed, and the width is set so as to individually divide the semiconductor chip. 8
A scribe line 23 of about 0 to 100 μm is formed, and a dicing auto-alignment mark 24 such as a red cross mark is formed on the surface protective film 22.
It is formed of a film.
【0037】そして、このようにして用意した半導体ウ
エハ20のアルミニウムパッド21上に、ワイヤーボン
ダーによって外径80〜90μm、高さ50〜60μm
の金ボールバンプ25を形成する。次いで、図1に示し
た例と同様にして、図6(b)に示すように半導体ウエ
ハ20の上面全面に厚さ5〜10μm程度の透明または
半透明の樹脂保護膜26を形成する。この樹脂保護膜2
6については、図1に示した樹脂保護膜11と同様のも
のとし、また1の形成法等についても同様とする。ま
た、樹脂保護膜26の形成に代えて、図3に示した例と
同様にして、図6(c)に示すように半導体ウエハ20
の上面全面に金ボールバンプ25とほぼ同じ厚さ50〜
60μm程度の透明または半透明のモールド成形樹脂2
7を形成してもよい。Then, an outer diameter of 80 to 90 μm and a height of 50 to 60 μm are formed on the aluminum pad 21 of the semiconductor wafer 20 thus prepared by a wire bonder.
Is formed. Next, in the same manner as in the example shown in FIG. 1, a transparent or translucent resin protective film 26 having a thickness of about 5 to 10 μm is formed on the entire upper surface of the semiconductor wafer 20 as shown in FIG. This resin protective film 2
6 is the same as the resin protective film 11 shown in FIG. 1, and the same applies to the formation method 1 and the like. Further, instead of forming the resin protective film 26, the semiconductor wafer 20 is formed as shown in FIG.
50-thickness almost the same as the gold ball bump 25 on the entire upper surface of
Transparent or translucent molding resin of about 60 μm 2
7 may be formed.
【0038】次いで、図1に示した例、あるいは図3に
示した例と同様にして研磨加工を行い、図6(d)に示
すようにモールド成形樹脂27を所定の厚さ、例えば3
0μm程度とするとともに、金ボールバンプ25の高さ
も30μm程度とする。なお、この金ボールバンプ25
の高さについては適宜変更可能である。Next, polishing is performed in the same manner as in the example shown in FIG. 1 or the example shown in FIG. 3, and as shown in FIG.
The height of the gold ball bump 25 is about 30 μm while the thickness is about 0 μm. The gold ball bump 25
Can be changed as appropriate.
【0039】続いて、半導体ウエハ1の裏面(下面)
に、先の例と同様に厚さ90μm程度のダイシング用支
持テープ28を貼合し、その後、先の例と同様に樹脂保
護膜26またはモールド成形樹脂27を透してダイシン
グ用アライメントマーク24を検出し、これを基にして
図6(e)に示すようにダイシングブレード14によっ
てダイシング用支持テープ28を30〜40μm程度切
り込む条件のフルカットダイシング処理を行い、各半導
体チップに分割して樹脂封止型半導体装置を得る。Subsequently, the back surface (lower surface) of the semiconductor wafer 1
Then, a dicing support tape 28 having a thickness of about 90 μm is bonded as in the previous example, and then the dicing alignment mark 24 is passed through the resin protective film 26 or the molding resin 27 as in the previous example. Based on this, based on this, as shown in FIG. 6E, a dicing blade 14 is used to perform a full-cut dicing process in which the dicing support tape 28 is cut by about 30 to 40 μm. A semiconductor device having a stop type is obtained.
【0040】このような樹脂封止型半導体装置の製造方
法にあっても、透明または半透明の樹脂保護膜26ある
いはモールド成形樹脂27によって半導体チップ表面を
覆い、該樹脂保護膜26あるいはモールド成形樹脂27
を透して検出したダイシング用アライメントマーク24
を基にダイシング処理を施し、各半導体チップに分割す
るので、正確なダイシングでペレタイズを行うことがで
き、これにより高歩留、高品質、高信頼性のチップサイ
ズパッケージを得ることができる。Even in such a method of manufacturing a resin-encapsulated semiconductor device, the surface of the semiconductor chip is covered with a transparent or translucent resin protection film 26 or molding resin 27, and the resin protection film 26 or molding resin is formed. 27
Mark 24 for dicing detected through
The semiconductor chip is divided into individual semiconductor chips based on the dicing method, so that the pelletization can be performed with accurate dicing, thereby obtaining a chip size package with high yield, high quality, and high reliability.
【0041】図7(a)〜(d)は本発明における請求
項8記載の樹脂封止型半導体装置の製造方法の第4実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図7(a)に示すように半導体チップ
(図示略)を多数形成した裏面研削済の厚さ400μm
程度のシリコン製の6〜12インチφの半導体ウエハ1
を用意する。次に、図1(a)〜(e)に示した例と同
様にして、図7(a)に示したようにはんだバンプ10
を形成する。なお、このはんだバンプ10の形成に代え
て、図6(a)に示した例と同様にして半導体ウエハ2
0を用い、これに金ボールバンプ25を形成するように
してもよい。(以下においては、半導体ウエハ1の場合
で説明する。)FIGS. 7A to 7D are views for explaining a fourth embodiment of the method of manufacturing a resin-sealed semiconductor device according to claim 8 of the present invention. In this example, similarly to the example shown in FIG. 1, a plurality of semiconductor chips (not shown) are formed as shown in FIG.
6-12 inch φ semiconductor wafer 1 made of silicon
Prepare Next, in the same manner as in the example shown in FIGS. 1A to 1E, as shown in FIG.
To form In place of the formation of the solder bump 10, the semiconductor wafer 2 is formed in the same manner as in the example shown in FIG.
0, and the gold ball bump 25 may be formed thereon. (Hereinafter, the case of the semiconductor wafer 1 will be described.)
【0042】次いで、図7(b)に示すように、半導体
ウエハ1の周辺部にちくそ性の高い樹脂からなるダム
(壁)29を、ディスペンス塗布法によって形成する。
このダム29形成用の樹脂としては、透明、半透明また
は不透明のポリイミド、エポキシ、アクリル、エポキシ
アクリレート、シリコーン、ポリイミドシリコーン等が
用いられる。Next, as shown in FIG. 7 (b), a dam (wall) 29 made of a highly damp resin is formed around the semiconductor wafer 1 by a dispense method.
As a resin for forming the dam 29, transparent, translucent or opaque polyimide, epoxy, acrylic, epoxy acrylate, silicone, polyimide silicone, or the like is used.
【0043】次いで、半導体ウエハ1上に透明又は半透
明の樹脂をポッティングし、これをダム用樹脂と同時に
所定条件で硬化させて図7(c)に示すように透明また
は半透明の樹脂保護膜30を形成する。この樹脂保護膜
30形成用の樹脂としては、透明または半透明のポリイ
ミド、エポキシ、アクリル、エポキシアクリレート、シ
リコーン、ポリイミドシリコーン等が用いられる。な
お、前記のダム29形成用の樹脂、および樹脂保護膜3
0用の透明または半透明の樹脂については、紫外線照射
硬化型でかつ加熱硬化型である樹脂を用いるのが好まし
く、その場合の硬化条件としては、例えば2000〜3
000(mJ/cm2 )での紫外線照射と、80〜13
0℃で30〜60分間の加熱とが採られる。Next, a transparent or translucent resin is potted on the semiconductor wafer 1 and cured at the same time as the dam resin under a predetermined condition to form a transparent or translucent resin protective film as shown in FIG. Form 30. As a resin for forming the resin protective film 30, transparent or translucent polyimide, epoxy, acrylic, epoxy acrylate, silicone, polyimide silicone, or the like is used. The resin for forming the dam 29 and the resin protective film 3
For the transparent or translucent resin for 0, it is preferable to use a resin that is an ultraviolet irradiation-curable type and a heat-curable type. In that case, the curing conditions include, for example, 2000 to 3
UV irradiation at 000 (mJ / cm 2 ) and 80-13
Heating at 0 ° C. for 30-60 minutes is employed.
【0044】次いで、図1(a)〜(e)に示した例と
同様にして研磨処理し、図7(d)に示すようにダム2
9、樹脂保護膜30、はんだバンプ10(または金ボー
ルバンプ25)を所定の高さ(例えば30μm程度)に
加工する。その後、図1(a)〜(e)に示した例と同
様に樹脂保護膜30を透してダイシング用アライメント
マーク(図示略)を検出し、これを基にして図3(d)
に示したようなダイシングブレードによってフルカット
ダイシング処理を行い、各半導体チップに分割して樹脂
封止型半導体装置を得る。Next, polishing is performed in the same manner as in the example shown in FIGS. 1 (a) to 1 (e), and as shown in FIG.
9. Process the resin protective film 30 and the solder bumps 10 (or the gold ball bumps 25) to a predetermined height (for example, about 30 μm). Thereafter, as in the examples shown in FIGS. 1A to 1E, a dicing alignment mark (not shown) is detected through the resin protective film 30, and based on this, a dicing alignment mark is shown in FIG.
A full-cut dicing process is performed by using a dicing blade as shown in FIG.
【0045】このような樹脂封止型半導体装置の製造方
法にあっても、透明または半透明の樹脂保護膜30によ
って半導体チップ表面を覆い、この樹脂保護膜30を透
して検出したダイシング用アライメントマークを基にダ
イシング処理を施し、各半導体チップに分割するので、
正確なダイシングでペレタイズを行うことができ、これ
により高歩留、高品質、高信頼性のチップサイズパッケ
ージを得ることができる。Even in such a method of manufacturing a resin-sealed semiconductor device, the semiconductor chip surface is covered with a transparent or translucent resin protective film 30 and the alignment for dicing detected through the resin protective film 30 is detected. Since dicing is performed based on the mark and the wafer is divided into individual semiconductor chips,
Pelletization can be performed by accurate dicing, and thereby, a chip size package with high yield, high quality, and high reliability can be obtained.
【0046】図8(a)〜(d)は本発明における請求
項8記載の樹脂封止型半導体装置の製造方法の第5実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図8(a)に示すように6〜12イン
チφの半導体ウエハ1上にはんだバンプ10を形成し、
続いて透明または半透明樹脂によって樹脂保護膜11あ
るいはモールド成形樹脂19を形成し、さらに研磨処理
を行った後フラッシュ金メッキ層12を形成しておく。
なお、半導体ウエハ1としては、この例では厚さ700
〜800μm程度のものが用いられる。FIGS. 8A to 8D are views for explaining a fifth embodiment of the method for manufacturing a resin-sealed semiconductor device according to claim 8 of the present invention. In this example, as in the example shown in FIG. 1, solder bumps 10 are formed on a semiconductor wafer 1 having a diameter of 6 to 12 inches as shown in FIG.
Subsequently, a resin protective film 11 or a molding resin 19 is formed of a transparent or translucent resin, and after performing a polishing process, a flash gold plating layer 12 is formed.
The semiconductor wafer 1 has a thickness of 700 in this example.
Those having a size of about 800 μm are used.
【0047】次に、フラッシュ金メッキ層12を形成し
た側に透明で熱シュリンク性の紫外線照射硬化型テープ
31を貼合する。この紫外線照射硬化型テープ31とし
ては、例えば、厚さ40μm程度の一軸延伸ベースフィ
ルムと、厚さ40μm程度のアクリル系紫外線照射硬化
型接着剤とからなるものが用いられる。Next, a transparent and heat-shrinkable ultraviolet irradiation curing type tape 31 is bonded to the side on which the flash gold plating layer 12 is formed. As the ultraviolet radiation curing type tape 31, for example, a tape made of a uniaxially stretched base film having a thickness of about 40 μm and an acrylic ultraviolet radiation curing adhesive having a thickness of about 40 μm is used.
【0048】次いで、図8(b)に示すように半導体ウ
エハ1の裏面を研削法およびエッチング法によって厚さ
100μm程度に薄厚化する。具体的には、まずインフ
ィード研削法により1軸#400によって400μm厚
仕上げを行い、次いで2軸#2000によって200μ
m厚仕上げを行い、その後エッチング法によって100
μm厚仕上げを行う。Next, as shown in FIG. 8B, the back surface of the semiconductor wafer 1 is reduced to a thickness of about 100 μm by a grinding method and an etching method. Specifically, first, a 400 μm-thick finish is performed by one-axis # 400 by in-feed grinding, and then 200 μm by two-axis # 2000.
m thickness finish, and then 100
Perform a μm thick finish.
【0049】次いで、図8(c)に示すように半導体ウ
エハ1の裏面(下面)に厚さ90μm程度のダイシング
用支持テープ13を貼合する。続いて、紫外線照射硬化
型テープ31を貼合した状態のままで樹脂保護膜11あ
るいはモールド成形樹脂19を透してダイシング用アラ
イメントマーク5を検出し、これを基にしてダイシング
ブレード14によってダイシング用支持テープ13を3
0〜40μm程度切り込む条件のフルカットダイシング
処理を行い、各半導体チップに分割して樹脂封止型半導
体装置を得る。Next, as shown in FIG. 8C, a dicing support tape 13 having a thickness of about 90 μm is bonded to the back surface (lower surface) of the semiconductor wafer 1. Subsequently, the dicing alignment mark 5 is detected through the resin protective film 11 or the molding resin 19 while the ultraviolet irradiation curing type tape 31 is adhered, and based on this, the dicing blade 14 is used for dicing. Support tape 13
A full-cut dicing process is performed under conditions of cutting at about 0 to 40 μm, and the resultant is divided into semiconductor chips to obtain a resin-sealed semiconductor device.
【0050】次いで、ダイシング用支持テープ13およ
び紫外線照射硬化型テープ31に紫外線を例えば200
〜400mJ/cm2 で照射して硬化処理し、その後、
図8(d)に示すようにコレット33を用いて樹脂封止
型半導体装置32をその半導体ウエハ1側で真空吸着保
持し、120〜150℃程度の熱風でブローして熱シュ
リンク性の紫外線照射硬化型テープ31を自己剥離さ
せ、この樹脂封止型半導体装置32を所定箇所にマウン
トする。Next, ultraviolet rays are applied to the dicing support tape 13 and the ultraviolet radiation curing type tape 31, for example, for 200 hours.
Irradiation at ~ 400 mJ / cm 2 for curing, then
As shown in FIG. 8D, the resin-encapsulated semiconductor device 32 is vacuum-adsorbed and held on the semiconductor wafer 1 side using a collet 33, and is blown with hot air of about 120 to 150 ° C. to irradiate heat shrink ultraviolet rays. The curable tape 31 is peeled off by itself, and the resin-sealed semiconductor device 32 is mounted at a predetermined position.
【0051】このような樹脂封止型半導体装置の製造方
法にあっても、透明または半透明の樹脂保護膜11ある
いはモールド成形樹脂19によって半導体チップ表面を
覆い、この樹脂保護膜11あるいはモールド成形樹脂1
9を透して検出したダイシング用アライメントマーク5
を基にダイシング処理を施し、各半導体チップに分割す
るので、正確なダイシングでペレタイズを行うことがで
き、これにより高歩留、高品質、高信頼性のチップサイ
ズパッケージを得ることができる。また、糊残り問題の
ない熱シュリンク性の紫外線照射硬化型テープ31を用
いてこれではんだバンプ10表面を保護すれば、実装基
板へのマウント時にははんだ付き性が良くなり、またチ
ップ割れや欠けも防止され、これにより生産性、品質お
よび信頼性を向上してコストダウンを図ることができ
る。Even in such a method of manufacturing a resin-encapsulated semiconductor device, the surface of a semiconductor chip is covered with a transparent or translucent resin protective film 11 or a molding resin 19, and the resin protective film 11 or the molding resin is formed. 1
9 for dicing alignment mark 5 detected through
The semiconductor chip is divided into individual semiconductor chips based on the dicing method, so that the pelletization can be performed with accurate dicing, thereby obtaining a chip size package with high yield, high quality, and high reliability. Further, if the surface of the solder bumps 10 is protected by using a heat shrinkable ultraviolet irradiation curing type tape 31 having no adhesive residue problem, the soldering property is improved at the time of mounting on the mounting board, and chip cracking and chipping are also prevented. Thus, productivity, quality and reliability can be improved and cost can be reduced.
【0052】なお、前記実施形態例においては特に明記
していないが、半導体チップの電極パッド2について
は、チップ周辺部に配置されるペリフェラルパッドでも
よく、またチップ内の適当な位置に再配置されるエリア
パッドでもよい。Although not particularly specified in the above embodiment, the electrode pads 2 of the semiconductor chip may be peripheral pads arranged at the periphery of the chip, or may be rearranged at appropriate positions in the chip. Area pad.
【0053】[0053]
【発明の効果】以上説明したように本発明の樹脂封止型
半導体装置は、半導体チップ表面が透明または半透明の
樹脂保護膜あるいはモールド成形樹脂で覆われたもので
あるから、これの製造に際して、この樹脂保護膜あるい
はモールド成形樹脂を透して検出したダイシング用アラ
イメントマークを基にダイシング処理を施し、各半導体
チップに分割することができるので、正確なダイシング
でペレタイズが行われることにより高歩留、高品質、高
信頼性のチップサイズパッケージとなる。また、半導体
チップが樹脂保護膜あるいはモールド成形樹脂で保護さ
れているので、チップ面へのダメージが低減し、耐湿性
も向上し、品質及び信頼性が向上する。As described above, in the resin-encapsulated semiconductor device of the present invention, the semiconductor chip surface is covered with a transparent or translucent resin protective film or molding resin. The dicing process is performed based on the alignment marks for dicing detected through the resin protective film or the molding resin, and the semiconductor chips can be divided into individual semiconductor chips. This results in a high quality, high reliability chip size package. Further, since the semiconductor chip is protected by the resin protective film or the molding resin, damage to the chip surface is reduced, moisture resistance is improved, and quality and reliability are improved.
【0054】さらに、従来ではフリップチップ用ボンダ
でマウント基板に接続した後のチップの機能テストやバ
ーインで不良と判明した場合には、機械的な力を加えた
り加熱するなどして接続材料を除去し、チップを取り外
してマウント基板を洗浄した後、新たにベアチップを載
せ、良品であることを確認してチップとマウント基板と
の間に封止樹脂を注入し、硬化していたが、本発明の樹
脂封止型半導体装置はすでに樹脂封止されているので、
注入+硬化作業が不要であり、生産性および品質・信頼
性が向上したものとなる。しかも、チップとマウント基
板との間に隙間があるので、チップとマウント基板の熱
膨張係数の差によるバンプへのストレスが低減し、バン
プ接続の信頼性が高まる。また、チップとマウント基板
との間に隙間があるので、不良チップの交換が容易で、
マウント基板の洗浄が容易である。Furthermore, conventionally, when a chip is found to be defective in a functional test or burn-in after connecting to a mounting substrate with a flip chip bonder, a connecting material is removed by applying mechanical force or heating. After removing the chip and cleaning the mounting substrate, a new bare chip was placed, and after confirming that it was a good product, the sealing resin was injected between the chip and the mounting substrate, and the resin was cured. Since the resin-encapsulated semiconductor device is already resin-encapsulated,
Injection + curing work is not required, and productivity, quality and reliability are improved. In addition, since there is a gap between the chip and the mounting substrate, stress on the bump due to a difference in thermal expansion coefficient between the chip and the mounting substrate is reduced, and the reliability of the bump connection is increased. Also, since there is a gap between the chip and the mounting board, it is easy to replace defective chips,
Cleaning of the mounting substrate is easy.
【0055】本発明における請求項3記載の樹脂封止型
半導体装置の製造方法は、透明または半透明の樹脂保護
膜あるいはモールド成形樹脂によって半導体チップ表面
を覆うようにした方法であるから、この樹脂保護膜ある
いはモールド成形樹脂を透してダイシング用オートアラ
イメントマークを視認するのが可能になり、したがって
このダイシング用オートアライメントマークを基にダイ
シング処理を施すことができるので、正確なダイシング
でのペレタライズを行うことができ、高歩留、高品質、
高信頼性のチップサイズパッケージを得ることができ
る。The method of manufacturing a resin-encapsulated semiconductor device according to claim 3 of the present invention is a method in which a semiconductor chip surface is covered with a transparent or translucent resin protective film or a molding resin. The dicing auto alignment mark can be visually recognized through the protective film or the molding resin, and the dicing process can be performed based on the dicing auto alignment mark. Can do, high yield, high quality,
A highly reliable chip size package can be obtained.
【0056】本発明における請求項7記載の樹脂封止型
半導体装置の製造方法は、透明または半透明の樹脂保護
膜あるいはモールド成形樹脂によって半導体チップ表面
を覆い、この樹脂保護膜あるいはモールド成形樹脂を透
して検出したダイシング用アライメントマークを基にダ
イシング処理を施し、各半導体チップに分割するように
した方法であるから、正確なダイシングでのペレタイズ
を行うことができ、これにより高歩留、高品質、高信頼
性のチップサイズパッケージを得ることができる。According to a seventh aspect of the present invention, in a method of manufacturing a resin-encapsulated semiconductor device, the surface of a semiconductor chip is covered with a transparent or translucent resin protective film or a molding resin, and the resin protective film or the molding resin is removed. Since the dicing process is performed based on the alignment marks for dicing detected through the semiconductor chip to divide the semiconductor chips into individual semiconductor chips, accurate dicing can be performed to achieve high yield and high yield. A chip size package with high quality and high reliability can be obtained.
【0057】また、バンプまたは金ボールの露出面を、
精密研削または研磨仕上げすれば、平坦性が高くなって
プリント基板等へのマウントを高精度にできるようにな
り、これにより生産性、品質および信頼性を向上するこ
とができる。また、樹脂保護膜あるいはモールド成形樹
脂で封止する前のバンプまたは金ボール付き半導体ウエ
ハを、シランカップリング剤で処理しておけば、樹脂保
護膜あるいはモールド成形樹脂とパッシベーション膜や
バンプまたは金ボールとの密着性が向上するので、品質
および信頼性を向上することができる。The exposed surface of the bump or the gold ball is
By performing precision grinding or polishing, the flatness is enhanced, and mounting on a printed circuit board or the like can be performed with high precision, thereby improving productivity, quality, and reliability. In addition, if a semiconductor wafer with bumps or gold balls before being sealed with a resin protective film or molding resin is treated with a silane coupling agent, a resin protective film or molding resin and a passivation film or bumps or gold balls can be used. This improves the adhesion to the substrate, so that the quality and reliability can be improved.
【0058】また、フッ素添加のポリイミド系、エポキ
シ系、アクリル系等の樹脂保護膜を用い、あるいはフッ
素添加のエポキシ系、ポリイミド系、アクリル系樹脂成
形とすれば、撥水性が高まり、外部からの水分浸入によ
るはんだバンプ腐食、Al腐食等を低減して品質および
信頼性を向上することができる。また、良品チップのみ
金ボールのスタッドバンプを形成するようにすれば、樹
脂保護膜あるいはモールド成形樹脂によって半導体チッ
プ表面を覆っていることにより、チップのGO/NG判
別を容易にして生産性を向上することができる。Further, if a resin protective film of fluorine-containing polyimide, epoxy, acrylic, or the like is used, or if a fluorine-containing epoxy, polyimide, or acrylic resin is molded, water repellency is increased, and external The quality and reliability can be improved by reducing solder bump corrosion, Al corrosion and the like due to water intrusion. In addition, by forming stud bumps of gold balls only on non-defective chips, the surface of the semiconductor chip is covered with a resin protective film or a molding resin, thereby facilitating GO / NG discrimination of the chip and improving productivity. can do.
【0059】また、コンプレッションモールド成形を行
う際に、上金型と溶融した透明樹脂およびバンプあるい
は金ボールとの間にテフロンコートした耐熱性、ガスバ
リア性の高いフィルムを挿入しておけば、これらの間が
密着するものの、テフロン(四フッ化エチレン樹脂)の
離型性により簡単に剥離でき、したがって作業性を向上
することができる。また、このフィルムは耐熱性及び離
型性が高いので、繰り返して何度も使用できるので、コ
ストダウンが可能となる。また、パッケージの厚さを、
従来の各種方式に比べ任意に薄くすることができ、メモ
リカードなどへの多段実装、ISO規格のカードへの実
装などを可能にすることができる。When performing compression molding, a Teflon-coated film having high heat resistance and gas barrier properties may be inserted between the upper mold and the molten transparent resin and bumps or gold balls. Although the spaces are in close contact with each other, they can be easily peeled off due to the releasability of Teflon (ethylene tetrafluoride resin), so that the workability can be improved. Further, since this film has high heat resistance and releasability, it can be used repeatedly and many times, so that the cost can be reduced. Also, the thickness of the package,
It can be made arbitrarily thinner than conventional various systems, and can be mounted on a memory card or the like in multiple stages, mounted on an ISO standard card, and the like.
【0060】また、パッケージサイズとチップを同サイ
ズにして実装面積を小さくすることができ、これにより
高密度実装が可能となる。また、リードへのワイヤボン
ディングが不要となるので、電極パッドの配置が比較的
自由となり、ベリフェラルパッドやエリアパッドの対応
が容易になる。したがって、回路の無駄な引回しをする
必要がなくなり、半導体チップのより一層の高集積化を
実現することができる。また、熱風、赤外線等による一
括リフローハンダ付けや熱圧着を行う場合、チップ表面
が露出しているのでバンプまでの熱伝導効率が高く、従
来よりも短時間でマウントできることにより生産性を向
上することができる。Further, it is possible to reduce the mounting area by making the package size and the chip the same size, thereby enabling high-density mounting. In addition, since wire bonding to the lead is not required, the arrangement of the electrode pads is relatively free, and it is easy to handle the peripheral pads and the area pads. Therefore, it is not necessary to uselessly route the circuit, and higher integration of the semiconductor chip can be realized. Also, when performing batch reflow soldering or thermocompression bonding with hot air, infrared rays, etc., the chip surface is exposed, so the heat conduction efficiency up to the bumps is high, and mounting can be performed in a shorter time than before, thereby improving productivity. Can be.
【0061】また、リードフレームを有していないの
で、ダイボンディングやリード加工などの工程が不要と
なり、さらにリード曲がりやコプラナリティー、リード
メッキやリードフレームに起因する不良も解消する。し
たがって、歩留、品質、生産性向上、Agペーストやリ
ードフレーム等の材料費廃止、ダイボンダー(はんだバ
ンプの場合はワイヤボンダーも不要。但し、スタッドバ
ンプの場合は金ボールボンダーが必要。)やリード加工
材不要による設備投資削減、さらに生産リードタイム短
縮等による大幅なコストダウンを実現することができ
る。Further, since there is no lead frame, steps such as die bonding and lead processing become unnecessary, and defects caused by lead bending, coplanarity, lead plating and the lead frame are eliminated. Therefore, the yield, quality, and productivity are improved, material costs such as Ag paste and lead frame are eliminated, and a die bonder (a wire bonder is not required for solder bumps. However, a gold ball bonder is required for stud bumps) and leads. It is possible to realize a significant cost reduction due to a reduction in capital investment due to the elimination of processing materials and a reduction in production lead time.
【図1】(a)〜(e)は、本発明の樹脂封止型半導体
装置の製造方法の第1実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 1A to 1E are cross-sectional views of a main part for describing a first embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図2】(a)〜(c)は、図1(e)に続く工程を説
明するための要部側断面図である。2 (a) to 2 (c) are cross-sectional side views of main parts for describing a step following FIG. 1 (e).
【図3】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第2実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 3A to 3D are cross-sectional side views of a main part for describing a second embodiment of the method of manufacturing the resin-encapsulated semiconductor device of the present invention in the order of steps.
【図4】(a)〜(c)は、図2に示した例における、
モールド成形樹脂封止の工程を説明するための図であ
る。FIGS. 4 (a) to 4 (c) show examples in the example shown in FIG.
It is a figure for explaining the process of molding resin sealing.
【図5】モールド成形金型の概略構成図である。FIG. 5 is a schematic configuration diagram of a molding die.
【図6】(a)〜(e)は、本発明の樹脂封止型半導体
装置の製造方法の第3実施形態例を工程順に説明するた
めの要部側断面図である。6 (a) to 6 (e) are cross-sectional views of a main part for describing a third embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図7】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第4実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 7A to 7D are side sectional views of a main part for describing a fourth embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図8】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第5実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 8A to 8D are side sectional views of a main part for describing a fifth embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
1,20…半導体ウエハ、5,24…ダイシング用オー
トアライメントマーク、10…はんだバンプ、11,2
6,30…樹脂保護膜、17…離型フィルム、19,2
7…モールド成形樹脂、25…金ボールバンプ、32…
樹脂封止型半導体装置1, 20: semiconductor wafer, 5, 24: auto alignment mark for dicing, 10: solder bump, 11, 12
6, 30: resin protective film, 17: release film, 19, 2
7: molding resin, 25: gold ball bump, 32 ...
Resin-sealed semiconductor device
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/60 H01L 21/92 602L 23/29 604A 23/31 23/30 R Fターム(参考) 4M109 AA02 BA03 CA10 CA21 CA22 DA10 EA02 EA07 EA10 EB06 EB18 EC01 ED01 EE12 GA03 GA06 5F061 AA02 BA03 CA10 CA21 CA22 CB02 CB04 CB12 DA01 DA06 DA09 DA11 DA12 DA14 DE03 DE04 FA03 GA01 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/60 H01L 21/92 602L 23/29 604A 23/31 23/30 RF term (Reference) 4M109 AA02 BA03 CA10 CA21 CA22 DA10 EA02 EA07 EA10 EB06 EB18 EC01 ED01 EE12 GA03 GA06 5F061 AA02 BA03 CA10 CA21 CA22 CB02 CB04 CB12 DA01 DA06 DA09 DA11 DA12 DA14 DE03 DE04 FA03 GA01
Claims (23)
上にバンプまたは金ボールが設けられるとともに、該半
導体チップ表面が透明または半透明の樹脂保護膜あるい
はモールド成形樹脂で覆われてなり、 前記バンプまたは金ボールが、前記樹脂保護膜あるいは
モールド成形樹脂の表面に露出していることを特徴とす
る樹脂封止型半導体装置。A bump or a gold ball is provided on an electrode of a semiconductor chip formed on a substrate, and the surface of the semiconductor chip is covered with a transparent or translucent resin protective film or a molding resin; A resin-encapsulated semiconductor device, wherein bumps or gold balls are exposed on the surface of the resin protective film or the molding resin.
脂は、フッ素添加材料からなることを特徴とする請求項
1記載の樹脂封止型半導体装置。2. The resin-encapsulated semiconductor device according to claim 1, wherein the resin protective film or the molding resin is made of a fluorine-added material.
上にバンプまたは金ボールを形成し、 次いで、該半導体チップ表面を透明または半透明の樹脂
保護膜あるいはモールド成形樹脂で覆い、 その後、前記バンプまたは金ボールを、前記樹脂保護膜
あるいはモールド成形樹脂の表面に露出させることを特
徴とする樹脂封止型半導体装置の製造方法。3. A bump or a gold ball is formed on an electrode of a semiconductor chip formed on a substrate, and the surface of the semiconductor chip is covered with a transparent or translucent resin protective film or a molding resin. A method of manufacturing a resin-encapsulated semiconductor device, wherein a bump or a gold ball is exposed on the surface of the resin protective film or the molding resin.
モールド成形樹脂で覆った後、該樹脂保護膜あるいはモ
ールド成形樹脂の表面を研削または研磨し、該樹脂保護
膜あるいはモールド成形樹脂の表面から前記バンプまた
は金ボールを露出させることを特徴とする請求項3記載
の樹脂封止型半導体装置の製造方法。4. After the surface of the semiconductor chip is covered with a resin protective film or a molding resin, the surface of the resin protective film or the molding resin is ground or polished, and the bumps are removed from the surface of the resin protective film or the molding resin. 4. The method according to claim 3, wherein the gold balls are exposed.
脂は、フッ素添加材料からなることを特徴とする請求項
3記載の樹脂封止型半導体装置の製造方法。5. The method according to claim 3, wherein the resin protective film or the molding resin is made of a fluorine-added material.
樹脂保護膜あるいはモールド成形樹脂で覆う前に、基板
上をシランカップリング剤で処理することを特徴とする
請求項3記載の樹脂封止型半導体装置の製造方法。6. The resin-sealing mold according to claim 3, wherein the surface of the semiconductor chip is treated with a silane coupling agent before being covered with a transparent or translucent resin protective film or a molding resin. A method for manufacturing a semiconductor device.
ともにダイシング用アライメントマークを形成し、前記
半導体チップ表面を透明または半透明の樹脂保護膜ある
いはモールド成形樹脂で覆い、半導体チップの電極上に
形成したバンプまたは金ボールを、前記樹脂保護膜ある
いはモールド成形樹脂の表面に露出させてなる半導体ウ
エハに、前記樹脂保護膜あるいはモールド成形樹脂を透
して検出したダイシング用アライメントマークを基にダ
イシング処理を施し、各半導体チップに分割することを
特徴とする樹脂封止型半導体装置の製造方法。7. A plurality of semiconductor chips are formed on a substrate, alignment marks for dicing are formed, the surface of the semiconductor chip is covered with a transparent or translucent resin protective film or molding resin, and formed on electrodes of the semiconductor chip. A dicing process is performed on a semiconductor wafer formed by exposing the formed bumps or gold balls on the surface of the resin protective film or the molding resin, based on alignment marks for dicing detected through the resin protective film or the molding resin. And dividing the semiconductor chip into individual semiconductor chips.
用いて前記樹脂保護膜あるいはモールド成形樹脂をテー
パ状にカットするベベルカット、あるいは基板より幅広
にカットするステップカットで行うことを特徴とする請
求項7記載の樹脂封止型半導体装置の製造方法。8. The dicing is performed by bevel cut using a dual dicer to cut the resin protective film or the molded resin into a taper shape, or by step cut to cut wider than the substrate. The manufacturing method of the resin-sealed semiconductor device according to the above.
覆った場合に、このモールド樹脂成形を真空成形法で行
うことを特徴とする請求項7記載の樹脂封止型半導体装
置の製造方法。9. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein when the surface of the semiconductor chip is covered with a molding resin, the molding resin is formed by a vacuum molding method.
際、上モールド金型とバンプまたは金ボールを形成した
半導体ウエハとの間に、離型性樹脂をコーティングした
耐熱性で高ガスバリア性のフィルムを挿入することを特
徴とする請求項9記載の樹脂封止型半導体装置の製造方
法。10. A heat-resistant, high-gas-barrier film coated with a release resin between an upper mold die and a semiconductor wafer on which bumps or gold balls are formed when molding a resin by vacuum forming. 10. The method for manufacturing a resin-encapsulated semiconductor device according to claim 9, wherein
ルド金型および下モールド金型の内面には、電解または
無電解メッキによりニッケル中に四フッ化エチレン樹脂
または窒化ホウ素を共析させて形成した、複合メッキ層
によって離型処理が施されてなることを特徴とする請求
項9記載の樹脂封止型半導体装置の製造方法。11. An inner surface of an upper mold die and a lower mold die used for the molding resin molding is formed by co-depositing tetrafluoroethylene resin or boron nitride in nickel by electrolytic or electroless plating. 10. The method for manufacturing a resin-sealed semiconductor device according to claim 9, wherein a release treatment is performed by a composite plating layer.
樹脂は、フッ素添加材料からなることを特徴とする請求
項7記載の樹脂封止型半導体装置の製造方法。12. The method according to claim 7, wherein the resin protective film or the molding resin is made of a fluorine-added material.
の樹脂保護膜あるいはモールド成形樹脂で覆う前に、基
板上をシランカップリング剤で処理することを特徴とす
る請求項7記載の樹脂封止型半導体装置の製造方法。13. The resin-sealing mold according to claim 7, wherein the surface of the semiconductor chip is treated with a silane coupling agent before the surface is covered with a transparent or translucent resin protective film or a molding resin. A method for manufacturing a semiconductor device.
熱又は減圧加熱で脱泡処理した後に、所定条件で硬化す
ることを特徴とする請求項7記載の樹脂封止型半導体装
置の製造方法。14. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein the coated resin protective film is defoamed by heating under pressure or under reduced pressure and then cured under predetermined conditions.
ら露出したはんだバンプ上に、はんだペーストのスクリ
ーン印刷及びリフロー処理によって新たなはんだバンプ
を形成することを特徴とする請求項7記載の樹脂封止型
半導体装置の製造方法。15. The resin encapsulation according to claim 7, wherein a new solder bump is formed on the solder bump exposed from the resin protective film or the molded resin surface by screen printing and reflow processing of a solder paste. Of manufacturing a semiconductor device.
面から露出したはんだバンプは、新たなはんだバンプよ
り融点が高いことを特徴とする請求項15記載の樹脂封
止型半導体装置の製造方法。16. The method of manufacturing a resin-encapsulated semiconductor device according to claim 15, wherein the solder bump exposed from the resin protective film or the molded resin surface has a higher melting point than a new solder bump.
ルバンプ高さと同じかそれ以下であることを特徴とする
請求項7記載の樹脂封止型半導体装置の製造方法。17. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein the resin protective film thickness is equal to or less than the height of the solder bump or the ball bump.
スファーモールド法、射出成形法、押出し法、ポッティ
ング法等によりモールド成形樹脂を成形することを特徴
とする請求項7記載の樹脂封止型半導体装置の製造方
法。18. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein the molding resin is molded by a compression molding method, a transfer molding method, an injection molding method, an extrusion method, a potting method, or the like.
スファーモールド法において、真空成形することを特徴
とする請求項7記載の樹脂封止型半導体装置の製造方
法。19. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein vacuum molding is performed in the compression molding method or the transfer molding method.
スファーモールド法において、顆粒樹脂を用い、真空成
形することを特徴とする請求項7記載の樹脂封止型半導
体装置の製造方法。20. The method of manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein in the compression molding method and the transfer molding method, a granular resin is used and vacuum molding is performed.
スファーモールド法において、下金型に真空引き穴を設
けて真空成形することを特徴とする請求項7記載の樹脂
封止型半導体装置の製造方法。21. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, wherein in the compression molding method or the transfer molding method, a vacuum evacuation hole is provided in the lower mold to perform vacuum molding.
線照射硬化型テープを貼合し、半導体ウエハ裏面の露出
した十字パターンをアライメントマークとしてフルカッ
トダイシングし、接着力が高い紫外線照射硬化型テープ
を貼合したまま半導体チップをキャリアテープにマウン
トし、その後、真空吸着コレットでピックアップすると
きに、前記の接着力が高い紫外線照射硬化型テープを剥
離し、実装基板へマウントすることを特徴とする請求項
7記載の樹脂封止型半導体装置の製造方法。22. An ultraviolet irradiation hardening tape having a high adhesive strength for dicing support is pasted, full cut dicing is performed using the exposed cross pattern on the back surface of the semiconductor wafer as an alignment mark, and an ultraviolet irradiation hardening tape having a high adhesive strength is obtained. The semiconductor chip is mounted on a carrier tape while being bonded, and thereafter, when picking up by a vacuum suction collet, the ultraviolet irradiation curing type tape having a high adhesive force is peeled off and mounted on a mounting substrate. Item 8. The method for manufacturing a resin-encapsulated semiconductor device according to Item 7.
プ表面保護の裏面研削と裏面研磨で所望のウエハ厚と
し、半導体ウエハ裏面に露出した十字パターンをアライ
メントマークとしてフルカットダイシングし、熱シュリ
ンク性紫外線照射硬化型テープを貼合したまま真空吸着
コレットでピックアップし、熱風ブローで熱シュリンク
自己剥離させた後に、実装基板へマウントすることを特
徴とする請求項7記載の樹脂封止型半導体装置の製造方
法。23. Full-cut dicing using a cross pattern exposed on the back surface of a semiconductor wafer as an alignment mark by grinding the back surface and polishing the back surface of the surface protection of the thermal shrink ultraviolet ray irradiation hardening type tape, and applying the heat shrink ultraviolet ray. 8. The method for manufacturing a resin-encapsulated semiconductor device according to claim 7, further comprising: picking up with a vacuum suction collet with the curable tape adhered thereto; performing self-stripping by heat shrink with hot air blow; .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10207476A JP2000040773A (en) | 1998-07-23 | 1998-07-23 | Resin-sealed semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10207476A JP2000040773A (en) | 1998-07-23 | 1998-07-23 | Resin-sealed semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000040773A true JP2000040773A (en) | 2000-02-08 |
Family
ID=16540393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10207476A Pending JP2000040773A (en) | 1998-07-23 | 1998-07-23 | Resin-sealed semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000040773A (en) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001071805A1 (en) * | 2000-03-23 | 2001-09-27 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP2002368032A (en) * | 2001-06-04 | 2002-12-20 | Sony Corp | Method of manufacturing semiconductor device and semiconductor device |
JP2004128513A (en) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | Semiconductor device and its manufacturing method |
US6794732B2 (en) | 2001-07-25 | 2004-09-21 | Rohn Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7045894B2 (en) | 2001-12-25 | 2006-05-16 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US7061127B2 (en) | 2003-02-27 | 2006-06-13 | Seiko Espon Corporation | Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus |
JP2006202953A (en) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
JP2010113577A (en) * | 2008-11-07 | 2010-05-20 | Toppan Forms Co Ltd | Method for manufacturing ic card |
JP2010147453A (en) * | 2008-12-19 | 2010-07-01 | Samsung Electro-Mechanics Co Ltd | Manufacturing method of wafer level package |
US7759803B2 (en) | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2011166058A (en) * | 2010-02-15 | 2011-08-25 | Fujitsu Ltd | Grinding method, manufacturing method of electronic device, and grinding device |
JP2014009974A (en) * | 2012-06-28 | 2014-01-20 | Hitachi Automotive Systems Ltd | Flow rate measurement device |
JP2015227892A (en) * | 2015-09-16 | 2015-12-17 | 日立オートモティブシステムズ株式会社 | Flow measuring device |
JP2017037091A (en) * | 2016-10-24 | 2017-02-16 | 日立オートモティブシステムズ株式会社 | Flow measuring device |
JP2017098345A (en) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | Semiconductor device and semiconductor device manufacturing method |
KR101773236B1 (en) * | 2014-06-12 | 2017-09-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Wafer level transfer molding and apparatus for performing the same |
JP2017187512A (en) * | 2017-07-20 | 2017-10-12 | 日立オートモティブシステムズ株式会社 | Flow rate measurement device |
US9802349B2 (en) | 2012-03-02 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level transfer molding and apparatus for performing the same |
US9893044B2 (en) | 2012-03-02 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level underfill and over-molding |
JP2021141272A (en) * | 2020-03-09 | 2021-09-16 | アオイ電子株式会社 | Manufacturing method for semiconductor device, and semiconductor seal body |
-
1998
- 1998-07-23 JP JP10207476A patent/JP2000040773A/en active Pending
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1311547C (en) * | 2000-03-23 | 2007-04-18 | 精工爱普生株式会社 | Semiconductor device, method of manufacture thereof, circuit board and electronic device |
US6707153B2 (en) | 2000-03-23 | 2004-03-16 | Seiko Epson Corporation | Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same |
WO2001071805A1 (en) * | 2000-03-23 | 2001-09-27 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
KR100440507B1 (en) * | 2000-03-23 | 2004-07-15 | 세이코 엡슨 가부시키가이샤 | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP2002368032A (en) * | 2001-06-04 | 2002-12-20 | Sony Corp | Method of manufacturing semiconductor device and semiconductor device |
US6794732B2 (en) | 2001-07-25 | 2004-09-21 | Rohn Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7759803B2 (en) | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7244635B2 (en) | 2001-07-25 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8049343B2 (en) | 2001-07-25 | 2011-11-01 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7045894B2 (en) | 2001-12-25 | 2006-05-16 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US7320932B2 (en) | 2001-12-25 | 2008-01-22 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US7061127B2 (en) | 2003-02-27 | 2006-06-13 | Seiko Espon Corporation | Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus |
US7245029B2 (en) | 2003-02-27 | 2007-07-17 | Seiko Epson Corporation | Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus |
JP4740536B2 (en) * | 2003-11-26 | 2011-08-03 | ローム株式会社 | Semiconductor device and manufacturing method thereof |
JP2004128513A (en) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | Semiconductor device and its manufacturing method |
JP4641806B2 (en) * | 2005-01-20 | 2011-03-02 | 富士通株式会社 | Semiconductor device manufacturing method and semiconductor substrate |
JP2006202953A (en) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
JP2010113577A (en) * | 2008-11-07 | 2010-05-20 | Toppan Forms Co Ltd | Method for manufacturing ic card |
JP2010147453A (en) * | 2008-12-19 | 2010-07-01 | Samsung Electro-Mechanics Co Ltd | Manufacturing method of wafer level package |
JP2011166058A (en) * | 2010-02-15 | 2011-08-25 | Fujitsu Ltd | Grinding method, manufacturing method of electronic device, and grinding device |
US9802349B2 (en) | 2012-03-02 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level transfer molding and apparatus for performing the same |
US11390000B2 (en) | 2012-03-02 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level transfer molding and apparatus for performing the same |
US11024618B2 (en) | 2012-03-02 | 2021-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level underfill and over-molding |
US10513070B2 (en) | 2012-03-02 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level transfer molding and apparatus for performing the same |
US9893044B2 (en) | 2012-03-02 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level underfill and over-molding |
JP2014009974A (en) * | 2012-06-28 | 2014-01-20 | Hitachi Automotive Systems Ltd | Flow rate measurement device |
KR101773236B1 (en) * | 2014-06-12 | 2017-09-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Wafer level transfer molding and apparatus for performing the same |
JP2015227892A (en) * | 2015-09-16 | 2015-12-17 | 日立オートモティブシステムズ株式会社 | Flow measuring device |
US10297520B2 (en) | 2015-11-19 | 2019-05-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of a semiconductor device |
JP2017098345A (en) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2017037091A (en) * | 2016-10-24 | 2017-02-16 | 日立オートモティブシステムズ株式会社 | Flow measuring device |
JP2017187512A (en) * | 2017-07-20 | 2017-10-12 | 日立オートモティブシステムズ株式会社 | Flow rate measurement device |
JP2021141272A (en) * | 2020-03-09 | 2021-09-16 | アオイ電子株式会社 | Manufacturing method for semiconductor device, and semiconductor seal body |
JP7474608B2 (en) | 2020-03-09 | 2024-04-25 | アオイ電子株式会社 | Method for manufacturing semiconductor device and semiconductor encapsulation body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000040773A (en) | Resin-sealed semiconductor device and manufacture thereof | |
KR101043836B1 (en) | Fabrication method of semiconductor integrated circuit device | |
US6680535B2 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
TWI284960B (en) | Manufacturing method of semiconductor device | |
CN100395886C (en) | Semiconductor device manufacturing method | |
US20080085572A1 (en) | Semiconductor packaging method by using large panel size | |
JP2001127206A (en) | Manufacturing method of chip-scale package and manufacturing method of ic chip | |
JP2000031185A (en) | Manufacture of semiconductor device | |
JPH11204551A (en) | Manufacture of semiconductor device | |
US6779258B2 (en) | Semiconductor packages and methods for making the same | |
JP2000040711A (en) | Resin sealed semiconductor device and manufacture thereof | |
US7678706B2 (en) | Method of manufacturing a semiconductor device | |
JP4848153B2 (en) | Manufacturing method of semiconductor device | |
JP2001338932A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3756689B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1174230A (en) | Manufacture of thin-film semiconductor device | |
JP2002016022A (en) | Method of manufacturing semiconductor device | |
JP2004235612A (en) | Method of manufacturing semiconductor device | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4107896B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003309227A (en) | Semiconductor device and manufacturing method therefor | |
JP2785722B2 (en) | Resin-sealed semiconductor device | |
JPH11176861A (en) | Manufacture of semiconductor device | |
KR100924551B1 (en) | Method for fabricating of wafer level chip size package | |
JP2005026633A (en) | Manufacturing method of semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |