JP2000040711A - Resin sealed semiconductor device and manufacture thereof - Google Patents
Resin sealed semiconductor device and manufacture thereofInfo
- Publication number
- JP2000040711A JP2000040711A JP10207475A JP20747598A JP2000040711A JP 2000040711 A JP2000040711 A JP 2000040711A JP 10207475 A JP10207475 A JP 10207475A JP 20747598 A JP20747598 A JP 20747598A JP 2000040711 A JP2000040711 A JP 2000040711A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- molding
- semiconductor device
- protective film
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高品質、高信頼性
の樹脂封止型半導体装置とその製造方法に関する。The present invention relates to a high-quality, high-reliability resin-sealed semiconductor device and a method of manufacturing the same.
【0002】[0002]
【従来の技術】ICカードやメモリーカード用パッケー
ジ等に最適な薄型の樹脂封止型半導体装置として、特開
平8−64725号公報に記載された技術が知られてい
る。この技術は、半導体チップの電極上にバンプまたは
金ボールを形成し、該バンプまたは金ボールをモールド
成形樹脂の表面に露出させた樹脂封止型半導体装置に関
するものであり、バンプまたは金ボールがモールド成形
樹脂表面に露出していなかったり、十分な露出面積が得
られないときには、必要に応じてモールド成形樹脂表面
を研削し、バンプまたは金ボールを露出させるようにし
た技術を開示するものである。2. Description of the Related Art A technique described in Japanese Patent Application Laid-Open No. 8-64725 is known as a thin resin-sealed semiconductor device most suitable for a package for an IC card or a memory card. This technology relates to a resin-encapsulated semiconductor device in which a bump or a gold ball is formed on an electrode of a semiconductor chip and the bump or the gold ball is exposed on the surface of a molding resin. The present invention discloses a technique in which, when not exposed to the molding resin surface or a sufficient exposed area cannot be obtained, the molding resin surface is ground as necessary to expose the bumps or gold balls.
【0003】[0003]
【発明が解決しようとする課題】ところで、この公報に
記載された技術では、バンプまたは金ボールをモールド
成形樹脂の表面に露出させた後、半導体チップを多数形
成してなる半導体ウエハにダイシングを施して各半導体
チップを単体にするとしているが、このモールド成形樹
脂の性状、例えば色や材質については公報に記載がな
く、したがってその開示がなされていない。According to the technique described in this publication, after exposing bumps or gold balls on the surface of a molding resin, dicing is performed on a semiconductor wafer formed with a large number of semiconductor chips. However, the properties of the molding resin, for example, the color and the material, are not described in the official gazette, and are not disclosed.
【0004】もし、このモールド成形樹脂が一般のIC
用であるとすれば、黒色のエポキシ系樹脂であることか
ら、半導体ウエハ内に設けられたダイシング用オートア
ライメントマークが隠されて見えず、したがってダイシ
ングでのペレタイズができないことになる。また、露出
した該バンプまたは金ボールをダイシング用オートアラ
イメントマークに代用しようとしても、これらはその大
きさや位置が不揃いであるため誤検出が起こり易く、こ
れにより正確なダイシングでのペレタイズができず、不
良チップが多発してしまう恐れがある。[0004] If this molding resin is a general IC
If it is a black epoxy resin, the dicing auto-alignment mark provided in the semiconductor wafer is hidden and cannot be seen, and therefore, cannot be pelletized by dicing. In addition, even if the exposed bumps or gold balls are substituted for the dicing auto alignment marks, erroneous detection is likely to occur because these are not uniform in size and position, thereby preventing accurate dicing pelleting. There is a risk that defective chips will occur frequently.
【0005】また、前記技術と同様の技術として、近
時、スーパーCSP(Chip Size Packa
ge)という名称のチップサイズ実装が提供されてい
る。(Super CSP ;A BGA Type Real Chip Size Package
Using a New Encapsulation Method.Proceeding of th
e Pan Pacific Microelectronics Symposium.pp415〜42
0,Fub,1998) しかしながら、この文献においても封止樹脂の性状(特
に色)が明示されておらず、半導体ウエハ内に設けられ
たダイシング用オートアライメントマークによる正確な
ダイシングでのペレタイズができているのか不明であ
る。もし、前述した場合のように露出したバンプをダイ
シング用オートアライメントマークにしようとしても、
この文献の技術では樹脂表面を研削または研磨処理して
いないので、露出したバンプがますます不揃いになり、
より誤検出が起こり易くなってしまう。As a technique similar to the above-mentioned technique, recently, a Super CSP (Chip Size Packa) has been proposed.
ge) is provided. (Super CSP; A BGA Type Real Chip Size Package
Using a New Encapsulation Method.Proceeding of th
e Pan Pacific Microelectronics Symposium.pp415-42
However, even in this document, the properties (especially the color) of the sealing resin are not specified, and accurate dicing by the auto alignment mark for dicing provided in the semiconductor wafer has been performed. It is unknown whether it is. If you try to use the exposed bumps as dicing auto alignment marks as described above,
Since the resin surface is not ground or polished in the technique of this document, the exposed bumps become more and more irregular,
False detection is more likely to occur.
【0006】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ダイシング用オートアラ
イメントマークが視認可能か否かにかかわらず、ダイシ
ングでのペレタイズを良好にできるようにした樹脂封止
型半導体装置およびその製造方法を提供するとともに、
バンプ及び表面保護膜/モールド成形樹脂が形成された
任意のチップ厚のチップサイズパッケージを提供するこ
とにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a resin capable of improving the pelletizing in dicing irrespective of whether the dicing auto alignment mark is visible or not. To provide an encapsulated semiconductor device and a method for manufacturing the same,
An object of the present invention is to provide a chip size package having an arbitrary chip thickness on which a bump and a surface protective film / molding resin are formed.
【0007】[0007]
【課題を解決するための手段】本発明の樹脂封止型半導
体装置では、基板上に形成された半導体チップの電極上
にバンプまたは金ボールが設けられるとともに、該半導
体チップ表面および側面が樹脂保護膜あるいはモールド
成形樹脂で覆われてなり、前記バンプまたは金ボール
が、前記樹脂保護膜あるいはモールド成形樹脂の表面に
露出していることを前記課題の解決手段とした。In the resin-sealed semiconductor device of the present invention, bumps or gold balls are provided on electrodes of a semiconductor chip formed on a substrate, and the surface and side surfaces of the semiconductor chip are protected by a resin. The means for solving the above problem is that the bump or the gold ball is covered with a film or a molding resin and the bump or the gold ball is exposed on the surface of the resin protective film or the molding resin.
【0008】この樹脂封止型半導体装置によれば、半導
体チップの表面および側面が樹脂保護膜あるいはモール
ド成形樹脂で覆われているので、基板と樹脂保護膜ある
いはモールド成形樹脂との界面からの水分の浸入が抑え
られ、品質および信頼性が向上する。According to this resin-encapsulated semiconductor device, since the surface and side surfaces of the semiconductor chip are covered with the resin protective film or the molding resin, the moisture from the interface between the substrate and the resin protective film or the molding resin is formed. And the quality and reliability are improved.
【0009】本発明の樹脂封止型半導体装置の製造方法
では、基板の表面部に半導体チップを複数形成し、次
に、前記半導体チップの電極上にバンプまたは金ボール
を形成し、次いで、前記基板に設けられたダイシング用
アライメントマークを基に該基板表面側スクライプライ
ン内を所望のチップ厚さ分だけダイシングして切削溝を
形成し、次いで、前記半導体チップ表面を樹脂保護膜あ
るいはモールド成形樹脂で覆うとともに前記切削溝内に
該樹脂保護膜あるいはモールド成形樹脂を充填し、かつ
前記バンプまたは金ボールを該樹脂保護膜あるいはモー
ルド成形樹脂の表面に露出させ、次いで、前記基板の裏
面を研削及び/又は研磨することによって前記切削溝内
に充填した樹脂保護膜あるいはモールド成形樹脂を基板
裏面側に露出させ、その後、露出させた樹脂保護膜ある
いはモールド成形樹脂に沿って前記基板をその裏面側か
らダイシングし、各半導体チップに分割することを前記
課題の解決手段とした。In the method of manufacturing a resin-encapsulated semiconductor device according to the present invention, a plurality of semiconductor chips are formed on a surface portion of a substrate, and then bumps or gold balls are formed on electrodes of the semiconductor chip. Based on the alignment mark for dicing provided on the substrate, dicing is performed by a desired chip thickness in the scribing line on the substrate surface side to form a cutting groove, and then the semiconductor chip surface is coated with a resin protective film or a molding resin. Cover and fill the cutting groove with the resin protective film or the molding resin, and expose the bumps or gold balls on the surface of the resin protective film or the molding resin, and then grind and grind the back surface of the substrate. And / or exposing the resin protective film or the molding resin filled in the cutting groove to the back surface of the substrate by polishing, After along the resin protective film or molded resin is exposed to dicing the substrate from its back surface side, that is divided into the semiconductor chips and the solutions of the problems.
【0010】この製造方法によれば、基板の裏面側に露
出させた切削溝内の樹脂保護膜あるいはモールド成形樹
脂に沿って該基板をその裏面側からダイシングするの
で、正確なダイシングでのペレタイズが可能になる。ま
た、特にダイシングの際、樹脂保護膜あるいはモールド
成形樹脂の一部がダイシングにより分割される基板の両
側にそれぞれ残ってその側面を覆うように前記切削溝の
幅より狭い幅でかつ該切削溝の中央部をダイシングすれ
ば、得られる樹脂封止型半導体装置は、半導体チップの
表面だけでなく該半導体チップを形成した基板の側面
も、樹脂保護膜あるいはモールド成形樹脂で覆われるよ
うになるので信頼性が向上する。又、所望のチップ厚
(薄型)のチップサイズパッケージが得られる。According to this manufacturing method, since the substrate is diced from the back side along the resin protective film or the molding resin in the cutting groove exposed on the back side of the substrate, accurate pelletizing is achieved. Will be possible. In particular, at the time of dicing, a part of the resin protective film or the molding resin has a width smaller than the width of the cutting groove and the width of the cutting groove so as to remain on both sides of the substrate divided by the dicing and cover the side surfaces thereof. By dicing the central portion, the resulting resin-encapsulated semiconductor device can be reliably used because not only the surface of the semiconductor chip but also the side surface of the substrate on which the semiconductor chip is formed is covered with a resin protective film or molding resin. The performance is improved. Further, a chip size package having a desired chip thickness (thinness) can be obtained.
【0011】[0011]
【発明の実施の形態】以下、本発明を詳しく説明する。
図1(a)〜(e)、図2(a)〜(d)は本発明にお
ける請求項4記載の樹脂封止型半導体装置の製造方法の
第1実施形態例を説明するための図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail.
1 (a) to 1 (e) and 2 (a) to 2 (d) are views for explaining a first embodiment of a method for manufacturing a resin-sealed semiconductor device according to claim 4 of the present invention. is there.
【0012】この例では、図1(a)に示すように半導
体チップ(図示略)を多数形成した6〜12”φ、70
0〜800μm程度のシリコン製の半導体ウエハ(基
板)1を用意する。この半導体ウエハ1には、半導体チ
ップの電極となるアルミニウムパッド(Alパッド)2
を露出した状態で厚さ0.5〜1.0μm程度のパッシ
ベーション膜3が形成され、また半導体チップを個々に
区画するようにして幅80〜100μm程度のスクライ
ブライン4が形成されており、さらにパッシベーション
膜3上には例えば赤十字マークのダイシング用オートア
ライメントマーク5がAl膜で形成されている。そし
て、公知のフォトリソグラフィー技術により、Alパッ
ド2の直上部を除く位置にレジスト膜6を形成する。In this example, as shown in FIG. 1A, 6 to 12 ″ φ, 70
A silicon semiconductor wafer (substrate) 1 of about 0 to 800 μm is prepared. An aluminum pad (Al pad) 2 serving as an electrode of a semiconductor chip is provided on the semiconductor wafer 1.
Is formed with a passivation film 3 having a thickness of about 0.5 to 1.0 μm, and scribe lines 4 having a width of about 80 to 100 μm are formed so as to individually divide the semiconductor chips. On the passivation film 3, for example, an auto alignment mark 5 for dicing of a red cross mark is formed of an Al film. Then, a resist film 6 is formed at a position other than immediately above the Al pad 2 by a known photolithography technique.
【0013】次に、半導体ウエハ1の上面全面に蒸着法
あるいはスパッタリング法によってクロム(Cr)膜7
を50〜100nm程度の厚さに形成し、続いて銅(C
u)膜8を1〜2μm程度の厚さに形成する。ここで、
Cr膜7はAlパッド2とCu膜8との密着性を高める
ためのものである。続いて、レジスト膜6を除去するリ
フトオフ法によって該レジスト膜6上の不要なCr膜7
およびCu膜8を除去し、図1(c)に示すようにAl
パッド2上にのみCrとCuとの積層膜からなるバリア
メタル層9を形成する。Next, a chromium (Cr) film 7 is formed on the entire upper surface of the semiconductor wafer 1 by vapor deposition or sputtering.
Is formed to a thickness of about 50 to 100 nm, and then copper (C
u) The film 8 is formed to a thickness of about 1 to 2 μm. here,
The Cr film 7 is for improving the adhesion between the Al pad 2 and the Cu film 8. Subsequently, an unnecessary Cr film 7 on the resist film 6 is removed by a lift-off method for removing the resist film 6.
Then, the Cu film 8 is removed, and as shown in FIG.
A barrier metal layer 9 made of a laminated film of Cr and Cu is formed only on the pad 2.
【0014】次いで、図1(d)に示すようにこのバリ
アメタル層9上に高さ50〜60μm程度のはんだバン
プ10を形成する。このはんだバンプ10の形成法とし
ては、スーパージャフィット法やスーパーソルダー法、
ビームソルダーPC法などの従来公知の形成法が採用可
能である。ここで、スーパージャフィット法とは、バリ
アメタル層9表面を薬剤で処理して粘着性皮膜を形成
し、この粘着性皮膜をはんだ粉と接触させることによっ
て該バリアメタル層9表面にはんだ粉末を付着させ、こ
れからはんだバンプ10を形成する方法であり、鉛(P
b)フリーのSn−Ag系やSn−Zn系のはんだから
なるバンプ10が形成される。Next, as shown in FIG. 1D, a solder bump 10 having a height of about 50 to 60 μm is formed on the barrier metal layer 9. As a method for forming the solder bump 10, a super-jafit method, a super-solder method,
A conventionally known forming method such as a beam solder PC method can be adopted. Here, the Super Jaffite method means that the surface of the barrier metal layer 9 is treated with a chemical to form an adhesive film, and the adhesive film is brought into contact with the solder powder so that the solder powder is applied to the surface of the barrier metal layer 9. This is a method of forming a solder bump 10 by attaching the lead (Pb)
b) The bumps 10 made of free Sn-Ag or Sn-Zn solder are formed.
【0015】スーパーソルダー法は、はんだ粉を系中に
含まず、有機酸鉛と有機酸錫とから反応によってペース
ト中にはんだを合成し、銅上に析出させてはんだバンプ
10を形成する方法であり、Sn−Pb系のはんだから
なるバンプ10が形成される。ビームソルダーPC法
は、下地の銅と錫および鉛が構成するガルバニ電池に基
づく置換反応により、錫および鉛を銅表面に析出させて
皮膜を形成し、これから電解メッキによりはんだバンプ
10を形成する方法であり、Sn−Pb系のはんだから
なるバンプ10が形成される。The super solder method is a method in which a solder bump is formed by synthesizing a solder in a paste by reacting an organic acid lead and an organic acid tin without containing solder powder in the system, and depositing the paste on copper. In addition, the bump 10 made of Sn-Pb based solder is formed. The beam solder PC method is a method of forming a coating by depositing tin and lead on a copper surface by a substitution reaction based on a galvanic cell composed of base copper, tin and lead, and then forming a solder bump 10 by electrolytic plating. The bump 10 made of Sn-Pb-based solder is formed.
【0016】このようにしてはんだバンプ10を形成し
たら、図1(e)に示すようにダイシング用オートアラ
イメントマーク5を基にしてダイシングブレード11に
よりスクライブライン4を所望の厚さ分、例えば400
μmハーフカットダイシングし、切削溝12を形成す
る。この切削溝12の形成にあたっては、ダイシングブ
レード11として厚目のものを用い、スクライブライン
4を均一な幅、例えばカーフライン幅が100μmとな
るように切削する。ここで、切削溝12の切削深さにつ
いては、最終的に得られる半導体装置において必要な半
導体ウエハ1の厚みに対し、同じかこれ以上とする。After the solder bumps 10 are formed in this manner, as shown in FIG. 1E, the scribe lines 4 are formed by a dicing blade 11 based on the dicing auto alignment marks 5 by a desired thickness, for example, 400 mm.
The cut groove 12 is formed by half-cut dicing of μm. In forming the cutting groove 12, a thicker dicing blade 11 is used, and the scribe line 4 is cut so as to have a uniform width, for example, a kerf line width of 100 μm. Here, the cutting depth of the cutting groove 12 is equal to or greater than the thickness of the semiconductor wafer 1 required in the finally obtained semiconductor device.
【0017】次いで、図2(a)に示すように、切削溝
12内にも充填した状態で半導体ウエハ1の上面全面に
厚さ5〜10μm程度の樹脂保護膜13を形成する。硬
化収縮応力によるウエハ反り低減と、フルカットダイシ
ング時のダイシングブレードの摩耗低減のために、樹脂
保護膜は必要最低限の膜厚とする。この樹脂保護膜13
は、ポリイミド、エポキシ、エポキシアクリレート、ア
クリル、シリコーン、ポリイミドシリコーン等の透明、
半透明または不透明の樹脂からなるもので、その形成法
としては、該樹脂からなるコーティング剤を半導体ウエ
ハ1の上面にスピンコート法やバーコート法でコートし
て前記切削溝12内にも該樹脂を充填し、その後所定の
条件で硬化処理するといった手法が採用される。硬化前
に樹脂保護膜中に含まれる気泡を除去し、半導体ウエハ
表面及びバンプとの密着性向上の為に、加圧加熱または
減圧加熱の脱泡処理を施すのが望ましい。加熱は硬化温
度以下、例えば50〜80℃、加圧は5〜10kg/c
m2 の空気又はN2 ガス、減圧は10-2〜1Torrの
真空条件が望ましい。Next, as shown in FIG. 2A, a resin protective film 13 having a thickness of about 5 to 10 μm is formed on the entire upper surface of the semiconductor wafer 1 in a state that the cut grooves 12 are filled. In order to reduce wafer warpage due to curing shrinkage stress and reduce abrasion of the dicing blade during full-cut dicing, the resin protective film has a minimum necessary thickness. This resin protective film 13
Is transparent, such as polyimide, epoxy, epoxy acrylate, acrylic, silicone, polyimide silicone,
It is made of a translucent or opaque resin. As a forming method, a coating agent made of the resin is coated on the upper surface of the semiconductor wafer 1 by a spin coating method or a bar coating method. , And then a curing treatment under predetermined conditions is adopted. Before curing, it is desirable to remove bubbles contained in the resin protective film and to perform defoaming treatment by heating under pressure or under reduced pressure in order to improve the adhesion to the surface of the semiconductor wafer and the bumps. Heating is at or below the curing temperature, for example, 50-80 ° C, and pressurizing is 5-10 kg / c.
m 2 air or N 2 gas, and the reduced pressure is preferably under vacuum conditions of 10 −2 to 1 Torr.
【0018】このようにして樹脂保護膜13を形成する
と、はんだバンプ10はこの樹脂保護膜13に覆われた
状態となる。ここで、硬化処理としては、紫外線照射硬
化法、加熱硬化法、紫外線照射硬化法と加熱硬化法の組
み合わせによる方法など、いずれの方法も採用可能であ
る。When the resin protective film 13 is formed as described above, the solder bumps 10 are covered with the resin protective film 13. Here, as the curing treatment, any method such as an ultraviolet irradiation curing method, a heat curing method, and a method using a combination of the ultraviolet irradiation curing method and the heat curing method can be adopted.
【0019】次いで、図2(b)に示すように、形成し
た樹脂保護膜13の表面に紫外線照射硬化型テープから
なる保護テープ14を貼合し、その状態で半導体ウエハ
1の裏面を研削して(例えばインフィールド研削法で
は、粗削り#400ホイールで450μm厚仕上げ、精
密仕上げ#2000ホイールで400μm厚仕上げとす
る。)該半導体ウエハ1を所望の厚さにする。ここで、
半導体ウエハ1の研削の度合いについては、先に形成し
た切削溝12内の樹脂保護膜13が露出する直前程度ま
でとし、その後該樹脂保護膜13をバフ研磨することに
よって研削ホイールが目詰まりするのを防止するのが望
ましい。Next, as shown in FIG. 2B, a protective tape 14 made of an ultraviolet irradiation curing type tape is bonded to the surface of the formed resin protective film 13, and the back surface of the semiconductor wafer 1 is ground in that state. (For example, in the in-field grinding method, a rough grinding # 400 wheel is used to finish with a thickness of 450 μm, and a precision finishing # 2000 wheel is used to finish with a thickness of 400 μm.) The semiconductor wafer 1 is formed to a desired thickness. here,
The degree of grinding of the semiconductor wafer 1 is limited to a level immediately before the resin protective film 13 in the previously formed cutting groove 12 is exposed, and thereafter, the grinding wheel is clogged by buffing the resin protective film 13. It is desirable to prevent
【0020】次いで、樹脂保護膜13の表面から保護テ
ープ14を剥離除去する。そして、ウレタン発泡体また
は不織布基材の研磨クロスと酸化セリウム系スラリーに
より、樹脂保護膜13およびはんだバンプ10を樹脂保
護膜13が30μm程度の厚さとなるように研磨処理す
るとともに、半導体ウエハ1の裏面を研磨し、図2
(c)に示すようにはんだバンプ10の研磨面を樹脂保
護膜13表面に露出させるとともに、切削溝12内の樹
脂保護膜13を半導体ウエハ1の裏面側に露出させる。
ここで、必要に応じてHF−HNO3 系のエッチング液
で軽く(数μm程度)半導体ウエハ1の裏面をエッチン
グし、研磨歪みを除去してチップ強度を向上させてお
く。次いで、無電解メッキ法により、図2(c)に示し
たようにはんだバンプ10上に厚さ0.02〜0.03
μm程度のフラッシュ金メッキ層15を形成する。Next, the protective tape 14 is peeled off from the surface of the resin protective film 13. Then, the resin protective film 13 and the solder bumps 10 are polished with a polishing cloth of a urethane foam or a nonwoven fabric base material and a cerium oxide slurry so that the resin protective film 13 has a thickness of about 30 μm. Polish the back side, Fig. 2
As shown in (c), the polished surface of the solder bump 10 is exposed on the surface of the resin protection film 13 and the resin protection film 13 in the cutting groove 12 is exposed on the back surface side of the semiconductor wafer 1.
Here, if necessary, the back surface of the semiconductor wafer 1 is lightly etched (about several μm) with an HF-HNO 3 -based etchant to remove polishing distortion and improve chip strength. Next, as shown in FIG. 2C, a thickness of 0.02 to 0.03
A flash gold plating layer 15 of about μm is formed.
【0021】次いで、図2(d)に示すようにこのフラ
ッシュ金メッキ層15および樹脂保護膜13を覆って半
導体ウエハ1の表面側にダイシング用支持テープ16を
貼合する。その後、半導体ウエハ1の裏面側に露出させ
た樹脂保護膜13に沿って該半導体ウエハ1を、その裏
面側からダイシングブレード17によってフルカットダ
イシング処理し、各半導体チップに分割して樹脂封止型
半導体装置を得る。ここで、ダイシング用支持テープ1
6としては、剥離時のチップ割れや欠け防止のため、紫
外線照射硬化型テープを用いるのが好ましく、この紫外
線照射硬化型テープを用いた場合には、フルカットダイ
シング後、紫外線照射処理によって該テープの粘着剤を
硬化し、該テープを剥離する。Next, as shown in FIG. 2D, a dicing support tape 16 is bonded to the front side of the semiconductor wafer 1 so as to cover the flash gold plating layer 15 and the resin protective film 13. Thereafter, the semiconductor wafer 1 is subjected to a full-cut dicing process by a dicing blade 17 from the back side along the resin protective film 13 exposed on the back side of the semiconductor wafer 1 to be divided into respective semiconductor chips, and a resin sealing type is formed. Obtain a semiconductor device. Here, the dicing support tape 1
As 6, it is preferable to use an ultraviolet irradiation-curable tape in order to prevent chip breakage and chipping at the time of peeling. When this ultraviolet irradiation-curable tape is used, the tape is subjected to an ultraviolet irradiation treatment after full-cut dicing. Is cured, and the tape is peeled off.
【0022】また、フルカットダイシング処理にあたっ
ては、露出した樹脂保護膜13と半導体ウエハ1とのコ
ントラストや反射率の差などに基づき、この露出した樹
脂保護膜13のエッジパターンを検出してダイシングを
行うようにする。さらに、ダイシングブレード17とし
ては、先にハーフカットダイシングのとき用いたダイシ
ングブレード11に比べ十分に薄いものを用い、樹脂保
護膜13の一部がダイシングにより分割される半導体ウ
エハ1の両側にそれぞれ残ってその側面を覆うように、
前記切削溝12の中央部をダイシングする。例えば、ダ
イシングブレード17によるカーフライン幅が60μm
となるように切削し、これにより半導体ウエハ1の両側
にそれぞれ厚さ20μm程度の樹脂保護膜13が残るよ
うにする。In the full-cut dicing process, the dicing is performed by detecting the edge pattern of the exposed resin protective film 13 and the difference in reflectance between the exposed resin protective film 13 and the semiconductor wafer 1. To do. Further, as the dicing blade 17, a dicing blade 17 which is sufficiently thinner than the dicing blade 11 used in the half-cut dicing is used, and a part of the resin protective film 13 is left on both sides of the semiconductor wafer 1 divided by dicing. To cover the side
Dicing is performed at the center of the cutting groove 12. For example, the calf line width by the dicing blade 17 is 60 μm.
Then, the resin protective film 13 having a thickness of about 20 μm is left on both sides of the semiconductor wafer 1.
【0023】このような樹脂封止型半導体装置の製造方
法にあっては、半導体ウエハ1の裏面側に露出させた切
削溝12内の樹脂保護膜13に沿って該半導体ウエハ1
をその裏面側からダイシングするので、正確なダイシン
グでペレタイズを行うことができ、これにより所望の薄
型で、高歩留、高品質、高信頼性のチップサイズパッケ
ージを得ることができる。また、ダイシングの際、樹脂
保護膜13の一部がダイシングにより分割される半導体
ウエハ1の両側にそれぞれ残ってその側面を覆うよう
に、切削溝12の中央部をダイシングしているので、得
られた樹脂封止型半導体装置は、半導体チップの表面だ
けでなく半導体ウエハ1の側面も樹脂保護膜13で覆わ
れたものとなり、したがって半導体ウエハ1と樹脂保護
膜13との界面からの水分の浸入が抑えられて品質およ
び信頼性が向上したものとなる。In the method of manufacturing such a resin-encapsulated semiconductor device, the semiconductor wafer 1 is formed along the resin protection film 13 in the cutting groove 12 exposed on the back side of the semiconductor wafer 1.
Is diced from the back side thereof, so that pelletization can be performed with accurate dicing, and thereby a desired thin, high-yield, high-quality, and highly reliable chip size package can be obtained. In addition, at the time of dicing, the central portion of the cutting groove 12 is diced so that a part of the resin protective film 13 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof. In the resin-encapsulated semiconductor device, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the resin protective film 13, and therefore, intrusion of moisture from the interface between the semiconductor wafer 1 and the resin protective film 13. And the quality and reliability are improved.
【0024】なお、前記例でははんだバンプ10上にフ
ラッシュ金メッキ層15を形成したが、得られた樹脂封
止型半導体装置が実装される基板がフラットであり、該
樹脂封止型半導体装置と電気的に接続するバンプが形成
されてない場合には、フラッシュ金メッキ層15の形成
に代えて、樹脂保護膜13上にはんだのスクリーン印刷
を行い、新たにリフロー処理することによってはんだバ
ンプ10上に別のはんだバンプを形成してもよい。な
お、はんだバンプ10は、この上に設けるはんだバンプ
よりも融点が高いのが好ましい。また、このときの別の
はんだバンプもPbフリーのはんだが望ましい。また、
特にフラッシュ金メッキ層15を形成することなく、基
板への実装時には異方性導電膜を用い、これを介して樹
脂封止型半導体装置のはんだバンプ10を基板の導電部
に接続し、導通させるようにしてもよい。In the above example, the flash gold plating layer 15 is formed on the solder bumps 10. However, the substrate on which the obtained resin-encapsulated semiconductor device is mounted is flat, and the resin-encapsulated semiconductor device is electrically connected. If the bumps to be electrically connected are not formed, instead of forming the flash gold plating layer 15, solder screen printing is performed on the resin protective film 13, and a new reflow process is performed to separate the bumps on the solder bumps 10. May be formed. The solder bump 10 preferably has a higher melting point than the solder bump provided thereon. Also, another solder bump at this time is desirably a Pb-free solder. Also,
In particular, an anisotropic conductive film is used for mounting on a substrate without forming the flash gold plating layer 15, and the solder bumps 10 of the resin-encapsulated semiconductor device are connected to conductive portions of the substrate via the anisotropic conductive film for conduction. It may be.
【0025】図3(a)〜(d)は本発明における請求
項4記載の樹脂封止型半導体装置の製造方法の第2実施
形態例を説明するための図である。この例では、図1
(a)〜(e)に示した工程と同様にして、図3(a)
に示すようにバリアメタル層9上に鉛(Pb)フリーの
Sn−Ag系やSn−Zn系のはんだからなるはんだバ
ンプ10を高さ50〜60μm程度に形成し、さらに、
半導体ウエハ1の表面側のスクライブライン(図示略)
をハーフカットダイシングして所望チップ厚さ相当の切
削溝12を形成する。FIGS. 3A to 3D are views for explaining a second embodiment of the method for manufacturing a resin-encapsulated semiconductor device according to claim 4 of the present invention. In this example, FIG.
As in the steps shown in (a) to (e), FIG.
As shown in (1), a solder bump 10 made of a lead (Pb) -free Sn-Ag-based or Sn-Zn-based solder is formed on the barrier metal layer 9 to a height of about 50 to 60 μm.
A scribe line on the front side of the semiconductor wafer 1 (not shown)
Is subjected to half-cut dicing to form a cutting groove 12 corresponding to a desired chip thickness.
【0026】このようにしてはんだバンプ10および切
削溝12を形成したら、モールド金型を用いて半導体ウ
エハ1の上面全面をモールド成形樹脂で封止する。ここ
で、モールド金型による樹脂封止は図4(a)〜(c)
に示すようにして行う。まず、図3(a)に示したはん
だバンプ10および切削溝12を形成してなる半導体ウ
エハ1を、図4(a)に示すように下金型18a上にセ
ットする。また、このとき、エポキシ系のモールド成形
樹脂材料19を、半導体ウエハ1のほぼ中央にセットし
ておく。そして、この下金型18a、およびこれと対を
なす上金型18bを、モールド成形樹脂材料19の熱硬
化温度である150〜170℃に加熱しておく。なお、
下金型18aと上金型18bとの間には、後述するよう
に離型フィルム20をセットしておく。一般に、このモ
ールド成形樹脂材料19は、1個又は数子の樹脂タブレ
ットとするか、数mm程度の顆粒状樹脂としてもよい
が、このときはボイド対策として真空成形が必要であ
る。After the formation of the solder bumps 10 and the cutting grooves 12 in this manner, the entire upper surface of the semiconductor wafer 1 is sealed with a molding resin using a mold. Here, the resin sealing by the mold is shown in FIGS.
This is performed as shown in FIG. First, the semiconductor wafer 1 formed with the solder bumps 10 and the cutting grooves 12 shown in FIG. 3A is set on a lower mold 18a as shown in FIG. 4A. At this time, the epoxy-based molding resin material 19 is set substantially at the center of the semiconductor wafer 1. Then, the lower mold 18a and the upper mold 18b forming a pair therewith are heated to 150 to 170 ° C., which is the thermosetting temperature of the molding resin material 19. In addition,
A release film 20 is set between the lower mold 18a and the upper mold 18b as described later. Generally, this molding resin material 19 may be a single or several resin tablet or a granular resin of about several mm, but in this case, vacuum molding is necessary as a measure against voids.
【0027】次に、図4(b)に示すように下金型18
aと上金型18bとを合わせ、半導体ウエハ1上をモー
ルド成形樹脂で封止する。ここで、下金型18aと上金
型18bとからなるモールド成形金型18について詳述
すると、このモールド成形金型18は、図5に示すよう
に、昇降可能に構成され、その上面に離型処理が施され
た真空吸引穴を有する下金型18aと、この上にやはり
昇降可能に構成配置され、その下面に離型処理が施され
た上金型18bとからなるもので、これら下金型18a
と上金型18bとの間に離型フィルム20をセットする
ための支持リング21を備えて構成されたものである。
ここで、下金型18a、上金型18bの離型処理として
は、電解メッキまたは無電解メッキによるニッケル/T
PFEまたはニッケル/BN(窒化ホウ素)共析の複合
メッキ膜によって形成するのが好ましい。Next, as shown in FIG.
a and the upper mold 18b are combined, and the semiconductor wafer 1 is sealed with a molding resin. Here, the mold 18 composed of the lower mold 18a and the upper mold 18b will be described in detail. As shown in FIG. 5, the mold 18 is configured to be able to move up and down, and to be separated from the upper surface thereof. A lower mold 18a having a vacuum suction hole subjected to a mold treatment, and an upper mold 18b also arranged and arranged on the lower mold 18b so as to be capable of ascending and descending, and having a lower surface thereof subjected to a mold release treatment. Mold 18a
A support ring 21 for setting the release film 20 between the upper mold 18b and the upper mold 18b is provided.
Here, as the mold release treatment of the lower mold 18a and the upper mold 18b, nickel / T by electrolytic plating or electroless plating is used.
It is preferably formed by a composite plating film of PFE or nickel / BN (boron nitride) eutectoid.
【0028】支持リング21は、内側リング21aと外
側リング21bとからなるもので、これらの間に離型フ
ィルム20を挟持することによって離型フィルム20を
固定するようになっている。なお、離型フィルム20と
しては、例えば片面あるいは両面に離型性材料、例えば
テフロンをコーティングしてなる耐熱性、ガスバリア性
の高いフィルム、例えばアラミド、液晶ポリマー、ポリ
イミド、ポリエーテルイミド等のフィルムが用いられ
る。これらのテフロンコートフィルムは耐熱性が高く
(テフロンの軟化温度;約250℃)、離型性が高いの
で、再使用が可能となっている。The support ring 21 includes an inner ring 21a and an outer ring 21b, and the release film 20 is fixed by sandwiching the release film 20 therebetween. As the release film 20, for example, a heat-resistant film formed by coating a release material on one or both sides, for example, Teflon, a film having high gas barrier properties, for example, a film of aramid, liquid crystal polymer, polyimide, polyetherimide, etc. Used. These Teflon-coated films have high heat resistance (Teflon softening temperature; about 250 ° C.) and high releasability, so that they can be reused.
【0029】モールド樹脂成形による樹脂封止は以下の
ようにして行う。 (1) はんだバンプ又は金ボールの形成された半導体
ウエハを下金型18aにセットし、数mm程度の大きさ
の顆粒樹脂を所定量半導体ウエハ上にセットする。な
お、樹脂タブレットの場合は、適当な大きさの1個又は
数個の樹脂タブレットをセットする。 (2) 離型フィルム20を上金型18bと下金型18
aで型締めする。 (3) 離型フィルム20と下金型18aでかこまれた
空間の空気を真空引き口より吸引する。 (4) 真空引きすると同時に下金型18aを上昇させ
て樹脂を熱硬化させる。このとき、溶融した樹脂中のガ
スや空間の空気が強制排出されるので、ボイドのない緻
密な密着性の良いモールド成形樹脂が半導体ウエハ表面
に形成される。 (5) 金型から半導体ウエハが密着した離型フィルム
20を取り外す。 (6) 離型フィルム20を半導体ウエハから引き剥が
す。Resin sealing by molding resin molding is performed as follows. (1) The semiconductor wafer on which the solder bumps or gold balls are formed is set in the lower mold 18a, and a predetermined amount of granular resin having a size of about several mm is set on the semiconductor wafer. In the case of a resin tablet, one or several resin tablets of an appropriate size are set. (2) The release film 20 is transferred to the upper mold 18b and the lower mold 18
Close the mold with a. (3) The air in the space surrounded by the release film 20 and the lower mold 18a is sucked through the vacuum port. (4) Simultaneously with evacuation, the lower mold 18a is raised to thermally cure the resin. At this time, the gas in the melted resin and the air in the space are forcibly discharged, so that a molding resin having no voids and good adhesion is formed on the surface of the semiconductor wafer. (5) The release film 20 with the semiconductor wafer in close contact with the mold is removed. (6) The release film 20 is peeled off from the semiconductor wafer.
【0030】このようなモールド成形金型18によって
モールド樹脂成形による樹脂封止を行ったら、図4
(c)に示すように上金型18bと下金型18aとを離
間させる。このとき、離型フィルム20はそのテフロン
コーティング面が半導体ウエハ1のモールド成形樹脂面
に当接させられているため、離型が支障なく容易になさ
れる。 なお、離型フィルム20は柔軟性があるので、
半導体ウエハ1表面上のはんだバンプ10は、その頂部
がモールド成形樹脂に覆われることなくわずかに突出し
た状態で露出したものとなる。また、半導体ウエハ1の
裏面と下金型18aとの間にもモールド成形樹脂22が
若干入り込むが、これは、その後のダイシング支持用テ
ープで剥離されるか、または裏面研削によって除去され
る。When resin sealing by molding resin molding is performed by using such a molding die 18, FIG.
As shown in (c), the upper mold 18b and the lower mold 18a are separated from each other. At this time, since the Teflon-coated surface of the release film 20 is in contact with the molding resin surface of the semiconductor wafer 1, the release is easily performed without any trouble. Since the release film 20 is flexible,
The solder bumps 10 on the surface of the semiconductor wafer 1 are exposed with their tops slightly projecting without being covered with the molding resin. Further, the molding resin 22 slightly enters between the back surface of the semiconductor wafer 1 and the lower mold 18a, but is removed by a subsequent dicing support tape or removed by back surface grinding.
【0031】次いで、モールド成形金型18から取り出
した半導体ウエハ1を、先の例と同様にして図3(b)
に示すように、その形成したモールド成形樹脂22の表
面に紫外線照射硬化型テープからなる保護テープ14を
貼合し、その状態で半導体ウエハ1の裏面を、該半導体
ウエハ1が所望の厚さとなるまで、すなわち切削溝12
内のモールド成形樹脂22が露出する直前程度となる厚
さまで研削する。Next, the semiconductor wafer 1 taken out of the molding die 18 is processed in the same manner as in the previous example, as shown in FIG.
As shown in FIG. 7, a protective tape 14 made of an ultraviolet irradiation curing type tape is attached to the surface of the formed molding resin 22, and in this state, the back surface of the semiconductor wafer 1 has a desired thickness. Up to the cutting groove 12
It is ground to a thickness just before the molding resin 22 inside is exposed.
【0032】次いで、モールド成形樹脂22の表面から
保護テープ14を剥離除去する。そして、先の例と同様
にウレタン発泡体または不織布基材の研磨クロスと酸化
セリウム系スラリーにより、モールド成形樹脂22およ
びはんだバンプ10をモールド成形樹脂22が30μm
程度の厚さとなるように研磨処理するとともに、半導体
ウエハ1の裏面を研磨し、図3(c)に示すようにはん
だバンプ10の研磨面を樹脂保護膜13表面に露出させ
るとともに、切削溝12内のモールド成形樹脂22を半
導体ウエハ1の裏面側に露出させる。ここで、必要に応
じてHF−HNO3 系のエッチング液で軽く(数μm程
度)半導体ウエハ1の裏面をエッチングし、研磨歪みを
除去してチップ強度を向上させておく。続いて、無電解
メッキ法により、図3(c)に示したようにはんだバン
プ10上に厚さ0.02〜0.03μm程度のフラッシ
ュ金メッキ層15を形成する。Next, the protective tape 14 is peeled off from the surface of the molding resin 22. Then, similarly to the previous example, the molding resin 22 and the solder bumps 10 were formed by a polishing cloth of a urethane foam or a nonwoven fabric base material and a cerium oxide-based slurry to a thickness of 30 μm.
3C, the back surface of the semiconductor wafer 1 is polished to expose the polished surface of the solder bump 10 to the surface of the resin protective film 13 as shown in FIG. The molding resin 22 inside is exposed on the back side of the semiconductor wafer 1. Here, if necessary, the back surface of the semiconductor wafer 1 is lightly etched (about several μm) with an HF-HNO 3 -based etchant to remove polishing distortion and improve chip strength. Subsequently, a flash gold plating layer 15 having a thickness of about 0.02 to 0.03 μm is formed on the solder bump 10 as shown in FIG. 3C by an electroless plating method.
【0033】次いで、先の例と同様にして、図3(d)
に示すようにこのフラッシュ金メッキ層15および樹脂
保護膜13を覆って半導体ウエハ1の表面側にダイシン
グ用支持テープ16を貼合する。その後、半導体ウエハ
1の裏面側に露出させた樹脂保護膜13に沿って該半導
体ウエハ1を、その裏面側からダイシングブレード17
によってフルカットダイシング処理し、各半導体チップ
に分割して樹脂封止型半導体装置を得る。Next, as in the previous example, FIG.
The dicing support tape 16 is bonded to the front side of the semiconductor wafer 1 so as to cover the flash gold plating layer 15 and the resin protective film 13 as shown in FIG. Thereafter, along the resin protective film 13 exposed on the back side of the semiconductor wafer 1, the semiconductor wafer 1 is removed from the back side by a dicing blade 17.
The semiconductor device is subjected to a full cut dicing process, and is divided into semiconductor chips to obtain a resin-sealed semiconductor device.
【0034】このような樹脂封止型半導体装置の製造方
法にあっても、半導体ウエハ1の裏面側に露出させた切
削溝12内のモールド成形樹脂22に沿って該半導体ウ
エハ1をその裏面側からダイシングするので、正確なダ
イシングでペレタイズを行うことができ、これにより所
望の薄型で高歩留、高品質、高信頼性のチップサイズパ
ッケージを得ることができる。また、ダイシングの際、
モールド成形樹脂22の一部がダイシングにより分割さ
れる半導体ウエハ1の両側にそれぞれ残ってその側面を
覆うように、切削溝12の中央部をダイシングすること
により、得られる樹脂封止型半導体装置は、半導体チッ
プの表面だけでなく半導体ウエハ1の側面もモールド成
形樹脂22で覆われたものとなり、したがって半導体ウ
エハ1とモールド成形樹脂22との界面からの水分の浸
入が抑えられて品質および信頼性が向上したものとな
る。In such a method for manufacturing a resin-sealed semiconductor device, the semiconductor wafer 1 is moved along the molding resin 22 in the cutting groove 12 exposed on the back side of the semiconductor wafer 1. Since dicing is performed from the beginning, pelletizing can be performed with accurate dicing, and a desired thin, high-yield, high-quality, and highly-reliable chip size package can be obtained. Also, when dicing,
The resin-sealed semiconductor device obtained by dicing the central portion of the cutting groove 12 so that a part of the molding resin 22 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof, In addition, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the molding resin 22, so that the infiltration of moisture from the interface between the semiconductor wafer 1 and the molding resin 22 is suppressed, and the quality and reliability are improved. Is improved.
【0035】なお、先の例と同様に本例においても、は
んだバンプ10上にフラッシュ金メッキ層12を形成す
ることなく、はんだバンプ10上に別のはんだバンプを
形成してもよく、また、特にフラッシュ金メッキ層12
を形成することなく、異方性導電膜を用いて基板に実装
するようにしてもよい。また、本例ではコンプレッショ
ンモールド成形を行ったが、成形法としてはこれに代え
てトランスファーモールド成形法や射出成形法、押出し
成形法等を採用することもできる。ただし、半導体チッ
プ上には金線がなく、はんだバンプまたは金ボールバン
プだけを形成しているので、成形条件が簡易であるコン
プレッションモールド成形法を採用するのが望ましい。In this embodiment, another solder bump may be formed on the solder bump 10 without forming the flash gold plating layer 12 on the solder bump 10 as in the previous embodiment. Flash gold plating layer 12
May be mounted on a substrate using an anisotropic conductive film without forming the conductive film. In this example, compression molding is performed. However, as a molding method, a transfer molding method, an injection molding method, an extrusion molding method, or the like may be used instead. However, since there are no gold wires on the semiconductor chip and only solder bumps or gold ball bumps are formed, it is desirable to employ a compression molding method in which molding conditions are simple.
【0036】図6(a)〜(e)は本発明における請求
項4記載の樹脂封止型半導体装置の製造方法の第3実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図6(a)に示すように半導体チップ
(図示略)を多数形成した6〜12”φ、700〜80
0μm厚のシリコン製の半導体ウエハ25を用意する。
この半導体ウエハ25には、半導体チップに形成したア
ルミニウムパッド(Alパッド)26を露出した状態で
Si3 N4 からなる表面保護膜27が形成され、また半
導体チップを個々に区画するようにして形成されたスク
ライブライン(図示略)上に所望のチップ厚相当の切削
溝28が形成されており、さらに表面保護膜27上には
例えば赤十字マークのダイシング用オートアライメント
マーク29がAl膜で形成されている。FIGS. 6A to 6E are views for explaining a third embodiment of the method for manufacturing a resin-sealed semiconductor device according to claim 4 of the present invention. In this example, as in the example shown in FIG. 1, a large number of semiconductor chips (not shown) are formed as shown in FIG.
A silicon semiconductor wafer 25 having a thickness of 0 μm is prepared.
On the semiconductor wafer 25, a surface protection film 27 made of Si 3 N 4 is formed in a state where an aluminum pad (Al pad) 26 formed on the semiconductor chip is exposed, and is formed so as to individually divide the semiconductor chip. A cutting groove 28 corresponding to a desired chip thickness is formed on the scribe line (not shown), and a dicing auto alignment mark 29 of, for example, a red cross mark is formed on the surface protective film 27 by an Al film. I have.
【0037】そして、このようにして用意した半導体ウ
エハ25のアルミニウムパッド26上に、ワイヤーボン
ダーによって外径80〜90μm、高さ50〜60μm
の金ボールバンプ30(いわゆるスタッドバンプ)を形
成する。次いで、図1に示した例と同様にして、図6
(b)に示すように半導体ウエハ25の上面全面に厚さ
5〜10μm程度の樹脂保護膜31を形成する。この樹
脂保護膜31については、図1に示した樹脂保護膜13
と同様のものとし、また1の形成法等についても同様と
する。また、樹脂保護膜31の形成に代えて、図3に示
した例と同様にして、図6(c)に示すように半導体ウ
エハ25の上面全面に厚さ60〜80μm程度のモール
ド成形樹脂32を形成してもよい。Then, an outer diameter of 80 to 90 μm and a height of 50 to 60 μm are formed on the aluminum pad 26 of the semiconductor wafer 25 thus prepared by a wire bonder.
Gold ball bumps 30 (so-called stud bumps) are formed. Next, as in the example shown in FIG.
As shown in (b), a resin protective film 31 having a thickness of about 5 to 10 μm is formed on the entire upper surface of the semiconductor wafer 25. This resin protective film 31 is the same as the resin protective film 13 shown in FIG.
And the same applies to the formation method 1 and the like. Also, instead of forming the resin protective film 31, the molding resin 32 having a thickness of about 60 to 80 μm is formed on the entire upper surface of the semiconductor wafer 25 as shown in FIG. May be formed.
【0038】次いで、図1に示した例、あるいは図3に
示した例と同様にして研削および研磨加工を行い、図6
(d)に示すように切削溝28内の樹脂保護膜31ある
いはモールド成形樹脂32を半導体ウエハ1の裏面側に
露出させ、さらに樹脂保護膜31あるいはモールド成形
樹脂32を所定の厚さ、例えば30μm程度とするとと
もに、金ボールバンプ30の高さも30μm程度として
これを樹脂保護膜31あるいはモールド成形樹脂32の
表面に露出させる。なお、この金ボールバンプ30の高
さについては適宜変更可能である。Next, grinding and polishing are performed in the same manner as in the example shown in FIG. 1 or the example shown in FIG.
As shown in (d), the resin protective film 31 or the molding resin 32 in the cutting groove 28 is exposed on the back side of the semiconductor wafer 1, and the resin protective film 31 or the molding resin 32 is further formed to a predetermined thickness, for example, 30 μm. And the height of the gold ball bump 30 is also set to about 30 μm to expose it on the surface of the resin protective film 31 or the molding resin 32. The height of the gold ball bump 30 can be changed as appropriate.
【0039】続いて、先の例と同様にして、図6(e)
に示すようにこの露出した金ボールバンプ30と樹脂保
護膜31あるいはモールド成形樹脂32とを覆って半導
体ウエハ1の表面側にダイシング用支持テープ16を貼
合する。その後、半導体ウエハ1の裏面側に露出させた
樹脂保護膜31あるいはモールド成形樹脂32に沿って
該半導体ウエハ1を、その裏面側からダイシングブレー
ド17によってフルカットダイシング処理し、各半導体
チップに分割して樹脂封止型半導体装置を得る。Subsequently, as shown in FIG.
The dicing support tape 16 is bonded to the front side of the semiconductor wafer 1 so as to cover the exposed gold ball bumps 30 and the resin protective film 31 or the molding resin 32 as shown in FIG. Thereafter, the semiconductor wafer 1 is subjected to a full-cut dicing process along the resin protective film 31 or the molding resin 32 exposed on the back surface side of the semiconductor wafer 1 from the back surface side by the dicing blade 17 to be divided into semiconductor chips. To obtain a resin-sealed semiconductor device.
【0040】このような樹脂封止型半導体装置の製造方
法にあっても、半導体ウエハ1の裏面側に露出させた切
削溝28内の樹脂保護膜31あるいはモールド成形樹脂
32に沿って該半導体ウエハ1をその裏面側からダイシ
ングするので、正確なダイシングでペレタイズを行うこ
とができ、これにより所望のチップ厚で高歩留、高品
質、高信頼性のチップサイズパッケージを得ることがで
きる。また、ダイシングの際、樹脂保護膜31あるいは
モールド成形樹脂32の一部がダイシングにより分割さ
れる半導体ウエハ1の両側にそれぞれ残ってその側面を
覆うように、切削溝12の中央部をダイシングすること
により、得られる樹脂封止型半導体装置は、半導体チッ
プの表面だけでなく半導体ウエハ1の側面も樹脂保護膜
31あるいはモールド成形樹脂32で覆われたものとな
り、したがって半導体ウエハ1と樹脂保護膜31あるい
はモールド成形樹脂32との界面からの水分の浸入が抑
えられて品質および信頼性が向上したものとなる。In such a method of manufacturing a resin-sealed semiconductor device, the semiconductor wafer 1 is formed along the resin protective film 31 or the molding resin 32 in the cutting groove 28 exposed on the back side of the semiconductor wafer 1. Since the substrate 1 is diced from its back side, pelletizing can be performed with accurate dicing, and a chip size package having a desired chip thickness, high yield, high quality, and high reliability can be obtained. Further, at the time of dicing, the central portion of the cutting groove 12 is diced so that a part of the resin protective film 31 or the molding resin 32 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof. As a result, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the resin protection film 31 or the molding resin 32, so that the semiconductor wafer 1 and the resin protection film 31 Alternatively, the penetration of moisture from the interface with the molding resin 32 is suppressed, and the quality and reliability are improved.
【0041】図7(a)〜(d)は本発明における請求
項4記載の樹脂封止型半導体装置の製造方法の第4実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図7(a)に示すように半導体チップ
(図示略)を多数形成したシリコン製の半導体ウエハ1
を用意する。次に、図1(a)〜(e)に示した例と同
様にして、図7(a)に示したようにはんだバンプ10
を形成し、さらにダイシング用オートアライメントマー
ク5を基にしてダイシングブレード11によりスクライ
ブライン4をハーフカットダイシングし、切削溝12を
形成する。なお、このはんだバンプ10の形成に代え
て、図6(a)に示した例と同様にして半導体ウエハ2
5を用い、これに金ボールバンプ30を形成するように
してもよい。(以下においては、半導体ウエハ1の場合
で説明する。)FIGS. 7A to 7D are views for explaining a fourth embodiment of the method for manufacturing a resin-encapsulated semiconductor device according to claim 4 of the present invention. In this example, similarly to the example shown in FIG. 1, a silicon semiconductor wafer 1 formed with a large number of semiconductor chips (not shown) as shown in FIG.
Prepare Next, in the same manner as in the example shown in FIGS. 1A to 1E, as shown in FIG.
The scribe line 4 is half-cut diced by a dicing blade 11 based on the dicing auto alignment mark 5 to form a cutting groove 12. In place of the formation of the solder bump 10, the semiconductor wafer 2 is formed in the same manner as in the example shown in FIG.
5, and the gold ball bump 30 may be formed thereon. (Hereinafter, the case of the semiconductor wafer 1 will be described.)
【0042】次いで、図7(b)に示すように、半導体
ウエハ1の周辺部にちくそ性の高い樹脂からなるダム
(壁)35を、ディスペンス塗布法によって形成する。
このダム35形成用の樹脂としては、透明、半透明また
は不透明のポリイミド、エポキシ、アクリル、エポキシ
アクリレート、シリコーン、ポリイミドシリコーン等が
用いられる。Next, as shown in FIG. 7 (b), a dam (wall) 35 made of a highly damp resin is formed around the periphery of the semiconductor wafer 1 by a dispense coating method.
As a resin for forming the dam 35, transparent, translucent or opaque polyimide, epoxy, acrylic, epoxy acrylate, silicone, polyimide silicone, or the like is used.
【0043】次いで、半導体ウエハ1上に透明、半透明
または不透明の樹脂をポッティングし、これをダム用樹
脂と同時に所定条件で硬化させて図7(c)に示すよう
に樹脂保護膜36を形成する。この樹脂保護膜36形成
用の樹脂としては、透明、半透明または不透明のポリイ
ミド、エポキシ、アクリル、エポキシアクリレート、シ
リコーン、ポリイミドシリコーン等が用いられる。な
お、前記のダム35形成用の樹脂、および樹脂保護膜3
6用の樹脂については、紫外線照射硬化型でかつ加熱硬
化型である樹脂を用いるのが好ましく、その場合の硬化
条件としては、例えば2000〜3000(mJ/cm
2 )での紫外線照射と、80〜130℃で30〜60分
間の加熱とが採られる。Next, a transparent, translucent or opaque resin is potted on the semiconductor wafer 1 and cured simultaneously with the dam resin under predetermined conditions to form a resin protective film 36 as shown in FIG. 7C. I do. As the resin for forming the resin protective film 36, transparent, translucent or opaque polyimide, epoxy, acrylic, epoxy acrylate, silicone, polyimide silicone or the like is used. The resin for forming the dam 35 and the resin protective film 3
For the resin for No. 6, it is preferable to use a resin that is both an ultraviolet irradiation-curable type and a heat-curable type.
2 ) UV irradiation and heating at 80 to 130 ° C. for 30 to 60 minutes are employed.
【0044】次いで、図1(a)〜(e)に示した例と
同様にして研磨処理し、図7(d)に示すようにダム3
5、樹脂保護膜36、はんだバンプ10を所定の高さ
(例えば30μm程度)に加工する。次いで、図1に示
した例、あるいは図3に示した例と同様にして研削およ
び研磨加工を行い、切削溝12内の樹脂保護膜36を半
導体ウエハ1の裏面側に露出させ、さらに樹脂保護膜3
6を所定の厚さ、例えば30μm程度とするとともに、
はんだバンプ10の高さも30μm程度としてこれを樹
脂保護膜36の表面に露出させる。Next, polishing is performed in the same manner as in the example shown in FIGS. 1A to 1E, and as shown in FIG.
5. Process the resin protection film 36 and the solder bump 10 to a predetermined height (for example, about 30 μm). Then, grinding and polishing are performed in the same manner as in the example shown in FIG. 1 or the example shown in FIG. 3 to expose the resin protective film 36 in the cut groove 12 to the back surface of the semiconductor wafer 1 and further protect the resin. Membrane 3
6 has a predetermined thickness, for example, about 30 μm,
The height of the solder bump 10 is also set to about 30 μm, and this is exposed on the surface of the resin protective film 36.
【0045】続いて、露出したはんだバンプ30と樹脂
保護膜36とを覆って半導体ウエハ1の表面側にダイシ
ング用支持テープ16を貼合し、その後、半導体ウエハ
1の裏面側に露出させた樹脂保護膜36に沿って該半導
体ウエハ1を、その裏面側からダイシングブレード17
によってフルカットダイシング処理し、各半導体チップ
に分割して樹脂封止型半導体装置を得る。Subsequently, a dicing support tape 16 is bonded to the front side of the semiconductor wafer 1 so as to cover the exposed solder bumps 30 and the resin protective film 36, and then the resin exposed to the rear side of the semiconductor wafer 1 is bonded. The semiconductor wafer 1 is placed along the protective film 36 from the back side of the dicing blade 17.
The semiconductor device is subjected to a full cut dicing process, and is divided into semiconductor chips to obtain a resin-sealed semiconductor device.
【0046】このような樹脂封止型半導体装置の製造方
法にあっても、半導体ウエハ1の裏面側に露出させた切
削溝12内の樹脂保護膜36に沿って該半導体ウエハ1
をその裏面側からダイシングするので、正確なダイシン
グでペレタイズを行うことができ、これにより所望のチ
ップ厚で高歩留、高品質、高信頼性のチップサイズパッ
ケージを得ることができる。また、ダイシングの際、樹
脂保護膜36の一部がダイシングにより分割される半導
体ウエハ1の両側にそれぞれ残ってその側面を覆うよう
に、切削溝12の中央部をダイシングすることにより、
得られる樹脂封止型半導体装置は、半導体チップの表面
だけでなく半導体ウエハ1の側面も樹脂保護膜36で覆
われたものとなり、したがって半導体ウエハ1と樹脂保
護膜36との界面からの水分の浸入が抑えられて品質お
よび信頼性が向上したものとなる。Even in such a method of manufacturing a resin-sealed semiconductor device, the semiconductor wafer 1 is formed along the resin protective film 36 in the cut groove 12 exposed on the back side of the semiconductor wafer 1.
Is diced from the back side thereof, so that pelletizing can be performed with accurate dicing, and thereby a chip size package with a desired chip thickness, high yield, high quality, and high reliability can be obtained. Further, at the time of dicing, the central portion of the cutting groove 12 is diced so that a part of the resin protective film 36 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof.
In the obtained resin-encapsulated semiconductor device, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the resin protective film 36, so that the moisture from the interface between the semiconductor wafer 1 and the resin protective film 36 is removed. Infiltration is suppressed, resulting in improved quality and reliability.
【0047】図8(a)〜(d)は本発明における請求
項4記載の樹脂封止型半導体装置の製造方法の第5実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図8(a)に示すように6〜12イン
チφの半導体ウエハ1上にはんだバンプ10を形成し、
さらにダイシング用オートアライメントマーク5を基に
してダイシングブレード11によりスクライブライン4
をハーフカットダイシングし、所望チップ厚相当(例え
ば50μm深さ)の切削溝12を形成する。続いて、樹
脂保護膜13あるいはモールド成形樹脂22を形成し、
さらに該樹脂保護膜13あるいはモールド成形樹脂22
を研磨処理した後露出したはんだバンプ10上にフラッ
シュ金メッキ層15を形成しておく。なお、半導体ウエ
ハ1としては、この例では700〜800μm厚程度の
ものが用いられる。FIGS. 8A to 8D are views for explaining a fifth embodiment of the method for manufacturing a resin-encapsulated semiconductor device according to claim 4 of the present invention. In this example, as in the example shown in FIG. 1, solder bumps 10 are formed on a semiconductor wafer 1 having a diameter of 6 to 12 inches as shown in FIG.
Further, the scribe line 4 is formed by the dicing blade 11 based on the auto alignment mark 5 for dicing.
Is subjected to half-cut dicing to form a cutting groove 12 corresponding to a desired chip thickness (for example, a depth of 50 μm). Subsequently, a resin protective film 13 or a molding resin 22 is formed,
Further, the resin protective film 13 or the molding resin 22
After polishing, a flash gold plating layer 15 is formed on the exposed solder bumps 10. In this example, a semiconductor wafer 1 having a thickness of about 700 to 800 μm is used.
【0048】次に、フラッシュ金メッキ層15を形成し
た側に熱シュリンク性の紫外線照射硬化型テープ40を
貼合する。この紫外線照射硬化型テープ40としては、
例えば、厚さ40μm程度の一軸延伸ベースフィルム
と、厚さ40μm程度のアクリル系紫外線照射硬化型接
着剤とからなるものが用いられる。Next, a heat shrinkable ultraviolet irradiation curing type tape 40 is bonded to the side on which the flash gold plating layer 15 is formed. As the ultraviolet irradiation curing type tape 40,
For example, a film formed of a uniaxially stretched base film having a thickness of about 40 μm and an acrylic ultraviolet irradiation-curable adhesive having a thickness of about 40 μm is used.
【0049】次いで、図8(b)に示すように半導体ウ
エハ1の裏面を研削および研磨によって厚さ50μm程
度に薄厚化し、先に形成した切削溝12内の樹脂保護膜
13あるいはモールド成形樹脂22を露出させる。具体
的には、まずインフィード研削法により1軸#400に
よって400μm厚仕上げを行い、次いで2軸#200
0によって200μm厚仕上げを行い、その後酸化セリ
ウムを用いた研磨法によって50μm厚仕上げを行う。
なお、必要に応じてHF−HNO3 系のエッチング液で
軽く(数μm程度)半導体ウエハ1の裏面をエッチング
し、研磨歪みを除去してチップ強度を向上させておく。Next, as shown in FIG. 8B, the back surface of the semiconductor wafer 1 is thinned to a thickness of about 50 μm by grinding and polishing, and the resin protective film 13 or the molding resin 22 in the previously formed cutting groove 12 is formed. To expose. Specifically, first, a 400 μm thick finish is performed by one-axis # 400 by in-feed grinding, and then two-axis # 200
A thickness of 200 μm is performed according to 0, and a 50 μm thickness is thereafter performed by a polishing method using cerium oxide.
If necessary, the back surface of the semiconductor wafer 1 is lightly etched (about several μm) with an HF-HNO 3 -based etchant to remove polishing distortion and improve chip strength.
【0050】次いで、図8(c)に示すように半導体ウ
エハ1上の紫外線照射硬化型テープ40の上に、ダイシ
ング用支持テープ16を貼合する。次いで、半導体ウエ
ハ1の裏面側に露出させた樹脂保護膜13あるいはモー
ルド成形樹脂22に沿って該半導体ウエハ1を、その裏
面側からダイシングブレード17によってフルカットダ
イシング処理し、各半導体チップに分割して樹脂封止型
半導体装置を得る。Next, as shown in FIG. 8 (c), the dicing support tape 16 is bonded onto the ultraviolet irradiation curing type tape 40 on the semiconductor wafer 1. Next, the semiconductor wafer 1 is subjected to a full-cut dicing process along the resin protective film 13 or the molding resin 22 exposed on the rear surface side of the semiconductor wafer 1 from the rear surface side by a dicing blade 17 to be divided into semiconductor chips. To obtain a resin-sealed semiconductor device.
【0051】次いで、ダイシング用支持テープ16およ
び紫外線照射硬化型テープ40に紫外線を例えば200
〜400mJ/cm2 で照射して硬化処理し、その後、
図8(d)に示すようにコレット41を用いて樹脂封止
型半導体装置42をその半導体ウエハ1側で真空吸着保
持し、120〜150℃程度の熱風でブローして熱シュ
リンク性の紫外線照射硬化型テープ40を自己剥離さ
せ、この樹脂封止型半導体装置42を所定箇所にマウン
トする。Next, ultraviolet rays are applied to the dicing support tape 16 and the ultraviolet radiation curing type tape 40, for example, for 200 hours.
Irradiation at ~ 400 mJ / cm 2 for curing, then
As shown in FIG. 8D, a resin-sealed semiconductor device 42 is vacuum-adsorbed and held on the semiconductor wafer 1 side using a collet 41, and is blown with hot air at about 120 to 150 ° C. to irradiate heat shrink ultraviolet rays. The curable tape 40 is self-peeled, and the resin-sealed semiconductor device 42 is mounted at a predetermined position.
【0052】このような樹脂封止型半導体装置の製造方
法にあっても、半導体ウエハ1の裏面側に露出させた切
削溝12内の樹脂保護膜13あるいはモールド成形樹脂
22に沿って該半導体ウエハ1をその裏面側からダイシ
ングするので、正確なダイシングでペレタイズを行うこ
とができ、これにより所望のチップ厚で高歩留、高品
質、高信頼性のチップサイズパッケージを得ることがで
きる。また、ダイシングの際、樹脂保護膜13あるいは
モールド成形樹脂22の一部がダイシングにより分割さ
れる半導体ウエハ1の両側にそれぞれ残ってその側面を
覆うように、切削溝12の中央部をダイシングすること
により、得られる樹脂封止型半導体装置42は、半導体
チップの表面だけでなく半導体ウエハ1の側面も樹脂保
護膜13あるいはモールド成形樹脂22で覆われたもの
となり、したがって半導体ウエハ1と樹脂保護膜13あ
るいはモールド成形樹脂22との界面からの水分の浸入
が抑えられて品質および信頼性が向上したものとなる。
また、糊残りの少ない熱シュリンク性の紫外線照射硬化
型テープ40を用いてこれではんだバンプ10表面を保
護すれば、実装基板へのマウント時にはんだ付き性が良
くなり、またチップ割れや欠けも防止され、これにより
生産性、品質および信頼性を向上してコストダウンを図
ることができる。In such a method of manufacturing a resin-sealed semiconductor device, the semiconductor wafer 1 is formed along the resin protective film 13 or the molding resin 22 in the cut groove 12 exposed on the back side of the semiconductor wafer 1. Since the substrate 1 is diced from its back side, pelletizing can be performed with accurate dicing, and a chip size package having a desired chip thickness, high yield, high quality, and high reliability can be obtained. Further, at the time of dicing, the central part of the cutting groove 12 is diced so that a part of the resin protective film 13 or the molding resin 22 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof. As a result, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the resin protection film 13 or the molding resin 22, so that the obtained resin-encapsulated semiconductor device 42 is thus formed. 13 or the infiltration of moisture from the interface with the molding resin 22 is suppressed, and the quality and reliability are improved.
In addition, if the surface of the solder bumps 10 is protected by using the heat shrinkable ultraviolet irradiation curing type tape 40 with little adhesive residue, the soldering property is improved at the time of mounting on the mounting substrate, and the chip cracking and chipping are prevented. As a result, productivity, quality and reliability can be improved and cost can be reduced.
【0053】図9(a)〜(c)は本発明における請求
項4記載の樹脂封止型半導体装置の製造方法の第6実施
形態例を説明するための図である。この例では図1に示
した例と同様に、図9(a)に示すように半導体ウエハ
1上にはんだバンプ10を形成し、さらにダイシング用
オートアライメントマーク5を基にしてダイシングブレ
ード11によりスクライブライン4をハーフカットダイ
シングし、切削溝12を形成する。続いて、樹脂保護膜
13あるいはモールド成形樹脂22を形成し、さらに該
樹脂保護膜13あるいはモールド成形樹脂22を研磨処
理した後露出したはんだバンプ10上にフラッシュ金メ
ッキ層15を形成しておく。次いで、半導体ウエハ1の
裏面を研削および研磨によって厚さ50μm程度に薄厚
化し、先に形成した切削溝12内の樹脂保護膜13ある
いはモールド成形樹脂22を露出させる。FIGS. 9A to 9C are views for explaining a sixth embodiment of the method for manufacturing a resin-sealed semiconductor device according to claim 4 of the present invention. In this example, similarly to the example shown in FIG. 1, a solder bump 10 is formed on a semiconductor wafer 1 as shown in FIG. 9A, and further scribed by a dicing blade 11 based on the dicing auto alignment mark 5. Half cut dicing is performed on the line 4 to form a cutting groove 12. Subsequently, a resin protective film 13 or a molding resin 22 is formed, and after the resin protective film 13 or the molding resin 22 is polished, a flash gold plating layer 15 is formed on the exposed solder bumps 10. Next, the back surface of the semiconductor wafer 1 is thinned to a thickness of about 50 μm by grinding and polishing, and the resin protective film 13 or the molding resin 22 in the previously formed cutting groove 12 is exposed.
【0054】次いで、フラッシュ金メッキ層15を形成
した側に厚さ90μm程度の第1の紫外線照射硬化型テ
ープ45を貼合し、さらにその上に厚さ90μm程度の
第2の紫外線照射硬化型テープ46を貼合する。ここ
で、これら紫外線照射硬化型テープ45、46として
は、第1の紫外線照射硬化型テープ45ではその接着力
が紫外線照射硬化後30〜50(g/25mm)程度で
あるものが用いられ、第2の紫外線照射硬化型テープ4
6ではその接着力が紫外線照射硬化後10(g/25m
m)以下程度であるものが用いられる。Next, a first ultraviolet radiation curable tape 45 having a thickness of about 90 μm is attached to the side on which the flash gold plating layer 15 is formed, and a second ultraviolet radiation curable tape having a thickness of about 90 μm is further laminated thereon. 46 is pasted. Here, as the ultraviolet irradiation-curable tapes 45 and 46, those having an adhesive force of about 30 to 50 (g / 25 mm) after the ultraviolet irradiation curing in the first ultraviolet irradiation-curable tape 45 are used. 2 UV irradiation curing type tape 4
In the case of No. 6, the adhesive strength is 10 (g / 25 m
m) What is about the following is used.
【0055】次いで、半導体ウエハ1の裏面側に露出さ
せた樹脂保護膜13あるいはモールド成形樹脂22に沿
って該半導体ウエハ1を、その裏面側からダイシングブ
レード17によってフルカットダイシング処理し、各半
導体チップに分割して樹脂封止型半導体装置を得る。こ
のダイシングについては、第1の紫外線照射硬化型テー
プ45をフルカットし、第2の紫外線照射硬化型テープ
46を30〜40μm程度切り込む条件とする。Next, the semiconductor wafer 1 is subjected to a full-cut dicing process by a dicing blade 17 from the back side along the resin protective film 13 or the molding resin 22 exposed on the back side of the semiconductor wafer 1. To obtain a resin-sealed semiconductor device. The dicing is performed under the condition that the first ultraviolet irradiation curing type tape 45 is fully cut and the second ultraviolet irradiation curing type tape 46 is cut by about 30 to 40 μm.
【0056】このようにしてフルカットダイシング処理
を行ったら、これら紫外線照射硬化型テープ45、46
に紫外線照射処理を施して硬化させ、続いて得られた樹
脂封止型半導体装置を第2の紫外線照射硬化型テープ4
6から外してその第1の紫外線照射硬化型テープ45側
を図9(b)に示すようにキャリアテープ47上に貼着
する。なお、このキャリアテープ47としては、その粘
着力が100〜150(g/25mm)程度のものとし
ている。When the full-cut dicing process is performed as described above, these ultraviolet irradiation-curable tapes 45 and 46 are used.
Is cured by applying an ultraviolet irradiation treatment to the resin-sealed semiconductor device obtained.
6, the first ultraviolet irradiation curing type tape 45 side is stuck on a carrier tape 47 as shown in FIG. 9B. The carrier tape 47 has an adhesive force of about 100 to 150 (g / 25 mm).
【0057】その後、図9(b)に示すようにピックア
ップピン48で樹脂封止型半導体装置49を押し上げる
と同時に、コレット41を用いて樹脂封止型半導体装置
49をその半導体ウエハ1側で真空吸着保持し、ピック
アップする。このとき、第1の紫外線照射硬化型テープ
45ははんだバンプ10および樹脂保護膜13あるいは
モールド成形樹脂22から剥離し、キャリアテープ47
に残る。そして、予め用意した実装用の基板の所定箇
所、すなわちクリームはんだまたは異方性接着剤が塗布
された箇所にこの樹脂封止型半導体装置49をマウント
し、適宜な加圧とキュア条件によって接続固定する。Thereafter, as shown in FIG. 9B, the resin-encapsulated semiconductor device 49 is pushed up by the pick-up pins 48 and, at the same time, the resin-encapsulated semiconductor device 49 is evacuated on the semiconductor wafer 1 side using the collet 41. Hold by suction and pick up. At this time, the first ultraviolet irradiation curing type tape 45 is peeled off from the solder bumps 10 and the resin protective film 13 or the molding resin 22 and the carrier tape 47 is removed.
Remains. The resin-encapsulated semiconductor device 49 is mounted on a predetermined portion of a mounting substrate prepared in advance, that is, on a portion to which cream solder or an anisotropic adhesive is applied, and is connected and fixed by appropriate pressure and curing conditions. I do.
【0058】このような樹脂封止型半導体装置の製造方
法にあっても、半導体ウエハ1の裏面側に露出させた切
削溝12内の樹脂保護膜13あるいはモールド成形樹脂
22に沿って該半導体ウエハ1をその裏面側からダイシ
ングするので、正確なダイシングでペレタイズを行うこ
とができ、これにより所望のチップ厚で高歩留、高品
質、高信頼性のチップサイズパッケージを得ることがで
きる。また、ダイシングの際、樹脂保護膜13あるいは
モールド成形樹脂22の一部がダイシングにより分割さ
れる半導体ウエハ1の両側にそれぞれ残ってその側面を
覆うように、切削溝12の中央部をダイシングすること
により、得られる樹脂封止型半導体装置42は、半導体
チップの表面だけでなく半導体ウエハ1の側面も樹脂保
護膜13あるいはモールド成形樹脂22で覆われたもの
となり、したがって半導体ウエハ1と樹脂保護膜13あ
るいはモールド成形樹脂22との界面からの水分の浸入
が抑えられて品質および信頼性が向上したものとなる。Even in such a method of manufacturing a resin-encapsulated semiconductor device, the semiconductor wafer 1 is formed along the resin protective film 13 or the molding resin 22 in the cut groove 12 exposed on the back side of the semiconductor wafer 1. Since the substrate 1 is diced from its back side, pelletizing can be performed with accurate dicing, and a chip size package having a desired chip thickness, high yield, high quality, and high reliability can be obtained. Further, at the time of dicing, the central part of the cutting groove 12 is diced so that a part of the resin protective film 13 or the molding resin 22 remains on both sides of the semiconductor wafer 1 divided by dicing and covers the side surfaces thereof. As a result, not only the surface of the semiconductor chip but also the side surface of the semiconductor wafer 1 is covered with the resin protection film 13 or the molding resin 22, so that the obtained resin-encapsulated semiconductor device 42 is thus formed. 13 or the infiltration of moisture from the interface with the molding resin 22 is suppressed, and the quality and reliability are improved.
【0059】また、糊残りの少ない第1の紫外線照射硬
化型テープ45を用いてこれではんだバンプ10表面を
保護すれば、実装基板へのマウント時にはんだ付き性が
良くなり、またチップ割れや欠けも防止され、これによ
り生産性、品質および信頼性を向上してコストダウンを
図ることができる。さらに、糊残りの少ない第1の紫外
線照射硬化型テープ45で保護した状態でキャリアテー
プ47にマウントし、その状態で保管や運搬を行うよう
にすれば、チップ割れや欠けを防止することができ、こ
れにより生産性、品質および信頼性を向上してコストダ
ウンを図ることができる。Further, if the surface of the solder bump 10 is protected by using the first ultraviolet irradiation hardening type tape 45 with a small amount of adhesive residue, the solderability at the time of mounting on the mounting board is improved, and chip breakage or chipping is caused. Is prevented, whereby productivity, quality and reliability can be improved and cost can be reduced. Further, if the tape is mounted on the carrier tape 47 while being protected by the first ultraviolet irradiation curing type tape 45 with little adhesive residue, and is stored and transported in that state, chip breakage and chipping can be prevented. Thus, productivity, quality and reliability can be improved and cost can be reduced.
【0060】なお、本例においても、はんだバンプ10
に代えて金ボールバンプ30を形成するようにしてもよ
い。また、前記実施形態例においては特に明記していな
いが、半導体チップの電極パッド2については、チップ
周辺部に配置されるペリフェラルパッドでもよく、また
チップ内の適当な位置に再配置されるエリアパッドでも
よい。In this embodiment, the solder bumps 10
Alternatively, the gold ball bump 30 may be formed. Although not particularly specified in the above embodiment, the electrode pads 2 of the semiconductor chip may be peripheral pads arranged at the periphery of the chip, or area pads relocated at an appropriate position in the chip. May be.
【0061】[0061]
【発明の効果】以上説明したように本発明の樹脂封止型
半導体装置は、半導体チップの表面および側面が樹脂保
護膜あるいはモールド成形樹脂で覆われたものであるか
ら、基板と樹脂保護膜あるいはモールド成形樹脂との界
面からの水分の浸入が抑えられ、これにより品質および
信頼性が向上したものとなる。また、基板裏面の樹脂保
護膜またはモールド成形樹脂の界面から半導体チップの
素子形成面まで距離が長いので、水分浸入が低減され、
品質および信頼性が向上する。As described above, in the resin-encapsulated semiconductor device of the present invention, since the surface and side surfaces of the semiconductor chip are covered with the resin protective film or the molding resin, the substrate and the resin protective film or Infiltration of moisture from the interface with the molding resin is suppressed, whereby the quality and reliability are improved. In addition, since the distance from the resin protective film on the back surface of the substrate or the interface of the molding resin to the element formation surface of the semiconductor chip is long, moisture intrusion is reduced,
Quality and reliability are improved.
【0062】本発明の樹脂封止型半導体装置の製造方法
は、基板表面側のスクライブライン内に所望のチップ厚
に相当する切削溝を形成し、半導体チップ表面を樹脂保
護膜あるいはモールド成形樹脂で覆うとともに該切削溝
内に該樹脂保護膜あるいはモールド成形樹脂を充填し、
その後、基板の裏面側に露出させた切削溝内の樹脂保護
膜あるいはモールド成形樹脂に沿って該基板をその裏面
側からダイシングするようにした方法であるから、正確
なダイシングでのペレタイズを行うことができ、これに
より所望のチップ厚で高歩留、高品質、高信頼性のチッ
プサイズパッケージを得ることができる。また、特にダ
イシングの際、樹脂保護膜あるいはモールド成形樹脂の
一部がダイシングにより分割される基板の両側にそれぞ
れ残ってその側面を覆うように前記切削溝の幅より狭い
幅でかつ該切削溝の中央部をダイシングすれば、得られ
る樹脂封止型半導体装置は、半導体チップの表面だけで
なく該半導体チップを形成した基板の側面も、樹脂保護
膜あるいはモールド成形樹脂で覆われるようになり、こ
れにより前述した本発明の樹脂封止型半導体装置を容易
に形成することができる。According to the method of manufacturing a resin-encapsulated semiconductor device of the present invention, a cutting groove corresponding to a desired chip thickness is formed in a scribe line on a substrate surface side, and the semiconductor chip surface is formed with a resin protective film or a molding resin. Cover and fill the cutting groove with the resin protective film or molding resin,
After that, the substrate is diced from the back surface side along the resin protective film or the molding resin in the cut groove exposed on the back surface side of the substrate, so that accurate dicing pelletizing is performed. As a result, a chip size package with a desired chip thickness, high yield, high quality, and high reliability can be obtained. In particular, at the time of dicing, a part of the resin protective film or the molding resin has a width smaller than the width of the cutting groove and the width of the cutting groove so as to remain on both sides of the substrate divided by the dicing and cover the side surfaces thereof. If the central part is diced, the resulting resin-encapsulated semiconductor device will be covered not only with the surface of the semiconductor chip but also with the side surface of the substrate on which the semiconductor chip is formed, with a resin protective film or molding resin. Thereby, the above-described resin-encapsulated semiconductor device of the present invention can be easily formed.
【0063】また、バンプまたは金ボールの露出面を、
精密研削または研磨仕上げすれば、平坦性が高くなって
プリント基板等へのマウントを高精度にできるようにな
り、これにより品質および信頼性を向上することができ
る。また、樹脂保護膜あるいはモールド成形樹脂で封止
する前のバンプまたは金ボール付き半導体ウエハを、シ
ランカップリング剤で処理しておけば、樹脂保護膜ある
いはモールド成形樹脂とパッシベーション膜やバンプま
たは金ボールとの密着性が向上するので、品質および信
頼性を向上することができる。The exposed surface of the bump or the gold ball is
If precision grinding or polishing is performed, the flatness is enhanced, and mounting on a printed circuit board or the like can be performed with high precision, thereby improving quality and reliability. In addition, if a semiconductor wafer with bumps or gold balls before being sealed with a resin protective film or molding resin is treated with a silane coupling agent, a resin protective film or molding resin and a passivation film or bumps or gold balls can be used. This improves the adhesion to the substrate, so that the quality and reliability can be improved.
【0064】また、フッ素添加のポリイミド系、エポキ
シ系、アクリル系等の樹脂保護膜を用い、あるいはフッ
素添加のエポキシ系、ポリイミド系、アクリル系等の樹
脂成形とすれば、撥水性が高まり、外部からの水分浸入
によるはんだバンプ腐食、Al腐食、樹脂密着不良、樹
脂クラック等を低減して品質および信頼性を向上するこ
とができる。また、良品チップのみ金ボールのスタッド
バンプを形成するようにすれば、樹脂保護膜あるいはモ
ールド成形樹脂によって半導体チップ表面を覆っている
ことにより、チップのGO/NGでの判別を容易にして
生産性を向上することができる。Further, if a fluorine-added polyimide, epoxy, acrylic or other resin protective film is used, or if a fluorine-added epoxy, polyimide or acrylic resin is used, the water repellency is increased and the external The quality and reliability can be improved by reducing solder bump corrosion, Al corrosion, poor resin adhesion, resin cracks, and the like due to moisture intrusion from the surface. In addition, by forming stud bumps of gold balls only on non-defective chips, since the semiconductor chip surface is covered with a resin protective film or a molding resin, the chip can be easily distinguished by GO / NG, thereby improving productivity. Can be improved.
【0065】また、コンプレッションモールド成形を行
う際に、上金型と溶融した透明樹脂およびバンプあるい
は金ボールとの間にテフロンコートした耐熱性、高ガス
バリア性のフィルムを挿入しておけば、これらの間が密
着するものの、テフロン(四フッ化エチレン樹脂)の離
型性により簡単に剥離でき、したがって作業性を向上す
ることができる。また、このフィルムは耐熱性および離
型性が高いので、繰り返して何度も使用することがで
き、したがってコストダウンが可能になる。また、パッ
ケージの厚さを、従来の各種方式に比べ任意に薄くする
ことができ、メモリカードなどへの多段実装、ISO規
格のカードへの実装などを可能にすることができる。When performing compression molding, a Teflon-coated heat-resistant, high-gas-barrier film may be inserted between the upper mold and the molten transparent resin and bumps or gold balls. Although the spaces are in close contact with each other, they can be easily peeled off due to the releasability of Teflon (ethylene tetrafluoride resin), so that the workability can be improved. In addition, since this film has high heat resistance and releasability, it can be used repeatedly and repeatedly, so that the cost can be reduced. In addition, the thickness of the package can be arbitrarily reduced as compared with the conventional various systems, and multi-stage mounting on a memory card or the like, mounting on an ISO standard card, and the like can be performed.
【0066】また、パッケージサイズとチップをほぼ同
サイズにして実装面積を小さくすることができ、これに
より高密度実装が可能となる。また、リードへのワイヤ
ボンディングが不要となるので、電極パッドの配置が比
較的自由となり、ベリフェラルパッドやエリアパッドの
対応が容易になる。したがって、回路の無駄な引回しを
する必要がなくなり、半導体チップのより一層の高集積
化を実現することができる。また、熱風、赤外線等によ
る一括リフローハンダ付けや熱圧着を行う場合、チップ
裏面が露出しているのでバンプまでの熱伝導効率が高
く、従来よりも短時間でマウントできることにより生産
性を向上することができる。Further, the package size and the chip can be made almost the same size to reduce the mounting area, thereby enabling high-density mounting. In addition, since wire bonding to the lead is not required, the arrangement of the electrode pads is relatively free, and it is easy to handle the peripheral pads and the area pads. Therefore, it is not necessary to uselessly route the circuit, and higher integration of the semiconductor chip can be realized. Also, when performing batch reflow soldering or thermocompression bonding using hot air, infrared rays, etc., the heat conduction efficiency up to the bumps is high because the back surface of the chip is exposed. Can be.
【0067】また、リードフレームを有していないの
で、ダイボンディングやリード加工などの工程が不要と
なり、さらにリード曲がりやコプラナリティー、リード
メッキやリードフレームに起因する不良も解消する。し
たがって、歩留、品質、生産性向上、Agペーストやリ
ードフレーム等の材料費廃止、ダイボンダー(はんだバ
ンプの場合はワイヤーボンダー不要、但し、スタッドバ
ンプの場合は金ボールボンダーが必要)やリード加工機
等不要による設備投資削減更に生産リードタイム短縮等
による大幅なコストダウンを実現することができる。Further, since there is no lead frame, steps such as die bonding and lead processing are not required, and defects caused by lead bending, coplanarity, lead plating and the lead frame are eliminated. Therefore, yield, quality, productivity improvement, abolition of material cost such as Ag paste and lead frame, die bonder (wire bonder is not required for solder bump, but gold ball bonder is required for stud bump) and lead processing machine It is possible to realize a significant cost reduction due to a reduction in capital investment due to the elimination of the need, and a reduction in the production lead time.
【図1】(a)〜(e)は、本発明の樹脂封止型半導体
装置の製造方法の第1実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 1A to 1E are cross-sectional views of a main part for describing a first embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図2】(a)〜(d)は、図1(e)に続く工程を説
明するための要部側断面図である。2 (a) to 2 (d) are cross-sectional side views of main parts for describing a step following FIG. 1 (e).
【図3】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第2実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 3A to 3D are cross-sectional side views of a main part for describing a second embodiment of the method of manufacturing the resin-encapsulated semiconductor device of the present invention in the order of steps.
【図4】(a)〜(c)は、図2に示した例における、
モールド成形樹脂封止の工程を説明するための図であ
る。FIGS. 4 (a) to 4 (c) show examples in the example shown in FIG.
It is a figure for explaining the process of molding resin sealing.
【図5】モールド成形金型の概略構成図である。FIG. 5 is a schematic configuration diagram of a molding die.
【図6】(a)〜(e)は、本発明の樹脂封止型半導体
装置の製造方法の第3実施形態例を工程順に説明するた
めの要部側断面図である。6 (a) to 6 (e) are cross-sectional views of a main part for describing a third embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図7】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第4実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 7A to 7D are side sectional views of a main part for describing a fourth embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図8】(a)〜(d)は、本発明の樹脂封止型半導体
装置の製造方法の第5実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 8A to 8D are side sectional views of a main part for describing a fifth embodiment of a method of manufacturing a resin-sealed semiconductor device according to the present invention in the order of steps.
【図9】(a)〜(c)は、本発明の樹脂封止型半導体
装置の製造方法の第6実施形態例を工程順に説明するた
めの要部側断面図である。FIGS. 9A to 9C are cross-sectional views of a main part for describing a sixth embodiment of the method of manufacturing the resin-encapsulated semiconductor device according to the present invention in the order of steps.
1,25…半導体ウエハ、10…はんだバンプ、12,
28…切削溝、13,31,36…樹脂保護膜、22,
32…モールド成形樹脂、30…金ボールバンプ、4
2,49…樹脂封止型半導体装置1, 25: semiconductor wafer, 10: solder bump, 12,
28: cutting groove, 13, 31, 36: resin protective film, 22,
32: molding resin, 30: gold ball bump, 4
2,49 ... Resin-sealed semiconductor device
Claims (25)
上にバンプまたは金ボールが設けられるとともに、該半
導体チップ表面および側面が樹脂保護膜あるいはモール
ド成形樹脂で覆われてなり、 前記バンプまたは金ボールが、前記樹脂保護膜あるいは
モールド成形樹脂の表面に露出していることを特徴とす
る樹脂封止型半導体装置。1. A bump or gold ball is provided on an electrode of a semiconductor chip formed on a substrate, and a surface and a side surface of the semiconductor chip are covered with a resin protective film or a molding resin. A resin-encapsulated semiconductor device, wherein a ball is exposed on the surface of the resin protective film or the molding resin.
脂は、フッ素添加材料からなることを特徴とする請求項
1記載の樹脂封止型半導体装置。2. The resin-encapsulated semiconductor device according to claim 1, wherein the resin protective film or the molding resin is made of a fluorine-added material.
し、 次に、前記半導体チップの電極上にバンプまたは金ボー
ルを形成し、 次いで、前記基板に設けられたダイシング用アライメン
トマークを基に該基板表面側のスクライブライン内を所
望のチップ厚さ分だけダイシングして切削溝を形成し、 次いで、前記半導体チップ表面を樹脂保護膜あるいはモ
ールド成形樹脂で覆うとともに前記切削溝内に該樹脂保
護膜あるいはモールド成形樹脂を充填し、かつ前記バン
プまたは金ボールを該樹脂保護膜あるいはモールド成形
樹脂の表面に露出させ、 次いで、前記基板の裏面を研削及び/又は研磨すること
によって前記切削溝内に充填した樹脂保護膜あるいはモ
ールド成形樹脂を基板裏面側に露出させ、 その後、露出させた樹脂保護膜あるいはモールド成形樹
脂に沿って前記基板をその裏面側からダイシングし、各
半導体チップに分割することを特徴とする樹脂封止型半
導体装置の製造方法。3. A plurality of semiconductor chips are formed on the surface of the substrate. Next, bumps or gold balls are formed on the electrodes of the semiconductor chip. Then, based on dicing alignment marks provided on the substrate, The inside of the scribe line on the substrate surface side is diced by a desired chip thickness to form a cutting groove. Then, the semiconductor chip surface is covered with a resin protective film or molding resin, and the resin protection is formed in the cutting groove. Filling the film or the molding resin, and exposing the bumps or gold balls on the surface of the resin protective film or the molding resin, and then grinding and / or polishing the back surface of the substrate so as to enter the cutting groove. The filled resin protective film or molding resin is exposed on the back side of the substrate, and then the exposed resin protective film or mold is exposed. Along the field molding resin dicing the substrate from the back side, the production method of the resin-sealed semiconductor device characterized by divided into individual semiconductor chips.
沿って基板をその裏面側からダイシングする際、該樹脂
保護膜あるいはモールド成形樹脂の一部がダイシングに
より分割される基板の両側にそれぞれ残ってその側面を
覆うように前記切削溝の幅より狭い幅でかつ該切削溝の
中央部をダイシングすることを特徴とする請求項3記載
の樹脂封止型半導体装置の製造方法。4. When dicing the substrate from the back side along the resin protective film or the molding resin, a part of the resin protective film or the molding resin remains on both sides of the substrate divided by dicing. 4. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein the dicing is performed so as to cover a side surface and has a width smaller than the width of the cutting groove and a central portion of the cutting groove.
モールド成形樹脂で覆った後、該樹脂保護膜あるいはモ
ールド成形樹脂の表面を研削または研磨し、該樹脂保護
膜あるいはモールド成形樹脂の表面から前記バンプまた
は金ボールを露出させることを特徴とする請求項3記載
の樹脂封止型半導体装置の製造方法。5. After covering the surface of the semiconductor chip with a resin protective film or a molding resin, the surface of the resin protective film or the molding resin is ground or polished, and the bumps are removed from the surface of the resin protective film or the molding resin. 4. The method according to claim 3, wherein the gold balls are exposed.
際、該基板の表面に保護テープを貼合しておくことを特
徴とする請求項3記載の樹脂封止型半導体装置の製造方
法。6. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein when grinding and / or polishing the back surface of the substrate, a protective tape is pasted to the surface of the substrate.
際、該基板の表面側を紫外線照射硬化型のダイシング用
支持テープを貼合しておくことを特徴とする請求項3記
載の樹脂封止型半導体装置の製造方法。7. The resin-sealing mold according to claim 3, wherein when dicing the substrate from the back side, the front side of the substrate is bonded with a dicing support tape of an ultraviolet irradiation curing type. A method for manufacturing a semiconductor device.
覆った場合に、このモールド樹脂成形を真空成形法で行
うことを特徴とする請求項3記載の樹脂封止型半導体装
置の製造方法。8. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein when the surface of the semiconductor chip is covered with a molding resin, the molding resin molding is performed by a vacuum molding method.
際、上モールド金型とバンプまたは金ボールを形成した
半導体ウエハとの間に、離型性材料をコーティングした
耐熱性で高ガスバリア性のフィルムを挿入することを特
徴とする請求項8記載の樹脂封止型半導体装置の製造方
法。9. A heat-resistant, high-gas-barrier film coated with a release material between an upper mold and a semiconductor wafer on which bumps or gold balls have been formed when performing molding resin molding by a vacuum molding method. The method for manufacturing a resin-encapsulated semiconductor device according to claim 8, wherein:
ルド金型および下モールド金型の内面には、電解または
無電解メッキによりニッケル中に四フッ化エチレン樹脂
または窒化ホウ素を共析させて形成した、複合メッキ層
によって離型処理が施されてなることを特徴とする請求
項8記載の樹脂封止型半導体装置の製造方法。10. An inner surface of an upper mold die and a lower mold die used for the molding resin molding is formed by co-depositing tetrafluoroethylene resin or boron nitride in nickel by electrolytic or electroless plating. 9. The method for manufacturing a resin-encapsulated semiconductor device according to claim 8, wherein a release treatment is performed by a composite plating layer.
はモールド成形樹脂で覆う前に、半導体ウエハ表面をシ
ランカップリング剤で処理することを特徴とする請求項
3記載の樹脂封止型半導体装置の製造方法。11. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein the surface of the semiconductor wafer is treated with a silane coupling agent before the surface of the semiconductor wafer is covered with a resin protective film or a molding resin. Method.
樹脂は、フッ素添加材料からなることを特徴とする請求
項3記載の樹脂封止型半導体装置の製造方法。12. The method according to claim 3, wherein the resin protective film or the molding resin is made of a fluorine-added material.
熱又は減圧加熱で脱泡処理した後に、所定条件で硬化す
ることを特徴とする請求項3記載の樹脂封止型半導体装
置の製造方法。13. The method for manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein the coated resin protective film is defoamed by heating under pressure or under reduced pressure, and then cured under predetermined conditions.
ら露出したはんだバン上に、はんだペーストのスクリー
ン印刷及びリフロー処理によって新たなはんだバンプを
形成することを特徴とする請求項3記載の樹脂封止型半
導体装置の製造方法。14. The resin encapsulation according to claim 3, wherein a new solder bump is formed on the solder bump exposed from the resin protective film or the molding resin surface by screen printing and reflow processing of a solder paste. Of manufacturing a semiconductor device.
面から露出したはんだバンプは、新たなはんだバンプよ
り融点が高いことを特徴とする請求項14記載の樹脂封
止型半導体装置の製造方法。15. The method of manufacturing a resin-encapsulated semiconductor device according to claim 14, wherein the solder bump exposed from the resin protective film or the molded resin surface has a higher melting point than a new solder bump.
ルバンプ高さと同じかそれ以下であることを特徴とする
請求項3記載の樹脂封止型半導体装置の製造方法。16. The method according to claim 3, wherein the resin protective film thickness is equal to or less than the height of the solder bump or the ball bump.
スファーモールド法、射出成形法、押出し法、ポッティ
ング法等によりモールド成形樹脂を成形することを特徴
とする請求項3記載の樹脂封止型半導体装置の製造方
法。17. The method according to claim 3, wherein the molding resin is molded by a compression molding method, a transfer molding method, an injection molding method, an extrusion method, a potting method, or the like.
スファーモールド法において、真空成形することを特徴
とする請求項3記載の樹脂封止型半導体装置の製造方
法。18. The method for manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein vacuum molding is performed in the compression molding method or the transfer molding method.
スファーモールド法において、顆粒樹脂を用い、真空成
形することを特徴とする請求項3記載の樹脂封止型半導
体装置の製造方法。19. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein in the compression molding method and the transfer molding method, a granular resin is used and vacuum molding is performed.
スファーモールド法において、下金型に真空引き穴を設
けて真空成形することを特徴とする請求項3記載の樹脂
封止型半導体装置の製造方法。20. The method of manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein in the compression molding method or the transfer molding method, a vacuum evacuation hole is provided in the lower mold to perform vacuum molding.
線照射硬化型テープを貼合し、半導体ウエハ裏面の露出
した十字パターンをアライメントマークとしてフルット
ダイシングし、接着力が高い紫外線照射硬化型テープを
貼合したまま半導体チップをキャリアテープにマウント
し、その後、真空吸着コレットでピックアップするとき
に、前記の接着力が高い紫外線照射硬化型テープを剥離
し、実装基板へマウントすることを特徴とする請求項3
記載の樹脂封止型半導体装置の製造方法。21. An ultraviolet irradiation hardening tape having a high adhesive strength for dicing support is pasted, and the exposed cross pattern on the back surface of the semiconductor wafer is subjected to a full dicing as an alignment mark, and an ultraviolet irradiation hardening tape having a high adhesive strength is applied. The semiconductor chip is mounted on a carrier tape while being joined, and thereafter, when picking up with a vacuum suction collet, the ultraviolet ray curing type tape having a high adhesive force is peeled off and mounted on a mounting substrate. 3
The manufacturing method of the resin-sealed semiconductor device according to the above.
プ表面保護の裏面研削と裏面研磨で所望のウエハ厚と
し、半導体ウエハ裏面に露出した十字パターンをアライ
メントマークとしてフルカットダイシングし、熱シュリ
ンク性紫外線照射硬化型テープを貼合したまま真空吸着
コレットでピックアップし、熱風ブローで熱シュリンク
自己剥離させた後に、実装基板へマウントすることを特
徴とする請求項3記載の樹脂封止型半導体装置の製造方
法。22. A heat shrink ultraviolet ray irradiation hardening type tape has a desired wafer thickness by back surface grinding and back surface polishing, and is subjected to full cut dicing using a cross pattern exposed on the back surface of the semiconductor wafer as an alignment mark, and is irradiated with heat shrink ultraviolet light. 4. The method for manufacturing a resin-encapsulated semiconductor device according to claim 3, further comprising: picking up with a vacuum suction collet with the curable tape adhered thereto; thermally shrinking the film by hot air blow; .
い、これを介して樹脂封止型半導体装置のはんだバンプ
を基板の導電部に接続し、導通させるようにすることを
特徴とする請求項3記載の樹脂封止型半導体装置の製造
方法。23. An anisotropic conductive film is used at the time of mounting on a substrate, and a solder bump of the resin-encapsulated semiconductor device is connected to a conductive portion of the substrate through the anisotropic conductive film so as to conduct. A method for manufacturing a resin-encapsulated semiconductor device according to claim 3.
プを用いてはんだバンプ表面を保護することを特徴とす
る請求項3記載の樹脂封止型半導体装置の製造方法。24. The method for manufacturing a resin-encapsulated semiconductor device according to claim 3, wherein the surface of the solder bump is protected by using an ultraviolet-ray-curing tape having little adhesive residue.
プで保護した状態でキャリアテープにマウントし、その
状態で保管や運搬を行うようにすることを特徴とする請
求項24記載の樹脂封止型半導体装置の製造方法。25. The resin-sealed mold according to claim 24, wherein the carrier is mounted on a carrier tape while being protected by an ultraviolet irradiation curing tape having a small amount of adhesive residue, and stored and transported in that state. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10207475A JP2000040711A (en) | 1998-07-23 | 1998-07-23 | Resin sealed semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10207475A JP2000040711A (en) | 1998-07-23 | 1998-07-23 | Resin sealed semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000040711A true JP2000040711A (en) | 2000-02-08 |
Family
ID=16540376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10207475A Pending JP2000040711A (en) | 1998-07-23 | 1998-07-23 | Resin sealed semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000040711A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237268A (en) * | 2000-02-22 | 2001-08-31 | Nec Corp | Method for mounting semiconductor element and apparatus for manufacturing the same |
JP2001332863A (en) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | Method for producing multilayer printed wiring board |
JP2002280401A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP2004512684A (en) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | Solvent burnishing of pre-underfilled solder bump wafers for flip chip bonding |
EP1606835A1 (en) * | 2003-03-25 | 2005-12-21 | Dow Corning Toray Co., Ltd. | Semiconductor device and method of manufacturing thereof |
JP2006128567A (en) * | 2004-11-01 | 2006-05-18 | Three M Innovative Properties Co | Method of connecting semiconductor package to printed wiring board |
JP2009070880A (en) * | 2007-09-11 | 2009-04-02 | Nec Electronics Corp | Method of manufacturing semiconductor device |
US7811860B2 (en) | 2007-01-31 | 2010-10-12 | Infineon Technologies Ag | Method for producing a device and device |
JP2015018967A (en) * | 2013-07-11 | 2015-01-29 | 富士通セミコンダクター株式会社 | Semiconductor device manufacturing method and wafer with support substrate |
JP2017092125A (en) * | 2015-11-05 | 2017-05-25 | 株式会社ディスコ | Processing method for wafer |
US9941182B2 (en) | 2013-06-21 | 2018-04-10 | Denso Corporation | Electronic device and method for manufacturing same |
CN110832636A (en) * | 2017-06-20 | 2020-02-21 | 株式会社村田制作所 | Module and method for manufacturing the same |
CN112789148A (en) * | 2018-10-04 | 2021-05-11 | 日东电工株式会社 | Heat-resistant release sheet and thermocompression bonding method |
US11469344B2 (en) | 2020-01-31 | 2022-10-11 | Nichia Corporation | Method of producing light-emitting device |
WO2024142559A1 (en) * | 2022-12-28 | 2024-07-04 | 株式会社村田製作所 | Semiconductor device and method for producing same |
-
1998
- 1998-07-23 JP JP10207475A patent/JP2000040711A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237268A (en) * | 2000-02-22 | 2001-08-31 | Nec Corp | Method for mounting semiconductor element and apparatus for manufacturing the same |
JP2001332863A (en) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | Method for producing multilayer printed wiring board |
JP2004512684A (en) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | Solvent burnishing of pre-underfilled solder bump wafers for flip chip bonding |
JP2002280401A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
EP1606835A1 (en) * | 2003-03-25 | 2005-12-21 | Dow Corning Toray Co., Ltd. | Semiconductor device and method of manufacturing thereof |
JP2006128567A (en) * | 2004-11-01 | 2006-05-18 | Three M Innovative Properties Co | Method of connecting semiconductor package to printed wiring board |
US7811860B2 (en) | 2007-01-31 | 2010-10-12 | Infineon Technologies Ag | Method for producing a device and device |
JP2009070880A (en) * | 2007-09-11 | 2009-04-02 | Nec Electronics Corp | Method of manufacturing semiconductor device |
US9941182B2 (en) | 2013-06-21 | 2018-04-10 | Denso Corporation | Electronic device and method for manufacturing same |
JP2015018967A (en) * | 2013-07-11 | 2015-01-29 | 富士通セミコンダクター株式会社 | Semiconductor device manufacturing method and wafer with support substrate |
CN106935548A (en) * | 2015-11-05 | 2017-07-07 | 株式会社迪思科 | The processing method of chip |
JP2017092125A (en) * | 2015-11-05 | 2017-05-25 | 株式会社ディスコ | Processing method for wafer |
CN110832636A (en) * | 2017-06-20 | 2020-02-21 | 株式会社村田制作所 | Module and method for manufacturing the same |
CN110832636B (en) * | 2017-06-20 | 2023-09-08 | 株式会社村田制作所 | Module and method for manufacturing same |
CN112789148A (en) * | 2018-10-04 | 2021-05-11 | 日东电工株式会社 | Heat-resistant release sheet and thermocompression bonding method |
US11469344B2 (en) | 2020-01-31 | 2022-10-11 | Nichia Corporation | Method of producing light-emitting device |
WO2024142559A1 (en) * | 2022-12-28 | 2024-07-04 | 株式会社村田製作所 | Semiconductor device and method for producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100517075B1 (en) | Method for manufacturing semiconductor device | |
KR100337412B1 (en) | An integrated circuit and a semiconductor wafer having a bottom surface protective coating and method of making the same | |
JP5095113B2 (en) | Solid-state imaging device manufacturing method and solid-state imaging device | |
US7291543B2 (en) | Thin flip-chip method | |
US8030769B2 (en) | Grooving bumped wafer pre-underfill system | |
EP1043772B1 (en) | Method for packaging and mounting semiconductor device | |
JP2000040773A (en) | Resin-sealed semiconductor device and manufacture thereof | |
CN100395886C (en) | Semiconductor device manufacturing method | |
US20100213594A1 (en) | Semiconductor device and a manufacturing method of the same | |
JP2000040711A (en) | Resin sealed semiconductor device and manufacture thereof | |
JP2001127206A (en) | Manufacturing method of chip-scale package and manufacturing method of ic chip | |
JPH11204551A (en) | Manufacture of semiconductor device | |
JP2013038214A (en) | Semiconductor device manufacturing method | |
KR20180123721A (en) | Stacked body and method for detaching stacked body | |
CN101752273B (en) | Method of manufacturing semiconductor device | |
KR100693664B1 (en) | Filling Paste Structure and Process for WL-CSP | |
JP3756689B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001338932A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2005191508A (en) | Semiconductor device and manufacturing method for the same | |
JP2005340431A (en) | Method for manufacturing semiconductor device | |
JPH1174230A (en) | Manufacture of thin-film semiconductor device | |
JP3727939B2 (en) | Manufacturing method of semiconductor device | |
JP2002016022A (en) | Method of manufacturing semiconductor device | |
JP4107896B2 (en) | Semiconductor device and manufacturing method thereof | |
US20120061830A1 (en) | Back side protective structure for a semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |