FR2664445A1 - Circuit amplificateur differentiel a faible distorsion et procede d'utilisation. - Google Patents

Abstract

L'invention concerne les amplificateurs différentiels. Un circuit conforme à l'invention comprend essentiellement un étage différentiel primaire formé par des premier et second transistors (2, 3), et un étage différentiel secondaire formé par des troisième et quatrième transistors (11, 12). Un cinquième transistor (16) est connecté entre un conducteur de tension d'alimentation et la base du troisième transistor, tandis que la base du cinquième transistor est connectée au collecteur du quatrième transistor. L'étage différentiel secondaire maintient ainsi à des tensions les collecteurs des premier et second transistors (2, 3), pour réduire la distorsion qui est due à des différences de tension entre la base et le collecteur des premier et second transistors. Application aux amplificateurs différentiels à faible distorsion et à grande largeur de bande.

Description

La présente invention concerne l'élimination de la distorsion de

signal qui est occasionnée dans un amplificateur différentiel par des carac-

téristiques non linéaires des jonctions émetteur-base et des jonctions

collecteur-base des transistors d'entrée de l'amplificateur différentiel.

La distorsion du signal dans un circuit amplificateur différentiel est occasionnée essentiellement par des caractéristiques non linéaires des transistors d'entrée, tels que les transistors d'entrée 2 et 3 sur la figure I (qui représente un étage de circuit amplificateur différentiel de type

caractéristique) Une différence de tension d'entrée entre e et e 2 pro-

lo duit une différence dans les tensions émetteur-base des transistors 2 et 3, ce qui fait apparaître des courants différents dans ces transistors Du

fait que la relation tension-courant des transistors 2 et 3 est exponentiel-

le au lieu d'être linéaire, les courants différents dans les transistors 2 et 3 sont une source importante de distorsion En effet, les transistors 2 et 3 fonctionnent sur des parties notablement différentes de leurs courbes caractéristiques courant-tension non linéaires, identiques Ceci produit une

distorsion dans le fonctionnement par ailleurs linéaire de l'étage amplifi-

cateur différentiel 1 Si on peut augmenter suffisamment le gain de l'étage 1, on peut réduire le niveau de la tension d'entrée différentielle qui est appliquée entre les bases des transistors 2 et 3, et les transistors 2 et 3

fonctionnent alors au voisinage du même point sur leurs courbes caracté-

ristiques tension-courant identiques respectives, et on peut réduire consi-

dérablement la distorsion.

La figure IA représente la courbe de transfert 7 de l'étage amplifica-

teur différentiel I de la figure 1 Pour de petites excursions (c'est-àdire -15 millivolts) de dei (on note que A ei=e 2-e 1) à partir de l'origine de

la courbe de transfert 7, la courbe est très linéaire pour de petites ten-

sions d'entrée différentielles appliquées, Plus l'excursion est grande, plus

la distorsion augmente A titre d'exemple, une tension d'entrée différentiel-

le élevée de 30 millivolts produit une distorsion d'environ 2 % dans le si-

gnal de sortie e 0, alors qu'il est généralement souhaitable que la distor-

sion soit maintenue dans la plage de 0,1 %, ce qu'on peut obtenir si la

tension d'entrée différentielle e 2-e 1 est inférieure à quelques millivolts.

De façon similaire, des excursions de tension collecteur-base des

transistors d'entrée 2 et 3 produisent une distorsion du fait que les cour-

bes courant-tension identiques des transistors 2 et 3 sont fortement non

linéaires par rapport à la tension collecteur-émetteur En outre, les capa-

cités de jonction de collecteur des transistors 2 et 3 sont fortement non

linéaires en fonction de la tension collecteur-base La courbe 8 sur la fi-

gure l B montre une courbe de courant de collecteur non linéaire d'un transistor tel que les transistors d'entrée 2 et 3 La courbe 8 caractérise

"l'effet résistif" des transistors d'entrée 2 et 3 La pente de la caracté-

ristique courant-tension collecteur-base de la figure IB représente l'impé-

dance de sortie du transistor A des fréquences faibles, on évite des effets capacitifs, ce qui fait que la pente de la figure l B représente réellement la partie résistive de l'impédance de sortie du transistor Cette courbe

fait apparaître une région linéaire dans laquelle des changements de ten-

sion ne produisent qu'un faible changement de courant, et ceci suggère un

fonctionnement linéaire.

Cependant, l'impédance capacitive de la capacité de jonction col-

lecteur-base s'ajoute à cette impédance de sortie résistive ou en basse

fréquence Cette capacité est en parallèle avec l'impédance de sortie ré-

sistive, et cette capacité modifie également le courant de collecteur A des fréquences supérieures au domaine de basse fréquence de la figure 1 B,

l'impédance capacitive diminue avec la fréquence et devient l'élément dé-

terminant de l'impédance de sortie du transistor Cette capacité présente une sensibilité vis-à-vis de la tension qui est fortement non linéaire, ce

qui introduit une non-linéarité dans la réponse.

La courbe 9 sur la figure 1 C montre la relation entre la capacité

de jonction collecteur-base et la tension collecteur-base pour les transis-

tors 2 et 3 La comparaison des figures 1 B et IC montre que la non-

linéarité de CCB s'étend sur la plage de VCB pour laquelle la courbe de la figure l B est linéaire Ainsi, à des fréquences autres que des fréquences basses, l'impédance de sortie de transistors bipolaires est une fonction

fortement non linéaire de la tension collecteur-base Du fait de cette im-

pédance de sortie non linéaire, les courants de collecteur sur la figure 1 varient de façon non linéaire lorsque la tension collecteur-base varie, de

façon à donner lieu à une tension de sortie On obtient des résultats ana-

logues avec des transistors autres que des transistors du type bipolaire

qui est envisagé ici.

Pour éliminer la distorsion, il est souhaitable d'éliminer ou "d'équili-

brer" les excursions de tension sur les jonctions émetteur-base et les jonc-

tions collecteur-base des transistors d'entrée 2 et 3 Autrement dit, il est souhaitable de maintenir simultanément des tensions semblables sur des jonctions semblables pendant le fonctionnement du circuit. L'art antérieur le plus proche est probablement le brevet des E U A.

no 4 897 611 Dans ce document, on tente d'éliminer la source de distor-

sion de signal non linéaire, au lieu de la compenser Cette façon de pro-

céder diffère cependant nettement, de deux manières, de la façon de pro-

céder de la présente invention Dans ce document, on utilise une réaction positive pour créer un signal qui supprimera le signal d'erreur de gain

d'un étage d'amplificateur différentiel Le premier étage différentiel fonc-

tionne en convertisseur tension-courant Les courants différentiels résul-

tants sont transmis par l'intermédiaire de dispositifs de type cascode à des transistors à effet de champ d'entrée du second étage, dans lequel une réaction positive est établie par Q 24, dans le second étage différentiel (qui est emboîté à l'intérieur du premier) L'étage différentiel emboîté a une configuration qui vise à contrôler toute différence de tension entre le drain de Q 13 et le drain de Q 1 Le courant dans le drain de Q 24 est

dirigé vers le côté opposé de l'étage différentiel emboîté Q 23 et Q 24 re-

çoivent le même signal d'entrée, mais conduisent des courants vers des côtés opposés de l'étage différentiel, le drain de Q 24 procurant ainsi une

réaction positive Ceci fait que le côté droit de l'étage différentiel em-

boité suit le côté gauche La tension sur le drain de Q 13 suit la tension sur le drain de QI,, ce qui fait que des changements de tension quelconques occasionnés par les capacités de jonction de QI 1 seront suivis par des

changements de la capacité de jonction de Q 13.

Le but indiqué du brevet no 4 897 611 est de réaliser un étage dif-

férentiel ayant un gain en tension notablement amélioré Un tel gain est

également obtenu au cours du fonctionnement décrit ci-dessus Il est obte-

nu en forçant la sortie différentielle de l'étage à une tension voisine de zéro, sans réduire la tension de sortie dissymétrique La réaction positive force les tensions de drain de Q 11 et Q 13 à se suivre, et cette action

réduit presque à zéro la tension de sortie différentielle de l'étage Néan-

moins, la tension de sortie dissymétrique de l'étage reste disponible pour

être utilisée à titre de signal de sortie final du circuit Avec une ten-

sion de sortie différentielle proche de zéro, la tension d'entrée différen-

tielle qui est nécessaire pour l'étage est très faible En conservant la

sortie dissymétrique, on obtient un gain élevé entre le faible signal d'en-

trée différentiel et la tension de sortie dissymétrique Ce gain élevé est

théoriquement égal au produit des gains des deux étages différentiels.

Cependant, une réaction positive est susceptible de donner lieu à des os-

cillations et à un verrouillage du circuit Pour utiliser une réaction po-

sitive en toute sécurité, il est nécessaire de rester considérablement en retrait par rapport à des limites théoriques de conception Même lorsqu'il

ne se produit pas d'oscillation et de verrouillage, les réponses des si-

gnaux ont tendance à être caractérisées par des oscillations amorties

avant que les niveaux de signal de sortie ne se stabilisent Cette techni-

que réduit effectivement la distorsion qui est associée aux capacités de

jonction de Q 13, Ql, Q 20 et Q 17, qui sont de grands dispositifs de sor-

tie sujets à de grandes excursions de signal et qui sont la cause essentiel-

le de distorsion.

Un but de l'invention est donc de procurer un étage amplificateur

différentiel qui réduise effectivement la distorsion qui est due à des va-

riations de tension émetteur-base et des variations de tension collecteur-

base sur des transistors d'entrée de l'étage amplificateur différentiel,

d'une manière plus efficace que dans l'art antérieur.

Un autre but de l'invention est de procurer un étage amplificateur différentiel ayant une plus faible distorsion et une plus grande largeur de

bande que dans l'art antérieur le plus proche.

Un autre but de l'invention est de procurer un étage amplificateur différentiel ayant un gain en tension plus élevé que dans l'art antérieur

le plus proche.

En résumé, et conformément à un mode de réalisation, l'invention

procure un circuit amplificateur différentiel à faible distorsion, compre-

nant un étage de circuit différentiel primaire, avec des premier et second transistors ayant chacun des première et seconde électrodes d'acheminement

de courant et une électrode de commande, et une première source de cou-

rant connectée aux premières électrodes d'acheminement de courant des premier et second transistors Un premier dispositif de charge est connecté s à la seconde électrode d'acheminement de courant du second transistor Un

étage de circuit différentiel secondaire comprend des troisième et qua-

trième transistors ayant chacun des première et seconde électrodes d'ache-

minement de courant et une électrode de commande Une seconde source de courant est connectée aux premières électrodes d'acheminement de cou- rant des troisième et quatrième transistors Les électrodes de base des troisième et quatrième transistors sont connectées aux secondes électrodes

d'acheminement de courant, respectivement des premier et second transis-

tors Un second dispositif de charge est connecté à la seconde électrode

d'acheminement de courant du quatrième transistor Un cinquième transis-

tor comporte des première et seconde électrodes d'acheminement de cou-

rant qui sont respectivement connectées à un conducteur de tension d'ali-

mentation et à l'électrode de commande du troisième transistor Une élec-

trode de commande du cinquième transistor est connectée à la seconde électrode d'acheminement de courant du quatrième transistor, grâce à quoi

l'étage de circuit différentiel secondaire maintient les secondes électro-

des d'acheminement de courant des premier et second transistors à des tensions égales, pour réduire la distorsion qui est due à des différences dans les tensions entre l'électrode de commande et la seconde électrode d'acheminement de courant des premier et second transistors Le cinquième transistor produit un gain qui multiplie les gains combinés des étages de

circuit primaire et secondaire, pour réduire une tension d'entrée différen-

tielle qui est nécessaire entre les électrodes de commande des premier et second transistors, pour produire une tension de sortie prédéterminée sur l'électrode d'acheminement de courant du second transistor Dans un autre

mode de réalisation qui est décrit, le premier dispositif de charge com-

prend un sixième transistor ayant une base connectée à une base du cin-

quième transistor, et un collecteur connecté à un collecteur du second transistor Une résistance est connectée entre un conducteur de tension d'alimentation et les émetteurs des cinquième et sixième transistors, afin

d'augmenter le gain de l'amplificateur différentiel Des première et secon-

de résistances de contre-réaction d'émetteur connectent la seconde source

de courant à des émetteurs respectivement des troisième et quatrième tran-

sistors, pour diminuer le gain et pour augmenter de façon correspondante

la largeur de bande du circuit amplificateur différentiel à faible distorsion.

D'autres caractéristiques et avantages de l'invention seront mieux

compris à la lecture de la description qui va suivre de modes de réalisa-

tion, donnés à titre d'exemples non limitatifs La suite de la description

se réfère aux dessins annexés dans lesquels: la figure 1 est un schéma d'un amplificateur différentiel de l'art antérieur;

les figures IA-IC sont des graphiques utiles à la description de

caractéristiques des transistors d'entrée d'un étage de circuit amplifica-

teur différentiel; la figure 2 est un schéma de circuit d'un mode de réalisation de l'invention; la figure 3 est un schéma de circuit d'un autre mode de réalisation de l'invention; la figure 4 est un schéma de circuit d'un autre mode de réalisation de l'invention; la figure 5 est un schéma de circuit d'un autre mode de réalisation de l'invention; la figure 6 est un schéma de circuit d'un autre mode de réalisation de l'invention; la figure 7 est un schéma de circuit d'un autre mode de réalisation

de l'invention.

La technique générale de la présente invention consiste à produire un gain très élevé dans un étage amplificateur différentiel de façon que de faibles tensions d'entrée différentielles puissent produire un niveau de

tension de sortie désiré, ce qui conduit à faire fonctionner les transis-

tors d'entrée, tels que les transistors 2 et 3 de la figure 1, dans des par-

ties linéaires, presque identiques, de leurs courbes caractéristiques courant-

tension On utilise en outre une technique de réaction différentielle pour

forcer les tensions de collecteur des deux transistors d'entrée à être iden-

tiques, dans le but d'éliminer des effets de la non-linéarité décrite ci-

dessus, qui est associée aux jonctions collecteur-base de transistors d'en-

trée tels que les transistors 2 et 3 de la figure 1.

La figure 2 montre un mode de réalisation fondamental de la présen-

te invention Ce mode de réalisation consiste en un amplificateur différen-

tiel 10 comprenant deux transistors d'entrée NPN 2 et 3, dont les émet-

teurs sont connectés en commun à une source de courant 4 Des signaux d'entrée e 1 et e 2 sont appliqués respectivement aux bases des transistors

2 et 3 Le collecteur du transistor 2 est connecté à la base du transis-

tor NPN Il et au collecteur du transistor PNP 16 Le collecteur du tran-

sistor 3 est connecté par le conducteur de sortie 5, sur lequel apparaît un signal de sortie e 0, à la base du transistor NPN 12 et à une borne de

la résistance 13 (dont la valeur est égale à R 2) Les émetteurs des tran-

sistors Il et 12 sont connectés en commun à une source de courant 15.

Le collecteur du transistor Il est connecté à V+ Le collecteur du tran-

sistor 12 est connecté par le conducteur 17 à la base du transistor 16 et

à une borne de la résistance 14 (dont la valeur est égale à R 1) L'émet-

teur du transistor 16 est connecté à V+ Des bornes des résistances 14 et 13 sont connectées à V+ L'étage différentiel qui comprend les transistors

2 et 3 est appelé "étage différentiel primaire 2,3 ", et l'étage qui com-

prend les transistors Il et 12 est appelé "étage différentiel secondaire

11,12 ".

L'amplificateur différentiel 10 décrit ci-dessus réduit la distor-

sion en éliminant pratiquement des signaux différentiels sur les jonctions des transistors 2 et 3 L'étage différentiel secondaire 11, 12 "emboîté" dans l'étage différentiel primaire 2,3, est connecté de façon à commander la tension de collecteur du transistor 2 avec une réaction négative à gain

élevé Cette réaction force la tension de collecteur du transistor 2 à sui-

vre de façon précise la tension de collecteur du transistor 3, du fait que

le fonctionnement de l'étage différentiel secondaire 11, 12 tend à mainte-

nir à des valeurs égales les tensions d'entrée qui sont appliquées aux bases des transistors 11 et 12 Par conséquent, les collecteurs des transistors

2 et 3 ont des pertes de courant adaptées à leurs impédances non linéaires.

Autrement dit, en l'absence de différence entre ces pertes, aucun courant de différence n'est créé entre les courants de collecteur des transistors 2 et 3 Un tel courant de différence exigerait une tension de différence entre les entrées de l'étage différentiel primaire Lorsqu'un tel courant

de différence résulte d'impédances non linéaires, la tension d'entrée ré-

sultante est également non linéaire et représente un signal de distorsion.

En équilibrant les pertes des circuits de collecteurs vis-à-vis d'impédan-

ces non linéaires, il n'apparaît aucun courant de différence De telles per-

tes de courant sont maintenant d'une nature de mode commun, au lieu d'une nature différentielle, et de ce fait elles sont éliminées par la

réjection de mode commun de l'étage différentiel primaire 2,3 La distor-

sion qui est due à des différences entre les signaux de tension collecteur-

base des transistors 2 et 3 est ainsi éliminée par une telle réjection de

mode commun.

La distorsion qui est due à des changements de la tension émetteur-

base est éliminée à cause du gain de circuit fortement augmenté de la

configuration qui est représentée sur la figure 2 Le gain total de l'am-

plificateur différentiel 10 est si élevé qu'une très faible tension d'entrée différentielle e 2-el est nécessaire pour produire la valeur désirée maximale de la tension e O Par conséquent, les transistors 2 et 3 ont des courants virtuellement identiques, et ils fonctionnent donc presque au même point

sur leurs courbes caractéristiques courant-tension identiques; le fonction-

nement est très proche de l'origine sur la courbe de transfert de la figu-

re l A, à l'endroit o la courbe 7 est très linéaire Cette distorsion due

aux tensions de signal émetteur-base est éliminée à cause du gain de cir-

cuit fortement accru.

La présente invention produit en outre un gain de circuit qui est

notablement supérieur au gain théorique du circuit antérieur de la figure 1.

Le gain en tension de l'amplificateur différentiel 10 de la figure 2 est le produit des gains des deux étages différentiels, multiplié par le gain du transistor à émetteur commun 16 Outre le fait qu'il remplit la fonction

d'une charge pour le transistor 2, le transistor 16 est attaqué par le se-

cond étage différentiel et il ajoute un gain à la commande par réaction.

Ce est égal à gm 16 (R 21 IR 016) en désignant par Ro 2 et R 016 les résistances de sortie du transistor 2 et du -transistor 16 (Le symbole "| J"signifie "en parallèle avec") Pour les étages différentiels, les gains en tension sont (gm 21 gm 3)R 2 et (gm 11 J Igm I 2)RI Le gain en tension résultant pour la figure 2 est donc: A = (g 2 I Igm 3) (g MIJ Igm 12)gm 16 R 1 R 2 (Ro 21 I Ro 16)

Avec trois étages de gain, au lieu de deux, le gain du circuit de la figu-

re 2 est considérablement supérieur à celui du circuit antérieur du brevet

des E U A no 4 897 611.

La figure 3 montre un autre mode de réalisation IOA, dans lequel la résistance de charge 13 du transistor 3 est remplacée par un transistor PNP 13 A L'impédance de sortie non linéaire du transistor 13 A équilibre l'effet de l'impédance de sortie non linéaire du transistor 16 Plus précisément, l'impédance de sortie non linéaire du transistor 13 A produit ses

propres effets de distorsion qui s'opposent aux effets de distorsion de l'im-

pédance de sortie non linéaire identique du transistor 16 Selon une va-

riante, la base du transistor 16 peut être polarisée à partir d'une source de tension fixe, mais la connexion qui est représentée est simple et elle

ajoute un gain en tension supplémentaire, qui résulte de la réaction posi-

tive qui est appliquée à la base du transistor 12 par l'intermédiaire du

transistor 13 A Le circuit de la figure 3 produit une faible valeur de ré-

action positive qui est créée dans la boucle contenant les transistors 12 et 13 A, bien que la valeur de gain qui est ainsi obtenue soit minime en comparaison avec la valeur de réaction négative entre e et e 1 A titre d'exemple, la composante de réaction négative du circuit peut produire une augmentation de gain de 68 décibels, à laquelle s'ajoute un supplément de 12 décibels d'augmentation de gain, résultant de la réaction positive du circuit Normalement, on évite une réaction positive, mais dans ce cas le gain supplémentaire résultant est faible (inférieur d'un facteur d'environ

400) en comparaison avec le gain qui est déjà produit par la réaction né-

gative La réaction négative dominante globale conduit à un fonctionnement

du circuit ayant un bien meilleur comportement.

La figure 4 représente un autre mode de réalisation de l'invention

dans lequel la résistance 21 est connectée entre les émetteurs des transis-

tors 16 et 13 A et V+, et la résistance 14 est connectée directement à V+ .

Ce mode de réalisation procure un gain de circuit accru, du fait que les transistors 13 A et 16 sont attaqués au niveau de leurs émetteurs par le transistor 11 fonctionnant dans un mode de base commune Plus précisément,

ce circuit tire parti du gain qui est disponible sur le collecteur du tran-

sistor 11, pour augmenter le gain global du circuit, tandis que dans les

modes de réalisation précédents, le collecteur du transistor 11 est simple-

ment connecté à V+ Sur la figure 4, les émetteurs des transistors 13 A et 16 sont attaqués par le collecteur du transistor 11, de façon que le gain disponible soit utilisé, au lieu d'être perdu Ceci augmente le gain du circuit et, en outre, en attaquant les émetteurs des transistors 13 A et 16, au lieu de leurs bases, on obtient une largeur de bande notablement plus élevée, à cause du fonctionnement en base commune des transistors 13 A et 16 Le collecteur du transistor 12 attaque les bases des transistors 13 A et 16 et il les attaque dans un mode d'émetteur commun, avec une plus

faible largeur de bande Selon une variante, on pourrait connecter le col-

lecteur du transistor 12 à V+, et on pourrait attaquer les transistors 13 A et 16 seulement sur leurs émetteurs, par le collecteur du transistor 11, tandis que les bases des transistors 13 A et 16 pourraient être connectées

à une tension de polarisation fixe Ce mode de réalisation conduit égale-

ment à une plus grande largeur de bande, à cause de la configuration en

émetteur commun des transistors 13 A et 16.

Le mode de réalisation IOC de l'invention, qui est représenté sur la figure 5, procure une encore plus grande largeur de bande que le circuit de la figure 4, par l'ajout de résistances de contre-réaction d'émetteur 22

et 23, respectivement en série avec les émetteurs des transistors Il et 12.

A des fréquences basses, les résistances 22 et 23 réduisent le gain de l'éta-

ge différentiel secondaire 11, 12, ce qui procure une plus grande largeur de bande A des fréquences plus élevées, le condensateur 24 établit une dérivation vis-à-vis des résistances 22 et 23, pour augmenter le gain, ce qui produit un "zéro de la réponse", que l'on peut utiliser pour annuler le second pôle de l'étage amplificateur différentiel 1 OC (Il faut noter que le gain d'un étage différentiel est approximativement égal au quotient de

l'impédance des circuits de collecteurs par l'impédance des circuits d'émet-

teurs, ou a=Zc/Ze, en désignant par A le gain de l'étage différentiel, par

Zc l'impédance du circuit de collecteurs, et par ZE l'impédance du cir-

cuit d'émetteurs Sur la figure 5, l'étage secondaire a une résistance de circuit d'émetteurs ZE égale à R 3 +R 4, et ceci fixe l'impédance du circuit d'émetteurs en basse fréquence Par conséquent, en basse fréquence, le

gain est A=ZC/(R 3 +R 4) A une certaine fréquence plus élevée, le condensa-

teur 24 forme un pôle avec la résistance (R 3 +R 4), ce qui provoque une décroissance de l'impédance d'émetteurs Par conséquent, le dénominateur de l'expression du gain diminue avec la fréquence Ceci signifie que le gain A augmente avec la fréquence avec un taux égal au taux de diminution du dénominateur Le gain croissant est le signe d'un zéro dans la réponse de gain Ainsi, un pôle pour l'impédance du circuit d'émetteurs est un zéro pour le gain de l'étage)

Le mode de réalisation 10 D qui est représenté sur la figure 6 utili-

se un amplificateur différentiel "cascode replié", dans lequel les bases des

transistors 2 et 3 sont connectées à une tension de polarisation fixe 25.

Un amplificateur différentiel comprend des transistors PNP 26 et 27, une source de courant 28 et des résistances de charge 31 et 32 Des signaux d'entrée e 1 et e 2 sont respectivement appliqués aux bases des transistors

26 et 27 Des courants de signal de sortie "intermédiaires" dans les con-

ducteurs 33 et 34 sont directements conduits vers les émetteurs des tran-

sistors respectifs 2 et 3, sous l'effet du signal de différence e 2-e l Les transistors 2 et 3 fonctionnent en transistors cascodes polarisés par la source de tension 25 Une très faible impédance d'émetteur des transistors

2 et 3 est présentée aux collecteurs des transistors 26 et 27, et elle con-

duit à de très faibles variations de signal des émetteurs des transistors 2 et 3 La connexion de base commune des transistors 2 et 3 conduit à une largeur de bande très élevée Le circuit 10 D de la figure 6 est capable de produire un gain de 100 d B à une fréquence de 10 M Hz, en utilisant le processus de fabrication de circuits intégrés analogiques monolithiques le

plus économique qu'utilise la demanderesse On considère que de telles per-

formances sont remarquables.

Le mode de réalisation 10 E de la figure 7 fonctionne également de la même manière que le mode de réalisation l OB de la figure 6 Les figures

6 et 7 ont des conditions de polarisation et des conditions de signal ana-

logues Pour les conditions de polarisation, la figure 7 est identique à lafigure 6, à l'exception du fait que des points de polarisation fixe et d'attaque de correction de distorsion sont permutés Sur la figure 6, la tension de polarisation VB produit des tensions relativement fixes sur la résistance 31 (R 5) et sur la résistance 32 (R 6) Les courants résultants dans les résistances sont respectivement fournis par les transistors 2 et

26 et les transistors 3 et 27 Les courants de polarisation dans les tran-

sistors 26 et 27 sont fixés par la source de courant 28 Des courants doi-

vent donc être fournis par l'intermédiaire des transistors 2 et 3 pour com-

penser la différence entre les courants de R 5 et R 6 Les courants résul-

tants qui sont absorbés par l'intermédiaire de ces transistors stimulent

* les transistors Il et 12, ce qui fait que l'étage secondaire attaque de fa-

çon appropriée les transistors 13 A et 16 Ensuite, ces derniers transistors

fournissent les courants que demandent les transistors 2 et 3.

Sur la figure 7, les commandes de polarisation fixe et attaquée par un signal sont inversées Les sources de courant 37 et 39 deviennent la source de polarisation fixe pour le côté cascode de l'étage Ces sources

de courant stimulent les transistors Il et 12, ce qui fait que l'étage se-

condaire attaque les transistors cascodes 2 et 3 Dans ces conditions, ces

derniers transistors acceptent les courants qui sont fournis par les sour-

ces de courant 37 et 39, et ils fournissent ces courants à R 5 et R 6 Ces résistances reçoivent également des courants provenant des transistors 26

et 27, d'une manière identique à celle décrite pour la figure 6.

Dans des conditions de signal, le gain qui est ajouté par l'étage se-

condaire réduit à nouveau fortement le signal d'entrée de l'étage primaire.

Ceci a pour effet de réduire fortement la différence entre les courants dans les transistors 26 et 27 Pour la figure 6, les courants de signal des transistors 26 et 27 sont appliqués par l'intermédiaire des transistors 2 et 3 pour attaquer les bases des transistors 11 et 12 Toute différence entre ces courants de signal doit être absorbée par les bases des transistors 11 et 12, du fait que les transistors 13 A et 16 fournissent des courants égaux à ces mêmes bases Les transistors 13 A et 16 ne demandent qu'une très faible différence de courant de base pour produire la tension de sortie e

Ainsi, un très faible signal e 1-e 2 est nécessaire pour produire la dif-

férence de courant de base pour les transistors Il et 12 et pour permettre

l'existence de la tension e 0.

Une action de signal similaire a lieu dans le cas de la figure 7 Ici encore, les courants qui proviennent des transistors 26 et 27 traversent les transistors 2 et 3, par lesquels ces courants attaquent les bases des

transistors 11 et 12 Toute différence entre ces courants doit être absor-

bée par les bases des transistors 11 et 12, du fait que les sources de cou-

rant 37 et 39 fournissent des courants égaux à ces mêmes bases Ici

encore, les transistors 11 et 12 n'exigent qu'une faible différence de cou-

rant de base pour produire e Contrairement au circuit de la figure 6, dans lequel une polarisation fixe est appliquée aux bases des transistors 2 et 3, sur la figure 7 une polarisation fixe est appliquée au collecteur des transistors 2 et 3, par

l'intermédiaire des sources de courant respectives 37 et 39 Au lieu d'at-

taquer des charges des transistors 2 et 3, on attaque les bases et les émetteurs des transistors 2 et 3 Ceci constitue une autre configuration de laquelle on peut attendre des performances similaires à celles du circuit de la figure 6 Un avantage de conception de circuit pourrait consister en ce que les sources de courant I 2, I 3 et I 4 pourraient suivre la source de courant I De plus, la figure 7 permet d'inverser le type de conductivité des transistors Il et 12, de façon à tirer parti de caractéristiques de

transistors différents.

L'étage différentiel qui est formé par les transistors 2 et 3 force

au même potentiel les collecteurs des transistors 2 et 3 Ceci serait éga-

lement vrai pour les transistors utilisés pour former les sources de courant I 3 et I 4 * L'impédance non linéaire de ces dispositifs aurait des effets d'équilibrage dans le circuit, par le fait que l'attaque différentielle force au même potentiel les collecteurs des transistors 2 et 3 Ceci est effectué dans des conditions dans lesquelles le collecteur du transistor 12 attaque la base des transistors 2 et 3 et le collecteur du transistor Il attaque le

retour d'émetteur pour les transistors 2 et 3.

L'invention se distingue par rapport à ce qui est exposé dans le brevet des E U A no 4 897 611, par le fait qu'elle procure un gain de circuit égal au produit des gains des deux étages différentiels emboîtés, multiplié par le gain d'un autre transistor, ce qui procure effectivement trois étages de gain dans un seul étage différentiel Par conséquent, la

présente invention procure un gain notablement plus élevé et une réduc-

tion associée notablement plus élevée de la distorsion qui est produite par des tensions de jonction émetteur-base différentes des transistors d'entrée, en comparaison avec ce qu'on peut obtenir dans l'art antérieur le plus proche En outre, la présente invention se distingue par rapport à ce qui

est exposé dans le brevet N O 4 897 611, par le fait qu'elle assure la com-

mande du circuit essentiellement par la commande d'une réaction négative

au lieu d'une réaction positive Certains modes de réalisation de l'inven-

tion établissent une réaction qui comprend une composante de réaction po-

sitive relativement faible et qui se "comporte bien", et ne nécessite pas de respecter une marge de sécurité importante par rapport aux limites

théoriques des paramètres.

Il va de soi que de nombreuses modifications peuvent être apportées

au dispositif décrit et représenté, sans sortir du cadre de l'invention.

Claims (5)

REVENDICATIONS

1 Circuit amplificateur différentiel à faible distorsion, carac-

térisé en ce qu'il comprend, en combinaison: (a) des premier ( 2) et se-

cond ( 3) transistors d'un étage de circuit différentiel primaire, et des moyens pour appliquer un signal d'entrée différentiel entre des électrodes de commande des premier et second transistors; (b) des moyens ( 1 l, 12) pour appliquer un signal de sortie différentiel qui est produit par l'étage de circuit différentiel primaire, entre des électrodes de commande d'un troisième et d'un quatrième transistors d'un étage de circuit différentiel secondaire; et (c) des moyens pour appliquer un signal de sortie, produit par l'étage de circuit différentiel secondaire, à une électrode de commande d'un cinquième transistor ( 16) ayant une première électrode d'acheminement de courant qui est connectée à un conducteur de tension d'alimentation, et une seconde électrode d'acheminement de courant qui est connectée aux électrodes de commande de l'un des troisième et quatrième transistors,

pour maintenir des tensions pratiquement égales sur les secondes électro-

des d'acheminement de courant des premier et second transistors.

2 Circuit amplificateur différentiel à faible distorsion, carac-

térisé en ce qu'il comprend, en combinaison: (a) un étage de circuit dif-

férentiel primaire comprenant des premier ( 2) et second ( 3) transistors, ayant chacun des première et seconde électrodes d'acheminement de courant

et une électrode de commande, une première source de courant ( 4) con-

nectée aux premières électrodes d'acheminement de courant des premier et second transistors, et un premier dispositif de charge ( 13) connecté à la seconde électrode d'acheminement de courant du second transistor; (b) un étage de circuit différentiel secondaire, comprenant des troisième ( 11) et

quatrième ( 12) transistors, ayant chacun des première et seconde électro-

des d'acheminement de courant et une électrode de commande, une seconde source de courant ( 15) connectée aux premières électrodes d'acheminement

de courant des troisième et quatrième transistors, et des moyens pour con-

necter les électrodes de base des troisième et quatrième transistors aux secondes électrodes d'acheminement de courant respectivement des premier et second transistors, et un second dispositif de charge ( 14) connecté à la seconde électrode d'acheminement de courant du quatrième transistor (c) un cinquième transistor ( 16) ayant des première et seconde électrodes d'acheminement de courant connectées respectivement à un conducteur de

tension d'alimentation et à l'électrode de commande du troisième transis-

tor ( 11), et une électrode de commande connectée à la seconde électrode d'acheminement de courant du quatrième transistor ( 12), grâce à quoi

l'étage de circuit différentiel secondaire maintient les secondes électro-

des d'acheminement de courant des premier et second transistors à des tensions pratiquement égales, pour réduire la distorsion qui est due à des

différences de tension entre l'électrode de commande et la seconde élec-

trode d'acheminement de courant des premier et second transistors, et grâce à quoi le cinquième transistor produit un gain qui multiplie les gains combinés des étages de circuit différentiel primaire et secondaire, pour

réduire une tension d'entrée différentielle qui est exigée entre les élec-

trodes de commande des premier et second transistors, pour produire une tension de sortie prédéterminée sur l'électrode d'acheminement de courant

du second transistor.

3 Circuit amplificateur différentiel à faible distorsion selon la

revendication 2, caractérisé en ce que les premier, second, troisième, qua-

trième et cinquième transistors ( 2, 3, 11, 12, 16) sont des transistors bi-

polaires. 4 Circuit amplificateur différentiel à faible distorsion selon la revendication 3, caractérisé en ce que les premier, second, troisième et

quatrième transistors ( 2, 3, 11, 12) sont des transistors NPN et le cin-

quième transistor ( 16) est un transistor PNP, les premières électrodes d'acheminement de courant sont des émetteurs, les secondes électrodes

d'acheminement de courant sont des collecteurs et les électrodes de com-

mande sont des bases.

Circuit amplificateur différentiel à faible distorsion selon la

revendication 4, caractérisé en ce que le premier dispositif de charge com-

prend un sixième transistor ( 13 A), qui est un transistor ayant une base connectée à la base du cinquième transistor ( 16), et un collecteur connecté

au collecteur du second transistor ( 3).

6 Circuit amplificateur différentiel à faible distorsion selon la revendication 5, caractérisé en ce qu'il comprend des première et seconde résistances de contre-réaction d'émetteur ( 22, 23) connectant la seconde source de courant respectivement aux émetteurs des troisième et quatrième

transistors ( 11, 12), pour diminuer le gain et augmenter de façon cor-

respondante la largeur de bande du circuit amplificateur différentiel à faible distorsion. 7 Circuit amplificateur différentiel à faible distorsion selon la

revendication 6, caractérisé en ce qu'il comprend un condensateur de dé-

couplage en haute fréquence ( 24) qui est connecté entre les émetteurs des troisième et quatrième transistors ( 11, 12) pour remplir la fonction

consistant à établir une dérivation vis-à-vis des première et seconde ré-

sistances de contre-réaction d'émetteur ( 22, 23) à des fréquences élevées, pour produire un zéro à une fréquence prédéterminée de la réponse en

fréquence du circuit amplificateur différentiel à faible distorsion.

8 Procédé pour faire fonctionner un circuit amplificateur différen-

tiel de façon à obtenir une faible distorsion, caractérisé en ce qu'il com-

prend les étapes suivantes: (a) on applique un signal d'entrée différentiel entre des électrodes de commande d'un premier et d'un second transistors

( 2, 3) d'un étage de circuit différentiel primaire; (b) on applique un si-

gnal de sortie différentiel qui est produit par l'étage de circuit différen-

tiel primaire, entre des électrodes de commande d'un troisième et d'un

quatrième transistors ( 11, 12) d'un étage de circuit différentiel secondai-

re; (c) on applique un signal de sortie qui est produit par l'étage de circuit différentiel secondaire à une électrode de commande d'un cinquième transistor ( 16) ayant une première électrode d'acheminement de courant

qui est connectée à un conducteur de tension d'alimentation, et une secon-

de électrode d'acheminement de courant qui est connectée aux électrodes

de commande de l'un des troisième et quatrième transistors, pour mainte-

nir des tensions pratiquement égales sur les secondes électrodes d'achemi-

nement de courant des premier et second transistors ( 2, 3).