EA017061B1 - Data processing apparatus and method - Google Patents

Data processing apparatus and method Download PDF

Info

Publication number
EA017061B1
EA017061B1 EA201000754A EA201000754A EA017061B1 EA 017061 B1 EA017061 B1 EA 017061B1 EA 201000754 A EA201000754 A EA 201000754A EA 201000754 A EA201000754 A EA 201000754A EA 017061 B1 EA017061 B1 EA 017061B1
Authority
EA
Eurasian Patent Office
Prior art keywords
address
symbols
ofdm
data symbols
permutation
Prior art date
Application number
EA201000754A
Other languages
Russian (ru)
Other versions
EA201000754A1 (en
Inventor
Мэтью Пол Атол Тейлор
Сэмюель Асанбенг Атунгсири
Джон Николас Уилсон
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0722645A external-priority patent/GB2455071A/en
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of EA201000754A1 publication Critical patent/EA201000754A1/en
Publication of EA017061B1 publication Critical patent/EA017061B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • H03M13/2764Circuits therefore
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2626Arrangements specific to the transmitter only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

A data processing apparatus maps symbols received from a predetermined number of sub-carrier signals of Orthogonal Frequency Division Multiplexed (OFDM) symbols into an output symbol stream. The data processor includes an interleaver memory which reads-in the predetermined number of data symbols for mapping onto the OFDM sub-carrier signals. The interleaver memory reads-out the data symbols on to the OFDM sub-carriers to effect the mapping, the read-out being in a different order than the read-in, the order being determined from a set of addresses, with the effect that the data symbols are interleaved on to the sub-carrier signals. The set of addresses are generated from an address generator which comprises a linear feedback shift register and a permutation circuit. The linear feedback shift register has eleven register stages with a generator polynomial for the linear feedback shift register ofand the permutation code forms, with an additional bit, a twelve bit address. The permutation code is changed from one OFDM symbol to another, thereby providing an improvement in interleaving the data symbols for a 4K operating mode of an OFDM modulated system such as a Digital Video Broadcasting (DVB) standard such as DVB-Terrestria12 (DVB-T2). This is because there is a reduced likelihood that successive data bits which are close in order in an input data stream are mapped onto the same sub-carrier of an OFDM symbol.

Description

Область техники, к которой относится изобретениеFIELD OF THE INVENTION

Настоящее изобретение относится к устройству обработки данных, которое во время работы отображает входные символы на сигналы поднесущей ортогонально мультиплексированного с частотным разделением (ΟΓΌΜ, ОМЧР) символа.The present invention relates to a data processing apparatus that, during operation, maps input symbols to signals of a subcarrier of an orthogonally frequency division multiplexed (ΟΓΌΜ, OFDM) symbol.

Настоящее изобретение также относится к устройству обработки данных, которое во время работы отображает символы, принятые из заданного количества сигналов поднесущих символов ОМЧР на выходной поток символов.The present invention also relates to a data processing apparatus that, during operation, maps symbols received from a predetermined number of OFDM symbol subcarrier signals to an output symbol stream.

Варианты воплощения настоящего изобретение позволяют получить передатчик/приемник ОМЧР.Embodiments of the present invention provide an OFDM transmitter / receiver.

Уровень техникиState of the art

В стандарте Цифрового наземного телевизионного вещания (ΌνΒ-Τ, ЦНТВ) используется ортогональное мультиплексирование с частотным разделением каналов (ОМЧР), для передачи данных, представляющих видеоизображения и звуки, в приемники через радиосигналы широковещательной передачи. Как известно, существуют две модели для стандарта ЦНТВ, которые известны как режим 2к и 8к. Режим 2к обеспечивает 2048 поднесущих, в то время как в режиме 8к предусматривается 8192 поднесущих. Аналогично, для стандарта Цифрового телевизионного вещания для мобильных телефонов (ΌνΒ-Η, ЦТВМ) был предусмотрен режим 4к, в котором количество поднесущих составляет 4096.The Digital Terrestrial Television Broadcasting Standard (ΌνΒ-Ц, DTTB) uses orthogonal frequency division multiplexing (OFDM) to transmit data representing video images and sounds to receivers via broadcast radio signals. As you know, there are two models for the standard DTV, which are known as 2k and 8k. 2k mode provides 2048 subcarriers, while 8k provides 8192 subcarriers. Similarly, for the standard of Digital Television Broadcasting for mobile phones (ΌνΒ-Ц, DTV), a 4K mode was provided in which the number of subcarriers is 4096.

Схемы кодирования с коррекцией ошибок, такие как кодирование БЭСР/ВСН (ПЧНП/БЧХ, код проверки на четность с низкой плотностью/код Бозе-Чоудхури-Хоквингема), которые были предложены для ЦНТВ2, работают лучше, когда шумы и деградация значений символа в результате передачи данных не скоррелированы. Наземные широковещательные каналы могут вводить коррелированные затухания, как в области времени, так и в области частоты. При этом в результате разноса кодированных символов на различные сигналы поднесущих символов ОМЧР на как можно большее расстояние можно улучшить рабочие характеристики схем кодирования коррекции ошибок. Соответственно для улучшения целостности данных, передаваемых с использованием ЦНТВ или ЦТВМ, предусмотрен перемежитель символов для перемежения символов входных данных, и эти символы отображают на сигналы поднесущих символа ОМЧР. Такой перемежитель символов содержит запоминающее устройство перемежителя и генератор адреса. Перемежитель выполнен с возможностью считывания в запоминающее устройство перемежителя символов данных для отображения на сигналы поднесущей ОМЧР и считывания из запоминающего устройства символов данных для поднесущих ОМЧР, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание из запоминающего устройства, причем этот порядок определяют по набору адресов, которые генерирует генератор адреса. Для режима 2к и для режима 8к были раскрыты компоновки генерирования адресов в стандарте ЦНТВ для отображения. Аналогично, для режима 4к в стандарте ЦТВМ была предусмотрена компоновка генерирования адресов для отображения, и генератор адреса для воплощения этого отображения раскрыт в заявке на европейской патент 04251667.4. Генератор адреса содержит линейный сдвиговый регистр с обратной связью, который во время работы генерирует псевдослучайную последовательность битов и схему перестановки. Схема перестановки выполняет перестановку порядка содержания линейного сдвигового регистра с обратной связью для генерирования адреса. Адрес предоставляет обозначение местоположения в запоминающем устройстве перемежителя для записи входного символа данных в или считывания входного символа данных из запоминающего устройства перемежителя для отображения на один из сигнала поднесущей символа ОМЧР. Аналогично, генератор адреса в приемнике выполнен с возможностью генерировать адреса запоминающего устройства перемежителя для записи принятых символов данных в или считывания символов данных из запоминающего устройства перемежителя для формирования выходного потока данных.Error correction coding schemes, such as BESD / BCH coding (PCNP / BCH, low density parity check code / Bose-Chowdhury-Hockingham code) that have been proposed for DTTV2, work better when noise and degradation of symbol values as a result data transmissions are not correlated. Terrestrial broadcast channels can introduce correlated attenuation, both in the time domain and in the frequency domain. In this case, as a result of the spacing of the coded symbols into different signals of the subcarriers of the OFDM symbols at the greatest possible distance, the performance of error correction coding schemes can be improved. Accordingly, to improve the integrity of data transmitted using the DTTB or DTV, a symbol interleaver is provided to interleave the input data symbols, and these symbols are mapped to subcarrier signals of the OFDM symbol. Such a symbol interleaver comprises an interleaver memory and an address generator. The interleaver is arranged to read data symbols into the interleaver memory for displaying on the OFDM subcarrier signals and to read data symbols for the OFDM subcarriers from the storage device, the reading from the storage device being performed in a different order than the reading from the storage device, this order being determined by the set addresses generated by the address generator. For 2k mode and 8k mode, the configurations of address generation in the DTV standard for display were disclosed. Similarly, for the 4k mode, the DTV standard provided an arrangement for generating addresses for display, and an address generator for implementing this display is disclosed in European Patent Application 04251667.4. The address generator contains a linear shift register with feedback, which during operation generates a pseudo-random sequence of bits and a permutation scheme. The permutation circuit permutes the order of the contents of the linear shift register with feedback to generate the address. The address provides a location designator in the interleaver memory for writing an input data symbol to or reading an input data symbol from an interleaver memory for displaying an OFDM symbol on one of the signal subcarriers. Similarly, the address generator in the receiver is configured to generate addresses of an interleaver memory to write received data symbols to or read data symbols from an interleaver memory to generate an output data stream.

В соответствии с дальнейшим развитием стандарта Цифрового наземного телевизионного вещания, известного как ЦНТВ2, возникла потребность улучшить передачу данных и, более конкретно, предоставить улучшенную компоновку для перемежения символов данных на сигналы поднесущих символов ОМЧР.In accordance with the further development of the Digital Terrestrial Television Broadcasting standard, known as DTTV2, a need has arisen to improve data transmission and, more specifically, to provide an improved arrangement for interleaving data symbols with OFDM symbol subcarrier signals.

Сущность изобретенияSUMMARY OF THE INVENTION

В соответствии с аспектом настоящего изобретения предложено устройство обработки данных, выполненное с возможностью отображать входные символы, предназначенные для передачи, на заданное количество сигналов поднесущей ортогональных мультиплексированных с частотным разделением (ОМЧР) символов. Устройство обработки данных содержит перемежитель, во время работы считывающий в запоминающее устройство заданное количество символов данных, для отображения на сигналы поднесущей ОМЧР, и считывания из запоминающего устройства символов данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающегося устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего осуществляют перемежение символов данных на сигналы поднесущих. Устройство обработки данных включает в себя генератор адреса, который во время работы генерирует набор адресов, причем адрес генерируют для каждого из символов входных данных для отображения символов входных данных на сигналы поднесущей. Генератор адреса содержит линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, которые во время работы генерируют псевдослучайную последовательность битов в соответствии с полиномом генератора, схему пере- 1 017061 становки, выполненную с возможностью принимать содержание каскадов сдвигового регистра и выполнять перестановку порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки, для формирования адреса одной из поднесущих ОМЧР, и модуль управления, выполненный с возможностью совместно со схемой проверки адреса, повторно генерировать адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес. Заданный максимальный действительный адрес приблизительно равен четырем тысячам, линейный сдвиговый регистр обратной связи имеет одиннадцать каскадов регистра и полином генератора для линейного сдвигового регистра с обратной связью ~ У1И’ и порядок перестановки формирует с дополнительным битом тринадцать адресов битов. Устройство обработки данных отличается тем, что схема перестановки выполнена с возможностью изменения кода перестановки, на основе которого осуществляют перестановку порядка битов каскадов регистра для формирования набора адресов от одного символа ОМЧР к другому. Варианты воплощения настоящего изобретения позволяют сформировать устройство обработки данных, которое выполняет работу перемежителя символов, для отображения символов данных, предназначенных для передачи на символ ОМЧР, имеющий, по существу, четыре тысяч сигналов поднесущей, которое может обеспечить улучшение целостности передаваемых данных. Улучшение обеспечивается в результате изменения кода перестановки, который используют для изменения порядка битов в сдвиговом регистре с обратной связью от одного символа ОМЧР к другому. Например, используемый код перестановки может представлять собой один из последовательности разных кодов перестановки, которые циклически повторяются для каждого из множества символов ОМЧР. В результате обеспечивается улучшение, состоящее в уменьшении вероятности того, что последовательные биты или биты данных, которые расположены близко друг к другу по порядку во входном потоке данных, будут отображены на одну и ту же поднесущую символа ОМЧР, в результате чего кодирование для коррекции ошибки может работать более эффективно.In accordance with an aspect of the present invention, there is provided a data processing apparatus adapted to display input symbols for transmission on a predetermined number of frequency division multiplexed (OFDM) subcarrier signals. The data processing device comprises an interleaver, during operation, reading a predetermined number of data symbols into the storage device for displaying on the OFDM subcarrier signals, and reading data symbols for the OFDM subcarriers from the storage device to perform the display, the reading from the storage device being performed in a different order than reading into the storage device, the order is determined by the set of addresses, as a result of which the data symbols are interleaved into subcarrier signals. The data processing device includes an address generator, which during operation generates a set of addresses, the address being generated for each of the input data symbols for mapping the input data symbols to subcarrier signals. The address generator comprises a linear shift register with feedback including a predetermined number of register stages that during operation generate a pseudo-random sequence of bits in accordance with the generator polynomial, a switching circuit configured to receive the contents of the shift register stages and perform permutation the order of bits present in the register stages, in accordance with the permutation code, to form the address of one of the subcarriers of the OFDM, and the control module, executed enny chance together with address verification circuit, re-generate an address when a generated address exceeds a predetermined maximum valid address. The specified maximum real address is approximately four thousand, the linear shift feedback register has eleven register stages and the generator polynomial for the linear shift register with feedback ~ U1I ’and the permutation order forms thirteen bit addresses with an additional bit. The data processing device is characterized in that the permutation scheme is adapted to change the permutation code, on the basis of which the cascade order of the register cascades is rearranged to form a set of addresses from one OFDM symbol to another. Embodiments of the present invention make it possible to form a data processing apparatus that performs symbol interleaver operation for displaying data symbols intended for transmission to an OFDM symbol having essentially four thousand subcarrier signals, which can provide improved integrity of the transmitted data. The improvement is achieved by changing the permutation code, which is used to change the order of the bits in the shift register with feedback from one OFDM symbol to another. For example, the permutation code used may be one of a sequence of different permutation codes that are cyclically repeated for each of the multiple OFDM symbols. The result is an improvement in reducing the likelihood that consecutive data bits or bits that are located close to each other in order in the input data stream will be mapped to the same subcarrier of the OFDM symbol, whereby coding for error correction may work more efficiently.

В одном варианте воплощения количество сигналов поднесущих может представлять собой величину, по существу, от двух тысяч до четырех тысяч девяносто шесть. Кроме того, символ ОМЧР может включать в себя поднесущие пилотных последовательностей, которые выполнены с возможностью переноса известных символов, и заданный максимальный действительный адрес может зависеть от количества пилотных символов поднесущих, присутствующих в символе ОМЧР. При этом в режиме 4к может быть предусмотрен эффективный перемежитель символов, например, для стандарта ΌνΒ (ЦТВ, цифровое телевещание), такого как ЦНТВ2, ЦНТВ или ЦТВМ.In one embodiment, the number of subcarrier signals may be a value of substantially two thousand to four thousand and ninety-six. In addition, the OFDM symbol may include subcarriers of pilot sequences that are capable of carrying known symbols, and the predetermined maximum valid address may depend on the number of pilot subcarrier symbols present in the OFDM symbol. At the same time, in the 4k mode, an effective interleaver of symbols can be provided, for example, for the ΌνΒ standard (DTV, digital broadcasting), such as DTV2, DTV or DTV.

В одном примере последовательность разных кодов перестановки формирует адрес КДи] из тринадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'фи] регистра в соответствии с кодом перестановки, определенным по таблице________________________________In one example, a sequence of different permutation codes generates the address Kd] of thirteen bits for the ίth data symbol from the bit present in the ηth cascade of K'fi] register in accordance with the permutation code defined in the table ________________________________

Положения бита Κ'ι [η] (ог п= Положения бита [η] ίοτ п= The position of the bit Κ'ι [η] (og n = Bit position [η] ίοτ n = 10 7 10 7 9 ИГ nine IG 8 8 7 7 6 6 5 5 4 4 3 ’ 3 ’ 2 2 1 3 one 3 0 6 0 6

Хотя последовательность кодов перестановки может включать в себя любое количество кодов перестановки, в одном примере используются два кода перестановки. В одном примере эти два кода перестановки представляют собойAlthough the sequence of permutation codes may include any number of permutation codes, in one example, two permutation codes are used. In one example, these two permutation codes are

Положения бита К', [и] Гог п= The position of the bit K ', [and] Gog n = 10 10 9 ! 8 nine ! 8 7 7 б b 5 5 4 4 3 3 2 2 1 one 00 Положения бита К, [п] Гог п= Bit position K, [n] Gog n = 7 7 10 5 10 5 8 8 1 one 2 2 4 4 9 nine 0 0 3 3 66

Положения бита [и] Гог п= Bit position [and] Gog n = 10 10 9 nine 8 8 7 7 6 6 5 5 4 4 3 3 2 2 1 one 0 0 Положения бита К; [п] Гог п= Bit position K; [n] Gog n = 6 6 2 2 7 7 10 10 8 8 0 0 3 3 4 4 1 one 9 nine 5 5

Например, приблизительно четыре тысячи поднесущих могут быть предусмотрены как один из множества режимов работы, приблизительно четыре тысячи поднесущих обеспечивают половину или меньше чем половину максимального количества поднесущих символов ОМЧР в любом из режимов работы. Входные символы данных могут быть сформированы в или могут рассматриваться, как первые наборы входных символов данных для отображения на первые символы ОМЧР и вторые наборы входных символов данных для отображения на вторые символы ОМЧР. Устройство обработки данных во время работы может выполнять перемежение входных символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения. Процесс нечетного перемежения включает в себя запись первых наборов входных символов данных в первую часть запоминающего устройства перемежителя в соответствии с порядком следования первых наборов входных символов данных, считывание первых наборов входных символов данных из первой части запоминающего устройства перемежителя на сигналы поднесущей первых символов ОМЧР в соответствии с порядком, определенным одним из кодов перестановки последовательности, запись второго набора входных символов данных во вторую часть запоминающего устройства перемежителя в соответствии с порядком следования вторых наборов входных символов данных, и считывание вторых наборов входных символов данных из второй части запоминающего устройства перемежителя на сигналы поднесущей вторых символов ОМЧР в соответстFor example, approximately four thousand subcarriers may be provided as one of a plurality of operating modes, approximately four thousand subcarriers provide half or less than half the maximum number of subcarriers of OFDM symbols in any of the operating modes. Input data symbols may be formed in or may be considered as first sets of input data symbols for mapping to first OFDM symbols and second sets of input data symbols for mapping to second OFDM symbols. The data processing device during operation can interleave the input data symbols from both the first and second sets in accordance with the process of odd interleaving. The odd interleaving process includes writing the first sets of input data symbols to the first part of the interleaver memory in accordance with the sequence of the first sets of input data symbols, reading the first sets of input data symbols from the first part of the interleaver memory to the subcarrier signals of the first OFDM symbols in accordance with the order defined by one of the sequence permutation codes, recording the second set of input data symbols in the second part of the memory troystva interleaver in accordance with the order of the second sets of input data symbols, and reading out the second sets of input data symbols from the second part of the interleaver memory in the second sub-carrier signals of the OFDM symbols in Correspondingly

- 2 017061 вии с порядком, определенным другими кодами перестановки последовательности.- 2 017061 wii with the order defined by other sequence permutation codes.

Первые символы ОМЧР могут быть нечетными символами ОМЧР, и вторые символы ОМЧР могут быть четными символами ОМЧР.The first OFDM symbols may be odd OFDM symbols, and the second OFDM symbols may be even OFDM symbols.

В некоторых обычных передатчиках и приемниках ОМЧР, которые работают в соответствии с режимами 2к или 8к для ЦНТВ и в режиме 4к для ЦТВМ, два процесса перемежения символов используют в передатчике и приемнике; один для четных символов ΘΕΜΌ и другой для нечетных символов ΘΕΜΌ. Однако анализ показал, что схемы перемежения, разработанные для перемежителей символов 2к и 8к для ЦНТВ и перемежителя символов 4к для ЦТВМ, работают лучше для нечетных символов, чем для четных символов. Варианты воплощения настоящего изобретения выполнены таким образом, что используется только процесс нечетного перемежения символов, за исключением случая, когда передатчик/приемник работает в режиме с максимальным количеством поднесущих. Поэтому, когда количество символов данных, которые могут быть перенесены поднесущими символа ОМЧР в одном из множества режимов работы, меньше, чем половина количества символов данных, которые могут быть перенесены в режиме работы, который показал наибольшее количество сигналов поднесущих, переносящих данные, на символ ОМЧР, тогда перемежитель передатчика и приемника символов ОМЧР выполнен с возможностью перемежения символов данных как в первом, так и во втором наборах, используя процесс нечетного перемежения. Поскольку перемежитель выполняет перемежение символов данных как в первом, так и во втором наборах символов данных на символы ОМЧР, используя процесс нечетного перемежения, перемежитель использует различные части запоминающего устройства перемежителя для записи и считывания символов данных. Таким образом, по сравнению с примером, в котором перемежитель использует процесс нечетного перемежения и процесс четного перемежения, для перемежения первого и второго наборов символов данных на последовательные первые и вторые символы ОМЧР, в которых используется доступная память, количество используемой емкости запоминающего устройства составляет удвоенное количество символов данных, которые могут быть перенесены символом ОМЧР при использовании только нечетного перемежения. Это сравнивают с требованиями обеспечения объема памяти, который соответствует однократному количеству символов данных, которые могут быть перенесены символом ОМЧР, в режиме, в котором наибольшее количество символов данных на символ ОМЧР используется как в четном, так и в нечетном процессах перемежения. Однако количество поднесущих на символ ОМЧР для этого максимального режима работы требует удвоенного объема памяти по сравнению со следующим наибольшим количеством поднесущих на символ ОМЧР для любого другого режима работы со следующим наибольшим количеством поднесущих на символ ОМЧР.In some conventional transmitters and receivers of OFDM, which operate in accordance with the modes 2k or 8k for DTTV and in 4k mode for DTV, two character interleaving processes are used in the transmitter and receiver; one for even characters ΘΕΜΌ and another for odd characters ΘΕΜΌ. However, analysis showed that the interleaving schemes developed for 2k and 8k symbol interleavers for DTTV and 4k symbol interleaver for DTV work better for odd characters than for even characters. Embodiments of the present invention are configured such that only an odd character interleaving process is used, unless the transmitter / receiver operates in a mode with a maximum number of subcarriers. Therefore, when the number of data symbols that can be carried by subcarriers of the OFDM symbol in one of a plurality of operation modes is less than half the number of data symbols that can be carried by the operation mode that showed the largest number of subcarrier signals carrying data to the OFDM symbol then the interleaver of the OFDM symbol transmitter and receiver is configured to interleave the data symbols in both the first and second sets using the process of odd interleaving. Since the interleaver interleaves the data symbols in both the first and second sets of data symbols into OFDM symbols using the odd interleaving process, the interleaver uses different parts of the interleaver memory to write and read data symbols. Thus, compared with an example in which the interleaver uses an odd interleaving process and an even interleaving process to interleave the first and second sets of data symbols with successive first and second OFDM symbols that use available memory, the amount of storage capacity used is twice data characters that can be carried by the OFDM symbol when using only odd interleaving. This is compared with the requirements of providing a memory capacity that corresponds to a single number of data symbols that can be carried by the OFDM symbol, in a mode in which the largest number of data symbols per OFDM symbol is used in both odd and even interleaving processes. However, the number of subcarriers per OFDM symbol for this maximum operating mode requires twice the amount of memory compared to the next largest number of subcarriers per OFDM symbol for any other mode of operation with the next largest number of subcarriers per OFDM symbol.

В соответствии с некоторыми примерами поэтому минимальный размер запоминающего устройства перемежителя может быть предусмотрен в соответствии с максимальным количеством входных символов данных, которые могут быть перенесены по поднесущим символов ОМЧР, которые доступны для переноса входных символов данных в любом из режимов работы.In accordance with some examples, therefore, the minimum size of the interleaver memory may be provided in accordance with the maximum number of input data symbols that can be carried over subcarriers of OFDM symbols that are available for transferring input data symbols in any of the operating modes.

В некоторых вариантах воплощения режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к. Другие режимы могут включать в себя один или больше из режимов 1к, 2к, 4к, 8к и 16к. Таким образом, как можно видеть из приведенного выше описания, в режиме 32к процессы четного и нечетного перемежения используются для перемежения символов данных таким образом, чтобы размер запоминающего устройства перемежителя мог быть достаточным только для учета 32к символов данных. Однако тогда в режиме 16к и в любых других режимах используются, например, процессы нечетного перемежения, поэтому в режиме 16к требуется емкость памяти, эквивалентная 32к символов, в режиме 4к требуется емкость памяти, эквивалентная 8к символов, и в режиме 2к требуется емкость памяти, эквивалентная 4к символов.In some embodiments, the mode of operation that provides the maximum number of subcarriers per OFDM symbol is 32k mode. Other modes may include one or more of 1k, 2k, 4k, 8k, and 16k modes. Thus, as can be seen from the above description, in the 32k mode, the processes of even and odd interleaving are used to interleave the data symbols so that the size of the interleaver memory can be sufficient only to take into account 32k data symbols. However, then in 16k mode and in any other modes, for example, the processes of odd interleaving are used, therefore, in 16k mode, a memory capacity equivalent to 32k characters is required, in 4k mode a memory capacity equivalent to 8k characters is required, and in 2k mode a memory capacity equivalent to 4k characters.

Различные аспекты и свойства настоящего изобретения определены в приложенной формуле изобретения. Другие аспекты настоящего изобретения включают в себя способ отображения входных символов, которые должны быть переданы по заданному количеству сигналов поднесущих ортогонально мультиплексированного с частотным разделением (ОМЧР) символа, а также в передатчике.Various aspects and features of the present invention are defined in the appended claims. Other aspects of the present invention include a method for displaying input symbols to be transmitted over a predetermined number of frequency-division multiplexed (OFDM) subcarrier signals, as well as at a transmitter.

Краткое описание чертежейBrief Description of the Drawings

Варианты воплощения настоящего изобретения будут описаны ниже только в качестве примера со ссылкой на прилагаемые чертежи, на которых одинаковые детали обозначены соответствующими номерами ссылочных позиций и на которых:Embodiments of the present invention will be described below by way of example only with reference to the accompanying drawings, in which like parts are indicated by corresponding reference numerals and in which:

на фиг. 1 показана блок-схема передатчика кодированного ОМЧР, который можно использовать, например, со стандартом ЦНТВ2;in FIG. 1 shows a block diagram of a coded OFDM transmitter that can be used, for example, with the DTTV2 standard;

на фиг. 2 - блок-схема части передатчика, представленного на фиг. 1, на которой блок отображения символов и построитель фрейма иллюстрируют работу перемежителя;in FIG. 2 is a block diagram of a portion of the transmitter of FIG. 1, in which the symbol display unit and the frame builder illustrate the operation of the interleaver;

на фиг. 3 - блок-схема перемежителя символов, представленного на фиг. 2;in FIG. 3 is a block diagram of the symbol interleaver of FIG. 2;

на фиг. 4 - блок-схема запоминающего устройства перемежителя, представленного на фиг. 3, и соответствующего блока устранения перемежения символов в приемнике;in FIG. 4 is a block diagram of an interleaver memory shown in FIG. 3, and a corresponding unit for eliminating symbol interleaving in the receiver;

на фиг. 5 - блок-схема генератора адреса, представленного на фиг. 3, для режима 8к;in FIG. 5 is a block diagram of the address generator of FIG. 3, for 8k mode;

на фиг. 6 - блок-схема приемника кодированного ОМЧР, который можно использовать, например, со стандартом ЦНТВ2;in FIG. 6 is a block diagram of an encoded OFDM receiver that can be used, for example, with the DTTV2 standard;

- 3 017061 на фиг. 7 - блок-схема блока устранения перемежения, который показан на фиг. 6;- 3 017061 in FIG. 7 is a block diagram of an interleaving elimination unit, which is shown in FIG. 6;

на фиг. 8(а) - схема, иллюстрирующая результаты работы перемежителя для четных символов ОМЧР, и на фиг. 8(Ь) показана схема, иллюстрирующая результаты для нечетных символов ОМЧР; на фиг. 8(а) и (Ь) показаны графики расстояния на выходе перемежителя для поднесущих, которые были расположены рядом друг с другом на входе перемежителя;in FIG. 8 (a) is a diagram illustrating the results of an interleaver for even OFDM symbols, and FIG. 8 (b) is a diagram illustrating results for odd OFDM symbols; in FIG. 8 (a) and (b) are graphs of the distance at the interleaver output for subcarriers that were located next to each other at the interleaver input;

на фиг. 9 представлена блок-схема перемежителя символа, показанного на фиг. 3, иллюстрирующая режим работы, в котором перемежение выполняют в соответствии только с нечетным режимом перемежения; и на фиг. 10 показана блок-схема перемежителя символов, представленного на фиг. 1, иллюстрирующая режим работы, в котором перемежение выполняют в соответствии только с режимом нечетного перемежения.in FIG. 9 is a block diagram of the symbol interleaver shown in FIG. 3, illustrating an operation mode in which interleaving is performed in accordance with an odd interleaving mode only; and in FIG. 10 is a block diagram of the symbol interleaver of FIG. 1, illustrating an operation mode in which interleaving is performed in accordance with an odd interleaving mode only.

Подробное описание изобретенияDETAILED DESCRIPTION OF THE INVENTION

Следующее описание предоставлено для иллюстрации работы перемежителя символов в соответствии с данной методикой, хотя следует понимать, что перемежитель символов можно использовать с другими режимами для других стандартов ЦТВ и в других системах ОМЧР.The following description is provided to illustrate the operation of the symbol interleaver in accordance with this technique, although it should be understood that the symbol interleaver can be used with other modes for other DTV standards and in other OFDM systems.

На фиг. 1 предоставлен пример блок-схемы ОМЧР кодированного передатчика, который можно использовать, например, для передачи видеоизображения и звуковых сигналов в соответствии со стандартом ЦНТВ2. На фиг. 1 источник программы генерирует данные, предназначенные для передачи передатчиком СОРОМ (КОМЧР). Видеокодер 2, аудиокодер 4 и кодер 6 данных генерируют видео, аудио и другие данные для передачи, которые подают в мультиплексор 10 программы. Выход мультиплексора 10 программы формирует мультиплексированный поток с другой информацией, требуемой для передачи видео, аудио и других данных. Мультиплексор 10 обеспечивает поток по соединительному каналу 12. Здесь может присутствовать множество таких мультиплексированных потоков, которые подают в различные ответвления А, В и т.д. Для простоты описано только ответвление А.In FIG. 1 provides an example block diagram of an OFDM encoded transmitter that can be used, for example, to transmit video and audio signals in accordance with the DTTV2 standard. In FIG. 1 source of the program generates data intended for transmission by the transmitter COROM (COMCR). Video encoder 2, audio encoder 4 and data encoder 6 generate video, audio and other data for transmission, which are supplied to the program multiplexer 10. The output of the program multiplexer 10 generates a multiplexed stream with other information required for transmitting video, audio and other data. The multiplexer 10 provides a stream through the connecting channel 12. There may be many of these multiplexed streams that are fed to various branches A, B, etc. For simplicity, only branch A. is described.

Как показано на фиг. 1, передатчик 20 СОМЧР принимает поток в блоке 22 адаптации и распределения энергии мультиплексора. Блок 22 адаптации и распределения энергии мультиплексора вносит элемент случайности в данные и передает соответствующие данные в кодер 24 прямой коррекции ошибок, который выполняет кодирование коррекции ошибок потока. Перемежитель 26 битов предусмотрен для перемежения кодированных битов данных, которые для примера ЦНТВ2 представляют собой выход кодера БЭСР/ВСН (ПЧНП/БЧХ, код проверки на четность с низкой плотностью/код Бозе-ЧоудхуриХоквингема). Выход из перемежителя 26 битов подают в блок 28 отображения битов на совокупность, который отображает группы битов в точке совокупности, которую требуется использовать для передачи битов кодированных данных. Выходы блока 28 отображения битов на совокупность представляют собой метки на точках совокупности, которые представляют действительные и мнимые компоненты. Метки точки совокупности представляют символы данных, сформированные из двух или больше битов, в зависимости от используемой схемы модуляции. Они будут называться здесь ячейками данных. Эти ячейки данных передают через перемежитель 30 по времени, работа которого состоит в перемежении ячеек данных, полученных из множества кодовых слов ПЧНП.As shown in FIG. 1, the SOMR transmitter 20 receives a stream in a multiplexer adaptation and energy distribution unit 22. The multiplexer adaptation and energy distribution unit 22 introduces a random element into the data and transmits the corresponding data to the forward error correction encoder 24, which performs stream error correction coding. An interleaver of 26 bits is provided for interleaving coded data bits which, for example, DTTB2, represent the output of a BESP / BCH encoder (PCNP / BCH, low density parity check code / Bose-Chowdhury Hawkingham code). The output from the interleaver 26 bits is served in block 28 display the bits on the set, which displays the group of bits at the point of the set that you want to use to transmit bits of encoded data. The outputs of the block 28 display the bits on the aggregate are labels on the points of the constellation, which represent the real and imaginary components. Population point labels represent data symbols formed from two or more bits, depending on the modulation scheme used. They will be called data cells here. These data cells are transmitted through an interleaver 30 in time, the operation of which consists in interleaving data cells obtained from a plurality of code words of the PNP.

Ячейки данных принимают построитель 32 фрейма, и эти ячейки данных получают на ответвлении В и т.д. на фиг. 1, через другие каналы 31. Построитель 32 фрейма затем формирует множество ячеек данных в последовательности, которые должны быть переданы по символам СОМЧР, где символы СОМЧР содержат множество ячеек данных, и каждая ячейка данных отображается на одну из поднесущих. Количество поднесущих зависит от режима работы системы, который может включать в себя один из режима 1к, 2к, 4к, 8к 16к или 32к, для каждого из которых требуется разное количество поднесущих в соответствии, например, со следующей таблицей.The data cells are received by the 32 frame builder, and these data cells are received on branch B, etc. in FIG. 1, through other channels 31. The frame builder 32 then generates a plurality of data cells in a sequence that must be transmitted in RICH symbols, where RICH symbols contain a plurality of data cells, and each data cell is mapped to one of the subcarriers. The number of subcarriers depends on the mode of operation of the system, which may include one of the 1k, 2k, 4k, 8k 16k or 32k mode, each of which requires a different number of subcarriers in accordance with, for example, the following table.

Количество поднесущих, принятое в ЦНТВ/МThe number of subcarriers adopted in DTTV / M

Таким образом, в одном примере количество поднесущих для режима 4к составляет три тысяч двадцать четыре. Для системы ЦНТВ2 количество поднесущих на символ ОМЧР может изменяться в зависимости от количества пилотных и других зарезервированных поднесущих. Таким образом, в ЦНТВ2, в отличие от ЦНТВ, количество поднесущих для переноса данных не фиксировано. Широковещательные станции могут выбирать один из следующих режимов работы: 1к, 2к, 4к, 8к, 16к, 32к, каждый из которых обеспечивает определенный диапазон поднесущих для данных на символ ОМЧР, при этом максиThus, in one example, the number of subcarriers for 4k mode is three thousand twenty four. For the DTTV2 system, the number of subcarriers per OFDM symbol may vary depending on the number of pilot and other reserved subcarriers. Thus, in DTTV2, unlike DTTV, the number of subcarriers for data transfer is not fixed. Broadcast stations can choose one of the following operating modes: 1k, 2k, 4k, 8k, 16k, 32k, each of which provides a certain range of subcarriers for data per OFDM symbol, while max

- 4 017061 мум, доступный для каждого из этих режимов, составляет 1024, 2048, 4096, 8192, 16384, 32768 соответственно. В ЦНТВ2 фрейм физического уровня состоит из множества символов ОМЧР. Типично фрейм начинается с одной или больше преамбулы или Р2 символов ОМЧР, после которых следует некоторое количество символов ОМЧР, несущих полезную нагрузку. Конец фрейма физического уровня помечен символами, замыкающими фрейм. Для каждого режима работы количество поднесущих может отличаться для каждого типа символа. Кроме того, оно может изменяться для каждого из них в зависимости от того, выбрано ли расширение полосы пропускания; разрешено ли некоторое резервирование тона и в соответствии с чем была выбрана структура пилотных поднесущих. При этом обобщение конкретного количества поднесущих на символ ОМЧР является трудноосуществимым. Однако перемежитель частоты для каждого режима может перемежать любой символ, количество поднесущих которого меньше, чем или равно максимально доступному количеству поднесущих для данного режима. Например, в режиме 1к перемежитель может работать для символов с количеством поднесущих, меньшим или равным 1024, и для режима 16к с количеством поднесущих, меньшим или равным 16384.- 4 017061 mum, available for each of these modes, is 1024, 2048, 4096, 8192, 16384, 32768 respectively. In DTTB2, the physical layer frame consists of many OFDM symbols. Typically, a frame begins with one or more preambles or P2 OFDM symbols, followed by a number of OFDM symbols carrying a payload. The end of the physical layer frame is marked with characters that close the frame. For each mode of operation, the number of subcarriers may differ for each type of symbol. In addition, it can vary for each of them depending on whether the selected bandwidth extension; whether some tone reservation is allowed and according to which a pilot subcarrier structure has been selected. At the same time, the generalization of a specific number of subcarriers per OFDM symbol is difficult to implement. However, the frequency interleaver for each mode can interleave any symbol whose number of subcarriers is less than or equal to the maximum available number of subcarriers for this mode. For example, in 1k mode, the interleaver can work for characters with a number of subcarriers less than or equal to 1024, and for 16k mode with an number of subcarriers less than or equal to 16384.

Последовательность ячеек данных, которые переносятся в каждом символе КОМЧР, затем передают в перемежитель 33 символа. Символ КОМЧР затем генерируют с помощью блока 37 построителя символа КОМЧР, который вводит пилотные сигналы и сигналы синхронизации, подаваемые из формирователя 36 пилотного и внедренного сигнала. Модулятор 38 ОМЧР затем формирует символ ОМЧР в области времени, который передает в процессор 40 вставки защиты для генерирования интервала защиты между символами, затем в цифровой и аналоговый преобразователь 42 и, наконец, в усилитель радиочастоты в блоке 44 предварительной КР (РЧ, радиочастотной) обработки для передачи, в конечном итоге, передатчиком КОМЧР через антенну 46.The sequence of data cells that are carried in each COMFR symbol is then transmitted to the symbol interleaver 33. The COMFR symbol is then generated using the COMFR symbol builder block 37, which inputs pilot and synchronization signals supplied from the pilot and embedded signal generator 36. The OFDM modulator 38 then generates an OFDM symbol in the time domain, which transmits to the protection insertion processor 40 to generate a protection interval between the symbols, then to the digital and analog converter 42, and finally to the radio frequency amplifier in the preliminary Raman (RF, radio frequency) processing unit 44 for transmission, ultimately, by the COMPR transmitter via antenna 46.

Как пояснялось выше, настоящее изобретение обеспечивает возможность предоставления квазиоптимального отображения символов данных на сигналы поднесущей ОМЧР. В соответствии с примерной технологией предусмотрен перемежитель символов, который выполняет оптимальное отображение символов входных данных на сигналы поднесущей КОМЧР в соответствии с кодом перестановки и полиномом генератора, который был проверен путем анализа с помощью моделирования.As explained above, the present invention provides the ability to provide a quasi-optimal mapping of data symbols to OFDM subcarrier signals. In accordance with an exemplary technology, a symbol interleaver is provided that optimally maps input data symbols to COMPCR subcarrier signals in accordance with a permutation code and a generator polynomial that has been verified by simulation analysis.

На фиг. 2 представлена более подробная примерная иллюстрация блока 28 отображения бита на совокупность символа и построителя 32 фрейма для иллюстрации примерного варианта воплощения настоящей технологией. Биты данных, принятые из перемежителя 26 битов через канал 62, группируют в наборы битов, которые требуется отобразить на ячейку данных, в соответствии с количеством битов на символ, предусмотренным схемой модуляции. Группы битов, которые формируют слово данных, подают параллельно через каналы 64 передачи данных в процессор 66 отображения. Процессор 66 отображения затем выбирает один из символов данных в соответствии с заранее назначенным отображением. Точка совокупности представлена действительным и мнимым компонентами, которые подают во входной канал 29 как один из наборов входных данных для построителя 32 фрейма.In FIG. 2 is a more detailed exemplary illustration of a block 28 for mapping a bit to a combination of a symbol and a frame builder 32 to illustrate an exemplary embodiment of the present technology. The data bits received from the 26-bit interleaver through channel 62 are grouped into sets of bits to be mapped to a data cell, in accordance with the number of bits per symbol provided by the modulation scheme. The groups of bits that form the data word are supplied in parallel through the data transmission channels 64 to the display processor 66. The display processor 66 then selects one of the data symbols in accordance with a predetermined display. The population point is represented by the real and imaginary components, which are fed into the input channel 29 as one of the input data sets for the frame builder 32.

Построитель 32 фрейма принимает ячейки данных из блока 28 отображения бита на совокупность через канал 29 вместе с ячейками данных из других каналов 31. После построения фрейма из множества последовательностей ячейки КОМЧР ячейку каждого символа КОМЧР затем записывают в запоминающее устройство 100 перемежителя и считывают из запоминающего устройства 100 перемежителя в соответствии с адресами записи и адресами считывания, генерируемыми генератором 102 адреса. В соответствии с порядком записи и считывания получают перемежение ячеек данных путем генерирования соответствующих адресов. Работа генератора 102 адреса и запоминающего устройства 100 перемежителя будут более подробно описаны ниже со ссылкой на фиг. 3-5. Ячейки данных после перемежения затем комбинируют с пилотными символами и символами синхронизации, принятыми из формирователя 36 пилотного и внедренного сигнала в построителе 37 символов ОМЧР, для формирования символа КОМЧР, который подают в модулятор 38 ОМЧР, как пояснялось выше.The frame builder 32 receives the data cells from the bit-to-aggregate mapping unit 28 through the channel 29 together with the data cells from the other channels 31. After constructing the frame from the multiple sequences of the COMR cell, the cell of each COMR symbol is then written to the interleaver 100 and read from the memory 100 the interleaver in accordance with the record addresses and read addresses generated by the address generator 102. In accordance with the write and read order, data cells are interleaved by generating corresponding addresses. The operation of the address generator 102 and the interleaver memory 100 will be described in more detail below with reference to FIG. 3-5. The data cells after interleaving are then combined with pilot and synchronization symbols received from the pilot and embedded signal generator 36 in the OFDM symbol builder 37 to form the OFDM symbol, which is supplied to the OFDM modulator 38, as explained above.

Перемежитель.Interleaver.

На фиг. 3 предоставлен пример частей перемежителя 33 символов, который иллюстрирует настоящую технологию перемежения символов. На фиг. 3 ячейки входных данных из построителя 32 фрейма записывают в запоминающее устройство 100 перемежителя. Ячейки данных записывают в запоминающее устройство 100 перемежителя в соответствии с адресом записи, который поступает из генератора 102 адреса по каналу 104, и считывают из запоминающего устройства 100 перемежителя в соответствии со считанным адресом, поданным из генератора 102 адреса по каналу 106. Генератор 102 адреса генерирует адрес записи и адрес считывания, как поясняется ниже, в зависимости от того, является ли символ КОМЧР нечетным или четным, что идентифицируется по сигналу, подаваемому из канала 108, и в зависимости от выбранного режима, который идентифицируют по сигналу, поступающему из канала 110. Как пояснялось выше, режим может представлять один из режима 1к, режима 2к, режима 4к, режима 8к, режима 16к или режима 32к. Как поясняется ниже, адрес записи и адрес считывания генерируют поразному для четных и нечетных символов ОМЧР, как пояснялось со ссылкой на фиг. 4, которая представляет собой пример воплощения запоминающего устройства 100 перемежителя.In FIG. 3, an example of parts of an interleaver 33 characters is provided, which illustrates the present technology for interleaving symbols. In FIG. 3 input cells from the frame builder 32 are written to the interleaver 100. The data cells are recorded in the interleaver 100 in accordance with the recording address that is received from the address generator 102 on the channel 104, and read from the interleaver 100 in accordance with the read address provided from the address generator 102 on the channel 106. The address generator 102 generates the write address and read address, as explained below, depending on whether the COMMR symbol is odd or even, which is identified by the signal supplied from channel 108, and depending on the selected mode, which which is identified by the signal coming from channel 110. As explained above, the mode may represent one of 1k mode, 2k mode, 4k mode, 8k mode, 16k mode, or 32k mode. As explained below, the write address and the read address are generated differently for the even and odd OFDM symbols, as explained with reference to FIG. 4, which is an example embodiment of an interleaver memory 100.

В примере, показанном на фиг. 4, запоминающее устройство перемежителя показано, как содержащее верхнюю часть 100, иллюстрирующую работу запоминающего устройства перемежителя в передатIn the example shown in FIG. 4, an interleaver memory is shown as having an upper portion 100 illustrating an operation of an interleaver memory in a transmitter

- 5 017061 чике, и нижнюю часть 340, которая иллюстрирует работу запоминающего устройства перемежителя в приемнике. Перемежитель 100 и блок 340 устранения перемежения показаны вместе на фиг. 4, для наглядности при описании их работы. Как показано на фиг. 4, представление связи между перемежителем 100 и блоком 340 устранения перемежения через другие устройства и через канал передачи было упрощено и представлено как секция 140 между перемежителем 100 и блоком 340 устранения перемежения. Работа перемежителя 100 описана в следующих параграфах.- 5 017061 chip, and the lower part 340, which illustrates the operation of the interleaver memory in the receiver. The interleaver 100 and the interleaver elimination unit 340 are shown together in FIG. 4, for clarity, when describing their work. As shown in FIG. 4, the presentation of communication between the interleaver 100 and the interleaving elimination unit 340 through other devices and via the transmission channel has been simplified and presented as a section 140 between the interleaver 100 and the interleaving elimination unit 340. The operation of the interleaver 100 is described in the following paragraphs.

Хотя на фиг. 4 представлен пример только четырех ячеек входных данных, для примера четырех сигналов поднесущей символа КОМЧР следует понимать, что методика, иллюстрируемая на фиг. 4 может быть расширена на большее количество поднесущих, например на 756 для режима 1к, 1512 для режима 2к, 3024 для режима 4к и 6048 для режима 8к, 12096 для режима 16к и 24192 для режима 32к.Although in FIG. 4 shows an example of only four input data cells; for an example of four signals of a sub-carrier of the COMF symbol, it should be understood that the technique illustrated in FIG. 4 can be expanded to a larger number of subcarriers, for example, 756 for 1k mode, 1512 for 2k mode, 3024 for 4k mode, and 6048 for 8k mode, 12096 for 16k mode and 24192 for 32k mode.

Входная и выходная адресация запоминающего устройства 100 перемежителя, показанного на фиг. 4, представлены для четных и нечетных символов. Для четных символов КОМЧР ячейки данных отбирают из входного канала 77 и записывают в запоминающее устройство перемежителя 124.1 в соответствии с последовательностью адресов 120, сгенерированной для каждого символа КОМЧР с помощью генератора 102 адреса. Адреса записи применяют для четного символа таким образом, что, как представлено, перемежение выполняют путем перестановки адресов записи. Поэтому для каждого символа после перемежения у(11(с|))=у'(с|).The input and output addressing of the interleaver memory 100 shown in FIG. 4 are presented for even and odd characters. For even COMFR characters, data cells are sampled from input channel 77 and written to the interleaver 124.1 memory in accordance with the address sequence 120 generated for each COMFM character using the address generator 102. Record addresses are used for an even character in such a way that, as shown, interleaving is performed by rearranging the record addresses. Therefore, for each symbol, after interleaving, y (11 (c |)) = y '(c |).

Для нечетных символов используют то же запоминающее устройство 124.2 перемежителя. Однако, как показано на фиг. 4, для нечетных символов порядок 132 записи представляет собой ту же последовательность адресов, использовавшуюся для считывания предыдущего четного символа 126. Это свойство позволяет воплотить перемежитель для четных и нечетных символов так, что в нем будет использоваться только одно запоминающее устройство 100 перемежителя, в котором предусмотрена операция считывания, выполняемая для заданного адреса перед операцией записи. Ячейки данных, записанные в запоминающее устройство 124 перемежителя во время нечетных символов, затем считывают в последовательности 134, генерируемой генератором 102 адреса для следующего символа КОМЧР и так далее. Таким образом генерируют только один адрес на символ, при этом считывание в запоминающее устройство и запись из запоминающего устройства для нечетных/четных символов КОМЧР выполняют одновременно.For odd characters, the same interleaver memory 124.2 is used. However, as shown in FIG. 4, for odd-numbered characters, write order 132 is the same address sequence used to read the previous even-numbered character 126. This property allows the interleaver to be implemented for even and odd-numbered characters so that it will only use one interleaver memory 100 in which a read operation performed for a given address before a write operation. The data cells recorded in the interleaver memory 124 during the odd characters are then read in the sequence 134 generated by the address generator 102 for the next COMM character and so on. In this way, only one address per character is generated, while reading into the memory device and writing from the memory device for odd / even characters, COMR are performed simultaneously.

В общем, как представлено на фиг. 4, после того как будет рассчитан набор адресов Н(ц) для всех активных поднесущих, входной вектор Υ'=^0', у'1, у'2, ... умтах - 1') обрабатывают для получения вектора Υ=^0, у1, у2, ... уКтах-1) перемежения, определенного по уН(с|)=у'с.| для четных символов для с.|=0..... Хтах-1, ус]=у'Н(с|) для нечетных символов для ц=0,..., N^-1.In general, as shown in FIG. 4, after the set of addresses H (q) for all active subcarriers is calculated, the input vector Υ '= ^ 0', y'1, y'2, ... umax max - 1 ') is processed to obtain the vector Υ = ^ 0, y1, y2, ..., Kmax -1) of interleaving defined by yN (c |) = y's. | for even characters for c. | = 0 ..... X max -1, yn] = y'H (c |) for odd characters for c = 0, ..., N ^ -1.

Другими словами, для четных символов ОМЧР входные слова записывают с перестановкой в запоминающее устройство и последовательно считывают, в то время как для нечетных символов их записывают последовательно и считывают с перестановкой. В описанном выше случае перестановка Н(с|) определена следующей таблицей.In other words, for even OFDM symbols, input words are written with permutation to the memory device and sequentially read, while for odd symbols they are written sequentially and read with permutation. In the case described above, the permutation H (c |) is defined by the following table.

Перестановка для простого случая, когда Итах =4Permutation for the simple case when And max = 4

т t 0 0 1 one 2 2 3 3 Н(ч) LF) 1 one 3 3 0 0 2 2

Как показано на фиг. 4, блок 340 устранения перемежения во время работы выполняет обработку, обратную обработке перемежения, применяющейся в перемежителе 100, применяя тот же набор адресов, который был сгенерирован эквивалентным генератором адреса, но применяя адреса записи в запоминающее устройство и считывания из запоминающего устройства в обратном порядке. При этом для четных символов адреса 342 записи в запоминающее устройство представляют собой порядок следования, в то время как адреса 344 считывания из запоминающего устройства предоставляются генератором адреса. В соответствии с этим, для нечетных символов порядок 346 записи в запоминающее устройство определен из набора адресов, сгенерированных генератором адреса, в то время как считывание 348 из запоминающего устройства представляет собой порядок следования.As shown in FIG. 4, the interleaving elimination unit 340 during operation performs the reverse processing of the interleaving used in the interleaver 100, applying the same set of addresses that was generated by the equivalent address generator, but applying the addresses of writing to the memory and reading from the memory in the reverse order. Moreover, for even-numbered characters, the addresses 342 of the write to the memory represent the sequence, while the addresses 344 of reading from the memory are provided by the address generator. Accordingly, for odd characters, the order 346 of writing to the storage device is determined from the set of addresses generated by the address generator, while reading 348 from the storage device is an order.

Генерирование адреса для режима 4к.Address generation for 4k mode.

Блок-схема алгоритма, используемого для генерирования функции Н(с|) перемежения, представлена в фиг. 5 для режима 4к. На фиг. 5 линейный сдвиговый регистр с обратной связью сформирован с двенадцатью каскадами 200 сдвигового регистра для генерирования адресов от 0 до 4095 и логическим элементом 202 исключающее ИЛИ (хог), который соединен с каскадами сдвигового регистра 200 в соответствии с полиномом генератора. Поэтому в соответствии с содержимым сдвигового регистра 200 получают следующий бит сдвигового регистра на выходе логического элемента 202 исключающее ИЛИ, используя операцию исключающее ИЛИ в отношении содержимого сдвигового регистра К.[0] и каскада К.[2] регистра. В соответствии с полиномом генератора генерируют псевдослучайную последовательность битов из содержимого сдвигового регистра 200. Однако для генерирования адреса для режима 4к, как иллюстрируется, предусмотрена схема 210 перестановки, которая эффективно выполняет перестаThe block diagram of the algorithm used to generate the interleaving function H (c |) is shown in FIG. 5 for 4k mode. In FIG. 5, a linear feedback shift register is formed with twelve shift register stages 200 for generating addresses from 0 to 4095 and an exclusive OR gate 202 that is connected to the shift register stages 200 in accordance with the generator polynomial. Therefore, in accordance with the contents of the shift register 200, the next bit of the shift register is obtained at the output of the exclusive OR gate 202 using an exclusive OR operation with respect to the contents of the shift register K. [0] and cascade K. [2] register. In accordance with the generator polynomial, a pseudo-random sequence of bits is generated from the contents of the shift register 200. However, to generate the address for the 4k mode, as illustrated, a permutation circuit 210 is provided that effectively performs interruption

- 6 017061 новку порядка битов в сдвиговом регистре 200 с порядка В'1[и] на порядок КДи] на выходе схемы 210 перестановки. Одиннадцать битов с выхода схемы 210 перестановки затем подают в канал 212 соединения, к которому добавляют старший значимый бит через канал 214, который предоставлен блоком 218 переключателя. Таким образом, адрес из двенадцати битов генерируют по каналу 212. Однако для обеспечения аутентичности адреса схема 216 проверки адреса анализирует генерируемый адрес для определения, не превышает ли он максимальное количество сигналов поднесущих. Если это случается, генерируют сигнал управления и передают его через канал 220 соединения в модуль 224 управления. Если сгенерированный адрес превышает максимальное количество сигналов поднесущей, тогда этот адрес отбрасывают и новый адрес повторно генерируют для этого конкретного символа.- 6 017061 new order of bits in the shift register 200 from order B ' 1 [and] to order KDi] at the output of the permutation circuit 210. Eleven bits from the output of the permutation circuit 210 are then supplied to the connection channel 212, to which the most significant bit is added via channel 214, which is provided by the switch unit 218. Thus, an address of twelve bits is generated on channel 212. However, to ensure the authenticity of the address, the address verification circuit 216 analyzes the generated address to determine if it does not exceed the maximum number of subcarrier signals. If this happens, a control signal is generated and transmitted through the connection channel 220 to the control module 224. If the generated address exceeds the maximum number of subcarrier signals, then this address is discarded and a new address is regenerated for this particular symbol.

В общем, (ΝΓ - 1) битовое слово К'1 определяют при ΝΓ=1ο§2 Мтах, где Мтах=4096 в режиме 4к, используя ЬЕ8К (ЛСРОС, линейный сдвиговый регистр с обратной связью).In general, (Ν Γ - 1) the bitword K ' 1 is determined for Ν Γ = 1ο2 M max , where M max = 4096 in 4k mode, using LЕ8К (ЛСРОС, linear shift register with feedback).

Полиномы, используемые для генерирования этой последовательности, представляют собой следующие:The polynomials used to generate this sequence are as follows:

где ί изменяется от 0 до Мтах-1.where ί varies from 0 to M max -1.

После того как одно слово К'1 будет сгенерировано, оно проходит через перестановку для получения другого (ΝΓ - 1) битового слова, называемого К1. К1 получают из К'1 в результате перестановки битов, определенных в приведенной ниже таблице.After one word K ' 1 has been generated, it goes through a permutation to obtain another (Ν Γ - 1) bit word, called K 1 . K 1 is obtained from K ' 1 as a result of the permutation of the bits defined in the table below.

Перестановка битов для режима 4кSwapping bits for 4k mode

В качестве примера для кода перестановки, приведенного выше, это означает, что для режима 4к, бит номер 10 К'1 передают в положении бита номер 7 для К1.As an example for the permutation code above, this means that for 4k mode, bit number 10 K ' 1 is transmitted at bit position 7 for K 1 .

Адрес Н(с|) затем получают из К1, используя следующее уравнение:The address H (c |) is then obtained from K 1 using the following equation:

Ν.-2Ν.-2

Н(Ч) = (Ϊ тжиЩ · 24'1 + 2Х 0) · 2* роN (W) = (Ϊ tiSHCH · 2 4 ' 1 + 2X 0)

Часть (ίιηο62)·2Νι-1 в приведенном выше уравнении представлена на фиг. 5 блоком Т218 переключателя.Part (ίιηο62) · 2 Νι-1 in the above equation is shown in FIG. 5 block T218 switch.

Затем выполняют проверку адреса для Н(с.|) для проверки, что сгенерированный адрес находится в диапазоне приемлемых адресов: если (Η(φ<Ν^), где в одном примере Νιηαχ=3024 в режиме 4к, тогда адрес является действительным. Если адрес не действительный, модуль управления информируют об этом и он пытается сгенерировать новый Н(с|) путем последовательного увеличения индекса ί.Then, the address check for H (p. |) Is performed to verify that the generated address is in the range of acceptable addresses: if (Η (φ <Ν ^), where in one example Ν ιηαχ = 3024 in 4k mode, then the address is valid. If the address is not valid, the control module is informed about this and it tries to generate a new H (c |) by successively increasing the index ί.

Роль блока переключателя состоит в том, чтобы обеспечить то, что не будет сгенерирован адрес, превышающий Ν^, дважды в ряду. В результате, если будет сгенерировано превышающее значение, это означает, что М8В (СЗБ, старший значимый бит, то есть, бит переключения) адреса Н(с|) был равен единице. Таким образом, следующее сгенерированное значение будет иметь СЗБ, установленный равным нулю, что обеспечивает получение действительного адреса.The role of the switch block is to ensure that an address greater than Ν ^ is not generated twice in a row. As a result, if an excess value is generated, this means that M8B (SZB, the most significant bit, that is, the switching bit) of the address H (s |) was equal to one. Thus, the next generated value will have the SZB set to zero, which ensures that a valid address is obtained.

Следующие уравнения сводят вместе общее поведение и помогают понять структуру цикла этого алгоритма:The following equations bring together common behavior and help understand the structure of the loop of this algorithm:

= 0;= 0;

Гог (Ϊ = 0; ί < Мщах; · ~ ί + 0 ( Н(<р = (ί πιο(32) 2я:-1 + 2/0)-21;Gog (Ϊ = 0; ί <Mschah; · ~ ί + 0 (H (<p = (ί πιο (32) 2 i : - 1 + 2/0) -2 1 ;

1Г(Н(<1)<Нтах) 4 = <р1; }1G (H (<1) <H max ) 4 = <p1; }

Для краткого пояснения, в одном примере генератора адреса описанный выше код перестановки используется для генерирования адреса для всех символов ОМЧР. В другом примере коды перестановки могут меняться между символами, в результате чего набор кодов перестановки циклически повторяется через последовательные символы ОМЧР. С этой целью линии 108, 110 управления, по которым передают обозначение, является ли символ ОМЧР нечетным или четным, и обозначение текущего режима используют для выбора кода перестановки. Этот примерный режим, в котором множество кодов перестановки циклически повторяются, является особенно соответствующим примеру, в котором используется только нечетный перемежитель, который поясняется ниже. Сигнал, обозначающий, что следует использовать другой код перестановки, передают через канал 111 управления. В одном примере возможные коды перестановки предварительно сохраняют в схеме 210 перестановки кода. В другом примере модуль 224 управления передает новый код перестановки, который следует использовать для символа ОМЧР.For a brief explanation, in one example of an address generator, the permutation code described above is used to generate an address for all OFDM symbols. In another example, permutation codes may vary between characters, as a result of which the set of permutation codes is cyclically repeated through consecutive OFDM symbols. To this end, control lines 108, 110, along which an indication is transmitted whether the OFDM symbol is odd or even, and the indication of the current mode are used to select a permutation code. This example mode, in which a plurality of permutation codes are cyclically repeated, is particularly appropriate for an example in which only the odd interleaver is used, which is explained below. A signal indicating that a different permutation code should be used is transmitted through the control channel 111. In one example, possible permutation codes are previously stored in the code permutation circuit 210. In another example, the control unit 224 transmits a new permutation code to be used for the OFDM symbol.

Приемник.Receiver.

На фиг. 6 показана примерная иллюстрация приемника, который можно использовать с настоящей технологией. Как показано на фиг. 6, сигнал КОМЧР принимают с помощью антенны 300, детектируют сIn FIG. 6 shows an exemplary illustration of a receiver that can be used with the present technology. As shown in FIG. 6, the COMPR signal is received using an antenna 300, detected with

- 7 017061 помощью тюнера 302 и преобразуют в цифровую форму с помощью аналого-цифрового преобразователя 304. Процессор 306 удаления защитного интервала удаляет защитный интервал из принятого символа КОМЧР перед восстановлением данных из символа КОМЧР, используя процессор 308 быстрого преобразования Фурье (БПФ) в комбинации с блоком оценки канала и процессором 310 коррекции, которые работают совместно с модулем 311 декодирования внедренного сигнала, в соответствии с известными технологиями. Демодулированные данные восстанавливают из блока 312 отображения и подают в блок 314 удаления перемежения символов, который во время работы выполняет обратное отображение принятых символов данных для повторного генерирования выходного потока данных с устраненным перемежением данных.- 7 017061 using the tuner 302 and digitized using an analog-to-digital converter 304. A guard interval processor 306 removes the guard interval from the received COMCHR symbol before restoring data from the COMCHR symbol using the Fast Fourier Transform (FFT) processor 308 in combination with a channel estimator and a correction processor 310 that operate in conjunction with an embedded signal decoding unit 311, in accordance with known techniques. The demodulated data is restored from the display unit 312 and fed to the symbol interleaving deletion unit 314, which during operation performs a reverse mapping of the received data symbols to regenerate the output data stream with the data interleaving eliminated.

Блок 314 удаления перемежения символов сформирован из устройства обработки данных, такого как показан на фиг. 6, с запоминающим устройством 540 перемежителя и генератором 542 адреса. Запоминающее устройство перемежителя представляет собой такое устройство, как показано на фиг. 4, и работает, как уже описано выше, для устранения перемежения путем использования наборов адресов, сгенерированных генератором 542 адреса. Генератор 542 адреса сформирован, как показано на фиг. 7, и выполнен с возможностью генерировать соответствующие адреса для отображения символов данных, восстановленных из каждых сигналов поднесущих КОМЧР, на выходной поток данных.A symbol interleaver removal unit 314 is formed from a data processing device such as that shown in FIG. 6, with an interleaver memory 540 and an address generator 542. The interleaver memory is such a device as shown in FIG. 4, and works, as already described above, to eliminate interleaving by using the sets of addresses generated by the address generator 542. An address generator 542 is formed as shown in FIG. 7, and is configured to generate corresponding addresses for mapping data symbols reconstructed from each OFDM subcarrier signals to the output data stream.

Остальные части приемника КОМЧР, показанного на фиг. 6, предусмотрены для выполнения декодирования 318 коррекции ошибок для коррекции ошибок и восстановления оценки исходных данных.The remaining parts of the COMFR receiver shown in FIG. 6 are provided for performing error correction decoding 318 for error correction and restoring the estimate of the original data.

Одно из преимуществ, предоставляемых настоящим описанием как для приемника, так и для передатчика, состоит в том, что перемежитель символов и блок устранения перемежения символов, работающие в приемниках и передатчиках, можно переключать между режимами 1к, 2к, 4к, 8к, 16к и 32к, изменяя полиномы генератора и порядок перестановки. Следовательно, генератор 542 адреса, показанный на фиг. 7, включает в себя входной сигнал 544, обеспечивающий показатель режима, а также входной сигнал 546, обозначающий, следуют ли нечетные/четные символы КОМЧР. Таким образом обеспечивается гибкий вариант воплощения, поскольку перемежитель символов и блок устранения перемежения могут быть сформированы, как показано на фиг. 3 и 7, с таким генератором адреса, как представлено на фиг. 5. Генератор адреса поэтому может быть адаптирован к разным режимам путем изменения полиномов генератора и порядков перестановки, обозначенных для каждого из режимов. Например, это может быть выполнено с использованием изменения программных средств. В качестве альтернативы в других вариантах воплощения внедренный сигнал, обозначающий режим передачи ЦНТВ2, можно детектировать в приемнике в модуле 311 обработки внедренных сигналов и использовать для автоматического конфигурирования блока устранения перемежения символов в соответствии с детектированным режимом.One of the advantages provided by this description for both the receiver and the transmitter is that the symbol interleaver and the symbol interleaver eliminating unit operating in the receivers and transmitters can be switched between 1k, 2k, 4k, 8k, 16k and 32k modes by changing the polynomials of the generator and the permutation order. Therefore, the address generator 542 shown in FIG. 7 includes an input signal 544 providing a mode indication, as well as an input signal 546 indicating whether the odd / even NUMBER characters follow. In this way, a flexible embodiment is provided since the symbol interleaver and the interleaver can be formed as shown in FIG. 3 and 7, with such an address generator as shown in FIG. 5. The address generator can therefore be adapted to different modes by changing the generator polynomials and permutation orders indicated for each of the modes. For example, this can be accomplished using a software change. Alternatively, in other embodiments, the embedded signal indicative of the DTTB2 transmission mode can be detected at the receiver in the embedded signal processing module 311 and used to automatically configure the symbol deinterleaver block according to the detected mode.

Оптимальное использование нечетного перемежения.Optimal use of odd interleaving.

Как показано на фиг. 4, два процесса перемежения символов, один для четных символов СОМЧР и другой для нечетных символов ОМЧР, позволяют уменьшить объем памяти, используемый во время перемежения. В примере, показанном на фиг. 4, порядок записи нечетных символов совпадает с порядком считывания четных символов, поэтому в то время как нечетный символ считывают из запоминающего устройства, четный символ может быть записан в местоположение, из которого только что было выполнено считывание; после этого, когда четный символ считывают из запоминающего устройства, следующий нечетный символ может быть записан в местоположение, из которого только что было выполнено считывание.As shown in FIG. 4, two symbol interleaving processes, one for even OFDM symbols and the other for odd OFDM symbols, can reduce the amount of memory used during interleaving. In the example shown in FIG. 4, the recording order of the odd characters is the same as the reading order of the even characters, therefore, while the odd character is read from the storage device, the even character can be written to the location from which the reading was just performed; after that, when the even-numbered symbol is read from the storage device, the next odd-numbered symbol can be written to the location from which the reading was just performed.

Выбор полинома генератора и кода перестановки, пояснявшихся выше, был идентифицирован после анализа моделирования относительных рабочих характеристик перемежителя. Относительные рабочие характеристики перемежителя были оценены с использованием относительной способности перемежителя разделять последовательные символы или качества перемежения. Относительная мера качества перемежителя может быть определена путем определения расстояния Ό (в количестве поднесущих). Критерий С выбирают для идентификации количества поднесущих, которые находятся на расстоянии <Ό на выходе перемежителя, которые были на расстоянии <Ό на входе перемежителя, при этом количество поднесущих для каждого расстояния Ό затем взвешивают в отношении соответствующего расстояния. Критерий С оценивают как для четных, так и для нечетных символов КОМЧР. Минимизация С позволяет получить перемежитель исключительного качества.The choice of the generator polynomial and permutation code explained above was identified after analyzing the simulation of the relative interleaver performance. The relative performance of the interleaver was evaluated using the relative ability of the interleaver to separate consecutive characters or interleaving qualities. A relative measure of interleaver quality can be determined by determining the distance Ό (in the number of subcarriers). Criterion C is selected to identify the number of subcarriers that are at a distance <Ό at the output of the interleaver that were at a distance <Ό at the input of the interleaver, and the number of subcarriers for each distance Ό is then weighted with respect to the corresponding distance. Criterion C is evaluated for both even and odd COMPR characters. Minimizing C allows you to get an interleaver of exceptional quality.

1 где Н,уеп(ф и Νο11(φ представляют собой количество поднесущих для четного и нечетного символа соответственно на выходе перемежителя, который остается в пределах промежутка 1 между поднесущими.1 where H, yep (φ and Ν ο11 (φ are the number of subcarriers for the even and odd symbol, respectively, at the output of the interleaver, which remains within the interval 1 between the subcarriers.

Как отмечено выше, во время экспериментального анализа рабочей характеристики перемежителей (используя критерий С, как определено выше) и для примера, показанного на фиг. 8(а) и (Ь), определили, что схемы перемежения, разработанные для перемежителей символов 2к и 8к для ЦНТВ и для перемежителя символов 4к для ЦТВМ, работают лучше для нечетных символов, чем для четных символов. ТаAs noted above, during the experimental analysis of the operational characteristics of the interleavers (using criterion C, as defined above) and for the example shown in FIG. 8 (a) and (b) determined that the interleaving schemes developed for 2k and 8k symbol interleavers for DTTV and 4k symbol interleaver for DTV work better for odd characters than for even characters. That

- 8 017061 ким образом, для выравнивания результатов рабочих характеристик перемежителей, например для 16к, как представлено на фиг. 8(а) и (Ь), определили, что нечетные перемежители работают лучше, чем четные перемежители. Это можно видеть в результате сравнения фиг. 8(а), на которой представлены результаты для перемежителя для четных символов, и фиг. 8(Ь), иллюстрирующей результаты для нечетных символов: можно видеть, что среднее расстояние на выходе перемежителя между поднесущими, которые были расположены рядом друг с другом на входе перемежителя, больше для перемежителя для нечетных символов, чем в перемежителе для четных символов.- 8 017061 thus, to align the results of the operational characteristics of the interleavers, for example for 16k, as shown in FIG. 8 (a) and (b) determined that the odd interleavers work better than the even interleavers. This can be seen by comparing FIG. 8 (a), which shows the results for an interleaver for even symbols, and FIG. 8 (b), illustrating the results for odd characters: it can be seen that the average distance at the interleaver output between subcarriers that were adjacent to each other at the interleaver input is greater for the interleaver for odd characters than in the interleaver for even characters.

Как можно понять, объем запоминающего устройства перемежителя, требуемый для воплощения перемежителя символов, зависит от количества символов данных, которые должны быть отображены на символы несущих КОМЧР. Таким образом, перемежитель символа в режиме 16к требует половины объема запоминающего устройства, требуемого для воплощения перемежителя символов режима 32к, и аналогично, объем памяти, требуемый для воплощения перемежителя символа 8к, составляет половину того, что требуется для воплощения перемежителя 16к. Поэтому когда передатчик или приемник выполнен с возможностью воплощения перемежителя символов в режиме, который устанавливает максимальное количество символов данных, которое может быть передано на символ ОМЧР, такой приемник или передатчик будет включать в себя достаточное количество памяти для воплощения двух процессов нечетного перемежения для любого другого режима, который обеспечивает половину или меньше чем половину количества поднесущих на символ ОМЧР в этом данном максимальном режиме. Например, приемник или передатчик, включающий в себя перемежитель 32к, будет иметь достаточно памяти для размещения двух нечетных процессов перемежения 16к, каждый из которых занимает свои собственные 16к памяти.As you can understand, the amount of interleaver memory required to implement the character interleaver depends on the number of data characters that need to be mapped onto characters bearing COMFR. Thus, a 16k symbol interleaver requires half the storage space required to implement the 32k mode interleaver, and likewise, the amount of memory required to implement an 8k symbol interleaver is half that required for the 16k interleaver. Therefore, when the transmitter or receiver is configured to implement the symbol interleaver in a mode that sets the maximum number of data symbols that can be transmitted to the OFDM symbol, such a receiver or transmitter will include enough memory to implement two odd interleaving processes for any other mode which provides half or less than half the number of subcarriers per OFDM symbol in this given maximum mode. For example, a receiver or transmitter including an 32k interleaver will have enough memory to accommodate two odd 16k interleaving processes, each of which occupies its own 16k memory.

Поэтому для использования лучших характеристик процесса нечетного перемежения перемежитель символов, выполненный с возможностью размещения множества режимов модуляции, может быть скомпонован так, что только процесс нечетного перемежения символов будет использоваться в режиме, который содержит половину или меньше чем половину количества поднесущих в максимальном режиме, который представляет собой максимальное количество поднесущих на символ ОМЧР. Поэтому максимальный режим устанавливает максимальный размер памяти. Например, в передатчике/приемнике, который выполнен с возможностью работы в режиме 32к, при работе в режиме с меньшим количеством несущих (то есть 16к, 8к, 4к или 1к) вместо использования отдельного четного и нечетного процессов перемежения символов можно использовать два нечетных перемежителя.Therefore, to use the best characteristics of the odd interleaving process, the symbol interleaver configured to accommodate a plurality of modulation modes can be arranged such that only the odd interleaving process of characters will be used in a mode that contains half or less than half the number of subcarriers in the maximum mode that represents The maximum number of subcarriers per OFDM symbol. Therefore, maximum mode sets the maximum memory size. For example, in a transmitter / receiver that is capable of operating in 32k mode, when operating in a mode with fewer carriers (i.e., 16k, 8k, 4k or 1k), instead of using a separate even and odd symbol interleaving process, two odd interleavers can be used.

На фиг. 9 показана иллюстрация адаптации перемежителя 33 символа, который представлен на фиг. 3, когда перемежение входных символов данных на поднесущие символов ОМЧР выполняется только в режиме нечетного перемежения. Перемежитель 33.1 символа точно соответствует перемежителю 33 символа, показанному на фиг. 3, за исключением того, что генератор 102.1 адреса выполнен с возможностью выполнения только процесса нечетного перемежения. Для примера, показанного на фиг. 9, перемежитель 33.1 символов работает в режиме, в котором количество символов данных, которые могут быть переданы для символа ОМЧР, меньше, чем половина максимального количества, которое может быть перенесено символом ОМЧР в режиме работы с наибольшим количеством поднесущих на символ ОМЧР. При этом перемежитель 33.1 символов скомпонован так, что он разделяет запоминающее устройство 100 перемежителя. Для настоящей иллюстрации, показанной на фиг. 9, запоминающее устройство 100 перемежителя затем разделено на две части 401, 402. В качестве иллюстрации перемежителя 33.1 символа, работающего в режиме, в котором символы данных отображают на символы ОМЧР с использованием процесса нечетного перемежения, на фиг. 9 предоставлен вид с покомпонентным представлением каждой половины запоминающего устройства 401, 402 перемежителя. Такой вид с покомпонентным представлением представляет собой иллюстрацию режима нечетного перемежения, как представлено для стороны передатчика для четырех символов А, В, С, Ό, воспроизведенных на фиг. 4. Таким образом, как показано на фиг. 9, для последовательных наборов из первых и вторых символов данных символы данных записывают в запоминающее устройство 401, 402 перемежителя в порядке следования и считывают в порядке перестановки в соответствии с адресом, сгенерированным генератором 102 адреса, как пояснялось выше. Таким образом, как показано на фиг. 9, поскольку процесс нечетного перемежения выполняется для последовательных наборов из первого и второго наборов символов данных, запоминающее устройство перемежителя должно быть разделено на две части. Символы из первого набора символов данных записывают в первую половину запоминающего устройства 401 перемежителя и символы из второго набора символов данных представляют собой символы, которые записывают во вторую часть запоминающего устройства 402 перемежителя. Это связано с тем, что перемежитель символов больше не способен повторно использовать те же части запоминающего устройства перемежителя символов, которые могут быть выделены при работе в четном и нечетном режимах перемежения.In FIG. 9 shows an adaptation illustration of the symbol interleaver 33, which is shown in FIG. 3, when the interleaving of input data symbols onto subcarriers of OFDM symbols is performed only in the odd interleaving mode. The symbol interleaver 33.1 corresponds exactly to the symbol interleaver 33 shown in FIG. 3, except that the address generator 102.1 is configured to perform only the process of odd interleaving. For the example shown in FIG. 9, the symbol interleaver 33.1 operates in a mode in which the number of data symbols that can be transmitted for the OFDM symbol is less than half the maximum amount that can be carried by the OFDM symbol in an operation mode with the largest number of subcarriers to the OFDM symbol. In this case, the interleaver 33.1 characters is arranged so that it shares the storage device 100 of the interleaver. For the present illustration shown in FIG. 9, the interleaver memory 100 is then divided into two parts 401, 402. As an illustration of the symbol interleaver 33.1 operating in a mode in which data symbols are mapped to OFDM symbols using the odd interleaving process, FIG. 9 is an exploded view of each half of an interleaver memory 401, 402. This exploded view is an illustration of the odd-numbered mode as shown for the transmitter side for the four characters A, B, C, Ό reproduced in FIG. 4. Thus, as shown in FIG. 9, for consecutive sets of first and second data symbols, data symbols are written to the interleaver 401, 402 in sequence, and read in permutation according to the address generated by the address generator 102, as explained above. Thus, as shown in FIG. 9, since the odd interleaving process is performed for successive sets of the first and second sets of data symbols, the interleaver memory must be divided into two parts. Symbols from the first set of data symbols are recorded in the first half of the interleaver memory 401, and symbols from the second set of data symbols are symbols that are recorded in the second part of the interleaver 402. This is because the symbol interleaver is no longer able to reuse the same parts of the symbol interleaver memory that can be allocated when operating in the even and odd interleaving modes.

Соответствующий пример перемежителя в приемнике, который показан на фиг. 7, но который выполнен с возможностью работы только с процессом нечетного перемежения, представлен на фиг. 10. Как показано на фиг. 10, запоминающее устройство 540 перемежителя разделено на две половины 410, 412 и генератор 542 адреса выполнен с возможностью записи символов данных в запоминающее устройство перемежителя и считывания символов данных из запоминающего устройства перемежителя в соответстA corresponding example of an interleaver in a receiver, which is shown in FIG. 7, but which is configured to work only with the process of odd interleaving, is shown in FIG. 10. As shown in FIG. 10, the interleaver memory 540 is divided into two halves 410, 412, and the address generator 542 is configured to write data symbols to the interleaver memory and read data symbols from the interleaver memory, respectively

- 9 017061 вующих частях памяти 410, 402 перемежителя для последовательных наборов символов данных при воплощении только процесса нечетного перемежения. Поэтому в соответствии с представлением, показанным на фиг. 9, на фиг. 10 показано отображение процесса перемежения, который выполняют в приемнике и который представлен на фиг. 4, как вид с покомпонентным представлением, работающий как для первой, так и для второй половин памяти 410, 412 перемежителя. Таким образом, первый набор символов данных записывают в первую часть запоминающего устройства 410 перемежителя в порядке перестановки, определенном в соответствии с адресами, сгенерированными генератором 542 адреса, как представлено порядком записи в символах данных, который обеспечивает последовательность 1, 3, 0, 2 записи. Как показано, символы данных затем считывают из первой части запоминающего устройства 410 перемежителя в порядке следования, восстанавливая, таким образом, исходную последовательность А, В, С, Ό.- 9 017061 interleaving memory parts 410, 402 of the interleaver for consecutive sets of data symbols when implementing only the process of odd interleaving. Therefore, in accordance with the representation shown in FIG. 9, in FIG. 10 shows a display of the interleaving process that is performed at the receiver and which is shown in FIG. 4, as an exploded view, working for both the first and second halves of the interleaver memory 410, 412. Thus, the first set of data symbols is recorded in the first part of the interleaver memory 410 in the permutation order determined in accordance with the addresses generated by the address generator 542, as represented by the recording order in the data symbols, which provides a sequence of 1, 3, 0, 2 entries. As shown, the data symbols are then read from the first part of the interleaver memory 410 in sequence, thereby restoring the original sequence A, B, C, Ό.

В соответствии с этим, второй последующий набор символов данных, которые восстанавливают из последовательного символа ОМЧР, записывают во вторую половину запоминающего устройства 412 перемежителя в соответствии с адресами, генерируемыми генератором 542 адреса в порядке перестановки, и считывают в выходной поток данных в порядке следования.Accordingly, a second subsequent set of data symbols that are reconstructed from the serial OFDM symbol are recorded in the second half of the interleaver memory 412 in accordance with the addresses generated by the address generator 542 in the permutation order and read into the output data stream in the sequence.

В одном примере адреса, генерируемые для первого набора символов данных, для записи в первую половину запоминающего устройства 410 перемежителя, можно повторно использовать для записи второго последовательного набора символов данных в запоминающее устройство 412 перемежителя. В соответствии с этим, передатчик может также повторно использовать адреса, сгенерированные для одной половины перемежителя, для первого набора символов данных, для считывания второго набора символов данных, которые были записаны во вторую половину запоминающего устройства в порядке следования.In one example, the addresses generated for the first set of data symbols for writing to the first half of the interleaver memory 410 can be reused to write the second consecutive set of data symbols in the interleaver memory 412. Accordingly, the transmitter can also reuse the addresses generated for one half of the interleaver for the first set of data symbols, for reading the second set of data symbols that were recorded in the second half of the storage device in sequence.

Нечетный перемежитель со смещением.Odd interleaver with offset.

Рабочие характеристики перемежителя, в котором используются два нечетных перемежителя, могут быть дополнительно улучшены путем использования последовательности только нечетных перемежителей, вместо использования только одного нечетного перемежителя, таким образом, чтобы любой бит данных, подаваемый для перемежения, не всегда модулирует одну и ту же несущую символа ОМЧР.The performance of an interleaver using two odd interleavers can be further improved by using a sequence of only odd interleavers instead of using only one odd interleaver, so that any data bit supplied for interleaving does not always modulate the same character carrier OFDM

Последовательность, состоящая только из нечетных перемежителей, может быть реализована также путем добавления смещения к адресу перемежителя, равного модуль количества несущих, переносящих данные; или использования последовательности перестановок в перемежителе.A sequence consisting only of odd interleavers can also be implemented by adding an offset to the interleaver address equal to the modulus of the number of carriers carrying data; or using a sequence of permutations in an interleaver.

Добавление смещения.Add offset.

Добавление смещения к адресу перемежителя, равного модуль количества несущих, переносящих данные, эффективно сдвигает и выполняет кольцевой сдвиг символа ОМЧР таким образом, чтобы любой бит данных, вводимый в перемежитель, не был всегда модулирован на одну и ту же несущую символа ОМЧР. Таким образом, генератор адреса может, в случае необходимости, включать в себя генератор смещения, который генерирует смещение в адресе, сгенерированном генератором адреса по выходному каналу Н(ц).Adding an offset to the interleaver address equal to the modulus of the number of carriers carrying data effectively shifts and performs ring shift of the OFDM symbol so that any data bit entered into the interleaver is not always modulated to the same carrier of the OFDM symbol. Thus, the address generator may, if necessary, include a bias generator that generates a bias at the address generated by the address generator on the output channel H (q).

Смещение может изменять каждый символ. Например, такое смещение может обеспечивать циклическую последовательность. Эта циклическая последовательность может, например, иметь длину 4 и может состоять, например, из простых чисел. Например, такая последовательность может представлять собой 0, 41, 97, 157.An offset can change each character. For example, such an offset may provide a cyclic sequence. This cyclic sequence may, for example, have a length of 4 and may consist, for example, of primes. For example, such a sequence may be 0, 41, 97, 157.

Кроме того, смещение может представлять собой случайную последовательность, которая может быть сгенерирована другим генератором адреса из аналогичного перемежителя символов ОМЧР или может быть сгенерирована с помощью некоторых других средств.In addition, the offset can be a random sequence that can be generated by another address generator from a similar interleaver of OFDM symbols or can be generated using some other means.

Использование последовательности перестановок.Using a sequence of permutations.

Как показано на фиг. 5, линия 111 управления продолжается от модуля управления генератора адреса к схеме перестановки. Как отмечено выше, в одном примере генератор адреса может применять другой код перестановки из набора кодов перестановки для последовательных символов ОМЧР. При использовании последовательности перестановок в генераторе адреса перемежителя снижается вероятность того, что любой бит данных, вводимых в перемежитель, будет модулировать ту же самую поднесущую символа ОМЧР.As shown in FIG. 5, the control line 111 continues from the control module of the address generator to the permutation circuit. As noted above, in one example, the address generator may apply another permutation code from the set of permutation codes for consecutive OFDM symbols. Using a sequence of permutations in the interleaver address generator reduces the likelihood that any bit of data input into the interleaver will modulate the same subcarrier of the OFDM symbol.

Например, такая последовательность может быть циклической последовательностью, таким образом, что разный код перестановки в наборе кодов перестановки в последовательности используется для последовательных символов ОМЧР и затем повторяется. Такая циклическая последовательность может иметь, например, длину два или четыре. Для примера перемежителя символов 4к последовательность из двух кодов перестановки, которые циклически повторяются для символа ОМЧР, может представлять собой, например:For example, such a sequence may be a cyclic sequence, such that a different permutation code in the set of permutation codes in the sequence is used for consecutive OFDM symbols and then repeated. Such a cyclic sequence may, for example, be two or four. For an example of a 4k symbol interleaver, a sequence of two permutation codes that are cyclically repeated for the OFDM symbol can be, for example:

10 5 8 1 2 4 9 0 3 6**10 5 8 1 2 4 9 0 3 6 **

2 7 10 8 0 3 4 1 9 5 тогда как последовательность из четырех кодов перестановки может представлять собой2 7 10 8 0 3 4 1 9 5 whereas a sequence of four permutation codes can be

10 5 8 1 2 4 9 0 3 6**10 5 8 1 2 4 9 0 3 6 **

2 7 10 8 0 3 4 1 9 52 7 10 8 0 3 4 1 9 5

- 10 017061- 10 017061

5 4 2 3 10 10 6 8 75 4 2 3 10 10 6 8 7

4 10 3 9 7 2 6 5 0 84 10 3 9 7 2 6 5 0 8

Переключение одного кода перестановки на другой код может осуществляться в ответ на изменение сигнала нечетный/четный по каналу 108 управления. В ответ модуль 224 управления изменяет код перестановки в схеме 210 кода перестановки через линию 111 управления.Switching one permutation code to another code may be performed in response to an odd / even signal change on the control channel 108. In response, the control unit 224 changes the permutation code in the permutation code circuit 210 through the control line 111.

Для примера перемежителя символа 1к два кода перестановки могут представлять собойFor example, the symbol interleaver 1k, two permutation codes can be

3 2 10 5 6 7 83 2 10 5 6 7 8

2 5 0 1 4 7 8 6 тогда как четыре кода перестановки могут представлять собой2 5 0 1 4 7 8 6 whereas four permutation codes can be

3 2 10 5 6 7 83 2 10 5 6 7 8

2 5 0 1 4 7 8 62 5 0 1 4 7 8 6

5 3 8 2 6 1 4 05 3 8 2 6 1 4 0

I 6 8 2 5 3 4 0 7I 6 8 2 5 3 4 0 7

Другие комбинации последовательностей могут быть возможны для режимов несущих 2к, 4к и 16к или, конечно, для режима несущих 0,5к. Например, следующие коды перестановки для каждого из режимов 0,5к, 2к, 4к и 16к обеспечивают хорошую декорреляцию символов, и их можно использовать циклически для генерирования смещения для адреса, генерируемого генератором адреса для каждого из соответствующих режимов:Other combinations of sequences may be possible for 2k, 4k and 16k carrier modes or, of course, for 0.5k carrier modes. For example, the following permutation codes for each of the 0.5k, 2k, 4k, and 16k modes provide good decorrelation of characters, and they can be used cyclically to generate an offset for the address generated by the address generator for each of the corresponding modes:

Режим 2к:2k mode:

7 5 1 8 2 6 9 3 4*7 5 1 8 2 6 9 3 4 *

8 3 2 9 0 1 5 6 78 3 2 9 0 1 5 6 7

3 9 0 2 1 5 7 4 63 9 0 2 1 5 7 4 6

0 4 8 3 6 9 1 5 20 4 8 3 6 9 1 5 2

Режим 8к:8k mode:

11 3 0 10 8 6 9 2 4 1 7*11 3 0 10 8 6 9 2 4 1 7 *

10 7 6 0 5 2 1 3 9 4 1110 7 6 0 5 2 1 3 9 4 11

II 3 6 9 2 7 4 10 5 10 8II 3 6 9 2 7 4 10 5 10 8

8 1 7 5 6 0 11 4 2 9 38 1 7 5 6 0 11 4 2 9 3

Режим 16к:16k mode:

4 3 2 0 11 1 5 1 2 10 6 7 94 3 2 0 11 1 5 1 2 10 6 7 9

9 5 3 11 1 4 0 2 1 2 10 8 69 5 3 11 1 4 0 2 1 2 10 8 6

11 7 5 2 3 0 11 0 8 1 2 9 411 7 5 2 3 0 11 0 8 1 2 9 4

1 2 9 0 3 10 2 4 6 7 8 11 11 2 9 0 3 10 2 4 6 7 8 11 1

Для кодов перестановки, обозначенных выше, первые два можно использовать в двух циклах последовательности, тогда как все четыре можно использовать для четырех циклов последовательности. Кроме того, некоторые дополнительные последовательности из четырех кодов перестановки, которые циклически повторяются для обеспечения смещения в генераторе адреса, для получения хорошей декорреляции в символах, полученных после перемежения (некоторые из которых совпадают с приведенными выше), предоставлены ниже.For the permutation codes indicated above, the first two can be used in two cycles of the sequence, while all four can be used for four cycles of the sequence. In addition, some additional sequences of four permutation codes, which are cyclically repeated to provide a bias in the address generator, to obtain good decorrelation in characters received after interleaving (some of which are identical to the ones given above), are provided below.

Режим 0,5к:0.5k mode:

7 4 6 1 2 0 57 4 6 1 2 0 5

2 5 7 3 0 1 62 5 7 3 0 1 6

3 6 0 4 1 2 73 6 0 4 1 2 7

1 0 5 2 7 4 31 0 5 2 7 4 3

Режим 2к:2k mode:

7 5 1 8 2 6 9 3 4*7 5 1 8 2 6 9 3 4 *

2 7 0 1 5 8 4 9 62 7 0 1 5 8 4 9 6

8 3 2 9 0 1 5 6 78 3 2 9 0 1 5 6 7

3 9 5 2 1 0 6 4 83 9 5 2 1 0 6 4 8

Режим 4к:4K mode:

10 5 8 1 2 4 9 0 3 6**10 5 8 1 2 4 9 0 3 6 **

2 7 10 8 0 3 4 1 9 52 7 10 8 0 3 4 1 9 5

3 4 1 2 7 0 6 8 5 93 4 1 2 7 0 6 8 5 9

8 9 5 10 4 6 3 2 1 78 9 5 10 4 6 3 2 1 7

Режим 8к:8k mode:

11 3 0 10 8 6 9 2 4 1 7*11 3 0 10 8 6 9 2 4 1 7 *

8 5 4 2 9 10 6 7 3 118 5 4 2 9 10 6 7 3 11

6 9 8 4 7 2 10 10 5 36 9 8 4 7 2 10 10 5 3

3 11 7 9 1 5 6 4 0 2 10 * - эти перестановки предназначены для стандарта ЦНТВ, ** - эти перестановки предназначены для стандарта ЦТВМ.3 11 7 9 1 5 6 4 0 2 10 * - these permutations are intended for the standard DTV, ** - these permutations are intended for the standard DTV.

Примеры генераторов адреса и соответствующих перемежителей для режимов 2к, 4к и 8к раскрытыExamples of address generators and corresponding interleavers for 2k, 4k and 8k modes are disclosed

- 11 017061 в заявке на европейский патент № 04251667.4, содержание которой приведено здесь в качестве ссылочного материала. Генератор адреса для режима 0,5к раскрыт в нашей одновременно находящейся на рассмотрении заявке на патент Великобритании № 0722553.5. Различные модификации могут быть выполнены для вариантов воплощения, описанных выше, без выхода за пределы объема настоящего изобретения. В частности, примерное представление полинома генератора и порядка перестановки, которые использовались для представления аспектов изобретения, не предназначены для ограничения и продолжаются на эквивалентные формы полинома генератора и порядок перестановки.- 11 017061 in the application for European patent No. 04251667.4, the contents of which are incorporated herein by reference. An address generator for the 0.5k mode is disclosed in our pending UK patent application No. 0722553.5. Various modifications may be made to the embodiments described above without departing from the scope of the present invention. In particular, an exemplary representation of the generator polynomial and permutation order that were used to represent aspects of the invention is not intended to be limiting and continues to the equivalent forms of the generator polynomial and permutation order.

Следует понимать, что передатчик и приемник, показанные на фиг. 1 и 6 соответственно, предоставлены только как иллюстрация и не предназначены для ограничения. Например, следует понимать, что положение перемежителя символов и блока устранения перемежения относительно, например, перемежителя битов и блока отображения и блока устранения отображения могут быть изменены. Следует понимать, что эффект, вносимый перемежителем и блоком устранения перемежения, не меняется в зависимости от его относительного положения, хотя перемежитель может выполнять перемежение Ι/О (синфазно и в квадратуре) символов вместо ν-битных векторов. Соответствующие изменения могут быть выполнены в приемнике. В соответствии с этим, перемежитель и блок устранения перемежения могут работать с разными типами данных и могут быть установлены в других местах, а не в положениях, описанных в примерных вариантах воплощения.It should be understood that the transmitter and receiver shown in FIG. 1 and 6, respectively, are provided for illustration only and are not intended to be limiting. For example, it should be understood that the position of the symbol interleaver and the interleaving elimination unit with respect to, for example, the bit interleaver and the display unit and the display eliminating unit can be changed. It should be understood that the effect introduced by the interleaver and the interleaving elimination unit does not change depending on its relative position, although the interleaver can perform interleaving Ι / O (in-phase and in quadrature) symbols instead of ν-bit vectors. Corresponding changes can be made to the receiver. Accordingly, the interleaver and the deinterleaver can operate with different types of data and can be installed in other places, rather than in the positions described in the exemplary embodiments.

В соответствии с одним вариантом выполнения приемника устройство обработки данных предоставлено для отображения символов, принятых от заданного количества сигналов поднесущей мультиплексированного с частотным разделением (ОМЧР) символа в поток символов выходного сигнала.In accordance with one embodiment of the receiver, a data processing device is provided for displaying symbols received from a predetermined number of signals of a frequency division multiplexed (OFDM) subcarrier symbol into an output signal symbol stream.

Как пояснялось выше, коды перестановки и полином генератора перемежителя, которые были описаны со ссылкой на вариант воплощения конкретного режима, в равной степени можно применять к другим режимам путем изменения заданного максимального разрешенного адреса в соответствии с количеством поднесущих для этого режима.As explained above, the permutation codes and polynomial of the interleaver generator, which were described with reference to the embodiment of a particular mode, can equally be applied to other modes by changing the specified maximum allowed address in accordance with the number of subcarriers for this mode.

Как отмечено выше, варианты воплощения настоящего изобретения предназначены для применения в стандартах ЦТВ, таких как ЦНТВ, ЦНТВ2 и ЦТВМ, которые приведены здесь в качестве ссылочных материалов. Например, варианты воплощения настоящего изобретения можно использовать в передатчике или в приемнике, работающем в соответствии со стандартом ЦТВМ, в мобильных терминалах или телефонных трубках. Мобильные терминалы могут быть интегрированы с мобильными телефонами (второго, третьего или более высокого поколения) или карманными персональными компьютерами либо, например, с планшетными ПК. Такие мобильные терминалы могут обладать возможностью приема сигналов, совместимых с ЦТВМ или ЦНТВ внутри зданий или при движении, например, в автомобиляхпоездах, даже с высокой скоростью. Мобильные терминалы могут, например, работать от батарей, от электрической сети или от источника постоянного тока низкого напряжения или от батареи автомобиля. Услуги, которые могут предоставляться ЦТВМ, могут включать в себя голосовые услуги, передачу сообщений, просмотр Интернет, прослушивание радио, просмотр неподвижных и/или движущихся видеоизображений, телевизионные услуги, интерактивные услуги, видеопередачи или передачи, близкие к видео по требованию, и другие варианты. Услуги могут работать в комбинации друг с другом. В других примерах варианты воплощения настоящего изобретения можно применять в стандарте ЦНТВ2, как определено в соответствии со стандартом ΕΤ8Ι (Европейский институт стандартизации в области телекоммуникации) ΕΝ 302755. В других примерных вариантах воплощения настоящего изобретения настоящее изобретение может найти применение в стандарте кабельной передачи данных, известном как ЦТВ-С2. Однако следует понимать, что настоящее изобретение не ограничено применением с ЦТВ и его можно расширить на другие стандарты для передачи или приема как стационарных, так и мобильных.As noted above, embodiments of the present invention are intended for use in DTV standards, such as DTTV, DTTV2 and DTV, which are incorporated herein by reference. For example, embodiments of the present invention can be used in a transmitter or receiver operating in accordance with the DTV standard, in mobile terminals or handsets. Mobile terminals can be integrated with mobile phones (second, third or higher generation) or handheld personal computers or, for example, with tablet PCs. Such mobile terminals may be able to receive signals compatible with DTV or DTVB inside buildings or when moving, for example, in train trains, even at high speed. Mobile terminals can, for example, operate on batteries, on an electrical network or on a low voltage direct current source, or on a car battery. Services that can be provided by DTV can include voice services, messaging, browsing the Internet, listening to the radio, watching still and / or moving video images, television services, interactive services, video broadcasts or broadcasts close to video on demand, and other options . Services can work in combination with each other. In other examples, embodiments of the present invention can be applied to the DTTB2 standard, as defined in accordance with standard ΕΤ8Ι (European Telecommunication Standardization Institute) ΕΝ 302755. In other exemplary embodiments of the present invention, the present invention may find application in the cable data standard known like DTV-C2. However, it should be understood that the present invention is not limited to use with DTV and can be extended to other standards for the transmission or reception of both fixed and mobile.

Claims (52)

ФОРМУЛА ИЗОБРЕТЕНИЯCLAIM 1. Устройство обработки данных, выполненное с возможностью отображения входных символов, предназначенных для передачи на заданное количество сигналов поднесущей ортогонально мультиплексированного с частотным разделением (ОМЧР) символа, содержащее перемежитель, выполненный с возможностью считывать в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущей ОМЧР и считывать из запоминающего устройства символы данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, при этом порядок определяют по набору адресов, в результате чего символы данных перемежают по сигналам поднесущей;1. A data processing device configured to display input characters for transmitting a predetermined number of subcarrier signals of a symbol orthogonally frequency division multiplexed (OFDM), comprising an interleaver configured to read a predetermined number of data symbols into a memory device for mapping onto subcarrier signals OFDM and read from the storage device data symbols for the subcarriers of OFDM to perform the display, and reading from the memory guide devices operate in a different order than the reading of the memory device, wherein the order determined by the set of addresses, whereby the data symbols are interleaved on the sub-carrier signals; генератор адреса, выполненный с возможностью генерировать набор адресов, причем адреса генерируют для каждого из входных символов для обозначения одного из сигналов поднесущей, на которые символ данных требуется отобразить, содержащий линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и выполненный с возможностью генерировать псевдослучайную последовательность битов в соответствии с полиномом генератора;an address generator, configured to generate a set of addresses, the addresses being generated for each of the input symbols to indicate one of the subcarrier signals onto which the data symbol is to be mapped, comprising a linear shift register with feedback including a predetermined number of register stages and executed with the ability to generate a pseudo-random sequence of bits in accordance with the generator polynomial; - 12 017061 схему перестановки, выполненную с возможностью приема содержания каскадов сдвигового регистра и перестановки битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки и полиномом генератора для формирования адреса;- 12 017061 permutation scheme, configured to receive the contents of the cascades of the shift register and permutation of the bits present in the cascades of the register, in accordance with the permutation code and the polynomial of the generator to generate the address; модуль управления, выполненный с возможностью в комбинации со схемой проверки адреса повторно генерировать адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module configured to, in combination with the address verification circuitry, re-generate the address when the generated address exceeds a predetermined maximum real address at which a predetermined maximum real memory address and a predetermined number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью = Α-ι[θ]® Α-ιΜ и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающееся тем, что схема перестановки скомпонована так, что она меняет код перестановки, который переставляет порядок битов каскадов регистра для формирования адресов с одного символа ОМЧР на другой.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback = Α-ι [θ] ® Α-ιΜ and the permutation code forms an address of twelve bits with an additional bit, characterized in that the permutation circuit is arranged so that it changes the permutation code, which permutes the order of the bits of the register cascades to form addresses from one OFDM symbol to another. 2. Устройство обработки данных по п.1, в котором схема перестановки выполнена с возможностью во время работы циклически повторять последовательность различных кодов перестановки для последовательных символов ОМЧР.2. The data processing device according to claim 1, in which the permutation circuit is configured to cyclically repeat a sequence of different permutation codes for consecutive OFDM symbols during operation. 3. Устройство обработки данных по п.2, в котором одна из последовательности различных кодов перестановки формирует адрес К1[и], состоящий из двенадцати битов для ί-го символа данных из бита, представленного в η-м К'1[и] каскаде регистра в соответствии с кодом перестановки, определенным по таблице ____________________________________________________________________3. The data processing device according to claim 2, in which one of the sequence of different permutation codes generates an address K 1 [i] consisting of twelve bits for the ί-th data symbol from the bit represented in η-th K ' 1 [and] register cascade in accordance with the permutation code defined in the table ____________________________________________________________________ Положения бита К.'; [п] Гог п= 10 9 8 7 6 5 4 3 2 1 0Bit position K. '; [n] Gog n = 10 9 8 7 6 5 4 3 2 1 0 Положения бита К [и] Гог п= 7 10 58 1249036The position of the bit K [and] Gog n = 7 10 58 1249036 4. Устройство обработки данных по п.2 или 3, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой4. The data processing device according to claim 2 or 3, in which the sequence of permutation codes contains two permutation codes, which are Положения бита К.’, [п] Гог п= 10 98765432 10The position of the bit K. ’, [n] Gogh n = 10 98765432 10 Положения бита К [и] Гог н= 7 10 58 1249036 и _________________________________________________________________The position of the bit K [and] Gog n = 7 10 58 1249036 and _________________________________________________________________ Положения бита К.\ [п] Гог п= 10 9876543210The position of the bit K. \ [n] Gogh n = 10 9876543210 Положения бита К, [п] Гог п= 6 2 7 10 8 0 3 4 1 9 5The position of the bit K, [n] Gog n = 6 2 7 10 8 0 3 4 1 9 5 5. Устройство обработки данных по п.1, в котором заданный максимальный действительный адрес представляет собой значение, по существу, между двумя тысячами и четырьмя тысячами девяносто шесть.5. The data processing device according to claim 1, in which the specified maximum valid address is a value essentially between two thousand and four thousand and ninety-six. 6. Устройство обработки данных по п.5, в котором символ ОМЧР включает в себя пилотные поднесущие, которые выполнены с возможностью переноса известных символов, и заданный максимальный действительный адрес зависит от количества пилотных поднесущих, присутствующих в символе ОМЧР.6. The data processing device according to claim 5, in which the OFDM symbol includes pilot subcarriers that are capable of carrying known symbols, and the predetermined maximum valid address depends on the number of pilot subcarriers present in the OFDM symbol. 7. Устройство обработки данных по п.1, в котором приблизительно четыре тысячи поднесущих предусмотрены в одном из множества режимов работы, в котором приблизительно четыре тысячи поднесущих обеспечивают половину или меньше чем половину максимального количества поднесущих в символах ОМЧР в любом из режимов работы, и входные символы данных включают в себя первые наборы входных символов данных для отображения на первые символы ОМЧР и вторые наборы входных символов данных для отображения вторых символов ОМЧР, при этом устройство обработки данных во время работы выполняет перемежение входных символов данных как из первого, так и из второго наборов в соответствии с обработкой нечетного перемежения, причем обработка нечетного перемежения включает в себя этапы, на которых записывают первые наборы входных символов данных в первую часть запоминающего устройства перемежителя в соответствии с порядком следования первых наборов входных символов данных;7. The data processing device according to claim 1, in which approximately four thousand subcarriers are provided in one of a plurality of operating modes, in which approximately four thousand subcarriers provide half or less than half the maximum number of subcarriers in OFDM symbols in any of the operating modes, and input data symbols include first sets of input data symbols for displaying on first OFDM symbols and second sets of input data symbols for displaying second OFDM symbols, wherein the processing device data during operation interleaves the input data symbols from both the first and second sets in accordance with the processing of the odd interleaving, and the processing of the odd interleaving includes the steps of writing the first sets of input data characters to the first part of the interleaver memory in accordance with the order of the first sets of input data characters; считывают первые наборы входных символов данных из первой части запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным набором адресов, сгенерированных одним из кодов перестановки последовательности;reading the first sets of input data symbols from the first part of the interleaver memory into the signals of the subcarriers of the first OFDM symbols in accordance with the order determined by the set of addresses generated by one of the sequence permutation codes; записывают второй набор входных символов данных во вторую часть запоминающего устройства перемежителя в соответствии с порядком следования вторых наборов входных символов данных;recording a second set of input data symbols in a second part of the interleaver memory in accordance with the sequence of the second sets of input data symbols; считывают вторые наборы входных символов данных из второй части запоминающего устройства перемежителя на сигналы поднесущей вторых символов ОМЧР в соответствии с порядком, определенным набором адресов, сгенерированным с другими из кодов перестановки последовательности.read the second sets of input data symbols from the second part of the interleaver memory onto the subcarrier signals of the second OFDM symbols in accordance with the order determined by the set of addresses generated with other of the sequence permutation codes. 8. Передатчик для передачи входных символов данных, используя ортогональное мультиплексирование с частотным разделением (ОМЧР), причем передатчик включает в себя устройство обработки данных для отображения входных символов данных на заданное количество сигналов поднесущих символов ОМЧР, устройство обработки данных содержит перемежитель, во время работы считывающий в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущих ОМЧР и считывающий из запоминающего 8. A transmitter for transmitting input data symbols using frequency division orthogonal multiplexing (OFDM), the transmitter including a data processing device for mapping input data symbols to a predetermined number of OFDM symbol subcarrier signals, the data processing device includes an interleaver that reads during operation in the storage device, a predetermined number of data symbols for displaying on the OFDM subcarrier signals and reading from the storage - 13 017061 устройства символы данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего выполняют перемежение символов данных по сигналам поднесущих;- 13 017061 device data symbols for subcarriers OFDM to perform the display, and the reading from the storage device is performed in a different order than the reading in the storage device, the order is determined by the set of addresses, resulting in the interleaving of data symbols on the signals of the subcarriers; генератор адреса, выполненный с возможностью во время работы генерировать набор адресов, причем адрес генерируют для каждого из входных символов, для отображения на один из сигналов поднесущей, содержащий линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и во время работы генерирующий псевдослучайную последовательность битов в соответствии с полиномом генератора;an address generator, configured to generate a set of addresses during operation, the address being generated for each of the input symbols, for mapping to one of the subcarrier signals, comprising a linear shift register with feedback including a predetermined number of register stages and generating during operation a pseudo-random sequence of bits in accordance with the generator polynomial; схему перестановки, выполненную с возможностью принимать содержание каскадов сдвигового регистра и выполнять перестановку порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса;a permutation circuit configured to receive the contents of the shift register cascades and perform permutation of the order of bits present in the register cascades in accordance with the permutation code to form the address; модуль управления, выполненный с возможностью во время работы, в комбинации со схемой проверки адресов, повторно генерировать адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module configured to, during operation, in combination with an address verification circuit, re-generate an address when the generated address exceeds a predetermined maximum real address at which a predetermined maximum real memory address and a predetermined number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью М10! = Αι[θ]® ΑιΜ и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что схема перестановки выполнена с возможностью изменения кода перестановки, который переставляет порядок битов в каскадах регистра для формирования адресов от одного символа ОМЧР до другого.A linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback M 10 ! = Αι [θ] ® ΑιΜ and the permutation code generates an address of twelve bits with an additional bit, characterized in that the permutation circuit is capable of changing the permutation code, which permutes the order of the bits in the register stages to form addresses from one OFDM symbol to another. 9. Передатчик по п.8, в котором передатчик выполнен с возможностью передавать данные в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.9. The transmitter of claim 8, wherein the transmitter is capable of transmitting data in accordance with a Digital Television Broadcasting standard, such as a Digital Terrestrial Television broadcasting standard, a Digital Terrestrial Broadcasting standard for mobile phones, or a Digital Terrestrial Broadcasting standard 2. 10. Способ отображения входных символов, предназначенных для передачи на заданное количество сигналов поднесущих ортогонального мультиплексированного символа с частотным разделением (ОМЧР), содержащий этапы, на которых считывают в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущей ОМЧР;10. A method of displaying input symbols for transmitting to a predetermined number of signals of subcarriers of an orthogonal frequency division multiplexed symbol (OFDM), comprising the steps of: reading a predetermined number of data symbols into a memory device for mapping onto the OFDM subcarrier signals; считывают из запоминающего устройства символы данных для поднесущей ОМЧР для отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего символы данных перемежают на сигналы поднесущей;reading data symbols for the OFDM subcarrier from the storage device for display, wherein reading from the storage device is performed in a different order than reading into the storage device, the order is determined by a set of addresses, as a result of which data symbols are interleaved with subcarrier signals; генерируют набор адресов, причем адрес генерируют для каждого из входных символов для обозначения одного из сигналов поднесущей, на который символ данных должен быть отображен, генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;generating a set of addresses, the address being generated for each of the input symbols to indicate one of the subcarrier signals onto which the data symbol is to be mapped, generating a set of addresses comprises the steps of using a linear shift register with feedback including a given number of register stages , to generate a pseudo-random sequence of bits in accordance with the generator polynomial; используют схемы перестановки, которые во время работы принимают содержание каскадов сдвигового регистра для перестановки порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки для формирования адреса;using permutation schemes, which during operation, accept the contents of the shift register stages to rearrange the order of bits present in the register stages, in accordance with the permutation code for generating the address; повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;re-generate the address when the generated address exceeds the specified maximum valid address, in which the specified maximum valid memory address and the specified number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью ί ~ Н и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что изменяют код перестановки, который переставляет порядок битов каскадов регистра, для формирования набора адресов с одного символа ОМЧР на другой.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback ί ~ H and the permutation code generates an address of twelve bits with an additional bit, characterized in that they change the permutation code, which permutes the order of the bits of the register cascades, to form a set of addresses from one OFDM symbol to another. 11. Способ по п.10, в котором изменение кода перестановки включает в себя циклическое повторение последовательности разных кодов перестановки для последовательных символов ОМЧР.11. The method of claim 10, wherein changing the permutation code includes cyclically repeating a sequence of different permutation codes for consecutive OFDM symbols. 12. Способ по п.11, в котором одна из последовательности различных кодов перестановки формирует двенадцать адресов битов КДп] для ί-го символа данных из бита, присутствующего в η-м этапе К'1[п] регистра в соответствии с кодом перестановки, определенным по таблице12. The method according to claim 11, in which one of the sequence of different permutation codes generates twelve address bits KDP] for the ί-th data symbol from the bit present in the η-th stage K ' 1 [p] of the register in accordance with the permutation code, defined by table - 14 017061- 14 017061 Положения бита Т<', [п] Гог п=Bit position T <', [n] Gog n = Положения бита К; [и] Гог п=Bit position K; [and] Gogh n = 10 987654321010 9876543210 7 10 5812490367 10 581249036 13. Способ по п.11 или 12, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой13. The method according to claim 11 or 12, in which the sequence of permutation codes contains two permutation codes, which are Положения бита К', [п] Гог п=Bit position K ', [n] Gog n = Положения бита К.; [и] Гог п=K bit position; [and] Gogh n = 98765432109876543210 10 5 8 110 5 8 1 Положения бита К) [п] Гог п=Bit position K) [n] Gog n = Положения бита К [и] Гог п=The position of the bit K [and] Gog n = 627 10 8034195627 10 8034195 14. Способ по п.10, в котором заданный максимальный действительный адрес представляет собой значение, по существу, между двумя тысячами и четырьмя тысячами девяносто шесть.14. The method of claim 10, wherein the predetermined maximum valid address is a value essentially between two thousand and four thousand and ninety-six. 15. Способ по п.14, в котором символ ОМЧР включает в себя пилотные поднесущие, которые выполнены с возможностью переноса известных символов, и заданный максимальный действительный адрес зависит от количества пилотных поднесущих, присутствующих в символе ОМЧР.15. The method of claim 14, wherein the OFDM symbol includes pilot subcarriers that are capable of carrying known symbols, and the predetermined maximum valid address depends on the number of pilot subcarriers present in the OFDM symbol. 16. Способ по п.10, в котором приблизительно четыре тысячи поднесущих предусмотрены в одном из множества режимов работы, в котором приблизительно четыре тысячи поднесущих обеспечивают половину или меньше чем половину максимального количества поднесущих символов ОМЧР в любом из режимов работы, при этом способ содержит разделение входных символов данных, включающих в себя первые наборы входных символов данных для отображения на первые символы ОМЧР и вторые наборы входных символов данных для отображения на вторые символы ОМЧР;16. The method of claim 10, wherein approximately four thousand subcarriers are provided in one of a plurality of operating modes, wherein approximately four thousand subcarriers provide half or less than half the maximum number of subcarriers of OFDM symbols in any of the operating modes, the method comprising splitting input data symbols including first sets of input data symbols for mapping to first OFDM symbols and second sets of input data symbols for mapping to second OFDM symbols; перемежение входных символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения, содержащего запись первых наборов входных символов данных в первую часть запоминающего устройства перемежителя в соответствии с порядком следования первых наборов входных символов данных;interleaving the input data symbols from both the first and second sets in accordance with an odd interleaving process comprising recording the first sets of input data symbols in the first part of the interleaver memory in accordance with the sequence of the first sets of input data symbols; считывание первых наборов входных символов данных из первой части запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным набором адресов, сгенерированных одним из кодов перестановки последовательности;reading the first sets of input data symbols from the first part of the interleaver memory onto the signals of the subcarriers of the first OFDM symbols in accordance with the order determined by the set of addresses generated by one of the sequence permutation codes; запись второго набора входных символов данных во вторую часть запоминающего устройства перемежителя в соответствии с порядком следования вторых наборов входных символов данных;recording the second set of input data symbols in the second part of the interleaver memory in accordance with the sequence of the second sets of input data symbols; считывание вторых наборов входных символов данных из второй части запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком, определенным набором адресов, сгенерированных с другими из кодов перестановки последовательности.reading the second sets of input data symbols from the second part of the interleaver memory onto the signals of the subcarriers of the second OFDM symbols in accordance with the order determined by the set of addresses generated with other of the sequence permutation codes. 17. Способ передачи данных с использованием ортогонального мультиплексирования с частотным разделением (ОМЧР), содержащий этапы, на которых считывают в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущих ОМЧР;17. A method for transmitting data using orthogonal frequency division multiplexing (OFDM), comprising the steps of reading a predetermined number of data symbols into a memory device for mapping onto the OFDM subcarrier signals; считывают из запоминающего устройства символы данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют из набора адресов, в результате чего символы данных перемежают на сигналы поднесущих;reading data symbols for the OFDM subcarriers from the storage device to perform display, wherein reading from the storage device is performed in a different order than reading into the storage device, the order is determined from the set of addresses, as a result of which the data symbols are interleaved with subcarrier signals; генерируют набор адресов, причем адрес генерируют для каждого из входных символов для отображения на один из сигналов поднесущей, причем генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;generating a set of addresses, the address being generated for each of the input symbols to be mapped onto one of the subcarrier signals, the generating of the set of addresses comprising the steps of using a linear shift register with feedback including a predetermined number of register stages to generate a pseudo-random sequence of bits in accordance with the generator polynomial; используют схему перестановки, во время работы принимающую содержание из каскадов сдвигового регистра, для перестановки порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса, и повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, при этом заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;using a permutation scheme, during operation, receiving the contents from the cascades of the shift register to rearrange the order of bits present in the cascades of the register in accordance with the permutation code to generate the address, and regenerate the address when the generated address exceeds the specified maximum valid address, while the specified the maximum valid memory address and the specified number of subcarriers is approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью ί ~ [2] и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что изменяют код перестановки, который переставляет порядок битов каскадов регистра для формирования набора адресов с одного символа ОМЧР на другой.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback ί ~ [ 2 ] and the permutation code forms an address of twelve bits with an additional bit, characterized in that they change the permutation code, which permutes the order of the cascade bits register for the formation of a set of addresses from one symbol of the OFDM to another. 18. Способ передачи по п.17, в котором передача включает в себя передачу в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового 18. The transmission method of claim 17, wherein the transmission includes transmitting in accordance with a Digital Television Broadcasting standard, such as a Digital Terrestrial Television Broadcasting standard, a Digital Terrestrial Broadcasting Standard for mobile phones, or a Digital Standard - 15 017061 наземного вещания 2.- 15 017061 terrestrial broadcasting 2. 19. Генератор адреса для использования при передаче символов данных, для которых было выполнено перемежение на поднесущие ортогонально мультиплексированного с частотным разделением (ОМЧР) символа, генератор адреса во время работы генерирует набор адресов, каждый адрес сгенерирован для каждого из символов данных для отображения символов данных на один из сигналов поднесущей, причем генератор адреса содержит линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и во время работы генерирующий псевдослучайную последовательность битов в соответствии с полиномом генератора;19. An address generator for use in transmitting data symbols for which an orthogonally frequency division multiplexed (OFDM) symbol was interleaved into subcarriers, the address generator during operation generates a set of addresses, each address is generated for each of the data symbols to map data symbols to one of the subcarrier signals, and the address generator contains a linear shift register with feedback, which includes a given number of register stages and during operation generate s pseudo-random bit sequence in accordance with a generator polynomial; схему перестановки, во время работы принимающую содержание каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки, для формирования адреса;a permutation circuit that, during operation, receives the contents of the shift register cascades and performs a permutation of the order of bits present in the register cascades, in accordance with the permutation code, to form the address; модуль управления, во время работы в комбинации со схемой проверки адресов генерирующий адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module, during operation in combination with an address verification circuit, generating an address when the generated address exceeds a predetermined maximum real address in which a predetermined maximum real memory address and a predetermined number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью 1Д- ί ~ X М® X Н и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что схема перестановки выполнена с возможностью изменения кода перестановки, на основе которого выполняют перестановку порядка битов каскадов регистра, для формирования набора адресов с одного символа ОМЧР на другой.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback 1 D - ί ~ X М® X Н and the permutation code forms an address of twelve bits with an additional bit, characterized in that the permutation circuit is executed with the ability to change the permutation code, on the basis of which the permutation of the order of the bits of the register cascades is performed, to form a set of addresses from one OFDM symbol to another. 20. Генератор адреса по п.19, в котором схема перестановки во время работы циклически использует последовательность разных кодов перестановки для последовательных символов ОМЧР.20. The address generator according to claim 19, in which the permutation scheme during operation cyclically uses a sequence of different permutation codes for consecutive OFDM symbols. 21. Генератор адреса по п.20, в котором одна из последовательности разных кодов перестановки формирует адреса К1[п] из двенадцати битов для ί-го символа из бита, присутствующего в η-м каскаде регистра К'1[п] в соответствии с кодом перестановки, определенным по таблице21. The address generator according to claim 20, in which one of the sequence of different permutation codes generates addresses K 1 [n] from twelve bits for the ί-th character from the bit present in the ηth cascade of the register K ' 1 [n] in accordance with permutation code defined by table Положения бита КД [п] Гог п= 10 9876543210The position of the bit KD [p] Gog p = 10 9876543210 Положения бита К, [п] Гог п= 710581249036The position of the bit K, [n] Gog n = 710581249036 22. Генератор адреса по п.20 или 21, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой22. The address generator according to claim 20 or 21, in which the sequence of permutation codes contains two permutation codes, which are Положения бита КД [п] Гог пПоложения бита БД [п] Гог п=The position of the bit KD [p] Gog p The position of the bit DB [p] Gog p = Положения бита КД [и] Гог п=The position of the bit KD [and] Gog n = Положения бита К., [п] Гог п=The position of the bit K., [n] Gog n = 10 987654321010 9876543210 7 10 5 8 Ϊ 2 4 9 б 3 67 10 5 8 Ϊ 2 4 9 b 3 6 10 987654321010 9876543210 6 ~2 7 10 8 б 3 4 ΐ 9 56 ~ 2 7 10 8 b 3 4 ΐ 9 5 23. Устройство обработки данных для отображения символов, принятых из заданного количества сигналов поднесущих ортогонального мультиплексированного символа с частотным разделением (ОМЧР), в выходной поток символов, содержащее блок устранения перемежения, во время работы считывающий в запоминающее устройство заданное количество символов данных из сигналов поднесущей ОМЧР и считывающий из запоминающего устройства символы данных в выходной поток символов для выполнения отображения, считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего выполняют устранение перемежения символов данных из сигналов поднесущей ОМЧР;23. A data processing device for displaying symbols received from a predetermined number of frequency division multiplexed symbol (OFDM) subcarrier signals (OFDM) into an output symbol stream containing an interleaving elimination unit, during operation, reading into a memory device a predetermined number of data symbols from OFDM subcarrier signals and reading data symbols from the storage device into the output symbol stream for displaying, reading from the storage device is performed in In a different order than reading into the storage device, the order is determined by the set of addresses, as a result of which elimination of the interleaving of data symbols from the OFDM subcarrier signals is performed; генератор адреса, во время работы генерирующий набор адресов, причем адрес генерируют для каждого из принимаемых символов данных для отображения символа данных, принимаемого из сигнала поднесущей ОМЧР, в выходной поток символов, причем генератор адреса содержит линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и выполненный с возможностью генерировать псевдослучайную последовательность битов в соответствии с полиномом генератора;an address generator, during operation, generating a set of addresses, the address being generated for each of the received data symbols to map the data symbol received from the OFDM subcarrier signal to the output symbol stream, the address generator containing a linear shift register with feedback, including the number of stages of the register and configured to generate a pseudo-random sequence of bits in accordance with the generator polynomial; схему перестановки, во время работы принимающую содержание из каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки, для формирования адреса для одной из поднесущих ОМЧР;a permutation circuit, during operation, receiving the contents from the cascades of the shift register and performing permutation of the bits present in the cascades of the register, in accordance with the permutation code, to form the address for one of the subcarriers of the OFDM; модуль управления, во время работы совместно со схемой проверки адресов повторно генерирующий адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module, during operation in conjunction with the address verification circuitry, re-generating the address when the generated address exceeds a predetermined maximum real address, in which a predetermined maximum real memory address and a given number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномомfeedback linear shift register has eleven register stages with polynomial - 16 017061 генератора для линейного сдвигового регистра с обратной связью и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающееся тем, что схема перестановки выполнена с возможностью изменять код перестановки, в соответствии с которым выполняют перестановку порядка битов каскада регистра, для формирования набора адресов из одного символа ОМЧР в другой.- 16 017061 generator for a linear shift register with feedback and the permutation code generates with an additional bit an address of twelve bits, characterized in that the permutation circuit is configured to change the permutation code, in accordance with which the permutation of the order of the bits of the register cascade is performed to form a set addresses from one OFDM symbol to another. 24. Устройство обработки данных по п.23, в котором схема перестановки во время работы циклически работает с последовательностью различных кодов перестановки для последовательных символов ОМЧР.24. The data processing device according to item 23, in which the permutation circuit during operation cyclically works with a sequence of different permutation codes for consecutive OFDM symbols. 25. Устройство обработки данных по п.24, в котором одна из последовательностей разных кодов перестановки формирует адрес К1[п] из двенадцати битов для ί-го символа данных из бита, присутствующего в п-м каскаде К'1[п] регистра в соответствии с кодом перестановки, определенным по таблице25. The data processing device according to paragraph 24, in which one of the sequences of different permutation codes generates an address K 1 [p] of twelve bits for the ί-th data symbol from the bit present in the p-th cascade K ' 1 [p] of the register in accordance with the permutation code defined in the table Положения бита К', [п] £ог п= 1098765 4 3210Bit position K ', [n] £ og n = 1098765 4 3210 Положения бита К, [п] Гог п= 7 10 58 1249036The position of the bit K, [n] Gog n = 7 10 58 1249036 26. Устройство обработки данных по п.24 или 25, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой26. The data processing device according to paragraph 24 or 25, in which the sequence of permutation codes contains two permutation codes, which are Положения бита К', [п] Гог п= 10 98765 4 3210Bit position K ', [n] Gog n = 10 98765 4 3210 Положения бита К, [и] Гог п= 7 10 581249036 и ________________________________________________________________The position of the bit K, [and] Gog n = 7 10 581249036 and ________________________________________________________________ Положения бита К/, [п] Гог п= 10 9876543210Bit position K /, [n] Gog n = 10 9876543210 Положения бита К, [и] Гог п= 6271080341 95The position of the bit K, [and] Gog n = 6271080341 95 27. Устройство обработки данных по п.23, в котором заданный максимальный действительный адрес представляет собой значение, по существу, между двумя тысячами и четырьмя тысячами девяносто шесть.27. The data processing device according to item 23, in which the specified maximum valid address is a value essentially between two thousand and four thousand and ninety-six. 28. Устройство обработки данных по п.27, в котором символ ОМЧР включает в себя пилотные поднесущие, которые скомпонованы для переноса известных символов, и заданный максимальный действительный адрес зависит от количества пилотных символов поднесущей, присутствующих в символе ОМЧР.28. The data processing apparatus according to claim 27, wherein the OFDM symbol includes pilot subcarriers that are arranged to carry known symbols, and the predetermined maximum valid address depends on the number of pilot subcarrier symbols present in the OFDM symbol. 29. Устройство обработки данных по п.23, в котором приблизительно четыре тысячи поднесущих предусмотрены в одном из множества режимов работы, в котором приблизительно четыре тысячи поднесущих обеспечивают половину или меньше чем половину максимального количества поднесущих в символах ОМЧР в любом из режимов работы, и символы данных включают в себя первые наборы символов данных, принимаемых из первых символов ОМЧР, и вторые наборы символов данных, принимаемых из вторых символов ОМЧР, и устройство обработки данных во время работы выполняет устранение перемежения первого и второго наборов символов данных в выходной поток данных в соответствии с обработкой нечетного перемежения, при этом обработка нечетного перемежения включает этапы, на которых записывают первые наборы символов данных, принимаемых из поднесущих первых символов ОМЧР, в первую часть запоминающего устройства перемежителя в соответствии с порядком, определенным по набору адресов, сгенерированному с одним из кодов перестановки последовательности;29. The data processing apparatus of claim 23, wherein approximately four thousand subcarriers are provided in one of a plurality of operating modes, wherein approximately four thousand subcarriers provide half or less than half the maximum number of subcarriers in OFDM symbols in any of the operating modes, and symbols the data includes first sets of data symbols received from the first OFDM symbols, and second sets of data symbols received from the second OFDM symbols, and the data processing device performs eliminating the interleaving of the first and second sets of data symbols in the output data stream in accordance with the processing of the odd interleaving, the processing of the odd interleaving includes the steps of writing the first sets of data symbols received from the subcarriers of the first OFDM symbols to the first part of the interleaver memory in accordance with the order determined by the set of addresses generated with one of the sequence permutation codes; считывают первые наборы символов данных из первой части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования первых наборов входных символов данных;reading the first sets of data symbols from the first part of the interleaver memory into an output data stream in accordance with the sequence of the first sets of input data symbols; записывают второй набор символов данных, принятых из поднесущих вторых символов ОМЧР, во вторую часть запоминающего устройства перемежителя в соответствии с порядком, определенным по набору адресов, сгенерированному с другим из кодов перестановки последовательности;writing a second set of data symbols received from subcarriers of the second OFDM symbols to the second part of the interleaver memory in accordance with the order determined from the set of addresses generated with another of the sequence permutation codes; считывают вторые наборы символов данных из второй части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования вторых наборов входных символов данных.read the second sets of data symbols from the second part of the interleaver memory into the output data stream in accordance with the sequence of the second sets of input data symbols. 30. Приемник для приема данных из символов, модулированных с ортогональным мультиплексированием с частотным разделением (ОМЧР), причем приемник выполнен с возможностью принимать символы ОМЧР для восстановления символов данных из заданного количества поднесущих символов ОМЧР, приемник включает в себя процессор обработки данных, который выполнен с возможностью отображать символы данных, принятые из символов ОМЧР, в выходной поток данных, причем процессор данных содержит блок устранения перемежения, во время работы считывающий в запоминающее устройство заданное количество символов данных из символов поднесущих ОМЧР и считывающий из запоминающего устройства символы данных в выходной поток данных, для выполнения отображения, причем порядок считывания из запоминающего устройства отличается от считывания в запоминающее устройство, порядок определен по набору адресов, в результате чего выполняют устранение перемежения символов данных из сигналов поднесущей ОМЧР;30. A receiver for receiving data from symbols modulated with orthogonal frequency division multiplexing (OFDM), the receiver being configured to receive OFDM symbols to recover data symbols from a predetermined number of OFDM symbol subcarriers, the receiver includes a data processor that is configured to the ability to display data symbols received from the OFDM symbols into the output data stream, the data processor comprising an interleaving elimination unit, which reads into memory during operation a specified number of data symbols from the OFDM subcarrier symbols and reading data symbols from the storage device to the output data stream for displaying, wherein the reading order from the storage device is different from reading into the storage device, the order is determined by the set of addresses, as a result of which elimination is performed interleaving data symbols from OFDM subcarrier signals; генератор адреса, во время работы генерирующий набор адресов, причем адрес генерируют для каan address generator, during operation generating a set of addresses, the address being generated for - 17 017061 ждого из принимаемых символов данных для отображения принимаемых символов данных из сигнала поднесущей ОМЧР в выходной поток символа, генератор адреса содержит линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и во время работы генерирующий псевдослучайную последовательность бита в соответствии с полиномом генератора;- 17 017061 of each of the received data symbols for mapping the received data symbols from the OFDM subcarrier signal to the symbol output stream, the address generator contains a linear shift register with feedback including a predetermined number of register stages and during operation generating a pseudo-random bit sequence in accordance with generator polynomial; схему перестановки, во время работы принимающую содержание каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса одной из поднесущих ОМЧР;a permutation circuit that, during operation, receives the contents of the shift register cascades and performs a permutation of the order of bits present in the register stages in accordance with the permutation code to form the address of one of the OFDM subcarriers; модуль управления, работающий в комбинации со схемой проверки адресов для повторного генерирования адреса, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module operating in combination with an address verification circuitry for re-generating an address when the generated address exceeds a predetermined maximum real address at which a predetermined maximum real memory address and a predetermined number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью = к ι[θ]®^.-ι[2] и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что схема перестановки выполнена с возможностью изменения кода перестановки, в соответствии с которым выполняют перестановку порядка битов каскадов регистра, для формирования набора адресов от одного символа ОМЧР до другого.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback = k ι [θ] ® ^ .- ι [ 2 ] and the permutation code forms an address of twelve bits with an additional bit, characterized in that the permutation scheme is configured to change the permutation code, in accordance with which the permutation of the order of the bits of the register cascades is performed to form a set of addresses from one OFDM symbol to another. 31. Приемник по п.30, в котором приемник выполнен с возможностью принимать данные, модулированные в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.31. The receiver of claim 30, wherein the receiver is configured to receive data modulated in accordance with a Digital Television Broadcasting standard, such as a Digital Terrestrial Television Broadcasting standard, a Digital Terrestrial Broadcasting Standard for mobile phones, or a Digital Terrestrial Broadcasting standard 2. 32. Способ отображения символов, принятых из заданного количества сигналов поднесущих ортогонально мультиплексированного с частотным разделением (ОМЧР) символа на поток выходных символов, при этом способ содержит этапы, на которых считывают в запоминающее устройство заданное количество символов данных из сигналов поднесущих ОМЧР;32. A method of displaying symbols received from a predetermined number of signals of subcarriers of an orthogonally frequency division multiplexed (OFDM) symbol onto a stream of output symbols, the method comprising the steps of reading a predetermined number of data symbols from the signals of the OFDM subcarriers into the memory; считывают из запоминающего устройства символы данных в выходной поток данных для отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего в символах данных устраняют перемежение из сигналов поднесущих ОМЧР;reading data symbols from the storage device into the output data stream for display, moreover, reading from the storage device is performed in a different order than reading into the storage device, the order is determined by the set of addresses, as a result of which the interleaving of the OFDM subcarrier signals is eliminated in the data symbols; генерируют набор адресов, причем адрес генерируют для каждого из принятых символов данных, для обозначения сигнала поднесущей ОМЧР, из которого принятый символ данных требуется отобразить в выходной поток символа, при этом генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;generating a set of addresses, the address being generated for each of the received data symbols, to indicate the OFDM subcarrier signal from which the received data symbol is to be mapped to the symbol output stream, the generation of the address set comprising the steps of using a linear shift register with feedback, including a predetermined number of register stages, for generating a pseudo-random sequence of bits in accordance with a generator polynomial; используют схему перестановки для приема содержания каскадов сдвигового регистра и выполнения перестановки порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса;using a permutation scheme for receiving the contents of the shift register stages and performing a permutation of the order of bits present in the register stages in accordance with the permutation code to generate an address; повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;re-generate the address when the generated address exceeds the specified maximum valid address, in which the specified maximum valid memory address and the specified number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью Iй* & ~ Μ® ^-ι I2] и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что изменяют код перестановки, в соответствии с которым выполняют перестановку порядка битов каскадов регистра, для формирования набора адресов из одного символа ОМЧР к другому.a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback I th * & ~ Μ® ^ -ι I 2 ] and the permutation code forms an address of twelve bits with an additional bit, characterized in that they change permutation code, in accordance with which the permutation of the order of the cascade bits of the register is performed to form a set of addresses from one OFDM symbol to another. 33. Способ по п.32, в котором изменение кода перестановки включает в себя циклическое использование последовательности различных кодов перестановки для последовательных символов ОМЧР.33. The method according to p, in which changing the permutation code includes the cyclical use of a sequence of different permutation codes for consecutive OFDM symbols. 34. Способ по п.33, в котором одна из последовательностей различных кодов перестановки, форми- рующих адрес К1[п] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'1[п] регистра, в соответствии с кодом перестановки определена по таблице___________34. The method according to p. 33, in which one of the sequences of different permutation codes that form the address K 1 [p] of the twelve bits for the ί-th data symbol from the bit present in the η-th cascade K ' 1 [p] register, in accordance with the permutation code is determined by the table ___________ Положения бита В.'; [п] Гог п= 10 9876543210The position of the bit B. '; [n] Gogh n = 10 9876543210 Положения бита К, [п] Гог п= 7 10 581249036The position of the bit K, [n] Gog n = 7 10 581249036 35. Способ по п.33 или 34, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой35. The method according to p. 33 or 34, in which the sequence of permutation codes contains two permutation codes, which are Положения бита В.\ [п] Гог п= 10 98765432 1 0The position of the bit B. \ [n] Gog n = 10 98765432 1 0 Положения бита В.; [п] Гог п= 7 10 58 1249036B bit position; [n] Gogh n = 7 10 58 1249036 - 18 017061 и- 18 017061 and Положения бита К.', [п] Гог п= 10 9876543210The position of the bit K. ', [n] Gogh n = 10 9876543210 Положения бита К, [п] Гог п= 627 10 8034195The position of the bit K, [n] Gog n = 627 10 8034195 36. Способ по п.32, в котором заданный максимальный действительный адрес представляет собой значение, по существу, между двумя тысячами и четырьмя тысячами девяносто шесть.36. The method according to p, in which the specified maximum valid address is a value essentially between two thousand and four thousand and ninety-six. 37. Способ по п.36, в котором символ ОМЧР включает в себя пилотные поднесущие, которые выполнены с возможностью переноса известных символов, и заданный максимальный действительный адрес зависит от количества символов пилотных поднесущих, присутствующих в символе ОМЧР.37. The method of claim 36, wherein the OFDM symbol includes pilot subcarriers that are capable of carrying known symbols, and the predetermined maximum valid address depends on the number of pilot subcarrier symbols present in the OFDM symbol. 38. Способ по п.32, в котором приблизительно четыре тысячи поднесущих предусмотрены в одном из множества режимов работы, в котором приблизительно четыре тысячи поднесущих предоставляют половину или меньше чем половину максимального количества поднесущих в символах ОМЧР в любом из режимов работы, и символы данных включают в себя первые наборы символов данных, принимаемые из первых символов ОМЧР, и вторые наборы символов данных, принимаемые из вторых символов ОМЧР, и выполняют считывание в запоминающем устройстве заданного количества символов данных из сигналов поднесущих ОМЧР и считывание из запоминающего устройства символов данных в выходной поток символов в соответствии с процессом нечетного перемежения, причем процесс нечетного перемежения включает в себя:38. The method of claim 32, wherein approximately four thousand subcarriers are provided in one of a plurality of operating modes, wherein approximately four thousand subcarriers provide half or less than half the maximum number of subcarriers in OFDM symbols in any of the operating modes, and the data symbols include the first sets of data symbols received from the first OFDM symbols and the second sets of data symbols received from the second OFDM symbols and read a predetermined number of characters in the memory fetching data from the OFDM subcarrier signals and reading data symbols from the memory device into the output symbol stream in accordance with the odd interleaving process, the odd interleaving process including: записывают первые наборы символов данных, принимаемых из поднесущих первых символов ОМЧР, в первую часть запоминающего устройства перемежителя в соответствии с порядком, определенным набором адресов, сгенерированных с одним из кодов перестановки последовательности;write the first sets of data symbols received from the subcarriers of the first OFDM symbols to the first part of the interleaver memory in accordance with the order determined by the set of addresses generated with one of the sequence permutation codes; считывают первые наборов символов данных из первой части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования первых наборов входных символов данных;reading the first sets of data symbols from the first part of the interleaver memory into an output data stream in accordance with the sequence of the first sets of input data symbols; записывают второй набор символов данных, принятых из поднесущих вторых символов ОМЧР, во вторую часть запоминающего устройства перемежителя в соответствии с порядком, определенным набором адресов, сгенерированным с другим из кодов перестановки последовательности;writing a second set of data symbols received from subcarriers of the second OFDM symbols to the second part of the interleaver memory in accordance with the order determined by the set of addresses generated with another of the sequence permutation codes; считывают вторые наборы символов данных из второй части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования вторых наборов входных символов данных.read the second sets of data symbols from the second part of the interleaver memory into the output data stream in accordance with the sequence of the second sets of input data symbols. 39. Способ приема данных из символов, модулированных с ортогональным мультиплексированием с частотным разделением ОМЧР, содержащий этапы, на которых принимают символы данных из заданного количества сигналов поднесущих ортогонально мультиплексированного с частотным разделением (ОМЧР) символа для формирования в выходной поток символов;39. A method of receiving data from symbols modulated with orthogonal frequency division multiplexing OFDM, comprising the steps of receiving data symbols from a given number of signals of subcarriers of an orthogonally multiplexed frequency division multiplexed (OFDM) symbol for generating symbols in the output stream; считывают в запоминающее устройство заданное количество символов данных из сигналов поднесущих ОМЧР;reading a predetermined number of data symbols from the OFDM subcarrier signals into the storage device; считывают из запоминающего устройства символы данных в выходной поток символов для выполнения отображения, причем считывание выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют из набора адресов, в результате чего выполняют устранение перемежения символов данных из сигналов поднесущей ОМЧР;reading data symbols from the storage device into the output symbol stream for displaying, wherein the reading is performed in a different order than reading into the storage device, the order is determined from the set of addresses, as a result of which the interleaving of the data symbols from the OFDM subcarrier signals is performed; генерируют набор адресов, причем адрес генерируют для каждого из принимаемых символов, для отображения принимаемых символов данных из сигнала поднесущей ОМЧР, в выходной поток символов, причем генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;generating a set of addresses, the address being generated for each of the received symbols, for mapping the received data symbols from the OFDM subcarrier signal, to the output symbol stream, the generating of the address set comprising the steps of using a linear shift register with feedback including a predetermined number register stages, for generating a pseudo-random sequence of bits in accordance with the generator polynomial; используют схему перестановки для приема содержания каскадов сдвигового регистра и перестановки порядка битов, присутствующих в каскадах регистра, в соответствии с порядком перестановки для формирования адреса;using a permutation scheme for receiving the contents of the shift register cascades and permuting the order of bits present in the register cascades, in accordance with the permutation order for generating the address; повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;re-generate the address when the generated address exceeds the specified maximum valid address, in which the specified maximum valid memory address and the specified number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью М10! = Α-ιΜ и код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что изменяют код перестановки, на основе которого выполняют перестановку порядка битов в каскадах регистра, для формирования набора адресов из одного символа ОМЧР в другой.A linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback M 10 ! = Α-ιΜ and the permutation code forms an address of twelve bits with an additional bit, characterized in that they change the permutation code, on the basis of which the permutation of the bit order in the register stages is performed to form a set of addresses from one OFDM symbol to another. 40. Способ по п.39, в котором прием данных выполняют в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт 40. The method according to § 39, in which the data reception is performed in accordance with the standard of Digital television broadcasting, such as the standard of Digital terrestrial television broadcasting, standard - 19 017061- 19 017061 Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.Digital terrestrial broadcasting for mobile phones or Digital terrestrial broadcasting standard 2. 41. Генератор адреса, предназначенный для использования при приеме символов данных, размещенных с перемежением на поднесущих ортогонального мультиплексированного символа с частотным разделением, причем генератор адреса выполнен с возможностью генерирования набора адресов, каждый адрес генерируют для каждого из символов данных, для обозначения одного из сигналов поднесущей, на которые этот символ данных требуется отобразить, содержащий линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и выполненный с возможностью генерировать псевдослучайную последовательность битов в соответствии с полиномом генератора;41. An address generator for use in receiving data symbols arranged alternately on subcarriers of an orthogonal frequency division multiplexed symbol, wherein the address generator is configured to generate a set of addresses, each address is generated for each of the data symbols to indicate one of the subcarrier signals to which this data symbol is to be mapped, containing a linear shift register with feedback, including a given number of regression cascades pa and operable to generate a pseudo-random bit sequence in accordance with a generator polynomial; схему перестановки, во время работы принимающую содержание каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса;a permutation circuit that, during operation, receives the contents of the shift register cascades and performs a permutation of the order of bits present in the register cascades in accordance with the permutation code to form the address; модуль управления, во время работы в комбинации со схемой проверки адресов повторно генерирующий адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;a control module, during operation in combination with an address verification circuitry, re-generating an address when the generated address exceeds a predetermined maximum real address, in which a predetermined maximum real memory address and a predetermined number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью АЙ® А-Д-] и Код перестановки формирует с дополнительным битом адрес из двенадцати битов, отличающийся тем, что схема перестановки выполнена с возможностью изменения кода перестановки, на основе которого выполняют перестановку порядка битов каскадов регистра, для формирования набора адресов из одного символа ОМЧР в другой.A linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback AI® AD-] and the permutation code forms with an additional bit an address of twelve bits, characterized in that the permutation circuit is designed to change permutation code, on the basis of which the permutation of the order of the bits of the cascades of the register is performed to form a set of addresses from one OFDM symbol to another. 42. Генератор адреса по п.41, в котором схема перестановки во время работы циклически использует последовательность разных кодов перестановки для последовательных символов ОМЧР.42. The address generator according to paragraph 41, in which the permutation scheme during operation cyclically uses a sequence of different permutation codes for consecutive OFDM symbols. 43. Генератор адреса по п.42, в котором одна из последовательности разных кодов перестановки формирует адрес Κ1[η] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде Κ'1[η] регистра в соответствии с кодом перестановки, определенным по таблице______43. The address generator according to claim 42, wherein one of the sequence of different permutation codes generates an address Κ 1 [η] of twelve bits for the ίth data symbol from the bit present in the ηth cascade Κ ' 1 [η] of the register according to the permutation code defined in the table ______ Положения бита К.', [и] Гог п= 10 98765432 1 ОThe position of the bit K. ', [and] Gogh n = 10 98765432 1 O Положения бита К, [и] Гог п= 7 10 58 1249036The position of the bit K, [and] Gog n = 7 10 58 1249036 44. Генератор адреса по п.42 или 43, в котором последовательность кодов перестановки содержит два кода перестановки, которые представляют собой44. The address generator according to claim 42 or 43, wherein the sequence of permutation codes comprises two permutation codes, which are Положения бита К.', [п] Гог п=The position of the bit K. ', [n] Gog n = Положения бита К, [п] Гог п=Bit position K, [n] Gog n = 98765432109876543210 10 58 1 24903610 58 1 249036 Положения бита К', [п] Гог п=Bit position K ', [n] Gog n = Положения бита К, [и] Гог п=The position of the bit K, [and] Gog n = 10 987654321010 9876543210 6 ~2 7 10 8 0 3 4 Ϊ 9 56 ~ 2 7 10 8 0 3 4 Ϊ 9 5 45. Устройство обработки данных, выполненное с возможностью отображать входные символы данных, предназначенные для передачи в заданное количество сигналов поднесущей символов ортогонального мультиплексирования с частотным разделением ОМЧР, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и входные символы данных включают в себя первые наборы входных символов данных для отображения на первые символы ОМЧР и вторые наборы входных символов данных для отображения на вторые символы ОМЧР, причем устройство обработки данных содержит перемежитель, во время работы считывающий в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущей ОМЧР и считывающий из запоминающего устройства символы данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего выполняют перемежение символов данных по сигналам поднесущих;45. A data processing device configured to display input data symbols intended to transmit frequency-division multiplexing OFDM symbols to a predetermined number of subcarrier signals of OFDM, the predetermined number of subcarrier signals being determined in accordance with one of a plurality of operation modes, and the input data symbols include the first sets of input data symbols for displaying on the first symbols of the OFDM and the second sets of input data symbols for displaying on the second symbols OFDM elements, wherein the data processing device contains an interleaver, during operation, reads into the storage device a predetermined number of data symbols for display on the OFDM subcarrier signals and reads data symbols for OFDM subcarriers from the storage device to perform display, and reading from the storage device is performed in a different order than reading into the storage device, the order is determined by the set of addresses, as a result of which the data symbols are interleaved by the signals of the tray cabbage; генератор адреса, во время работы генерирующий наборы адресов, причем адрес генерируют для каждого из входных символов для отображения входных символов данных в одном из сигналов поднесущих, причем генератор адреса содержит линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и работающий для генерирования псевдослучайной последовательности бита в соответствии с полиномом генератора;an address generator, during operation generating sets of addresses, the address being generated for each of the input symbols for displaying input data symbols in one of the subcarrier signals, the address generator comprising a linear shift register with feedback including a predetermined number of register stages and working for generating a pseudo-random bit sequence in accordance with the generator polynomial; схему перестановки, во время работы принимающую содержание каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки, для формирования адреса одной из поднесущих ОМЧР;a permutation circuit that, during operation, receives the contents of the shift register cascades and performs a permutation of the order of bits present in the register cascades, in accordance with the permutation code, to form the address of one of the OFDM subcarriers; модуль управления, во время работы в комбинации со схемой проверки адресов повторно генерирующий адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором один из множества режимов работы представляет приблизительно четыре тысячи поднесущих a control module during operation in combination with an address verification circuitry that regenerates the address when the generated address exceeds the specified maximum valid address, in which one of the many operating modes represents approximately four thousand subcarriers - 20 017061 на символ ОМЧР, причем эти приблизительно четыре тысячи поднесущих представляют половину или меньше чем половину от максимального количества поднесущих в символах ОМЧР в любом из режимов работы, при этом заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;- 20 017061 per OFDM symbol, and these approximately four thousand subcarriers represent half or less than half of the maximum number of subcarriers in the OFDM symbols in any of the operating modes, with a given maximum valid memory address and a given number of subcarriers being approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью 9 ί ~ €ι М® Н и код перестановки формирует с дополнительным битом адрес из двенадцати битов, и устройство обработки данных выполнено с возможностью перемежения входных символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения, при этом процесс нечетного перемежения содержит этапы, на которых записывают первые наборы входных символов данных в первую часть запоминающего устройства перемежителя в соответствии с порядком следования первых наборов входных символов данных;a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback 9 ί ~ € ι М® Н and the permutation code forms an address of twelve bits with an additional bit, and the data processing device is capable of interleaving input characters data from both the first and second sets in accordance with the process of odd interleaving, while the process of odd interleaving contains stages in which the first sets of input characters nnyh the first part of the interleaver memory device in accordance with the following order of the first sets of input data symbols; считывают первые наборы входных символов данных из первой части запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным набором адресов;reading the first sets of input data symbols from the first part of the interleaver memory onto the signals of the subcarriers of the first OFDM symbols in accordance with the order determined by the set of addresses; записывают второй набор входных символов данных во вторую часть запоминающего устройства перемежителя в соответствии с порядком следования вторых наборов входных символов данных;recording a second set of input data symbols in a second part of the interleaver memory in accordance with the sequence of the second sets of input data symbols; считывают вторые наборы входных символов данных из второй части запоминающего устройства перемежителя по сигналам поднесущей вторых символов ОМЧР в соответствии с порядком, определенным набором адресов.read the second sets of input data symbols from the second part of the interleaver memory according to the signals of the subcarrier of the second OFDM symbols in accordance with the order determined by the set of addresses. 46. Устройство обработки данных по п.45, в котором код перестановки формирует адрес К1[и] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'1[и] регистра в соответствии с кодом перестановки, определенным по таблице46. The data processing device according to item 45, in which the permutation code generates an address K 1 [and] of twelve bits for the ί-th data symbol from the bit present in the η-th cascade K ' 1 [and] of the register in accordance with the code permutations defined by table Положения бита К', [п] &г п= 10 9876543210Bit position K ', [n] & r n = 10 9876543210 Положения бита К., [и] Гог п= 7 10 581249036The position of the bit K., [and] Gogh n = 7 10 581249036 47. Способ отображения входных символов данных, предназначенных для передачи на заданное количество сигналов поднесущей символов ортогонального мультиплексирования с частотным разделением ОМЧР, причем заданное количество сигналов поднесущей определяют в соответствии с одним из множества режимов работы, и входные символы данных включают в себя первые наборы входных символов данных для отображения на первые символы ОМЧР и вторые наборы входных символов данных для вторых символов ОМЧР, при этом способ содержит этапы, на которых считывают в запоминающее устройство заданное количество символов данных для отображения на сигналы поднесущей ОМЧР;47. A method for displaying input data symbols intended for transmitting orthogonal frequency division multiplexing OFDM symbols to a predetermined number of subcarrier signals, the predetermined number of subcarrier signals being determined in accordance with one of a plurality of operation modes, and the input data symbols include first sets of input symbols data to be displayed on the first OFDM symbols and second sets of input data symbols for the second OFDM symbols, the method comprising the steps of reading m to the storage device a predetermined number of data symbols for display on the OFDM subcarrier signals; считывают из запоминающего устройства символы данных для поднесущих ОМЧР для выполнения отображения, причем считывание из запоминающего устройства отличается по порядку от считывания в запоминающее устройство, порядок определяют по набору адресов, в результате чего выполняют перемежение символов данных на сигналы поднесущих;reading data symbols for OFDM subcarriers from the storage device to perform display, wherein reading from the storage device is different in order from reading into the storage device, the order is determined by the set of addresses, as a result of which the data symbols are interleaved onto the subcarrier signals; генерируют набор адресов, причем адрес генерируют для каждого из входных символов, для отображения входных символов данных на один из сигналов поднесущих, причем генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;generating a set of addresses, the address being generated for each of the input characters, for mapping the input data characters to one of the subcarrier signals, the generating of the set of addresses comprising the steps of using a linear shift register with feedback including a predetermined number of register stages, for generating a pseudo-random sequence of bits in accordance with the generator polynomial; используют схемы перестановки, которые во время работы принимают содержание каскадов сдвигового регистра для перестановки порядка битов, присутствующих в каскадах регистра в соответствии с кодом перестановки, для формирования адреса;use permutation schemes, which, during operation, accept the contents of the shift register stages to rearrange the order of bits present in the register stages in accordance with the permutation code to form the address; повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором один из множества режимов работы представляет приблизительно четыре тысячи поднесущих, приблизительно четыре тысячи поднесущих представляют половину или меньше чем половину максимального количества поднесущих символов ОМЧР любого из режимов работы, при этом заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;re-generate the address when the generated address exceeds the specified maximum valid address, in which one of the many modes of operation represents approximately four thousand subcarriers, approximately four thousand subcarriers represent half or less than half the maximum number of subcarriers of OFDM symbols of any of the operating modes, while the specified maximum a valid memory address and a predetermined number of subcarriers is approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью %[-] и код перестановки формирует с дополнительным битом адрес из двенадцати битов;a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback% [-] and the permutation code generates an address of twelve bits with an additional bit; выполняют перемежение входных символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения, который содержит этапы, на которых записывают первые наборы входных символов данных в первую часть запоминающего устройства перемежителя в соответствии с порядком следования первых наборов входных символов данных;interleaving the input data symbols from both the first and second sets in accordance with the odd interleaving process, which comprises the steps of writing the first sets of input data symbols to the first part of the interleaver memory in accordance with the sequence of the first sets of input data symbols; - 21 017061 считывают первые наборы символов входных данных из первой части запоминающего устройства перемежителя на сигналы поднесущей первых символов ОМЧР в соответствии с порядком, определенным набором адресов;- 21 017061 read the first character sets of input data from the first part of the interleaver memory to the subcarrier signals of the first OFDM symbols in accordance with the order determined by the set of addresses; записывают второй набор входных символов данных во вторую часть запоминающего устройства перемежителя в соответствии с порядком следования вторых наборов входных символов данных;recording a second set of input data symbols in a second part of the interleaver memory in accordance with the sequence of the second sets of input data symbols; считывают вторые наборы входных символов данных из второй части запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком, определенным набором адресов.read the second sets of input data symbols from the second part of the interleaver memory to the signals of the subcarriers of the second OFDM symbols in accordance with the order determined by the set of addresses. 48. Способ по п.47, в котором код перестановки формирует адрес К1[и] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'1[и] регистра в соответствии с кодом перестановки, определенным по таблице48. The method according to clause 47, in which the permutation code generates an address K 1 [and] of twelve bits for the ί-th data symbol from a bit present in the η-th cascade K ' 1 [and] register in accordance with the permutation code, defined by table Положения бита К', [п] Гог п= 10 9876543210Bit position K ', [n] Gog n = 10 9876543210 Положения бита К, [п] Гог п= 7 10 5812 4 9036The position of the bit K, [n] Gog n = 7 10 5812 4 9036 49. Устройство обработки данных, во время работы отображающее символы данных, принятые из заданного количества сигналов поднесущих символов ортогонального мультиплексирования с частотным разделением ОМЧР в выходной поток данных, заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, символы данных разделяют на первые наборы символов данных для отображения на первые символы ОМЧР и вторые наборы символов данных для отображения на вторые символы ОМЧР, причем устройство обработки данных содержит блок устранения перемежения, во время работы считывающий в запоминающее устройство заданное количество символов данных из сигналов поднесущей ОМЧР и считывающий из запоминающего устройства символы данных в поток символов выходных данных для отображения, причем считывание из запоминающего устройства отличается по порядку от считывания в запоминающее устройство, порядок определяют по набору адресов, в результате чего выполняют обратное перемежение символов данных на сигналы поднесущих ОМЧР, генератор адреса, во время работы генерирующий набор адресов, причем адрес генерируют для каждого из принятых символов данных, для отображения принятого символа данных из сигнала ОМЧР поднесущей, в выходной поток символов, содержащий линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и во время работы генерирующий псевдослучайную последовательность битов в соответствии с полиномом генератора;49. A data processing device, during operation, displaying data symbols received from a predetermined number of signals of subcarriers of orthogonal multiplexing symbols with frequency division of OFDM into the output data stream, a predetermined number of subcarrier signals is determined in accordance with one of a plurality of operating modes, data symbols are divided into first sets of data symbols for mapping to the first OFDM symbols and second sets of data symbols for mapping to the second OFDM symbols, wherein the data processing device holds the interleaver, during operation it reads into the storage device a predetermined number of data symbols from the OFDM subcarrier signals and reads data symbols from the storage device into the stream of output data symbols for display, the reading from the storage device being different from reading to the storage device, the order determined by a set of addresses, as a result of which the data symbols are alternately interleaved onto the OFDM subcarrier signals, the address generator, during a generating set of addresses, the address being generated for each of the received data symbols, for mapping the received data symbol from the OFDM subcarrier signal to the output symbol stream containing a linear shift register with feedback including a predetermined number of register stages and generating a pseudorandom during operation a sequence of bits in accordance with the generator polynomial; схему перестановки, во время работы принимающую содержание каскадов сдвигового регистра и выполняющую перестановку порядка битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки, для формирования адреса одной из поднесущих ОМЧР;a permutation circuit that, during operation, receives the contents of the shift register cascades and performs a permutation of the order of bits present in the register cascades, in accordance with the permutation code, to form the address of one of the OFDM subcarriers; модуль управления, во время работы в комбинации со схемой проверки адресов повторно генерирующий адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором один из множества режимов работы обеспечивает символы ОМЧР приблизительно с восьмью тысячами поднесущих, которые представляют собой половину или меньше чем половину от максимального количества поднесущих символов ОМЧР любого из режимов работы;a control module, during operation in combination with an address verification circuitry, re-generating an address when the generated address exceeds a predetermined maximum valid address, in which one of the many operating modes provides OFDM symbols with approximately eight thousand subcarriers, which represent half or less than half of the maximum number of subcarriers of OFDM symbols of any of the operating modes; заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи, линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью я, [1 о] = А,’_| [о]Ф [г]| и код перестановки формирует с дополнительным битом адрес из двенадцати битов, и устройство обработки данных во время работы устраняет перемежение первого и второго наборов символов данных в выводной поток данных в соответствии с процессом нечетного перемежения, при этом процесс нечетного перемежения содержит этапы, на которых записывают первые наборы символов данных, принятых из поднесущих первых символов ОМЧР, в первую часть запоминающего устройства перемежителя в соответствии с порядком, определенным по набору адресов;the preset maximum valid memory address and the preset number of subcarriers are approximately four thousand, a linear feedback shift register has eleven register stages with a generator polynomial for a linear feedback shift register i, [1 о] = A, '_ | [o] f [g] | and the permutation code generates with an additional bit an address of twelve bits, and the data processing device during operation eliminates the interleaving of the first and second sets of data symbols in the output data stream in accordance with the odd interleaving process, while the odd interleaving process comprises the steps in which the first sets of data symbols received from subcarriers of the first OFDM symbols to the first part of the interleaver memory in accordance with the order determined by the set of addresses; считывают первые наборы символов данных из первой части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования первых наборов входных символов данных;reading the first sets of data symbols from the first part of the interleaver memory into an output data stream in accordance with the sequence of the first sets of input data symbols; записывают второй набор символов данных, принятых из поднесущих вторых символов ОМЧР, во вторую часть запоминающего устройства перемежителя в соответствии с порядком, определенным набором адресов;recording a second set of data symbols received from subcarriers of the second OFDM symbols in the second part of the interleaver memory in accordance with the order determined by the set of addresses; считывают вторые наборы символов данных из второй части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования вторых наборов входных символов данных.read the second sets of data symbols from the second part of the interleaver memory into the output data stream in accordance with the sequence of the second sets of input data symbols. 50. Устройство обработки данных по п.49, в котором код перестановки формирует адрес К1[и] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'1[и] регистра в соответствии с кодом перестановки, определенным по таблице50. The data processing apparatus according to claim 49, wherein the permutation code generates an address K 1 [and] of twelve bits for the ί-th data symbol from a bit present in the η-th cascade K ' 1 [and] of the register in accordance with the code permutations defined by table - 22 017061- 22 017061 Положения бита К', [η] Гог η= 10 9876543210Bit position K ', [η] Gog η = 10 9876543210 Положения бита К, [п] Гог п= 7 10 5 8 1 2 4 9 0 3 6The position of the bit K, [n] Gog n = 7 10 5 8 1 2 4 9 0 3 6 51. Способ отображения символов данных, принятых из заданного количества сигналов поднесущих символов ортогонального мультиплексирования с частотным разделением ОМЧР в выходной поток данных, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, символы данных включают в себя первые наборы символов данных, принятые из первых символов ОМЧР, и вторые наборы символов данных, принятые из вторых символов ОМЧР, способ содержит этапы, на которых считывают в запоминающее устройство заданное количество символов данных из сигналов поднесущих ОМЧР;51. A method of displaying data symbols received from a predetermined number of signals of subcarriers of orthogonal multiplexing symbols of frequency division multiplexing in the output data stream, wherein a predetermined number of subcarrier signals is determined in accordance with one of a plurality of operation modes, data symbols include first sets of data symbols, received from the first OFDM symbols, and second sets of data symbols received from the second OFDM symbols, the method comprises the steps of reading a predetermined th number of data symbols from OFDM subcarrier signals; считывают из запоминающего устройства символы данных в выходной поток символов для выполнения отображения, считывание из запоминающего устройства выполняют в другом порядке, чем считывание в запоминающее устройство, порядок определяют по набору адресов, в результате чего устраняют перемежение символов из сигналов поднесущей ОМЧР;reading data symbols from the storage device into the output symbol stream for displaying, reading from the storage device is performed in a different order than reading into the storage device, the order is determined by the set of addresses, thereby eliminating the interleaving of symbols from the OFDM subcarrier signals; генерируют набор адресов, адрес генерируют для каждого из принятых символов, для отображения символа данных, принятого от сигнала поднесущей ОМЧР, в выходной поток символов, причем генерирование набора адресов содержит этапы, на которых используют линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра, для генерирования псевдослучайной последовательности битов в соответствии с полиномом генератора;a set of addresses is generated, an address is generated for each of the received symbols to map the data symbol received from the OFDM subcarrier signal to the output symbol stream, the generation of the address set comprising the steps of using a linear shift register with feedback including a predetermined number register stages, for generating a pseudo-random sequence of bits in accordance with the generator polynomial; используют схему перестановки для приема содержания каскадов сдвигового регистра и перестановки порядка битов, присутствующих в каскадах регистра в соответствии с порядком перестановки, для формирования адреса;using a permutation scheme to receive the contents of the shift register cascades and permuting the order of bits present in the register cascades in accordance with the permutation order to form the address; повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, в котором заданный максимальный действительный адрес памяти и заданное количество поднесущих составляют приблизительно четыре тысячи;re-generate the address when the generated address exceeds the specified maximum valid address, in which the specified maximum valid memory address and the specified number of subcarriers are approximately four thousand; линейный сдвиговый регистр с обратной связью имеет одиннадцать каскадов регистра с полиномом генератора для линейного сдвигового регистра с обратной связью М103 = ΑιΜ® ΑιΜ и код перестановки формирует с дополнительным битом адрес из двенадцати битов;a linear shift register with feedback has eleven register stages with a generator polynomial for a linear shift register with feedback M 10 3 = ΑιΜ® ΑιΜ and the permutation code forms an address of twelve bits with an additional bit; режим работы представляет приблизительно четыре тысячи поднесущих на символ ОМЧР, что составляет половину или меньше чем половину максимального количества поднесущих в символах ОМЧР в любом из режимов работы, считывают в запоминающее устройство заданное количество символов данных из сигналов поднесущих ОМЧР и считывают в запоминающее устройство символы данных в выходной поток символов в соответствии с процессом нечетного перемежения, процесс нечетного перемежения включает в себя:the operating mode represents approximately four thousand subcarriers per OFDM symbol, which is half or less than half the maximum number of subcarriers in the OFDM symbols in any of the operating modes, a predetermined number of data symbols are read from the OFDM subcarrier signals into the storage device, and data symbols are read into the storage device the output stream of characters in accordance with the process of odd interleaving, the process of odd interleaving includes: записывают первый набор символов данных, принятых из символов поднесущих первых ОМЧР, в первую часть запоминающего устройства перемежителя в соответствии с порядком, определенным по набору адресов;recording a first set of data symbols received from subcarrier symbols of the first OFDM in the first part of the interleaver memory in accordance with the order determined by the set of addresses; считывают первый набор символов данных из первой части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования первых наборов входных символов данных;reading the first set of data symbols from the first part of the interleaver memory into the output data stream in accordance with the sequence of the first sets of input data symbols; записывают второй набор символов данных, принятых из поднесущих вторых символов ОМЧР, во вторую часть запоминающего устройства перемежителя в соответствии с порядком, определенным набором адресов;recording a second set of data symbols received from subcarriers of the second OFDM symbols in the second part of the interleaver memory in accordance with the order determined by the set of addresses; считывают вторые наборы символов данных из второй части запоминающего устройства перемежителя в выходной поток данных в соответствии с порядком следования вторых наборов входных сим волов данных.read the second sets of data symbols from the second part of the interleaver memory into the output data stream in accordance with the sequence of the second sets of input data symbols. 52. Способ по п.51, в котором код перестановки формирует адрес К1[и] из двенадцати битов для ί-го символа данных из бита, присутствующего в η-м каскаде К'1[и] регистра, в соответствии с кодом перестановки, который определен по таблице52. The method of claim 51, wherein the permutation code generates an address K 1 [i] of twelve bits for the ίth data symbol from a bit present in the ηth cascade K ′ 1 [i] of the register, in accordance with the permutation code which is determined by the table Положения бита К\ [п] Гог п=Bit position K \ [n] Gog n = Положения бита К, [п] Гог п=Bit position K, [n] Gog n =
EA201000754A 2007-10-30 2008-10-29 Data processing apparatus and method EA017061B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0721271A GB2454195A (en) 2007-10-30 2007-10-30 Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise

Publications (2)

Publication Number Publication Date
EA201000754A1 EA201000754A1 (en) 2011-12-30
EA017061B1 true EA017061B1 (en) 2012-09-28

Family

ID=38834518

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201000754A EA017061B1 (en) 2007-10-30 2008-10-29 Data processing apparatus and method

Country Status (3)

Country Link
CN (2) CN101425992B (en)
EA (1) EA017061B1 (en)
GB (1) GB2454195A (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930426B (en) * 2009-06-24 2015-08-05 华为技术有限公司 Signal processing method, data processing method and device
TWI787614B (en) 2010-04-13 2022-12-21 美商Ge影像壓縮有限公司 Inheritance in sample array multitree subdivision
CN106303522B9 (en) 2010-04-13 2020-01-31 Ge视频压缩有限责任公司 Decoder and method, encoder and method, data stream generating method
EP3958573B1 (en) 2010-04-13 2023-06-07 GE Video Compression, LLC Video coding using multi-tree sub-divisions of images
WO2011127966A1 (en) 2010-04-13 2011-10-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Inter-plane prediction
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
CN103166735B (en) * 2011-12-15 2015-11-25 无锡中星微电子有限公司 A kind of reading/writing method of interleaver
KR20150005853A (en) * 2013-07-05 2015-01-15 삼성전자주식회사 transmitter apparatus and signal processing method thereof
KR102002559B1 (en) 2013-07-05 2019-07-22 삼성전자주식회사 Transmitting apparatus and signal processing method thereof
CN103581097B (en) * 2013-07-15 2016-12-28 上海数字电视国家工程研究中心有限公司 Digital signal emission system
JPWO2015045912A1 (en) * 2013-09-24 2017-03-09 ソニー株式会社 Data processing apparatus and data processing method
KR101775704B1 (en) * 2014-05-21 2017-09-19 삼성전자주식회사 Transmitting apparatus and interleaving method thereof
US9602245B2 (en) * 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
EP3249913A4 (en) * 2014-12-08 2018-08-22 LG Electronics Inc. Broadcast signal transmitting device, broadcast signal receiving device, broadcast signal transmitting method, and broadcast signal receiving method
CN107666367B (en) * 2016-07-29 2023-01-03 中兴通讯股份有限公司 Coding method and device
EP3878102B1 (en) * 2018-11-07 2024-03-06 Telefonaktiebolaget LM Ericsson (publ) Optimized implementation of (de-)interleaving for 3gpp new radio
US11218288B2 (en) 2019-01-11 2022-01-04 Mediatek Inc. Low PAPR reference signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
RU2235429C1 (en) * 2003-08-15 2004-08-27 Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" Method and device for time-and-frequency synchronization of communication system
EP1463256A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051469A (en) * 2003-07-28 2005-02-24 Sony Corp Encoding device and encoding method, and program
US7237174B2 (en) * 2003-09-04 2007-06-26 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications
EP1575175B1 (en) * 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
KR20060097503A (en) * 2005-03-11 2006-09-14 삼성전자주식회사 Channel interleaving/de-interleaving apparatus in a communication system using a low density parity check code and control method thereof
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
EP1463256A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
RU2235429C1 (en) * 2003-08-15 2004-08-27 Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" Method and device for time-and-frequency synchronization of communication system

Also Published As

Publication number Publication date
CN101425992A (en) 2009-05-06
EA201000754A1 (en) 2011-12-30
CN101510865A (en) 2009-08-19
CN101425992B (en) 2013-08-14
GB2454195A (en) 2009-05-06
GB0721271D0 (en) 2007-12-12
CN101510865B (en) 2013-12-11

Similar Documents

Publication Publication Date Title
EA017061B1 (en) Data processing apparatus and method
USRE48147E1 (en) 16K mode interleaver in a digital video broadcasting (DVB) standard
US10541844B2 (en) Data processing apparatus and method for use in an interleaver suitable for multiple operating modes
EA014122B1 (en) Data processing apparatus and method
US9300515B2 (en) Data processing apparatus and method
JP5248983B2 (en) Data processing apparatus and method
EA014415B1 (en) Data processing apparatus and method

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG MD TJ TM