DE68914649T2

DE68914649T2 - Synchronisationseinrichtung für eine rahmenfolge mit variabler länge.

Info

Publication number: DE68914649T2
Application number: DE68914649T
Authority: DE
Inventors: Jean-Yves Aubie; Claude Perron
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1988-12-09
Filing date: 1989-12-08
Publication date: 1994-07-21
Anticipated expiration: 2009-12-09
Also published as: EP0399023A1; DE68914649D1; EP0399023B1; WO1990006643A1; US5140619A; FR2640450A1; FR2640450B1

Description

Die Erfindung betrifft eine Synchronisationsvorrichtung für eine Folge von Rahmen variabler Länge. Diese Rahmen enthalten Daten variabler Länge, denen ein Binärwort einer festen Länge vorausgeht, das im allgemeinen zwei Aufgaben löst, nämlich die Synchronisation einer Datenempfangsvorrichtung bezüglich einer Datensendevorrichtung, indem die unterschiedlichen Rahmen angehörenden Daten voneinander getrennt werden, und die Übermittlung der Parameter, die für den betrachteten Rahmen typisch sind und die eine spätere Auswertung der in diesem Rahmen übertragenen Daten erlauben.
Um die Synchronisation gegen Übertragungsfehler zu schützen, kann dieses Wort aus N identischen Wörtern, Vorspann genannt, gebildet sein, die je ein Rahmentrennwort bestehend aus einem fest vorgegebenen Motiv und ein Parameterwort enthalten, das eine feste Länge besitzt, aber einen für den nachfolgenden Rahmen typischen Inhalt. Eine derartige Vorrichtung ist beispielsweise aus der Patentschrift US 3 823 266 bekannt.
Ziel der Erfindung ist es, eine Synchronisationsvorrichtung vorzuschlagen, die eine Erfassung der Rahmentrennwörter und eine Entnahme der Parameterwörter selbst in Gegenwart von Übertragungsfehlern erlaubt. Gegenstand der Erfindung ist ein Synchronisationsverfahren mit Korrelationsrechenmitteln, um die Rahmentrennwörter zu erfassen, selbst wenn sie alle mehr oder minder durch Übertragungsfehler verfälscht sind, und um daraus Zeitintervalle abzuleiten, während denen die Parameterwörter aus der Folge von Rahmen entnommen werden können.
Erfindungsgemäß ist eine Synchronisationsvorrichtung für eine Folge von Rahmen variabler Länge, wobei jeder Rahmen mit N identischen Trennwörtern beginnt, die durch ein konstantes Intervall getrennt sind, mit:
- Mitteln zur Berechnung von N Korrelationswerten, die die Korrelation zwischen einer Folge von jedem Trennwort identischen Bits mit N Folgen von Binärdaten darstellen, die durch Verzögerung der Rahmen von i mal dem Zeitintervall der Trenn-Wörter gebildet werden, wobei gilt 0 ≤ i ≤ N-1;
- mit Mitteln (9), um ein Erkennungssignal (R) zu liefern, wenn diese N Korrelationswerte alle größer als ein Schwellwert sind, wobei dann dieses Signal (R) angibt, daß N Trennwörter erkannt wotden sind,
dadurch gekennzeichnet, daß die Mittel zur Berechnung von N Korrelationswerten N Korrelationsrechenvorrichtungen enthalten, die durch eine Initialisierungsvorrichtung initialisiert werden, wobei diese Initialisierungsvorrichtung enthält:
- Mittel zur Verzögerung der Folge von Rahmen, die N-1 verzögerte Folgen von Rahmen abgeben, wobei jede Folge eine Verzögerung von i mal dem Intervall der Trennwörter besitzt, wobei gilt 1 ≤ i ≤ N-1;
- Mittel zum Vergleich Bit für Bit der Werte der Folge der nicht verzögerten Rahmen und der Werte der N-1 verzögerten Folgen und zur Lieferung eines Mehrheitsbinärsignals, dessen Wert aus dem Wert der Mehrheit der N miteinander verglichenen Werte gebildet wird,
- Mittel, um in diesem Binärsignal eine Folge identischer Bits mit denen eines Trennworts zu erfassen und um dann ein Initialisierungssignal für die Korrelationsrechenvorrichtung zu liefern.
Die Erfindung und weitere Einzelheiten gehen aus der nachfolgenden Beschreibung und den bei liegenden Figuren hervor.
Figur 1 zeigt das Zeitdiagramm eines Beispiels eines Rahmens variabler Länge.
Figur 2 zeigt das Blockschaltbild eines Ausführungs beispiels der erfindungsgemäßen Synchronisationsvorrichtung.
Der Rahmen variabler Länge, der in Figur 1 dargestellt ist, enthält einen Vorspann, der dreimal identisch wiederholt wird, wobei jeder Vorspann eine Dauer Tpr und Daten 7 mit variabler Länge besitzt. Der erste Vorspann besteht aus einem Trennwort 1 und einem Parameterwort 2. Der zweite Vorspann besteht aus einem Trennwort 3 und einem Parameterwort 4. Der dritte Vorspann besteht aus einem Trennwort 5 und einem Parameterwort 6. Jedes Trennwort 1, 3, 5 enthält das gleiche binäre Motiv und hat die gleiche Dauer Ts. Es erlaubt die Erkennung der Grenze zwischen zwei aufeinanderfolgenden Rahmen. Jedes Parameterwort 2, 4, 6 enthält die gleiche Anzahl von Bits und besitzt eine identische Dauer Tpa, aber der Inhalt ist für den betrachteten Rahmen typisch. Die drei Vorspanne eines gegebenen Rahmens enthalten drei identische Parameterwörter.
Die Synchronisation einer Dekodiervorrichtung erfordert die Erkennung der Trennwörter 1, 3, 5, selbst wenn Übertragungsfehler vorliegen, und die Bestimmung ihrer Lage, um zu wissen, wann die Daten 7 beginnen. Andererseits erfordert die Dekodierung der Daten die sehr genaue Kenntnis der in den drei Parameterwörtern 2, 4, 6 enthaltenen Parameter.
Figur 2 zeigt das Blockschaltbild eines Ausführungsbeispiels der erfindungsgemäßen Synchronisationsvorrichtung für die Synchronisation eines Dekodierers, der Rahmen einer variablen Länge empfängt, wie sie z.B. in Figur 1 gezeigt sind. Dieses Beispiel enthält eine Eingangsklemme 13, an der die Folge von Rahmen variabler Länge anliegt, eine Rechenvorrichtung 8 zur Berechnung von drei Korrelationswerten, einen logischen Kreis 9, der ein Erkennungssignal R liefert, wenn die drei Korrelationswerte alle größer als ein vorgegebener Schwellwert sind, wobei dieses Signal R angibt, daß drei einem Rahmen vorausgehende Trennwörter erkannt worden sind, ein Zeitverzögerungsglied 10 mit einer Zeitverzögerung von Tpa, einen Multiplexer 11 mit zwei Eingängen und einem Ausgang und eine Ausgangsklemme 12, die in diesem Beispiel an einen nicht dargestellten Pufferspeicher angeschlossen ist. Die Ausgangsklemme 12 liefert einerseits die Daten 7, die in jedem Rahmen enthalten sind, und andererseits den Inhalt der Parameterwörter 2, 4, 6, die aus den drei am Anfang jedes Rahmens liegenden Vorspannen entnommen wurden.
Die Rechenvorrichtung 8 enthält zwei digitale Verzögerungsleitungen 14 und 15, die je eine Verzögerung gleich der Dauer Tpr eines Vorspanns bewirken, vier digitale Verzögerungsleitungen 18 bis 21, die je eine Zeitverzögerung um eine Dauer Ts eines Trennworts bewirken, eine Erfassungsvorrichtung 17 für ein Trennwort und drei Korrelationsrechenvorrichtungen 22 bis 24.
Die Rechenvorrichtung 8 besitzt einen an die Eingangsklemme 13 angeschlossenen Eingang, der an einen Eingang des Kreises 16, an einen Eingang der Verzögerungsleitung 19 und an einen Eingang der Verzögerungsleitung 14 führt. Ein Ausgang der Verzögerungsleitung 14 ist an einen Eingang des Kreises 16, an einen Eingang der Verzögerungsleitung 15 und an einen Eingang der Verzögerungsleitung 20 angeschlossen. Ein Ausgang der Verzögerungsleitung 15 ist an einen Eingang des Kreises 16, an einen Eingang der Verzögerungsleitung 21 und an einen ersten Eingang des Multiplexers 11 angeschlossen. Die Verzögerungsleitungen 14 und 15 haben die Aufgabe, die Folgen von Rahmen mit einer Verzögerung Tpr bzw. 2Tpr zu liefern.
So empfangen die drei Eingänge des Kreises 16 je eine von drei Folgen von Rahmen, die zeitlich verschoben sind, derart, daß der erste Eingang des i-te Bit des dritten Vorspanns im selben Augenblick empfängt, in dem der zweite Eingang das i-te Bit des zweiten Vorspanns und der dritte Eingang des i-te Bit des ersten Vorspanns empfängt. Der Kreis 16 ist ein logischer Mehrheitskreis, d.h. er liefert ein Binärsignal MAJ, dessen Wert der Mehrheit der an die drei Eingänge angelegten Werte für jedes Bit der Rahmenfolge variabler Länge gleich ist. Entsprechend empfangen die Eingänge der Verzögerungsleitungen 19 bis 21 im gleichen Zeitpunkt das i-te Bit des ersten Vorspanns, das i-te Bit des zweiten Vorspanns und das i-te Bit des dritten Vorspanns.
Ein Ausgang des Kreises 16 ist an einen Eingang der Verzögerungsleitung 18 und an einen Eingang der Vorrichtung 17 zur Erfassung eines Trennworts angeschlossen. Diese Vorrichtung 17 liefert ein logisches Signal INIT wenn sie in der Folge von binären Mehrheitswerten ein den erwarteten Trennwörtern identisches Motiv erkennt. Der Ausgang des Detektors 17 ist an Initialisierungseingänge der Rechenvorrichtungen 22 bis 24 angeschlossen. Letztere besitzen Eingänge, die mit den Ausgängen der Verzögerungsleitungen 19 bis 21 verbunden sind. Das Signal INIT initialisiert eine Korrelationsberechnung in jeder der Vorrichtungen 22 bis 24, sobald die Erfassungsvorrichtung 17 die Erkennung eines Trennworts abschließt. Um die in der Vorrichtung 17 zur Erkennung eines Trennworts erforderliche Zeit zu kompensieren, verzögern die Verzögerungsleitungen 19 bis 21 die Binärfolgen, die an die Eingänge der Korrelationsrechenvorrichtungen 22 bis 24 angelegt werden, je um eine Dauer Ts.
Jede der Rechenvorrichtungen 22 bis 24 bestimmt einen Korrelationswert, der der Anzahl von Bits gleicht, die in der Folge der an den Eingang der Rechenvorrichtung angelegten Binärwerte und in einer Folge von Binärwerten gleich sind, die den ein Trennwort bildenden Bits entsprechen. Aufgrund der Trennworterfassungsvorrichtung 17 beginnt der Rechenvorgang genau zu dem Zeitpunkt, in dem die Vorrichtung 22 das Trennwort 5, die Vorrichtung 23 das Trennwort 3 und die Vorrichtung 24 das Trennwort 1 zu empfangen beginnt. Nach einem Zeitintervall der Dauer Ts liefern die Rechenvorrichtungen 22 bis 24 drei Korrelationswerte, die umso niedriger sind, je größer die Anzahl fehlerhafter Bits im Trennwort 5, im Trennwort 3 und im Trennwort 1 ist. Drei Ausgänge der Rechenvorrichtungen 22 bis 24 bilden drei erste Ausgänge der Rechenvorrichtung 8 und sind an drei Eingänge der Rechenvorrichtung 9 angeschlossen.
Die Rechenvorrichtung 9 enthält drei Schwellwertkomparatoren 25 bis 27 mit je demselben vorgegebenen Schwellenwert und ein logisches UND-Tor 28. Die drei Eingänge der Vorrichtung 9 werden von je einem Eingang eines der Schwellwertkomparatoren 25 bis 27 gebildet. Drei Ausgänge dieser Komparatoren sind an drei Eingänge des Tors 28 angeschlossen. Der Ausgang dieses Tors bildet einen Ausgang der Vorrichtung 9 und ist an einen Steuereingang des Zeitverzögerungsglieds 10 angeschlossen. Die Schwelle der Komparatoren 25 bis 27 entspricht einer gewissen Fehlerrate in jedem der Trennwörter 1, 3, 5. Wenn beispielsweise jedes Trennwort 41 Bits enthält, dann erlaubt ein Schwellwert von 38 ein Trennwort als gültig zu betrachten, das 38 richtige und 3 fehlerhafte Bits enthält. Wenn die drei Korrelationswerte größer als der Schwellwert sind, dann liefern die Komparatoren 25 bis 27 drei Signale, die das UND-Tor 28 öffnen. Der Ausgang des UND-Tors 28 liefert dann ein logisches Erkennungssignal R, das angibt, daß drei Trennwörter erkannt wurden. Diese Synchronisationsvorrichtung erlaubt also die Erkennung der Trennwörter von Rahmen variabler Länge, selbst wenn jedes dieser Trennwörter einige fehlerhafte Bits enthält.
Eine zweite Aufgabe dieser Synchronisationsvorrichtung ist es, mit der größtmöglichen Genauigkeit die Eigenparameter der Daten 7 zu erfassen, Lim diese Daten korrekt dekodieren zu können. Wie die Trennwörter 1, 3, 5 sind auch die Parameterwörter 2, 4, 6 mit Binärfehlern behaftet. Der logische Mehrheitskreis 16 erlaubt es, diese Fehler zu beseitigen, wenn nur ein fehlerhafter Wert in den drei Werten eines gleichen Bits des Parameterworts auftritt. Ohne Übertragungsfehler liefert der Kreis 16 dreimal den genauen Vorspann. Dies ist nicht mehr der Fall bei Übertragungsfehlern. Während der zweite Vorspann an der Eingangsklemme 13 ankommt, empfängt: der Kreis 16 an seinen drei Eingängen den zweiten Vorspann, den ersten Vorspann und eine beliebige Folge bestehend aus Daten des vorhergehenden Rahmens variabler Länge. Schon der kleinste Fehler hinsichtlich eines Bits des ersten oder zweiten Vorspanns führt also zu einem Fehler in dem durch den Kreis 16 nachgebildeten Vorspann.
In gleicher Weise liefern nach dem Eintreffen des dritten Vorspanns an der Eingangsklemme 13 die Verzögerungsleitungen 14 und 15 den dritten und den zweiten Vorspann. Daher empfängt der Kreis 16 an seinen drei Eingängen den zweiten Vorspann, den dritten Vorspann und eine beliebige Binärfolge bestehend aus Daten. Schon der kleinste Fehler im zweiten oder dritten Vorspann führt dazu, daß der Kreis 16 einen fehlerhaften Vorspann ausgibt. Der einzige Fall, in dem der Kreis 16 die Redundanz der drei Vorspanne ausnützt, liegt also vor, wenn der Kreis gleichzeitig an seinen drei Eingängen den ersten, den zweiten und den dritten Vorspann empfängt. In diesem Fall liefert der Ausgang des Kreises 16 einen Vorspann, in dem die Übertragungsfehler durch die Mehrheitsentscheidung korrigiert wurden, soweit dies möglich war.
Die erfindungsgemäße Vorrichtung enthält einen Multiplexer 11, um die Mehrheitsbinärfolge MAJ, die vom Kreis 16 geliefert wird, durchzuschalten, wobei nur die Bits, die im Zeitintervall liegen, in dem der Kreis 16 einen Vorspann liefert, die höchste Genauigkeit besitzen. Hierzu wird die Binärfolge MAJ an einen zweiten Eingang des Multiplexers 11 über die Verzögerungsleitung 18 mit einer Verzögerung Ts angelegt, die die Verzögerung aufgrund des Betriebs der Vorrichtung 17 kompensiert. Ein Ausgang des Multiplexers 11 ist an die Ausgangsklemme 12 der Vorrichtung angeschlossen. Ein Steuerein- gang des Multiplexers 11 liegt an einem Ausgang des Zeitverzögerungsglieds 10. Ein Steuereingang des Zeitverzögerungsglieds 10 ist an den Ausgang der Vorrichtung 9 angeschlossen und empfängt das Erkennungssignal R.
Wenn das Zeitverzögerungsglied 10 das Signal R empfängt, steuert es eine Umschaltung des Multiplexers 11 über ein logisches Signal FEN, Fenstersignal genannt, dessen Dauer gleich der Dauer Tpa eines Parameterworts ist. Während dieser Dauer überträgt also der Multiplexer 11 dar Parameterwort, das ggf. durch die Mehrheitsentscheidung korrigiert wurde. Während der übrigen Zeit überträgt der Multiplexer 11 die verzögerte Folge von Binärdaten, die vom Ausgang der Verzögerungsleitung 15 stammt, wobei diese Daten nicht durch eine Mehrheitslogik korrigiert werden können, da sie keine Redundanz besitzen.
Die Vorrichtung 17 zur Erfassung eines Trennworts und die Vorrichtungen 22 bis 24 zur Korrelationsberechnung können auf unterschiedliche Arten realisiert werden, die insbesondere abhängig vom Typ des Motivs variieren, das zur Bildung der Trennwörter verwendet wird. Wenn beispielsweise jedes Trennwort aus 40 Bits des Werts 0 und einem Bit des Werts 1 besteht, dann ist es möglich, die Vorrichtung 17 und jede Korrelationsrechenvorrichtung 22 bis 24 aus einem Zähler zu bilden, der die Anzahl der Bits mit dem Wert 0 in der Bitfolge zählt. Die Herstellung dieser Vorrichtungen für andere Trennwortmotive stellt den Fachmann nicht vor Probleme.
Die Erfindung ist insbesondere auf das Gebiet der Kodierung und Dekodierung von Fernsehbildern anwendbar, um die Synchronisierung eines Dekodierers zu gewährleisten.

Claims

1. Synchronisationsvorrichtung für eine Folge von Rahmen variabler Länge, wobei jeder Rahmen mit ^N identischen Trennwörtern (1, 3, 5) beginnt, die durch ein konstantes Intervall (Tpr) getrennt sind, mit:

- Mitteln (8) zur Berechnung von N Korrelationswerten, die die Korrelation zwischen einer Folge von jedem Trennwort (1, 3, 5) identischen Bits mit N Folgen von Binärdaten darstellen, die durch Verzögerung der Rahmen von i mal dem Zeitintervall (Tpr) der Trennwörter gebildet werden, wobei gilt 0 ≤ i ≤ N-1;

- mit Mitteln (9), um ein Erkennungssignal (R) zu liefern, wenn diese N Korrelationswerte alle größer als ein Schwellwert sind, wobei dann dieses Signal (R) angibt, daß N Trennwörter erkannt worden sind, dadurch gekennzeichnet, daß die Mittel (8) zur Berechnung von N Korrelationswerten N Korrelationsrechenvorrichtungen (22 bis 24) enthalten, die durch eine Initialisierungsvorrichtung initialisiert werden, wobei diese Initialisierungsvorrichtung enthält:

- Mittel (14, 15) zur Verzögerung der Folge von Rahmen, die N-1 verzögerte Folgen von Rahmen abgeben, wobei jede Folge eine Verzögerung von i mal dem Intervall (Tpr) der Trennwörter (1, 3, 5) besitzt, wobei gilt 1 ≤ i ≤ N-1;

- Mittel (16) zum Vergleich Bit für Bit der Werte der Folge der nicht verzögerten Rahmen und der Werte der N-1 verzögerten Folgen und zur Lieferung eines Mehrheitsbinärsignals (MAJ), dessen Wert aus dem Wert der Mehrheit der N miteinander verglichenen Werte gebildet wird,

- Mittel (17), um in diesem Binärsignal (MAJ) eine Folge identischer Bits mit denen eines Trennworts zu erfassen und um dann ein Initialisierungssignal (INIT) für die Korrelationsrechenvorrichtung (22 bis 24) zu liefern.

2. Vorrichtung nach Anspruch 1 zur Erfassung eines Parameterbinärworts (2, 4, 6), das eine vorgegebene Länge (Tpa) besitzt und jedem der N Trennwörter (1, 3, 5) zu Beginn jedes Rahmens zugeordnet ist, wobei dieses Wort von Informationen gebildet wird, die für diesen Rahmen spezifisch sind, dadurch gekennzeichnet, daß sie außerdem enthält:

- eine Zeitverzögerungsvorrichtung (10), die vom Erkennungssignal (R) ausgelöst wird und ein Fenstersignal (FEN) liefert, dessen Dauer gleich der Dauer des zu entnehmenden Parametersignals (2, 4, 6) ist,

- eine Schaltvorrichtung (11), die vom Fenstersignal (FEN) gesteuert wird, um aus dem Mehrheitsbinärsignal (MAJ) das Parameterwort (2, 4, 6) zu entnehmen, indem das Mehrheitssignal nur während der Dauer dieses Fenstersignals übertragen wird.