DE3888462T2 - Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung. - Google Patents

Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.

Info

Publication number
DE3888462T2
DE3888462T2 DE3888462T DE3888462T DE3888462T2 DE 3888462 T2 DE3888462 T2 DE 3888462T2 DE 3888462 T DE3888462 T DE 3888462T DE 3888462 T DE3888462 T DE 3888462T DE 3888462 T2 DE3888462 T2 DE 3888462T2
Authority
DE
Germany
Prior art keywords
layer
recess
base layer
gate
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3888462T
Other languages
English (en)
Other versions
DE3888462D1 (de
Inventor
Masatoshi C O Patent Di Kanaya
Yoshiaki C O Patent Di Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3888462D1 publication Critical patent/DE3888462D1/de
Publication of DE3888462T2 publication Critical patent/DE3888462T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

  • Diese Erfindung bezieht sich auf Thyristoren (einschließlich lichtaktivierte Thyristoren) mit Überspannungs-selbstschutzfunktion vom Durchschlagtyp und insbesondere auf ein Thyristor-Herstellungsverfahren, welches die Durchbruchspannung, bei der der Durchbruch auftritt, genau ausführen kann und insbesondere zur Herstellung von Thyristsoren verwendet wird, welche für eine Anwendung zur Hochspannungsumwandlung bei Gleichstrom-Energieübertragung eingesetzt werden.
  • Auf dem Gebiet der Hochenlastthyristoren, welche für Hochspannungs-Übertragungsanwendungen angewandt werden, sind Thyristoren mit Überspannungs-Selbstschutzfunktion entwickelt worden. Viele dieser Thyristoren mit Überspannungsschutz sind vom Lawinentyp. Dieser Typ von Thyristor ist beschrieben in "Controlled Turn-on Thyristors" von Victor A. K. Temple, IEEE, Trans. Electron Devices, ED-30, S. 816-824 (1983) GE.
  • Im Fall dieses Lawinentyps, ist in einem Teil der P-Gate- Basis-Schicht eines Thyristors von PNPN-Struktur ein Bereich ausgebildet, in welchem das Auftreten eines Lawinendurchbruchs wahrscheinlicher ist als in anderen Teilen. Beim Betrieb des Überspannungsschutzes tritt der Lawinendurchbruch zuerst in dem Bereich durch eine Übergangsspannung bei Ansteigen einer Überspannung auf, und so fließt ein nichtzerstörender Strom so durch den Bereich, daß ein Leitthyristor eingeschaltet wird und anschließend ein Hauptthyristor eingeschaltet wird, um die Überspannung abzubauen, wodurch der Thyristor geschützt wird.
  • Bei einem Zwischenverfahren bei der Herstellung von Vorrichtungen vom Lawinentyp wird ein Gate-Basis-Bereich für den Lawinendurchbruch ausgebildet. Wenn er fertiggestellt ist, haben daher die Vorrichtungen verschiedene Durchbruch- Spannungen aufgrund von Veränderungen im Material oder im Verfahren. Da die Durchbruchspannung positive Temperaturabhängigkeit hat, ist die Durchbruchspannung natürlich temperaturabhängig. Dies bedeutet, daß die Durchbruchspannung bei Zimmertemperaturen höher ist als bei hohen Temperaturen, was es schwierig macht, Thyristorvorrichtungen zu entwickeln, insbesondere bezüglich ihrer Durchbruchspannungen und di/dt-Raten.
  • Ein Thyristor mit Überspannungs-Selbstschutz vom Durchschlagtyp ist veröffentlicht in einer Veröffentlichung mit dem Titel "Laser Trimming of Thyristors to Add an Overvoltage Self-Protected Turn-on Feature" von J. X. Przybysz, IEEE Power Electronics Specialists Conference 1985, S. 463-468.
  • Fig. 3 zeigt eine Modifikation des Thyristors vom Durchschlagtyp, der in Fig. 2 auf Seite 464 der obigen Veröffentlichung dargestellt ist, auf den die vorliegende Erfindung nicht angewandt ist. Diese Vorrichtung umfaßt einen Hauptthyristor mit einer Vier-Schicht-Struktur, umfassend eine P-Emitterschicht 1, eine N-Basis-Schicht 2, eine P- Gate-Basis-Schicht 2 und N-Emitter-Schichten 4a; einen Leitthyristor mit einer Vierschicht-Struktur, umfassend eine P-Emitter-Schicht 1, eine N-Basis-Schicht 2 und eine P-Gate- Basis-Schicht 3, welche alle dem Hauptthyristor gemeinsam sind und N-Emitter-Schichten 4b, umgeben von N-Emitter- Schichten 4a; und eine Vertiefung 20 des Gate-Teils, die mit dem Leitthyristor umgeben ist. Die Bezugszahl 6 bezeichnet eine Anodenelektrode, 7 eine Kathodenelektrode, 8 eine Gate- Elektrode und 9 eine Verstärkungs-Gate-Elektrode (eine Kathoden-Elektrode des Leit-thyristors).
  • In diesem Durchschlagtyp ist eine Raumladungsschicht 5 (das Gebiet zwischen den gestrichelten Linien 5a, 5b) in einem Übergang 11 zwischen der P-Gate-Basis-Schicht 3 und der N- Basis-Schicht 2 durch eine an den Thyristor angelegte Vorwärtsspannung ausgebildet, und dieser Bereich 5 dehnt sich mit steigender Vorwärtsspannung aus. Wenn die Vorwärtsspannung auf die Durchbruchspannung (im folgenden als Selbstschutz-Durchbruchspannung bezeichnet) bis zu dem Punkt ausgedehnt wird, an dem der Selbstschutzbetrieb beginnt, erreicht die Grenze 5a der Raumladungsschicht 5 den Boden 20a der Vertiefung der P-Gate-Basis-Schicht 3, so daß ein Durchschlag auftritt. Folglich wirkt der Strom, welcher durch den Übergang 11 fließt, als Gate-Strom des Leitthyristors (1, 2, 3, 4b), um ihn einzuschalten. Unmittelbar nachdem der Leitthyristor eingeschaltet ist, wird der Hauptthyristor (1, 2, 3, 4a) sicher eingeschaltet, wodurch der Hauptthyristor geschützt wird.
  • Die Raumladungsschicht 5, welche sich auf den P-Gate-Basis- Bereich 3 erstreckt, wird schmal, da die Verunreinigungskonzentration der Schicht 3 viel höher ist als die der N-Basis 2. Obwohl es auf Laborstufe möglich ist, ist es daher sehr schwierig, die Selbstschutz- Durchbruchspannung genau zu steuern, um die Erfordernisse der Massenherstellung zu erreichen.
  • Fig. 4A zeigt ein Strukturmodell eines Durchschlagtransistors, wogegen 4B eine grafische Darstellung ist, zeigend die Beziehung zwischen einem Abstand WPB vom Boden 20a der Vertiefung zum Übergang 11 und eine Durchschlagspannung Vbo, bei der der Durchbruch in der P-Gate-Source-Schicht 3 auftritt. Wie aus Fig. 4B ersehen werden kann, verändert sich die Durchbruchspannung Vbo stark, wenn sich der Abstand WPB leicht verändert. Es läßt sich daher feststellen, daß die genaue Steuerung der Selbstschutz-Durchbruchspannung schwierig zu erreichen ist. (Es sei angemerkt, daß in Fig. 4B WPB durch eine lineare Skala dargestellt ist, wogegen Vbo durch die logarithmische Skala dargestellt ist.) Der Abstand WPB verändert sich mit dem Profil der Unreinheit- Konzentration der P-Gate-Basis-Schicht.
  • Um die obigen Probleme zu lösen, ist es notwendig, die Tiefe der Vertiefung jedes Thyristor-Pellets, zum Beispiel durch Überwachung mit einem Voltmeter zu bestimmen, um für die P- Gate-Basis-Schicht unter der Vertiefung den Durchschlag genau bei einer Selbstschutz-Durchbruchspannung zu bewirken.
  • Wie oben beschrieben, sind die Probleme des herkömmlichen Verfahrens bei der Thyristor-Herstellung mit Überspannungs- Selbstschutz, daß es schwierig ist, die Selbstschutz- Durchbruchspannung bei einem Herstellungszwischenprozeß zu bestimmen; und daher variieren die gesamten Vorrichtungen in ihrer Durchbruchspannung stark. Das Verfahren, welches das Voltmeter zur Überwachung benutzt, kann die obigen Probleme lösen, aber ist nicht geeignet zur Massenherstellung, da es viele Herstellungsschritte einschließt.
  • Es ist dementsprechend Aufgabe der vorliegenden Erfindung, ein Thyristor-Herstellungsverfahren zu schaffen, das Massenherstellung eines Thyristors ermöglicht, in dem die Schwankungen in der Selbstschutz-Durchbruchspannung klein sind bei im wesentlichen derselben Herstellungsausbeute und denselben Herstellungskosten wie im Fall der Herstellung eines gewöhnlichen Thyristors.
  • Zum besseren Verständnis der vorliegenden Erfindung wird ein Verfahren zum Lösen der obigen Aufgabe unter Bezugnahme auf eine Ausführungsform von Fig. 1 beschrieben, in welcher ein Leitungstyp der N-Typ ist, wogegen ein entgegengesetzter Leitungstyp der P-Typ ist.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung mit Überspannungs- Selbstschutz vom Durchschlagtyp. Das Verfahren umfaßt die folgenden Schritte bei der Herstellung eines Thyristors mit Vier-Schicht-Struktur von N-Emitter-Schichten 4a, 4b, einer P-Gate-Basis-Schicht 3, einer N-Basis-Schicht 2 und einer P- Emitter-Schicht 1:
  • (a) Einen Schritt der Herstellung einer Vertiefung 20 in einer P-Gate-Basis-Schicht 3 auf ihrer offenen Oberfläche an der oberen Oberfläche eines Substrats. In diesem Schritt wird die Vertiefung 20 bis auf eine Tiefe ausgebildet, in der eine Raumladungsschicht, die in der Gate-Basis-Schicht 3 hergestellt wird, wenn eine vorbestimmte Durchbruchspannung Vbo zum Selbstschutz an den Thyristor gelegt wird, mindestens den Boden 20a der Vertiefung erreicht, und der Boden 20a der Vertiefung erstreckt sich bis in die Nähe der Verbindung zwischen der Gate-Basis-Schicht 3 und der Emitter-Schicht 2.
  • (b) Einen Schritt des Einbringens von P-Unreinheiten aus dem Boden 20a der Vertiefung in die Gate-Basis-Schicht 3, um einen Bereich 3· niedriger Unreinheitenkonzentration genau unterhalb des Bodens 20a der Vertiefung zu bilden. Die Menge (Atome/cm²) der P-Unreinheiten ist im wesentlichen gleich ND · 1, welches das Produkt zwischen der Tiefe 1 (cm) der Raumladungsschicht ist, die in der N-Basis-Schicht erzeugt wird, wenn die Durchbruchspannung auf den Thyristor angewandt wird, und der Unreinheitenkonzentration ND (Atome/cm³) der N-Basis-Schicht 2.
  • (c) Einen Schritt des Bildens einer Elektrode 18 auf der Oberfläche der Vertiefung 20a.
  • Die Menge (Atome/cm²) der P-Unreinheiten, welche vom Boden der Vertiefung eingebracht werden, ist als Menge pro Einheitsfläche (cm²) der Verbindungsfläche definiert.
  • Die vorliegende Erfindung benutzt die folgenden Thyristorfunktionen.
  • Wenn eine vorbestimmte Vorwärtsspannung Vbo, die gleich der Selbstschutzspannung ist, an den Thyristor gelegt wird, wird eine Rückwärtsspannung, die im wesentlichen der Vorwärtsspannung gleich ist, über den Übergang 11 zwischen der P-Gate-Basis-Schicht 3 und der N-Basis-Schicht 2 angelegt, wodurch das Raumladungsgebiet 5 gebildet wird, so daß es sich auf beiden Seiten des Übergangs 11 erstreckt. Das Produkt ND · 1 (Atome/ cm²) der Tiefe 1 (cm) und der Unreinheitenkonzentration ND (Atome/cm³) der Raumladungs- Schicht auf der Seite der N-Basis-Schicht 2, das heißt, die Menge (Atome/cm²) der Unreinheiten pro Quadratzentimeter der Raumladungs-Schicht auf der Seite der N-Basis-Schicht wird gleich der entsprechenden Menge (Atome/cm²) der Unreinheiten der Raumladungs-Schicht auf der P-Gate-Basis-Schicht. Zusätzlich wird, wenn die Vorwärtsspannung Vbo und ND bestimmt werden, ND · 1 aus theoretischer Berechnung bestimmt. Daher ist es beim Massenherstellungsverfahren möglich, die Menge der P-Unreinheiten in der P-Gate-Basis-Schicht 3·, welche sich vom Boden 20a der Vertiefung (auf der Oberfläche, auf der die Elektrode 18 ausgebildet ist) bis zu einem Abschnitt des Übergangs 11 erstreckt, der genau unterhalb der Vertiefung ist, im wesentlichen gleich ND · 1 zu bemessen. In einem solchen Thyristor tritt der Durchschlag in der P-Gate-Basis-Schicht 3· unter dem Boden 20a der Vertiefung bei der Vorwärtsspannung Vbo auf.
  • In der vorliegenden Erfindung wird der Boden 20a der Vertiefung 20 in der Nähe des Übergangs 11 zwischen den Basis-Schichten 2 und 3 ausgebildet. Das heißt, die Vertiefung wird so gebildet, daß ihr Boden 20a einen Bereich innerhalb eines Übergangsbereichs erreichen kann, in welchem der Leitungstyp vom P-Typ auf den N-Typ wechselt, in welchem die Menge (Atome/cm²) der Unreinheiten pro Einheitsfläche des Übergangs 11 unter dem Boden 20a der Vertiefung verglichen mit ND · 1 vernachlässigbar gering wird. In der vorliegenden Erfindung ist daher die Selbstschutz- Durchbruchspannung Vbo, bei welcher der Durchschlag auftritt, durch die Menge der Unreinheiten pro Einheitsfläche des Übergangs 11 bestimmt, welche vom Boden 20a der Vertiefung eingebracht werden. Die Tiefe der Vertiefung 20 hat keine direkte Wirkung auf die Durchbruchspannung Vbo. Die Menge der einzubringenden Unreinheiten wird zum Beispiel durch Verwendung einer Ionen-Implantationstechnik kontrolliert. Daher können die Veränderungen in der Selbstschutz- Durchschlagspannung wesentlich verringert werden.
  • Der Grund für die Erfindung wird nun beschrieben.
  • Fig. 2A und 2B zeigen die elektrische Raumladungsdichte p und das elektrische Feld E in einer PN-geschichteten Verbindung mit umgekehrter Vorspannung. Fig. 2C zeigt die Lage X0 des PN-Übergangs, das ende X1 einer Raumladungs- Schicht auf der Seite der P-Schicht und das Ende X2 der Raumladungs-Schicht auf der Seite der N-Schicht. Die Abszissenachse stellt den Abstand X in der Richtung dar, die zur Verbindungsebene normal ist. In Fig. 2A, stellen Xp und Xn die Teilbreiten der Raumladungs-Schicht (Verarmungs- Schicht) in der P-Schicht bzw. der N-Schicht des Übergangs dar, und daher ist die Gesamtbreite der Raumladungs-Schicht W = Xp + Xn. Die elektrische Ladungsdichte p ist gegeben durch das Produkt der Ladung q (Absolutwert) der Elektronen- und der Unreinheitenkonzentration. Das heißt, die P-Schicht und die N-Schicht haben eine Unreinheitenkonzentration von -qNA, bzw. qND. Die elektrischen Ladungen qNA · Xp und qND · Xn der P- und N-Schichten pro Einheitsfläche der Verbindung in der Raumladungs-Schicht sind einander gleich. Fig. 2B zeigt die Verteilung des elektrischen Feldes, welche durch Integrieren der Verteilung der elektrischen Ladung in Fig. 2A erreicht wird. Die Breite der Raumladungs-Schicht, welche erreicht wird, wenn eine vorbestimmte Rückwärtsspannung angelegt wird, kann auf Grundlage der Verteilung des elektrischen Feldes gefunden werden.
  • Es muß die Menge der Unreinheiten (P-) unter dem Boden 20a der Vertiefung vernachlässigbar klein verglichen mit der Menge der P-Unreinheiten von ND · Xn (Atome/cm²) sein, welche nach Ausbildung der in Fig. 2C gezeigten Vertiefung 20 eingebracht werden, so daß eine p-Schicht 3· mit sehr geringer Unreinheitenkonzentration gebildet werden kann. Wenn darüber hinaus NA » ND berücksichtigt wird, muß darüber hinaus eine Vertiefung 20 bis auf eine Tiefe gebildet werden, die sehr nahe des PN-übergangs 11 in einem Übergangsbereich vom P-Typ zum N-Typ ist.
  • In üblichen Thyristoren wird ein Teil des N-Substrats für die N-Basis-Schicht verwendet, und die P-Gate-Basis-Schicht wird durch ein Diffundieren von Unreinheiten von der Hauptoberfläche des Substrats gebildet. Daher kann ein solcher idealer, abrupter Übergang, wie in Fig. 2A gezeigt, nicht ausgebildet werden. Die P- und N-Schichten sind zueinander in der elektrischen Ladungsmenge pro Einheitsfläche in der Raumladungsschicht gleich, so daß qNAxp = qNDXn. Falls die Selbstschutzspannung Vbo bestimmt wird, so wird NAXp aus theoretischer Berechnung gefunden. Xn kann daher aus Vbo und ND als Xn = NAXp/ND berechnet werden. Die Menge (qNDXn) der elektrischen Ladungen pro Einheitsfläche der P--Schicht 3· unter dem Boden der Vertiefung in der Raumladungs-Schicht kann auch gefunden werden. Die Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, wobei:
  • Fig. 1A bis 1E grundsätzliche Herstellungsverfahren für einen Thyristor vom Durchschlagtyp zeigen, der die vorliegende Erfindung ausführt, insbesondere zeigt Fig. 1A den Zustand des Thyristors vor Ausbildung der Vertiefung 20, Fig. 1B den Zustand nach Ausbildung der Vertiefung 20, Fig. 1C den Zustand, in welchem eine vorbestimmte Menge von Bor- Ionen in den Boden 20a der Vertiefung 20 implantiert ist, und Fig. 1E zeigt eine Querschnittstruktur eines vollständigen Durchschlag-Thyristors;
  • Fig. 2A bis 2C Referenz-Diagramme zur theoretischen Erklärung des Grundes für die vorliegende Erfindung sind;
  • Fig. 3 eine Querschnittsansicht eines Thyristors ist, welcher dem in Fig. 1E gezeigten Thyristor entspricht und ohne Verwendung des Herstellungsverfahrens der vorliegenden Erfindung hergestellt wird;
  • Fig. 4A ein Querschnitt-Strukturmodell des Durchschlag- Thyristors zeigt;
  • Fig. 4B eine grafische Darstellung ist zeigend die Beziehung zwischen der Durchbruchspannung Vbo und dem Abstand WPB vom Vertiefungsfuß 20a zur Verbindung 11 des Modells von Fig. 4A; und
  • Fig. 5 eine Veränderung des Transistors von Fig. 1E zeigt, in welcher die Vertiefung 20 dem Querschnitt V-förmig ist.
  • Vorgezogene Ausführungsformen dieser Erfindung werden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Wie in Fig. 1A gezeigt, werden P-Unreinheiten in ein N-Halbleitersubstrat 2 von seinen Hauptoberflächen (die oberen und unteren Oberflächen in der Abbildung) diffundiert, um eine P-Emitter-Schicht 1 und eine P-Gate-Basis-Schicht 3 zu bilden.
  • Außerdem werden N-Unreinheiten selektiv in die P-Gate-Basis- Schicht 3 unter Verwendung einer nicht gezeigten Maske diffundiert, um N-Emitter-Schichten 4a für einen Hauptthyristor und N-Emitter-Schichten für einen Leitthyristor zu bilden. So wird eine Vier-Schicht-NPNP-Struktur erreicht, in welcher ein Teil des N-Substrats 2 als N-Basis-Schicht 2 erhalten wird.
  • Anschließend wird, wie in Fig. 1B gezeigt, eine Oxidschicht 12 (SiO&sub2;) über die Hauptoberfläche (die obere Oberfläche in der Abbildung) des Substrats auf Seite der Kathode ausgebildet, und dann eine Vertiefung 20 durch Verwendung der Oxidschicht als Maske ausgebildet. Das Bilden der Vertiefung 20 kann durch ein Laserverfahren, ein Naßätzverfahren, ein Trockenätzverfahren wie CDE, ein Abziehsteinverfahren oder eine Kombination daraus ausgeführt werden. In dieser Ausführungsform kann die Vertiefung 20 durch Abziehsteinschneiden und anschließendes leichtes Naßätzen ausgebildet werden. Die Tiefe d der Vertiefung 20 ist so, daß ihr Boden 20a eine in der P-Gate-Basis-Schicht 3 ausgebildete Raumladungs-Schicht 5 erreicht, wenn die Selbstschutz-Durchbruchspannung Vbo an den Thyristor gelegt wird. Darüber hinaus ist der Boden 20a in einer Lage innerhalb des Übergangsbereichs (3·) des Leitungstyps vom P- Typ zum N-Typ, bei der die Unreinheitenkonzentration vernachlässigbar gering ist mit der Anzahl der Unreinheiten, die durch das folgende Verfahren eingebracht werden, zum Beispiel unterhalb 10¹&sup5; Atome/cm³. Wenn diese Erfordernis erreicht wird, kann der Boden 20a der Vertiefung 20 unter den Übergang 11 gehen. Außerdem kann, wenn diese Erfordernis erreicht ist, die Vertiefung 20 im Querschnitt V-förmig sein, wie in Fig. 5 gezeigt.
  • Anschließend wird die Menge (Atome/cm²) der P-Unreinheiten 13, welche gleich dem Produkt ND · 1 (Atome/cm²) der Unreinheitenkonzentration Nd (Atome/cm³) der N-Basis-Schicht 2 und der Tiefe 1 (cm) der Raumladungsschicht 5, welche in der N- Basis-Schicht 2 hergestellt wird, wenn die Selbstschutz- Spannung an den Thyristor gelegt ist, wie in Fig. 1B gezeigt, in den Boden der Vertiefung eingebracht, wie in Fig. 1C gezeigt. Es ist wünschenswert die Unreinheitenmenge durch Verwendung einer Ionen-Implantationstechnik genau zu steuern. Die Unreinheiten 14 können beliebige P-Unreinheiten wie Bor oder Gallium sein.
  • Anschließend wird, wie in Fig. 1D gezeigt, die Aktivierung und Diffusion der implantierten Bor-Ionen durch Wärmebehandlung ausgeführt, um einen gewünschten PN-Übergang 21 auszubilden.
  • Nachdem die Oberfläche der Vertiefung 20 mit einer Molybdän- Silicid-Schicht 17 (MoSi&sub2;) bedeckt wurde, werden anschließend eine Anoden-Elektrode 6, eine Kathoden-Elektrode 7, eine verstärkende Gate-Elektrode 9 und eine Gate-Elektrode 18 durch ein herkömmliches Verfahren alle aus Aluminium hergestellt. Aluminium wird üblicherweise für die Gate- Elektrode verwendet.
  • Um guten ohmschen Kontakt zwischen dem Aluminium und dem Silicium sicherzustellen, wird das Aluminium bei einer hohen Temperatur gesintert, um eine Al-Si-Legierungsschicht zu erzeugen, wobei die Unreinheitenmenge unter dem Boden 20a der Vertiefung 20, welche genau gesteuert wurde, sich wegen der Legierungsschicht unterscheiden würde. Aus diesem Grund ist es wünschenswert, daß ein Metall wie Molybdän-Silicid (MoSi&sub2;), welches keine Legierungsschicht mit Silicium bei der Sintertemperatur von Aluminium bildet, auf der Oberfläche der Vertiefung 20 vor dem Verdampfen des Aluminiums aufgebracht wird. Statt MoSi&sub2; kann ein Ti-, Ni- oder V-Silicid verwendet werden.
  • Wenn eine Vorwärtsüberspannung an einen Thyristor gelegt ist, der nach dem oben beschriebenen Verfahren hergestellt ist, und eine Übergangsspannung bei einem Anstieg der Überspannung die Selbstschutz-Durchbruchspannung Vbo erreicht, tritt der Durchschlag in der Vertiefung 20 auf. Folglich fließt ein vom Durchschlag resultierender Strom in das Gate des Leitthyristors (1, 2, 3, 4b), so daß er eingeschaltet wird, und der Hauptthyristor (1, 2, 3, 4a) wird anschließend eingeschaltet, so daß der Thyristor vor der Überspannung geschützt wird.
  • Das Herstellungsverfahren der vorliegenden Erfindung kann auf Thyristoren ohne Leittransistor-Struktur angewandt werden, auf herkömmliche elektrisch aktivierte Thyristoren oder auf lichtaktivierte Thyristoren.
  • Eine Schwierigkeit des üblichen Herstellungsverfahrens für Thyristoren mit Überspannungs-Selbstschutz vom Durchschlagtyp ist es, die Selbstschutz-Durchbruchspannung Vbo in einem mittleren Herstellungschip genau zu bestimmen, oder, daß es nicht geeignet zur Massenherstellung von Thyristoren ist, da die Durchbruchspannung für jedes Thyristor-Pellet überwacht werden muß, um eine Vertiefung 20 zu bilden. Falls die Unreinheitenmenge, die in die P--Schicht niedriger Unreinheitenkonzentration unter dem Boden 20a der Vertiefung eingebracht ist, allein gesteuert wird, kann jedoch nach dem Herstellungsverfahren der vorliegenden Erfindung die Selbstschutz-Durchbruchspannung mit geringer Veränderung leicht erhalten werden. Außerdem kann die Unreinheitenmenge, die vom Boden 20a der Vertiefung eingebracht wird, leicht gesteuert werden, zum Beispiel durch Verwendung einer Ionen-Implantationstechnik. Das Herstellungsverfahren der vorliegenden Erfindung ist geeignet zur Massenherstellung und in der Lage, vorhandene Techniken zu verwenden.
  • Folglich kann die vorliegende Erfindung ein Herstellungsverfahren angeben, wodurch Thyristoren mit geringer Schwankung in der Selbstschutz-Durchbruchspannung bei derselben Ausbeute und denselben Kosten wie im Falle herkömmlicher Thyristoren massenproduziert werden können.
  • Die Verwendung eines Thyristors nach der vorliegenden Erfindung erspart die Notwendigkeit eines Überspannungs- Schutzschaltkreises, welcher in einer herkömmlichen Vorrichtung vorgesehen ist, und verringert dadurch das Volumen der Vorrichtung. Dies bringt die Vorteile einer Kostenverringerung und hoher Zuverlässigkeit mit sich. Die Selbstschutz-Durchbruchspannung ist nicht temperaturabhängig, was den Aufbau der Vorrichtung erleichtert.

Claims (5)

1. Verfahren zur Herstellung einer Halbleitereinrichtung mit Überspannungs-Selbstschutz, umfassend eine Vier-Schicht- Struktur, welche sich von einer oberen Oberfläche zu einer unteren Oberfläche eines Halbleitersubstrats (1-3) erstreckt und eine Emitter-Schicht (4a, 4b) eines ersten Leitungstyps (N), eine Gate-Basis-Schicht (3) eines entgegengesetzten Leitungstyps (P), eine Basisschicht (2) des ersten Leitungstyps und eine andere Emitter-Schicht (1) des entgegengesetzten Leitungstyps umfaßt, wobei das Verfahren die folgenden Schritte umfaßt:
- einen ersten Schritt, in dem eine Vertiefung (20) in der Gate-Basis-Schicht (3) von der freiliegenden Oberfläche an der Oberseite des Substrats ausgebildet wird, wobei die Tiefe (d) der Vertiefung so bemessen ist, daß der Boden (20a) der Vertiefung (20) mindestens eine Raumladungsschicht (5) erreicht, welche in der Gate-Basis-Schicht (3) ausgebildet ist, wenn eine vorbestimmte Vorwärtsspannung (Vbo) an die Halbleitereinrichtung angelegt wird, und sich außerdem in der Nähe eines Übergangs (21) zwischen der Basis-Schicht (2) und der Gate-Basis-Schicht (3) erstreckt;
- einen zweiten Schritt, in dem das Halbleitersubstrat mit Unreinheiten des entgegengesetzten Leitungstyps (p) vom Boden (20a) der Vertiefung (20) dotiert wird, wobei die Unreinheitenmenge im wesentlichen gleich ND · 1 (Atome/cm²) ist, welches das Produkt der Tiefe 1 (cm) der Raumladungsschicht ist, welche in der Basis-Schicht (2) hergestellt wird, wenn die Vorwärtsspannung an die Halbleitereinrichtung gelegt wird, und einer Konzentration ND (Atome/cm³) von Unreinheiten eines Leitungstyps in der Basis-Schicht (2); und
- einen dritten Schritt zur Ausbildung einer Elektrode (18) auf der Oberfläche der Vertiefung (20a).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Schritt die Unreinheiten des entgegengesetzten Leitungstyps in das Halbleitersubstrat durch Verwendung einer Ionen-Implantationstechnik eingebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1-3) aus Silizium gebildet ist, und wobei nach dem Bedecken der Oberfläche der Vertiefung (20) mit einer Metallschicht (Mo, Ti, Ni, V), welche nicht mit Silizium bei einer dritten Schritt der Herstellung der Elektrode (18) verwendeten Temperatur legiert wird, die Elektrode (18) über der Metallschicht (17) ausgebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Metall aus der Gruppe von Mo, Ti, Ni und V ausgewählt wird.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Vertiefung (20) von zylindrischer Form ist, und ihr Boden (20a) einen Teil hat, der im wesentlichen parallel zum Übergang (11) zwischen der Gate-Basis-Schicht (3) und der Basis-Schicht (2) ist.
DE3888462T 1987-11-21 1988-11-18 Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung. Expired - Fee Related DE3888462T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62294364A JPH01136369A (ja) 1987-11-21 1987-11-21 過電圧保護機能付半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3888462D1 DE3888462D1 (de) 1994-04-21
DE3888462T2 true DE3888462T2 (de) 1994-07-21

Family

ID=17806754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3888462T Expired - Fee Related DE3888462T2 (de) 1987-11-21 1988-11-18 Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.

Country Status (5)

Country Link
US (1) US4929563A (de)
EP (1) EP0317915B1 (de)
JP (1) JPH01136369A (de)
CA (1) CA1293334C (de)
DE (1) DE3888462T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
DE59010309D1 (de) * 1990-03-12 1996-06-05 Siemens Ag Verfahren zur definierten Spannungseinstellung bei überkopfzündfesten Halbleiterbauelementen und Halbleiterbauelemente mit definierter Überkopfzündspannung
US5240865A (en) * 1990-07-30 1993-08-31 Texas Instruments Incorporated Method of forming a thyristor on an SOI substrate
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
JP2960506B2 (ja) * 1990-09-19 1999-10-06 株式会社日立製作所 ターンオフ形半導体素子
JP3155797B2 (ja) * 1991-12-26 2001-04-16 株式会社日立製作所 過電圧自己保護型半導体装置、及び、それを使用した半導体回路
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6649477B2 (en) * 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
CN108767007B (zh) * 2018-06-04 2021-01-22 电子科技大学 一种具有挖槽埋氧电流阻挡层的光控晶闸管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH594984A5 (de) * 1976-06-02 1978-01-31 Bbc Brown Boveri & Cie
US4555845A (en) * 1982-10-13 1985-12-03 Westinghouse Electric Corp. Temperature stable self-protected thyristor and method of producing
GB2135515A (en) * 1983-02-18 1984-08-30 Westinghouse Electric Corp Thyristor self-protected by remote punch through
US4514898A (en) * 1983-02-18 1985-05-07 Westinghouse Electric Corp. Method of making a self protected thyristor
US4516315A (en) * 1983-05-09 1985-05-14 Westinghouse Electric Corp. Method of making a self-protected thyristor
IE861474L (en) * 1985-06-20 1986-12-20 Tsnii Kozhevenno Obuvnoi Ptomy Temperature stable self-protected thyristor and method of¹producing

Also Published As

Publication number Publication date
JPH01136369A (ja) 1989-05-29
EP0317915A2 (de) 1989-05-31
EP0317915B1 (de) 1994-03-16
EP0317915A3 (en) 1990-04-11
DE3888462D1 (de) 1994-04-21
US4929563A (en) 1990-05-29
JPH0469823B2 (de) 1992-11-09
CA1293334C (en) 1991-12-17

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69120995T2 (de) Hochgeschwindigkeitsdiode und Verfahren zur Herstellung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE69032496T2 (de) Leistungshalbleiteranordnung
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE2901193A1 (de) Halbleiteranordnung
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
EP0657941B1 (de) Steuerbares Leistungshalbleiterbauelement mit Pufferzone und Verfahren zu dessen Herstellung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE3027599C2 (de)
DE112021002169T5 (de) Halbleitervorrichtung
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
DE1297234B (de) Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleitergleichrichters
DE2754412A1 (de) Leistungstransistor und verfahren zu dessen herstellung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE69835052T2 (de) Kontakt auf P-Typ Gebiet
DE10111200B4 (de) Integrierte Halbleiterschaltung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69229927T2 (de) Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung
DE3010986A1 (de) Integrierte halbleiterschaltung
DE69210475T2 (de) Bidirektioneller Schaltkreis zur Unterdrückung von Einschaltspannungsstössen
DE2504846A1 (de) Halbleiteranordnung mit gleichrichtender grenzschicht
DE69319465T2 (de) Gate-Turn-Off-Thyristor und dessen Verwendung in Leistungwandlern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee