JP3155797B2 - 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 - Google Patents
過電圧自己保護型半導体装置、及び、それを使用した半導体回路Info
- Publication number
- JP3155797B2 JP3155797B2 JP34519791A JP34519791A JP3155797B2 JP 3155797 B2 JP3155797 B2 JP 3155797B2 JP 34519791 A JP34519791 A JP 34519791A JP 34519791 A JP34519791 A JP 34519791A JP 3155797 B2 JP3155797 B2 JP 3155797B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 267
- 239000012535 impurity Substances 0.000 claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005036 potential barrier Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 230000000903 blocking effect Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003796 beauty Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- STDAELIWIOXBQZ-UHFFFAOYSA-N OCl.OCl.OCl.P Chemical compound OCl.OCl.OCl.P STDAELIWIOXBQZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置、及び、そ
の応用回路に係り、特に、半導体装置の降伏電圧を超え
る過電圧が印加された場合にも安全にターンオンし、半
導体装置を過電圧に対して自己保護することができる過
電圧自己保護型半導体装置、及び、それを使用した半導
体回路に関する。
の応用回路に係り、特に、半導体装置の降伏電圧を超え
る過電圧が印加された場合にも安全にターンオンし、半
導体装置を過電圧に対して自己保護することができる過
電圧自己保護型半導体装置、及び、それを使用した半導
体回路に関する。
【0002】
【従来の技術】過電圧に対して自己保護機能を有する半
導体装置に関する従来技術として、例えば、特開昭59
−12300号公報等に記載された技術が知られてい
る。
導体装置に関する従来技術として、例えば、特開昭59
−12300号公報等に記載された技術が知られてい
る。
【0003】この従来技術は、サイリスタの一部分に他
の領域より順方向阻止電圧が低くなるような電圧降伏領
域を設けるものである。すなわち、サイリスタのpベー
ス層の一部を井戸型に食刻して、再度p型不純物を熱拡
散してpベース層を形成し、新たに形成したpベース層
の湾曲部に電界を集中させて、なだれ降伏を生じさせ、
そのときの電流をトリガー電流として、パイロットサイ
リスタを点弧させるようにしたものである。
の領域より順方向阻止電圧が低くなるような電圧降伏領
域を設けるものである。すなわち、サイリスタのpベー
ス層の一部を井戸型に食刻して、再度p型不純物を熱拡
散してpベース層を形成し、新たに形成したpベース層
の湾曲部に電界を集中させて、なだれ降伏を生じさせ、
そのときの電流をトリガー電流として、パイロットサイ
リスタを点弧させるようにしたものである。
【0004】また、過電圧に対する自己保護機能を有す
る半導体装置に関する他の従来技術として、例えば、特
開昭59ー158560号公報に記載された技術が知ら
れている。
る半導体装置に関する他の従来技術として、例えば、特
開昭59ー158560号公報に記載された技術が知ら
れている。
【0005】この従来技術は、サイリスタのpベース領
域の一部分に凹みを持たせ、nベースの厚みを少なくし
た部分サイリスタを形成し、順方向電圧が印加されたと
き、この部分サイリスタのpnp部分がパンチスルーす
るようにし、これにより、過電圧から自己保護を行う光
サイリスタに関するものである。
域の一部分に凹みを持たせ、nベースの厚みを少なくし
た部分サイリスタを形成し、順方向電圧が印加されたと
き、この部分サイリスタのpnp部分がパンチスルーす
るようにし、これにより、過電圧から自己保護を行う光
サイリスタに関するものである。
【0006】
【発明が解決しようとする課題】前述した前者の従来技
術は、いわゆる主サイリスタの阻止電圧より低い阻止電
圧を有する箇所をサイリスタ内に設けることができると
いう長所を有するものである。そして、この従来技術
は、所定の電圧値を得るためには、新たに形成するpベ
ース拡散層の不純物濃度分布の最適化、湾曲部の曲率半
径の最適化を図る必要があるが、これらの最適化を行う
ことが困難であるという問題点を有している。また、こ
の従来技術は、降伏電圧を決定する動作原理がアバラン
シェであるために、降伏電圧の温度変化が大きく、使用
温度が高くなると、低い阻止電圧を有する箇所の降伏電
圧が本来の降伏電圧にまで達することがあり、高温で過
電圧保護機能を達成することができないという問題点を
有している。
術は、いわゆる主サイリスタの阻止電圧より低い阻止電
圧を有する箇所をサイリスタ内に設けることができると
いう長所を有するものである。そして、この従来技術
は、所定の電圧値を得るためには、新たに形成するpベ
ース拡散層の不純物濃度分布の最適化、湾曲部の曲率半
径の最適化を図る必要があるが、これらの最適化を行う
ことが困難であるという問題点を有している。また、こ
の従来技術は、降伏電圧を決定する動作原理がアバラン
シェであるために、降伏電圧の温度変化が大きく、使用
温度が高くなると、低い阻止電圧を有する箇所の降伏電
圧が本来の降伏電圧にまで達することがあり、高温で過
電圧保護機能を達成することができないという問題点を
有している。
【0007】一方、前述した後者の従来技術は、いわゆ
るpnpトランジスタ部のパンチスルー現象を利用した
ものであり、所定の電圧を得るのに適した構造である
が、高温になるとリーク電流が増大するため、ブレーク
オーバ電圧が高温において著しく低下するという問題点
を有している。
るpnpトランジスタ部のパンチスルー現象を利用した
ものであり、所定の電圧を得るのに適した構造である
が、高温になるとリーク電流が増大するため、ブレーク
オーバ電圧が高温において著しく低下するという問題点
を有している。
【0008】本発明の目的は、前述した従来技術の問題
点を解決し、所定の値に設定されたブレークオーバ電圧
を正確に得ることができ、また、その温度変化が極めて
小さい過電圧自己保護型半導体装置、及び、それを使用
した半導体回路を提供することにある。
点を解決し、所定の値に設定されたブレークオーバ電圧
を正確に得ることができ、また、その温度変化が極めて
小さい過電圧自己保護型半導体装置、及び、それを使用
した半導体回路を提供することにある。
【0009】
【課題を解決するための手段】本発明によれば前記目的
は、一対の主表面を有し、少なくとも3層以上の半導体
層が隣接されて形成され、主電流を流すサイリスタ部
と、補助サイリスタ部と、パイロットサイリスタ部と、
ブレークオーバ部とを備える半導体装置において、前記
ブレークオーバ部を、一主表面に隔離して形成された高
不純物濃度の半導体層と、該半導体層に隣接する反対導
電型の高不純物濃度の半導体層を備えて構成し、前記高
不純物濃度のお互いに反対導電型の半導体層の接合部
が、該接合部に熱平衡状態で存在する空乏層と、半導体
装置に順方向阻止電圧が印加されることにより、前記半
導体層の下層に形成されている半導体層内に延びる空乏
層とが、前記高不純物濃度の半導体層の下部に接した後
に接触し、これによりアバランシェ降伏あるいはツェナ
ー降伏するようにすることにより達成される。
は、一対の主表面を有し、少なくとも3層以上の半導体
層が隣接されて形成され、主電流を流すサイリスタ部
と、補助サイリスタ部と、パイロットサイリスタ部と、
ブレークオーバ部とを備える半導体装置において、前記
ブレークオーバ部を、一主表面に隔離して形成された高
不純物濃度の半導体層と、該半導体層に隣接する反対導
電型の高不純物濃度の半導体層を備えて構成し、前記高
不純物濃度のお互いに反対導電型の半導体層の接合部
が、該接合部に熱平衡状態で存在する空乏層と、半導体
装置に順方向阻止電圧が印加されることにより、前記半
導体層の下層に形成されている半導体層内に延びる空乏
層とが、前記高不純物濃度の半導体層の下部に接した後
に接触し、これによりアバランシェ降伏あるいはツェナ
ー降伏するようにすることにより達成される。
【0010】すなわち、本発明は、一対の主表面を有
し、少なくとも3層以上の半導体層が隣接されて形成さ
れ、一方の主表面には第1導電型を有する高不純物濃度
の第1半導体層が下層に隣接する第2半導体層上に隔離
されて複数個形成され、第2半導体層の他方に隣接する
第1導電型の第3半導体層、第2導電型の第4半導体層
が順次形成され、さらに、第1半導体層及び第4半導体
層にはそれぞれ第1電極、第2電極が形成されている半
導体装置において、第1半導体層の一部分に、第1電極
が形成されていない部分を設け、この部分の第1半導体
層と第2半導体層からなる電位障壁を有するpn接合部
分の少なくとも一部分において、第1半導体層の一部が
存在しない部分を複数設け、この部分が高不純物濃度の
第2半導体層であるかまたは第1半導体層と第2半導体
層に隣接し、隔離して形成された第2導電型の高不純物
濃度である第5半導体層となるよう形成され、前記第1
半導体層に第1電極が形成されていない部分における第
1、第2、第3及び第4半導体層からなる構造が、第1
半導体層に第1電極が形成されている部分の構造が有す
る第1耐圧より低い電圧で、第2半導体層内に拡がる空
乏層が第1半導体層に到達し、一主表面からみて前記隔
離して形成された高不純物濃度の第2半導体層あるいは
第5半導体層と第1半導体層からなる電位障壁を有する
pn接合部分での電界強度が高くなり、これにより降伏
を生じるように構成されている。
し、少なくとも3層以上の半導体層が隣接されて形成さ
れ、一方の主表面には第1導電型を有する高不純物濃度
の第1半導体層が下層に隣接する第2半導体層上に隔離
されて複数個形成され、第2半導体層の他方に隣接する
第1導電型の第3半導体層、第2導電型の第4半導体層
が順次形成され、さらに、第1半導体層及び第4半導体
層にはそれぞれ第1電極、第2電極が形成されている半
導体装置において、第1半導体層の一部分に、第1電極
が形成されていない部分を設け、この部分の第1半導体
層と第2半導体層からなる電位障壁を有するpn接合部
分の少なくとも一部分において、第1半導体層の一部が
存在しない部分を複数設け、この部分が高不純物濃度の
第2半導体層であるかまたは第1半導体層と第2半導体
層に隣接し、隔離して形成された第2導電型の高不純物
濃度である第5半導体層となるよう形成され、前記第1
半導体層に第1電極が形成されていない部分における第
1、第2、第3及び第4半導体層からなる構造が、第1
半導体層に第1電極が形成されている部分の構造が有す
る第1耐圧より低い電圧で、第2半導体層内に拡がる空
乏層が第1半導体層に到達し、一主表面からみて前記隔
離して形成された高不純物濃度の第2半導体層あるいは
第5半導体層と第1半導体層からなる電位障壁を有する
pn接合部分での電界強度が高くなり、これにより降伏
を生じるように構成されている。
【0011】本発明の半導体装置は、この降伏により流
れる電流がトリガー電流となってブレークオーバするこ
とになる。
れる電流がトリガー電流となってブレークオーバするこ
とになる。
【0012】また、前記目的は、急峻な電圧上昇率を有
する電圧が印加された場合にも、半導体装置が誤動作あ
るいは破壊しないようにするために、前述の構造におい
て、第1半導体層と第2半導体層とが第1電極で電気的
に接続されている部分を有するように構成することによ
り達成される。
する電圧が印加された場合にも、半導体装置が誤動作あ
るいは破壊しないようにするために、前述の構造におい
て、第1半導体層と第2半導体層とが第1電極で電気的
に接続されている部分を有するように構成することによ
り達成される。
【0013】さらに、前記目的は、第1の耐圧より低い
電圧で第1半導体層あるいは第3電極に空乏層を到達さ
せるために、該空乏層が形成される第2半導体層の一主
表面からみた単位面積当りの不純物濃度の総量及び単位
体積当りの不純物濃度が、他の第2半導体層の一主表面
からみた単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度よりも少なくなるように形成し、ブレ
ークオーバ電圧の制御性を著しく高めるように構成する
ことにより達成される。
電圧で第1半導体層あるいは第3電極に空乏層を到達さ
せるために、該空乏層が形成される第2半導体層の一主
表面からみた単位面積当りの不純物濃度の総量及び単位
体積当りの不純物濃度が、他の第2半導体層の一主表面
からみた単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度よりも少なくなるように形成し、ブレ
ークオーバ電圧の制御性を著しく高めるように構成する
ことにより達成される。
【0014】さらに、前記目的は、主電流を流すサイリ
スタ部と、ブレークオーバー部とを備える過電圧自己保
護型半導体装置において、前記サイリスタ部が、半導体
基板内に形成される第1導電型の第3半導体層と、前記
半導体基板の一方の主表面に露出し、前記第3半導体層
の一方の表面に隣接するように形成される第2導電型の
第4半導体層と、前記第3半導体層の他方の表面に隣接
する第2導電型の第2半導体層と、前記第2半導体層に
隣接し互いに隔離されて形成される第1導電型の複数の
第1半導体層と、前記第4半導体層に形成される第2電
極と、前記第2半導体層と前記第1半導体層とに形成さ
れる第1電極とを含み、前記ブレークオーバー部が、前
記第3半導体層と、前記第4半導体層と、前記第2半導
体層と、前記第2半導体層に隣接して形成され、高不純
物濃度である第1導電型の第5半導体層と、前記第2半
導体層に隣接し、前記第5半導体層から前記第1半導体
層の1つにわたって形成され、前記第5半導体層との間
でpn接合を形成するように前記第5半導体層に隣接し
て形成される、高不純物濃度である第2導電型の第6半
導体層とを含み、前記第5半導体層が、前記第3及び第
2半導体層の接合から、所定のブレークオーバー電圧が
印加されるときに前記ブレークオーバー電圧により前記
接合から拡がる空乏層が前記第2半導体層を前記第5半
導体層へパンチスルーするように、離れていることによ
り達成される。
スタ部と、ブレークオーバー部とを備える過電圧自己保
護型半導体装置において、前記サイリスタ部が、半導体
基板内に形成される第1導電型の第3半導体層と、前記
半導体基板の一方の主表面に露出し、前記第3半導体層
の一方の表面に隣接するように形成される第2導電型の
第4半導体層と、前記第3半導体層の他方の表面に隣接
する第2導電型の第2半導体層と、前記第2半導体層に
隣接し互いに隔離されて形成される第1導電型の複数の
第1半導体層と、前記第4半導体層に形成される第2電
極と、前記第2半導体層と前記第1半導体層とに形成さ
れる第1電極とを含み、前記ブレークオーバー部が、前
記第3半導体層と、前記第4半導体層と、前記第2半導
体層と、前記第2半導体層に隣接して形成され、高不純
物濃度である第1導電型の第5半導体層と、前記第2半
導体層に隣接し、前記第5半導体層から前記第1半導体
層の1つにわたって形成され、前記第5半導体層との間
でpn接合を形成するように前記第5半導体層に隣接し
て形成される、高不純物濃度である第2導電型の第6半
導体層とを含み、前記第5半導体層が、前記第3及び第
2半導体層の接合から、所定のブレークオーバー電圧が
印加されるときに前記ブレークオーバー電圧により前記
接合から拡がる空乏層が前記第2半導体層を前記第5半
導体層へパンチスルーするように、離れていることによ
り達成される。
【0015】
【0016】さらに、前記目的は、交流から直流に電力
変換を行う電力変換装置の小型化及び大容量化のため
に、前述した本発明による過電圧自己保護型半導体装置
を複数用いて電力変換装置を構成することにより達成さ
れる。
変換を行う電力変換装置の小型化及び大容量化のため
に、前述した本発明による過電圧自己保護型半導体装置
を複数用いて電力変換装置を構成することにより達成さ
れる。
【0017】さらに、前記目的は、直流から交流に電力
変換を行う電力変換装置の小型化及び大容量化のため
に、前述した本発明による過電圧自己保護型半導体装置
を複数用いて電力変換装置を構成することにより達成さ
れる。
変換を行う電力変換装置の小型化及び大容量化のため
に、前述した本発明による過電圧自己保護型半導体装置
を複数用いて電力変換装置を構成することにより達成さ
れる。
【0018】さらに、前記目的は、第1の周波数の交流
から第2の周波数の交流に電力変換を行う電力変換装置
の小型化及び大容量化のために、前述した本発明による
過電圧自己保護型半導体装置を複数用いて電力変換装置
を構成することにより達成される。
から第2の周波数の交流に電力変換を行う電力変換装置
の小型化及び大容量化のために、前述した本発明による
過電圧自己保護型半導体装置を複数用いて電力変換装置
を構成することにより達成される。
【0019】さらに、前記目的は、交流から直流に電力
変換を行う電力変換装置及び直流から交流に電力変換を
行う電力変換装置を組み合わせて使用する直流送電系統
の電力変換装置の小型化及び大容量化のために、前述し
た本発明による過電圧自己保護型半導体装置を複数用い
て電力変換装置を構成し、これらの電力変換装置により
直流送電系統を構成することにより達成される。
変換を行う電力変換装置及び直流から交流に電力変換を
行う電力変換装置を組み合わせて使用する直流送電系統
の電力変換装置の小型化及び大容量化のために、前述し
た本発明による過電圧自己保護型半導体装置を複数用い
て電力変換装置を構成し、これらの電力変換装置により
直流送電系統を構成することにより達成される。
【0020】さらに、前記目的は、静止型無効電力補償
装置の小型化及び大容量化のために、前述した本発明に
よる過電圧自己保護型半導体装置を複数用いて静止型無
効電力補償装置を構成することにより達成される。
装置の小型化及び大容量化のために、前述した本発明に
よる過電圧自己保護型半導体装置を複数用いて静止型無
効電力補償装置を構成することにより達成される。
【0021】
【作用】本発明による過電圧自己保護型半導体装置は、
第1の主電極が接していない第1半導体層と第2半導体
層とからなる第1のpn接合部分において、第2半導体
層の一部分が高不純物濃度となるように形成されるか、
あるいは、第2半導体層と高不純物濃度の第5半導体層
とが隣接するよう形成されているので、第1の電極が形
成されている第1、第2、第3及び第4半導体層の構成
からなる部分における耐圧より低い所定の高電圧が印加
された場合、第1主電極が接していない部分における第
2半導体領域がパンチスルーし、前記高不純物濃度の第
2半導体層あるいは第5半導体層と第1半導体層からな
る第1のpn接合部分での電界強度を高くして、この部
分で降伏を生じさせることができる。この降伏により流
れる電流は、パイロットサイリスタのトリガー電流とし
て利用される。
第1の主電極が接していない第1半導体層と第2半導体
層とからなる第1のpn接合部分において、第2半導体
層の一部分が高不純物濃度となるように形成されるか、
あるいは、第2半導体層と高不純物濃度の第5半導体層
とが隣接するよう形成されているので、第1の電極が形
成されている第1、第2、第3及び第4半導体層の構成
からなる部分における耐圧より低い所定の高電圧が印加
された場合、第1主電極が接していない部分における第
2半導体領域がパンチスルーし、前記高不純物濃度の第
2半導体層あるいは第5半導体層と第1半導体層からな
る第1のpn接合部分での電界強度を高くして、この部
分で降伏を生じさせることができる。この降伏により流
れる電流は、パイロットサイリスタのトリガー電流とし
て利用される。
【0022】また、本発明は、急峻な電圧上昇率を有す
る電圧が印加された場合にも、半導体装置が誤動作ある
いは破壊しないようにするために、前述の構造におい
て、主電流が流れる第1半導体層と第2半導体層とが第
1の主電極で電気的に接続されている部分を有するよう
に、第1半導体層と第2半導体層とが部分的に短絡され
ているので、変位電流を短絡抵抗によりバイパスするこ
とができ、高い電圧上昇率を有する電圧が印加された場
合にも破壊されることはない。
る電圧が印加された場合にも、半導体装置が誤動作ある
いは破壊しないようにするために、前述の構造におい
て、主電流が流れる第1半導体層と第2半導体層とが第
1の主電極で電気的に接続されている部分を有するよう
に、第1半導体層と第2半導体層とが部分的に短絡され
ているので、変位電流を短絡抵抗によりバイパスするこ
とができ、高い電圧上昇率を有する電圧が印加された場
合にも破壊されることはない。
【0023】さらに、本発明は、第1の耐圧より低い電
圧で第1半導体層あるいは第3の電極に空乏層を到達さ
せるために、該空乏層が形成される第2半導体層の一主
表面からみた単位面積当りの不純物濃度の総量及び単位
体積当りの不純物濃度が、他の第2半導体層の一主表面
からみた単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度よりも少なくなるように形成される
が、この該空乏層が形成される第2半導体層の上記単位
面積当りの不純物濃度の総量及び単位体積当りの不純物
濃度は、一主表面からみて前記隔離して形成された高不
純物濃度の第2半導体層間あるいは第5半導体層間のシ
ート抵抗を測定することにより精度よく求めることがで
きる。
圧で第1半導体層あるいは第3の電極に空乏層を到達さ
せるために、該空乏層が形成される第2半導体層の一主
表面からみた単位面積当りの不純物濃度の総量及び単位
体積当りの不純物濃度が、他の第2半導体層の一主表面
からみた単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度よりも少なくなるように形成される
が、この該空乏層が形成される第2半導体層の上記単位
面積当りの不純物濃度の総量及び単位体積当りの不純物
濃度は、一主表面からみて前記隔離して形成された高不
純物濃度の第2半導体層間あるいは第5半導体層間のシ
ート抵抗を測定することにより精度よく求めることがで
きる。
【0024】このため、空乏層が形成される第2半導体
層の上記単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度を、一主表面からみて前記隔離して形
成された高不純物濃度の第2半導体層間あるいは第5半
導体層間のシート抵抗を電極を形成する前の製造工程に
おいて、所定の範囲内に高精度に入るよう管理すること
ができ、第1の耐圧より低い所定の電圧範囲でブレーク
オーバ電圧の制御性を著しく高めることができる。
層の上記単位面積当りの不純物濃度の総量及び単位体積
当りの不純物濃度を、一主表面からみて前記隔離して形
成された高不純物濃度の第2半導体層間あるいは第5半
導体層間のシート抵抗を電極を形成する前の製造工程に
おいて、所定の範囲内に高精度に入るよう管理すること
ができ、第1の耐圧より低い所定の電圧範囲でブレーク
オーバ電圧の制御性を著しく高めることができる。
【0025】従って、本発明は、これまで述べてきたパ
ンチスルーした後、降伏により流れる電流をトリガー電
流とする過電圧自己保護型半導体装置を製造するプロセ
ス上での制御性、すなわち生産性を著しく高めることが
できる。
ンチスルーした後、降伏により流れる電流をトリガー電
流とする過電圧自己保護型半導体装置を製造するプロセ
ス上での制御性、すなわち生産性を著しく高めることが
できる。
【0026】さらに、本発明は、前述した本発明による
過電圧自己保護型半導体装置を使用して、交流から直流
に電力変換を行う電力変換装置、直流から交流に電力変
換を行う電力変換装置、第1の周波数の交流から第2の
周波数の交流に電力変換を行う電力変換装置、交流から
直流に電力変換を行う電力変換装置及び直流から交流に
電力変換を行う電力変換装置を組み合わせて使用する直
流送電系統の電力変換装置、静止型無効電力補償装置等
の半導体回路を構成することができる。
過電圧自己保護型半導体装置を使用して、交流から直流
に電力変換を行う電力変換装置、直流から交流に電力変
換を行う電力変換装置、第1の周波数の交流から第2の
周波数の交流に電力変換を行う電力変換装置、交流から
直流に電力変換を行う電力変換装置及び直流から交流に
電力変換を行う電力変換装置を組み合わせて使用する直
流送電系統の電力変換装置、静止型無効電力補償装置等
の半導体回路を構成することができる。
【0027】一般に、これらの電力変換回路は、多数の
サイリスタ素子を直列に接続して使用する必要があり、
直列に接続された素子相互間の電圧不平衡分の余裕度を
みた素子数が必要であったが、本発明によるブレークオ
ーバ電圧の揃った過電圧自己保護型半導体装置用いた電
力変換装置は、一定の容量の電力変換装置を対象にした
場合、余裕度を切り詰めることができるので、使用素子
数を大幅に削減することができ、装置の小型化を実現す
ることができ、さらに、直列に接続された素子間の電圧
不平衡分が極めて少ないので、直列接続素子数を多く使
用することが可能となり、電力変換装置の大容量化を図
ることが可能となる。
サイリスタ素子を直列に接続して使用する必要があり、
直列に接続された素子相互間の電圧不平衡分の余裕度を
みた素子数が必要であったが、本発明によるブレークオ
ーバ電圧の揃った過電圧自己保護型半導体装置用いた電
力変換装置は、一定の容量の電力変換装置を対象にした
場合、余裕度を切り詰めることができるので、使用素子
数を大幅に削減することができ、装置の小型化を実現す
ることができ、さらに、直列に接続された素子間の電圧
不平衡分が極めて少ないので、直列接続素子数を多く使
用することが可能となり、電力変換装置の大容量化を図
ることが可能となる。
【0028】
【実施例】以下、本発明による過電圧自己保護型半導体
装置、その製造方法、及び、それを使用した半導体回路
の実施例を図面により詳細に説明する。
装置、その製造方法、及び、それを使用した半導体回路
の実施例を図面により詳細に説明する。
【0029】図1は本発明による過電圧自己保護型半導
体装置の一実施例を示す断面図、図2はその平面図、図
3は印加電圧が低い場合の動作を説明する図、図4は印
加電圧が高い場合の動作を説明する図、図5は本発明の
一実施例の逆方向電圧電流特性を説明する図である。図
1〜図4において、1はnベース層、2はpベース層、
3はpエミッタ層、4、41、42はnエミッタ層、5
はアノード電極、6、61、62はカソード電極、2
1、22はp+層、Mは主サイリスタ部、Aは補助サイ
リスタ部、Pはパイロットサイリスタ部、Tはブレーク
オーバ部である。
体装置の一実施例を示す断面図、図2はその平面図、図
3は印加電圧が低い場合の動作を説明する図、図4は印
加電圧が高い場合の動作を説明する図、図5は本発明の
一実施例の逆方向電圧電流特性を説明する図である。図
1〜図4において、1はnベース層、2はpベース層、
3はpエミッタ層、4、41、42はnエミッタ層、5
はアノード電極、6、61、62はカソード電極、2
1、22はp+層、Mは主サイリスタ部、Aは補助サイ
リスタ部、Pはパイロットサイリスタ部、Tはブレーク
オーバ部である。
【0030】本発明の一実施例による過電圧自己保護型
半導体装置は、図1に示すように、主サイリスタ部M
と、補助サイリスタ部Aと、パイロットサイリスタ部P
と、ブレークオーバ部Tとを備えて構成されている。
半導体装置は、図1に示すように、主サイリスタ部M
と、補助サイリスタ部Aと、パイロットサイリスタ部P
と、ブレークオーバ部Tとを備えて構成されている。
【0031】主サイリスタ部Mは、過電圧自己保護型半
導体装置の主電流が流れるサイリスタ部であり、第1半
導体層であるnエミッタ層4、第2半導体層であるpベ
ース層2、第3半導体層であるnベース層1、第4半導
体層であるpエミッタ層3の4層の半導体層と、pエミ
ッタ層に接続されたアノード電極5と、pベース層2に
部分的に短絡されてnエミッタ層4に接続されたカソー
ド電極6とを備えて構成されている。
導体装置の主電流が流れるサイリスタ部であり、第1半
導体層であるnエミッタ層4、第2半導体層であるpベ
ース層2、第3半導体層であるnベース層1、第4半導
体層であるpエミッタ層3の4層の半導体層と、pエミ
ッタ層に接続されたアノード電極5と、pベース層2に
部分的に短絡されてnエミッタ層4に接続されたカソー
ド電極6とを備えて構成されている。
【0032】補助サイリスタ部Aは、nエミッタ層4
2、pベース層2、nベース層1、pエミッタ層3の4
層の半導体層と、アノード電極5と、pベース層2と部
分的に短絡されているカソード電極62とにより構成さ
れている。
2、pベース層2、nベース層1、pエミッタ層3の4
層の半導体層と、アノード電極5と、pベース層2と部
分的に短絡されているカソード電極62とにより構成さ
れている。
【0033】また、パイロットサイリスタ部Pは、nエ
ミッタ層41、pベース層2、nベース層1、pエミッ
タ層3の4層の半導体層と、アノード電極5と、pベー
ス層2と部分的に短絡されているカソード電極61とに
より構成されている。
ミッタ層41、pベース層2、nベース層1、pエミッ
タ層3の4層の半導体層と、アノード電極5と、pベー
ス層2と部分的に短絡されているカソード電極61とに
より構成されている。
【0034】さらに、ブレークオーバ部Tは、パイロッ
トサイリスタPをトリガーするためのある電圧が印加さ
れたときに電流が流れるようにした部分であり、高不純
物濃度を有するn+層40、n+層40に接して形成され
ている第5半導体層であるp+層21及びp+層22、p
ベース層2、nベース層1、pエミッタ層3の6層の半
導体層と、アノード電極5とにより構成されている。
トサイリスタPをトリガーするためのある電圧が印加さ
れたときに電流が流れるようにした部分であり、高不純
物濃度を有するn+層40、n+層40に接して形成され
ている第5半導体層であるp+層21及びp+層22、p
ベース層2、nベース層1、pエミッタ層3の6層の半
導体層と、アノード電極5とにより構成されている。
【0035】図1に示す本発明の一実施例による過電圧
自己保護型半導体装置断面は、図2のに示す平面図のA
ーA’断面であり、本発明の一実施例による半導体装置
は、ターンオンによる電流の拡がりが均一になるよう
に、図2が示すように、前述のブレークオーバ部T、パ
イロットサイリスタ部P、補助サイリスタ部A、主サイ
リスタ部Mが、ブレークオーバ部Tの中央を中心とし
て、同心円状に配置されて形成されている。
自己保護型半導体装置断面は、図2のに示す平面図のA
ーA’断面であり、本発明の一実施例による半導体装置
は、ターンオンによる電流の拡がりが均一になるよう
に、図2が示すように、前述のブレークオーバ部T、パ
イロットサイリスタ部P、補助サイリスタ部A、主サイ
リスタ部Mが、ブレークオーバ部Tの中央を中心とし
て、同心円状に配置されて形成されている。
【0036】次に、図3〜図5を参照して、本発明の一
実施例による過電圧自己保護型半導体装置の動作原理を
説明する。図3、図4において、25、15はそれぞれ
順方向阻止電圧が印加されている場合のpベース層2、
nベース層1に拡がる空乏層である。
実施例による過電圧自己保護型半導体装置の動作原理を
説明する。図3、図4において、25、15はそれぞれ
順方向阻止電圧が印加されている場合のpベース層2、
nベース層1に拡がる空乏層である。
【0037】図3はカソード電極6が負、アノード電極
5が正となる順方向阻止電圧が印加され、かつ、この印
加電圧が所定のブレークオーバ電圧にまで達していない
場合の空乏層の拡がりを示しており、図4はカソード電
極6が負、アノード電極5が正となる順方向阻止電圧が
印加され、かつ、この印加電圧が所定のブレークオーバ
電圧にまで達している場合の空乏層の拡がりを示してい
る。
5が正となる順方向阻止電圧が印加され、かつ、この印
加電圧が所定のブレークオーバ電圧にまで達していない
場合の空乏層の拡がりを示しており、図4はカソード電
極6が負、アノード電極5が正となる順方向阻止電圧が
印加され、かつ、この印加電圧が所定のブレークオーバ
電圧にまで達している場合の空乏層の拡がりを示してい
る。
【0038】また、図には示していないが、n+層40
とp+層21とによる接合には、熱平衡状態で空乏層が
存在している。さらに、p+ 層22は、浮いた状態にな
っているので、このp+層22とn+層40との接合部に
は空乏層が存在しているが強電界が発生しない。
とp+層21とによる接合には、熱平衡状態で空乏層が
存在している。さらに、p+ 層22は、浮いた状態にな
っているので、このp+層22とn+層40との接合部に
は空乏層が存在しているが強電界が発生しない。
【0039】いま、図1、図2に示すように構成された
半導体装置に、順方向電圧が印加され、その印加電圧が
高くなると、図3に示すように、pベース層2に空乏層
25が拡がる。この印加電圧がさらに高くなると、図4
に示すように、空乏層25がn+層40の底部に到達す
る。その後、僅かの印加電圧の増加のみで、空乏層25
は、n+ 層40とpベース層2とからなるpn接合の熱
平衡状態で存在していた空乏層と接するようになり、さ
らに、n+層40とp+層21とによる接合部に存在する
空乏層に接するようになる。このため、n+層40とp+
層21との電界強度が著しく高くなり、この部分でアバ
ランシェ降伏あるいはツェナー降伏が生じることにな
る。
半導体装置に、順方向電圧が印加され、その印加電圧が
高くなると、図3に示すように、pベース層2に空乏層
25が拡がる。この印加電圧がさらに高くなると、図4
に示すように、空乏層25がn+層40の底部に到達す
る。その後、僅かの印加電圧の増加のみで、空乏層25
は、n+ 層40とpベース層2とからなるpn接合の熱
平衡状態で存在していた空乏層と接するようになり、さ
らに、n+層40とp+層21とによる接合部に存在する
空乏層に接するようになる。このため、n+層40とp+
層21との電界強度が著しく高くなり、この部分でアバ
ランシェ降伏あるいはツェナー降伏が生じることにな
る。
【0040】このアバランシェ降伏による電流は、パイ
ロットサイリスタ部Pのベース電流となりパイロットサ
イリスタ部Pが点弧することになる。
ロットサイリスタ部Pのベース電流となりパイロットサ
イリスタ部Pが点弧することになる。
【0041】図5に示す電圧電流特性を説明する図にお
いて、この図におけるA点、B点の電圧値が、半導体装
置が図3、図4に示した状態となる電圧値に対応する。
すなわち、半導体装置に印加される順方向阻止電圧が、
所定のブレークオーバ電圧VBO以下の電圧(A点)の
場合、pベース層2に拡がる空乏層25はn+ 層40に
到達しておらず、パイロットサイリスタ部Pは、オフ状
態のままである。そして、半導体装置に印加される順方
向阻止電圧が、所定のブレークオーバ電圧VBOの電圧
(B点)に達すると、pベース層2に拡がる空乏層25
がn+ 層40に到達して、その後、僅かに印加電圧が増
加しただけで、空乏層25はn+ 層40とp+ 層21か
らなるpn接合の熱平衡状態で存在していた空乏層と接
するようになり、n+層40とp+層21との間の電界強
度が著しく高くなり、アバランシェ降伏、あるいは、ツ
ェナー降伏が生じ、ブレークオーバ部Tに電流が流れる
ことになる。
いて、この図におけるA点、B点の電圧値が、半導体装
置が図3、図4に示した状態となる電圧値に対応する。
すなわち、半導体装置に印加される順方向阻止電圧が、
所定のブレークオーバ電圧VBO以下の電圧(A点)の
場合、pベース層2に拡がる空乏層25はn+ 層40に
到達しておらず、パイロットサイリスタ部Pは、オフ状
態のままである。そして、半導体装置に印加される順方
向阻止電圧が、所定のブレークオーバ電圧VBOの電圧
(B点)に達すると、pベース層2に拡がる空乏層25
がn+ 層40に到達して、その後、僅かに印加電圧が増
加しただけで、空乏層25はn+ 層40とp+ 層21か
らなるpn接合の熱平衡状態で存在していた空乏層と接
するようになり、n+層40とp+層21との間の電界強
度が著しく高くなり、アバランシェ降伏、あるいは、ツ
ェナー降伏が生じ、ブレークオーバ部Tに電流が流れる
ことになる。
【0042】このアバランシェ降伏、あるいは、ツェナ
ー降伏によって流れる電流は、パイロットサイリスタ部
Pに対するベース電流となり、図1に示すパイロットサ
イリスタ部Pがオン状態になる。パイロットサイリスタ
部Pがオン状態になると、アノードとなるpエミッタ層
3から正孔が多数注入されるが、この正孔電流が図1の
パイロットサイリスタ部Pから主サイリスタ部Mに流れ
るとき、この電流が補助サイリスタ部Aのベース電流と
なり、補助サイリスタ部Aもターンオンする。同様に、
補助サイリスタ部Aがオン状態になると、主サイリスタ
部Mがオン状態となる。
ー降伏によって流れる電流は、パイロットサイリスタ部
Pに対するベース電流となり、図1に示すパイロットサ
イリスタ部Pがオン状態になる。パイロットサイリスタ
部Pがオン状態になると、アノードとなるpエミッタ層
3から正孔が多数注入されるが、この正孔電流が図1の
パイロットサイリスタ部Pから主サイリスタ部Mに流れ
るとき、この電流が補助サイリスタ部Aのベース電流と
なり、補助サイリスタ部Aもターンオンする。同様に、
補助サイリスタ部Aがオン状態になると、主サイリスタ
部Mがオン状態となる。
【0043】前述した本発明の一実施例は、補助サイリ
スタA部を1つのみ設けた例として説明したが、補助サ
イリスタ部は、必要にり複数個設けられてもよい。
スタA部を1つのみ設けた例として説明したが、補助サ
イリスタ部は、必要にり複数個設けられてもよい。
【0044】図6は前述で説明した本発明の一実施例に
よる過電圧自己保護型半導体装置を製造するための主な
工程毎の縦断面図であり、以下、この図を参照して前述
した本発明の実施例による半導体装置の製造方法を説明
する。
よる過電圧自己保護型半導体装置を製造するための主な
工程毎の縦断面図であり、以下、この図を参照して前述
した本発明の実施例による半導体装置の製造方法を説明
する。
【0045】(1)まず、抵抗率が350Ω・cmの高
抵抗のn型半導体基板1を用意し、その両主表面からp
型不純物であるアルミニウムを拡散する。この場合、表
面不純物濃度は、単位体積当り約1×10の16乗(1
×1016/cm3 )、拡散深さは約150マイクロメート
ルに設定される。このとき、pベース層2となるカソー
ド側のp型不純物層は、最終のnエミッタ層下のシート
抵抗が単位面積当り約800〜900Ωとなるように、
エッチングによりその厚さが調整される〔図6(a)、
(b)〕。
抵抗のn型半導体基板1を用意し、その両主表面からp
型不純物であるアルミニウムを拡散する。この場合、表
面不純物濃度は、単位体積当り約1×10の16乗(1
×1016/cm3 )、拡散深さは約150マイクロメート
ルに設定される。このとき、pベース層2となるカソー
ド側のp型不純物層は、最終のnエミッタ層下のシート
抵抗が単位面積当り約800〜900Ωとなるように、
エッチングによりその厚さが調整される〔図6(a)、
(b)〕。
【0046】(2)次に、pベース層となるp型半導体
層2の表面から、ホトエッチングにより、リング状の食
刻領域20を形成する。食刻領域20の外径は約1.5
ミリメートル、内径は約0.5ミリメートルであり、そ
の深さが中央のp型半導体層2とn型半導体層1からな
るpn接合より、約45マイクロメートルの深さとなる
までエッチングされる〔図6(c)〕。
層2の表面から、ホトエッチングにより、リング状の食
刻領域20を形成する。食刻領域20の外径は約1.5
ミリメートル、内径は約0.5ミリメートルであり、そ
の深さが中央のp型半導体層2とn型半導体層1からな
るpn接合より、約45マイクロメートルの深さとなる
までエッチングされる〔図6(c)〕。
【0047】(3)その後、食刻領域20を形成した表
面から、表面不純物濃度が単位体積当り約1×10の1
9乗から21乗(1×1019〜1×1021/cm3 )の高
不純物濃度のn型半導体層45を次亜塩素酸リンを用い
たP(リン)の拡散により、深さが約8マイクロメート
ルとなるように形成する〔図6(d)〕。
面から、表面不純物濃度が単位体積当り約1×10の1
9乗から21乗(1×1019〜1×1021/cm3 )の高
不純物濃度のn型半導体層45を次亜塩素酸リンを用い
たP(リン)の拡散により、深さが約8マイクロメート
ルとなるように形成する〔図6(d)〕。
【0048】(4)次に、公知のホトエッチングによ
り、カソード側の平面パターンを形成する。すなわち、
主サイリスタ部Mのnエミッタ層4、補助サイリスタ部
Aのnエミッタ層42、パイロットサイリスタ部Pのn
エミッタ層41、ブレークオーバ部Tのn+層40を分
離し、かつ、ブレークオーバ部Tのn+層40の中央部
のn+ 層40を食刻して除去する。さらに、少なくとも
パイロットサイリスタ部Pのnエミッタ層41とブレー
クオーバ部Tのn+層40の間の食刻領域、ブレークオ
ーバ部Tのn+層40の中央部のn+層40の食刻領域
に、p型の不純物濃度が1立方センチメートル当り約1
×10の18乗から20乗(1×1018〜1×1020/
cm3 )の高不純物濃度のp型半導体層21及び22を形
成する〔図6(e)〕。
り、カソード側の平面パターンを形成する。すなわち、
主サイリスタ部Mのnエミッタ層4、補助サイリスタ部
Aのnエミッタ層42、パイロットサイリスタ部Pのn
エミッタ層41、ブレークオーバ部Tのn+層40を分
離し、かつ、ブレークオーバ部Tのn+層40の中央部
のn+ 層40を食刻して除去する。さらに、少なくとも
パイロットサイリスタ部Pのnエミッタ層41とブレー
クオーバ部Tのn+層40の間の食刻領域、ブレークオ
ーバ部Tのn+層40の中央部のn+層40の食刻領域
に、p型の不純物濃度が1立方センチメートル当り約1
×10の18乗から20乗(1×1018〜1×1020/
cm3 )の高不純物濃度のp型半導体層21及び22を形
成する〔図6(e)〕。
【0049】本発の一実施例による過電圧自己保護型半
導体装置のブレークオーバ電圧は、図3及び図4で説明
したように、順方向印加電圧が高くなると、pベース層
2に拡がる空乏層25がn+ 層40の底部に到達し、そ
の後、僅かの印加電圧の増加のみで、空乏層25が、n
+層40とp+層21とからなるpn接合の熱平衡状態で
存在していた空乏層と接するようになり、n+層40と
p+層21との電界強度が著しく高くなり、アバランシ
ェ降伏、あるいは、ツェナー降伏が生じ、この降伏電流
がベース電流となりパイロットサイリスタPが点弧する
ことにより決定される。
導体装置のブレークオーバ電圧は、図3及び図4で説明
したように、順方向印加電圧が高くなると、pベース層
2に拡がる空乏層25がn+ 層40の底部に到達し、そ
の後、僅かの印加電圧の増加のみで、空乏層25が、n
+層40とp+層21とからなるpn接合の熱平衡状態で
存在していた空乏層と接するようになり、n+層40と
p+層21との電界強度が著しく高くなり、アバランシ
ェ降伏、あるいは、ツェナー降伏が生じ、この降伏電流
がベース電流となりパイロットサイリスタPが点弧する
ことにより決定される。
【0050】すなわち、ブレークオーバ電圧を、ある所
定のブレークオーバ電圧に設定する場合、n+ 層40と
nベース層1との間にあるpベース層の単位面積当りの
不純物総量、すなわちシート抵抗を所定の値に設定する
ことが必要となる。例えば、ブレークオーバ電圧を60
00Vにする場合、上記シート抵抗は単位面積当り約1
5kΩあればよいが、そのシート抵抗の制御性が重要と
なる。
定のブレークオーバ電圧に設定する場合、n+ 層40と
nベース層1との間にあるpベース層の単位面積当りの
不純物総量、すなわちシート抵抗を所定の値に設定する
ことが必要となる。例えば、ブレークオーバ電圧を60
00Vにする場合、上記シート抵抗は単位面積当り約1
5kΩあればよいが、そのシート抵抗の制御性が重要と
なる。
【0051】本発明による製造方法によれば、図6
(e)の状態で、高不純物濃度のp型半導体層21及び
22の間の電圧電流特性を測定することができ、測定さ
れた電圧電流特性により、上記シート抵抗を容易に求め
ることができ、かつ、制御性も極めて良好とすることが
できる。すなわち、一例として、図6(e)の状態で、
該シート抵抗を測定すると、単位面積当り14.8kΩ
あったが、1150℃、30分の熱処理を加えるだけ
で、15kΩに対して±1%の範囲でシート抵抗を制御
することができた。
(e)の状態で、高不純物濃度のp型半導体層21及び
22の間の電圧電流特性を測定することができ、測定さ
れた電圧電流特性により、上記シート抵抗を容易に求め
ることができ、かつ、制御性も極めて良好とすることが
できる。すなわち、一例として、図6(e)の状態で、
該シート抵抗を測定すると、単位面積当り14.8kΩ
あったが、1150℃、30分の熱処理を加えるだけ
で、15kΩに対して±1%の範囲でシート抵抗を制御
することができた。
【0052】(5)次に、前述した工程により、全ての
半導体層を形成した後、アノード側にはpエミッタ層3
に接続されるアノード電極5、カソード側には主サイリ
スタ部Mのpベース層2に部分的に短絡されてnエミッ
タ層4に接続されたカソード電極6、補助サイリスタ部
Aのpベース層2と部分的に短絡されているカソード電
極62、パイロットサイリスタ部Pのpベース層2と部
分的に短絡されているカソード電極61を公知のアルミ
ニウム蒸着とホトエッチングにより形成する。最後に、
ウェハの端面を公知のベベリング技術により加工した
後、表面安定化膜を塗布して、本発明による半導体装置
が完成する〔図6(f)〕。
半導体層を形成した後、アノード側にはpエミッタ層3
に接続されるアノード電極5、カソード側には主サイリ
スタ部Mのpベース層2に部分的に短絡されてnエミッ
タ層4に接続されたカソード電極6、補助サイリスタ部
Aのpベース層2と部分的に短絡されているカソード電
極62、パイロットサイリスタ部Pのpベース層2と部
分的に短絡されているカソード電極61を公知のアルミ
ニウム蒸着とホトエッチングにより形成する。最後に、
ウェハの端面を公知のベベリング技術により加工した
後、表面安定化膜を塗布して、本発明による半導体装置
が完成する〔図6(f)〕。
【0053】前述のような工程を経て製造された過電圧
自己保護型半導体装置のブレークオーバ電圧は、600
0Vであり、そのばらつきは±100V以内であった。
自己保護型半導体装置のブレークオーバ電圧は、600
0Vであり、そのばらつきは±100V以内であった。
【0054】前述した本発明の一実施例による半導体装
置は、原理的な説明を容易にするために、便宜上、高不
純物濃度のp型半導体層21及び22を設けるものとし
て説明したが、通常、pベース層は、拡散法で形成する
ことができ、その表面が高不純物濃度になっていること
が多い。従って、pベース層の表面が高不純物濃度にな
っている場合には、必ずしも、高不純物濃度のp型半導
体層21及び22を特別に設ける必要はなく、表面が高
不純物濃度のpベース層が、高不純物濃度のp型半導体
層21及び22と同等に作用する。
置は、原理的な説明を容易にするために、便宜上、高不
純物濃度のp型半導体層21及び22を設けるものとし
て説明したが、通常、pベース層は、拡散法で形成する
ことができ、その表面が高不純物濃度になっていること
が多い。従って、pベース層の表面が高不純物濃度にな
っている場合には、必ずしも、高不純物濃度のp型半導
体層21及び22を特別に設ける必要はなく、表面が高
不純物濃度のpベース層が、高不純物濃度のp型半導体
層21及び22と同等に作用する。
【0055】次に、前述のように構成される本発明の一
実施例による半導体装置を使用した各種半導体回路の例
を説明する。
実施例による半導体装置を使用した各種半導体回路の例
を説明する。
【0056】図7は本発明による過電圧自己保護型半導
体装置を他励式整流回路に適用した半導体回路の例を示
す図である。図7において、VR、VS、VTは3相の
交流電圧、T1、T3、T5は上アームのスイッチ群、
T2、T4、T6は下アームのスイッチ群、100は過
電圧自己保護型半導体装置である。
体装置を他励式整流回路に適用した半導体回路の例を示
す図である。図7において、VR、VS、VTは3相の
交流電圧、T1、T3、T5は上アームのスイッチ群、
T2、T4、T6は下アームのスイッチ群、100は過
電圧自己保護型半導体装置である。
【0057】図7に示す他励式整流回路は、各スイッチ
として、過電圧自己保護型半導体装置100を1個、あ
るいは、複数直列接続して用いて構成されている。この
ような3相ブリッジ整流回路は、3相の交流電圧VR、
VS、VTを直流に変換して、負荷インダクタンスL及
び負荷抵抗Rにより構成される負荷に対して供給するこ
とができる。
として、過電圧自己保護型半導体装置100を1個、あ
るいは、複数直列接続して用いて構成されている。この
ような3相ブリッジ整流回路は、3相の交流電圧VR、
VS、VTを直流に変換して、負荷インダクタンスL及
び負荷抵抗Rにより構成される負荷に対して供給するこ
とができる。
【0058】図8は本発明による過電圧自己保護型半導
体装置を他励式インバータに適用した半導体回路一例を
示す図である。図8において、Eは直流電源、Lは直流
リアクトルであり、他の符号は図7の場合と同一であ
る。
体装置を他励式インバータに適用した半導体回路一例を
示す図である。図8において、Eは直流電源、Lは直流
リアクトルであり、他の符号は図7の場合と同一であ
る。
【0059】図8に示す他励式インバータは、各スイッ
チとして、過電圧自己保護型半導体装置100を1個、
あるいは、複数直列接続して用いて構成されている。こ
のインバータは、本発明の過電圧自己保護型半導体装置
によるスイッチを3相ブリッジ構成の回路とすることに
より、直流電源Eを3相の交流電圧VR、VS、VTに
変換することができる。
チとして、過電圧自己保護型半導体装置100を1個、
あるいは、複数直列接続して用いて構成されている。こ
のインバータは、本発明の過電圧自己保護型半導体装置
によるスイッチを3相ブリッジ構成の回路とすることに
より、直流電源Eを3相の交流電圧VR、VS、VTに
変換することができる。
【0060】図9は本発明による過電圧自己保護型半導
体装置を他励式サイクロコンバータに適用した半導体回
路一例を示す図である。
体装置を他励式サイクロコンバータに適用した半導体回
路一例を示す図である。
【0061】この半導体回路は、過電圧自己保護型半導
体装置100を1個、あるいは、複数直列接続して用い
て正群コンバータを構成するスイッチT1、T3、T
5、T2、T4、T6と、過電圧自己保護型半導体装置
100を1個、あるいは、複数直列接続して用いて負群
コンバータを構成するスイッチT7、T9、T11、T
8、T10、T12とにより構成される。
体装置100を1個、あるいは、複数直列接続して用い
て正群コンバータを構成するスイッチT1、T3、T
5、T2、T4、T6と、過電圧自己保護型半導体装置
100を1個、あるいは、複数直列接続して用いて負群
コンバータを構成するスイッチT7、T9、T11、T
8、T10、T12とにより構成される。
【0062】この他励式サイクロコンバータは、3相ブ
リッジ整流回路を逆並列に接続して、正弦波状の出力電
圧電流を得るように出力波形の制御を行うことができる
ので、入力交流周波数に対して、出力周波数を3分の
1、6分の1に変換した交流とすることができる。
リッジ整流回路を逆並列に接続して、正弦波状の出力電
圧電流を得るように出力波形の制御を行うことができる
ので、入力交流周波数に対して、出力周波数を3分の
1、6分の1に変換した交流とすることができる。
【0063】図10は本発明による過電圧自己保護型半
導体装置を直流送電に適用した半導体回路の一例の構成
を示す図である。図10において、A及びBは変換所、
LA及びLBは直流リアクトル、Cは直流送電線であ
る。
導体装置を直流送電に適用した半導体回路の一例の構成
を示す図である。図10において、A及びBは変換所、
LA及びLBは直流リアクトル、Cは直流送電線であ
る。
【0064】図10において、変換所Aで交流から直流
に変換された電力は、直流リアクトルLAによって電流
の脈動が平滑され、直流送電線によって変換所Bに送ら
れる。変換所Bでは直流電力を交流電力に変換して交流
系統に送電する。
に変換された電力は、直流リアクトルLAによって電流
の脈動が平滑され、直流送電線によって変換所Bに送ら
れる。変換所Bでは直流電力を交流電力に変換して交流
系統に送電する。
【0065】図11は本発明による過電圧自己保護型半
導体装置を静止型無効電力補償装置に適用した半導体回
路の一例の構成を示す図である。図11において、XL
は送電線のインピーダンス、Vtは受電点電圧、Icは
静止型無効電力補償装置の出力電流、Vrefは制御目
標電圧、Kは制御系のゲイン、Ccはコンデンサ、Xc
はリアクトル、Tは過電圧自己保護型半導体装置100
を複数直列あるいは並列に接続して構成されているバル
ブである。
導体装置を静止型無効電力補償装置に適用した半導体回
路の一例の構成を示す図である。図11において、XL
は送電線のインピーダンス、Vtは受電点電圧、Icは
静止型無効電力補償装置の出力電流、Vrefは制御目
標電圧、Kは制御系のゲイン、Ccはコンデンサ、Xc
はリアクトル、Tは過電圧自己保護型半導体装置100
を複数直列あるいは並列に接続して構成されているバル
ブである。
【0066】図11に示すような送電系統の場合、負荷
が大きくなると、送電線のインピーダンスXLで生じる
電圧低下が増大し、受電点電圧Vtが低下する。この場
合、リアクトル電流を減少させ、静止型無効電力補償装
置による遅相無効電力の補償を減少させることによっ
て、受電点電圧Vtの低下を抑制することができる。
が大きくなると、送電線のインピーダンスXLで生じる
電圧低下が増大し、受電点電圧Vtが低下する。この場
合、リアクトル電流を減少させ、静止型無効電力補償装
置による遅相無効電力の補償を減少させることによっ
て、受電点電圧Vtの低下を抑制することができる。
【0067】図示例は、このリアクトル電流の制御を、
本発明による過電圧自己保護型半導体装置100を使用
した回路で行うものであり、この制御のために、受電点
電圧Vtと制御目標電圧Vrefとの差電圧を使用する
定電圧制御部、パルス移相器を備えている。
本発明による過電圧自己保護型半導体装置100を使用
した回路で行うものであり、この制御のために、受電点
電圧Vtと制御目標電圧Vrefとの差電圧を使用する
定電圧制御部、パルス移相器を備えている。
【0068】前述した図7〜図11に示す半導体回路
は、本発明による過電圧自己保護型半導体装置を使用し
て構成したものであり、本発明の過電圧自己保護型半導
体装置は、ブレークオーバ電圧の揃った、本発明により
達成できる6000±100Vであるものを複数直列接
続して用いているので、従来技術によるブレークオーバ
電圧が5500±500Vの過電圧自己保護型半導体装
置を用いた場合に比べ、約10%直列数を低減すること
ができ、また、従来の耐圧が4000Vの過電圧自己保
護機能の無いサイリスタを用いた場合に比べ、直列数を
3分の2に低減することができ、変換器の小型化、信頼
性を著しく向上させることができる。
は、本発明による過電圧自己保護型半導体装置を使用し
て構成したものであり、本発明の過電圧自己保護型半導
体装置は、ブレークオーバ電圧の揃った、本発明により
達成できる6000±100Vであるものを複数直列接
続して用いているので、従来技術によるブレークオーバ
電圧が5500±500Vの過電圧自己保護型半導体装
置を用いた場合に比べ、約10%直列数を低減すること
ができ、また、従来の耐圧が4000Vの過電圧自己保
護機能の無いサイリスタを用いた場合に比べ、直列数を
3分の2に低減することができ、変換器の小型化、信頼
性を著しく向上させることができる。
【0069】
【発明の効果】以上説明したように本発明によれば、過
電圧自己保護型半導体装置の温度変化によるブレークオ
ーバ電圧の変動を極めて小さくでき、また、所定の値に
設定されたブレークオーバ電圧のばらつきを極めて小さ
くすることができるので、使用温度に影響されることな
く、広い温度範囲に渡って、確実に過電圧自己保護を行
うことのできる半導体装置を提供することができ、さら
に、それを用いた半導体回路を提供することができる。
電圧自己保護型半導体装置の温度変化によるブレークオ
ーバ電圧の変動を極めて小さくでき、また、所定の値に
設定されたブレークオーバ電圧のばらつきを極めて小さ
くすることができるので、使用温度に影響されることな
く、広い温度範囲に渡って、確実に過電圧自己保護を行
うことのできる半導体装置を提供することができ、さら
に、それを用いた半導体回路を提供することができる。
【図1】本発明による過電圧自己保護型半導体装置の一
実施例を示す断面図である。
実施例を示す断面図である。
【図2】本発明による過電圧自己保護型半導体装置の一
実施例を示す平面図である。
実施例を示す平面図である。
【図3】印加電圧が低い場合の動作を説明する図であ
る。
る。
【図4】印加電圧が高い場合の動作を説明する図であ
る。
る。
【図5】本発明の一実施例の逆方向電圧電流特性を説明
する図である。
する図である。
【図6】製造工程を説明するための主な工程ごとの縦断
面図である。
面図である。
【図7】他励式整流回路の構成例を示す図である。
【図8】他励式インバータの構成例を示す図である。
【図9】他励式サイクロコンバータの構成例を示す図で
ある。
ある。
【図10】直流送電の回路構成の例を示す図である。
【図11】静止型無効電力補償装置の構成例を示す図で
ある。
ある。
1 nベース層 2 pベース層 3 pエミッタ層 4、41、42 nエミッタ層 5 アノード電極 6、61、62 カソード電極 15 nベース層に拡がる空乏層 21、22 p+層 25 pベース層に拡がる空乏層 40 n+層、100 過電圧自己保護型半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 望月 康弘 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平4−356964(JP,A) 特開 平4−186879(JP,A) 特開 平1−228173(JP,A) 特開 昭64−49263(JP,A) 特開 昭63−260078(JP,A) 特開 昭63−93072(JP,A) 特開 昭61−202465(JP,A) 特開 昭60−140761(JP,A) 特開 昭60−140760(JP,A) 特開 昭60−106170(JP,A) 特開 昭59−217366(JP,A) 特開 昭59−172771(JP,A) 特開 昭47−10319(JP,A) 特許2502793(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 29/74
Claims (10)
- 【請求項1】 一対の主表面を有し、少なくとも3層以
上の半導体層が隣接されて形成され、主電流を流すサイ
リスタ部と、補助サイリスタ部と、パイロットサイリス
タ部と、ブレークオーバ部とを備える半導体装置におい
て、前記ブレークオーバ部は、一主表面に形成された高
不純物濃度の半導体層と、該半導体層により隔離して形
成された複数の反対導電型の高不純物濃度の半導体層と
を備えて構成されることを特徴とする過電圧自己保護型
半導体装置。 - 【請求項2】 一対の主表面を有し、少なくとも3層以
上の半導体層が隣接されて形成され、一方の主表面には
第1導電型を有する高不純物濃度の第1半導体層が下層
に隣接する第2半導体層上に隔離されて複数個形成さ
れ、第2半導体層の他方に隣接する第1導電型の第3半
導体層、第2導電型の第4半導体層が順次形成され、さ
らに、第1半導体層及び第4半導体層にはそれぞれ第1
電極、第2電極が形成されている半導体装置において、
第1半導体層の一部分に、第1電極が形成されていない
部分を設け、この部分の第1半導体層と第2半導体層か
らなる電位障壁を有するpn接合部分の一部分に、第1
半導体層の一部が存在しない部分を複数設け、この部分
が第2半導体層表面の高不純物濃度領域であることを特
徴とする過電圧自己保護型半導体装置。 - 【請求項3】 一対の主表面を有し、少なくとも3層以
上の半導体層が隣接されて形成され、一方の主表面には
第1導電型を有する高不純物濃度の第1半導体層が下層
に隣接する第2半導体層上に隔離されて複数個形成さ
れ、第2半導体層の他方に隣接する第1導電型の第3半
導体層、第2導電型の第4半導体層が順次形成され、さ
らに、第1半導体層及び第4半導体層にはそれぞれ第1
電極、第2電極が形成されている半導体装置において、
第1半導体層の一部分に、第1電極が形成されていない
部分を設け、この部分の第1半導体層と第2半導体層か
らなる電位障壁を有するpn接合部分の一部分に、第1
半導体層と第2半導体層とに隣接し、隔離して形成され
た第2導電型の高不純物濃度である複数の第5半導体層
を形成したことを特徴とする過電圧自己保護型半導体装
置。 - 【請求項4】 前記第1半導体層と第2半導体層とが第
1電極で電気的に接続されている部分を有することを特
徴とする請求項2または3記載の過電圧自己保護型半導
体装置。 - 【請求項5】 主電流を流すサイリスタ部と、ブレーク
オーバー部とを備える過電圧自己保護型半導体装置にお
いて、前記サイリスタ部は、半導体基板内に形成される
第1導電型の第3半導体層と、前記半導体基板の一方の
主表面に露出し、前記第3半導体層の一方の表面に隣接
するように形成される第2導電型の第4半導体層と、前
記第3半導体層の他方の表面に隣接する第2導電型の第
2半導体層と、前記第2半導体層に隣接し互いに隔離さ
れて形成される第1導電型の複数の第1半導体層と、前
記第4半導体層に形成される第2電極と、前記第2半導
体層と前記第1半導体層とに形成される第1電極とを含
み、前記ブレークオーバー部は、前記第3半導体層と、
前記第4半導体層と、前記第2半導体層と、前記第2半
導体層に隣接して形成され、高不純物濃度である第1導
電型の第5半導体層と、前記第2半導体層に隣接し、前
記第5半導体層から前記第1半導体層の1つにわたって
形成され、前記第5半導体層との間でpn接合を形成す
るように前記第5半導体層に隣接して形成される、高不
純物濃度である第2導電型の第6半導体層とを含み、前
記第5半導体層は、前記第3及び第2半導体層の接合か
ら、所定のブレークオーバー電圧が印加されるときに前
記ブレークオーバー電圧により前記接合から拡がる空乏
層が前記第2半導体層を前記第5半導体層へパンチスル
ーするように、離れていることを特徴とする過電圧自己
保護型半導体装置。 - 【請求項6】 請求項1ないし5のうち1記載の過電圧
自己保護型半導体装置を複数個用いて交流から直流に電
力変換を行うことを特徴とする半導体回路。 - 【請求項7】 請求項1ないし5のうち1記載の過電圧
自己保護型半導体装置を複数個用いて直流から交流に電
力変換を行うことを特徴とする半導体回路。 - 【請求項8】 請求項1ないし5のうち1記載の過電圧
自己保護型半導体装置を複数個用いて第1の周波数の交
流から第2の周波数の交流に電力変換を行うことを特徴
とする半導体回路。 - 【請求項9】 請求項1ないし5のうち1記載の過電圧
自己保護型半導体装置を複数個用いて無効電力の補償を
行うことを特徴とする半導体回路。 - 【請求項10】 請求項6及び7記載の半導体回路を複
数用いて直流送電を行うことを特徴とする半導体回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34519791A JP3155797B2 (ja) | 1991-12-26 | 1991-12-26 | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 |
US08/396,259 US5627387A (en) | 1991-12-26 | 1995-03-01 | Overvoltage self-protection semiconductor device, method of fabrication thereof and semiconductor circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34519791A JP3155797B2 (ja) | 1991-12-26 | 1991-12-26 | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05175487A JPH05175487A (ja) | 1993-07-13 |
JP3155797B2 true JP3155797B2 (ja) | 2001-04-16 |
Family
ID=18374956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34519791A Expired - Fee Related JP3155797B2 (ja) | 1991-12-26 | 1991-12-26 | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5627387A (ja) |
JP (1) | JP3155797B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7790852B2 (en) | 2003-06-25 | 2010-09-07 | Novo Nordisk Health Care A/G | Liquid composition of factor VII polypeptides |
US7897734B2 (en) | 2003-03-26 | 2011-03-01 | Novo Nordisk Healthcare Ag | Method for the production of proteins |
US8022031B2 (en) | 2001-12-21 | 2011-09-20 | Novo Nordisk Health Care A/G | Liquid composition of factor VII polypeptides |
US8026214B2 (en) | 2003-08-14 | 2011-09-27 | Novo Nordisk Health Care Ag | Liquid, aqueous pharmaceutical compositions of factor VII polypeptides |
US8299029B2 (en) | 2002-06-21 | 2012-10-30 | Novo Nordisk Health Care Ag | Stabilised solid compositions of factor VII polypeptides |
US8536127B2 (en) | 2003-05-23 | 2013-09-17 | Novo Nordisk Healthcare Ag | Protein stabilization in solution |
US8658597B2 (en) | 2003-12-19 | 2014-02-25 | Novo Nordisk Healthcare Ag | Stabilised compositions of factor VII polypeptides |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838330A (en) * | 1973-04-13 | 1974-09-24 | Westinghouse Electric Corp | Arrangement and method for converting electrical power without external supply of reactive power requirements |
JPS59172771A (ja) * | 1983-03-23 | 1984-09-29 | Toshiba Corp | サイリスタ |
GB2135515A (en) * | 1983-02-18 | 1984-08-30 | Westinghouse Electric Corp | Thyristor self-protected by remote punch through |
US4516315A (en) * | 1983-05-09 | 1985-05-14 | Westinghouse Electric Corp. | Method of making a self-protected thyristor |
CH668505A5 (de) * | 1985-03-20 | 1988-12-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement. |
JPS62160764A (ja) * | 1986-01-10 | 1987-07-16 | Toshiba Corp | 過電圧保護機能付半導体装置 |
JPS63260078A (ja) * | 1987-04-17 | 1988-10-27 | Hitachi Ltd | 過電圧自己保護型サイリスタ |
JPH01136369A (ja) * | 1987-11-21 | 1989-05-29 | Toshiba Corp | 過電圧保護機能付半導体装置の製造方法 |
US5187427A (en) * | 1991-11-27 | 1993-02-16 | U.S. Windpower, Inc. | Static reactive power compensator |
-
1991
- 1991-12-26 JP JP34519791A patent/JP3155797B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-01 US US08/396,259 patent/US5627387A/en not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8022031B2 (en) | 2001-12-21 | 2011-09-20 | Novo Nordisk Health Care A/G | Liquid composition of factor VII polypeptides |
US8461116B2 (en) | 2001-12-21 | 2013-06-11 | Novo Nordisk Healthcare Ag | Liquid composition of factor VII polypeptides |
US8729022B2 (en) | 2002-06-21 | 2014-05-20 | Novo Nordisk Healthcare Ag | Stabilised solid compositions of factor VII polypeptides |
US8299029B2 (en) | 2002-06-21 | 2012-10-30 | Novo Nordisk Health Care Ag | Stabilised solid compositions of factor VII polypeptides |
US7897734B2 (en) | 2003-03-26 | 2011-03-01 | Novo Nordisk Healthcare Ag | Method for the production of proteins |
US8084587B2 (en) | 2003-03-26 | 2011-12-27 | Novo Nordisk Health Care Ag | Method for the production of proteins |
US8921530B2 (en) | 2003-03-26 | 2014-12-30 | Novo Nordisk Healthcare Ag | Method for the production of proteins |
US8530630B2 (en) | 2003-03-26 | 2013-09-10 | Novo Nordisk Healthcare A/G | Method for the production of proteins |
US8536127B2 (en) | 2003-05-23 | 2013-09-17 | Novo Nordisk Healthcare Ag | Protein stabilization in solution |
US7790852B2 (en) | 2003-06-25 | 2010-09-07 | Novo Nordisk Health Care A/G | Liquid composition of factor VII polypeptides |
US8026214B2 (en) | 2003-08-14 | 2011-09-27 | Novo Nordisk Health Care Ag | Liquid, aqueous pharmaceutical compositions of factor VII polypeptides |
US8318904B2 (en) | 2003-08-14 | 2012-11-27 | Novo Nordisk Health Care Ag | Liquid, aqueous pharmaceutical compositions of factor VII polypeptides |
US8658597B2 (en) | 2003-12-19 | 2014-02-25 | Novo Nordisk Healthcare Ag | Stabilised compositions of factor VII polypeptides |
Also Published As
Publication number | Publication date |
---|---|
JPH05175487A (ja) | 1993-07-13 |
US5627387A (en) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100197912B1 (ko) | 전원 집적회로 | |
US3697833A (en) | Light activated thyristor | |
EP0014098B1 (en) | Gate turn-off thyristor | |
US3566211A (en) | Thyristor-type semiconductor device with auxiliary starting electrodes | |
JP3155797B2 (ja) | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 | |
US3622845A (en) | Scr with amplified emitter gate | |
US2994811A (en) | Electrostatic field-effect transistor having insulated electrode controlling field in depletion region of reverse-biased junction | |
US4195306A (en) | Gate turn-off thyristor | |
US4208669A (en) | Controllable semiconductor rectifier with interference potential compensation | |
JPS6365665A (ja) | 相補型mis集積回路の静電気保護装置 | |
EP0190162B1 (en) | Controlled turn-on thyristor | |
US3836994A (en) | Thyristor overvoltage protective element | |
US3328652A (en) | Voltage comparator | |
JPS62109361A (ja) | サイリスタ | |
US4231054A (en) | Thyristor with starting and generating cathode base contacts for use in rectifier circuits | |
US4536783A (en) | High di/dt, light-triggered thyristor with etched moat current limiting resistors | |
JPS5927108B2 (ja) | 半導体制御整流装置 | |
EP0231895A2 (en) | Gate turn-off thyristor | |
JPH02294073A (ja) | 大阻止容量半導体素子 | |
EP0023130B1 (en) | Semiconductor switch | |
US3448298A (en) | Semiconductor controlled switch circuit component | |
US3543105A (en) | Switching means comprising a thyristor with controlled and bias electrodes | |
US3405332A (en) | Semi-conductor device with increased reverse and forward blocking voltages | |
CN219303666U (zh) | 过压防护器件和电子电路 | |
JP3155801B2 (ja) | 過電圧自己保護型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |