DE2507366B2 - Verfahren zur Unterdrückung parasitärer Schaltungselemente - Google Patents

Verfahren zur Unterdrückung parasitärer Schaltungselemente

Info

Publication number
DE2507366B2
DE2507366B2 DE2507366A DE2507366A DE2507366B2 DE 2507366 B2 DE2507366 B2 DE 2507366B2 DE 2507366 A DE2507366 A DE 2507366A DE 2507366 A DE2507366 A DE 2507366A DE 2507366 B2 DE2507366 B2 DE 2507366B2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
circuit elements
conductivity type
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2507366A
Other languages
English (en)
Other versions
DE2507366C3 (de
DE2507366A1 (de
Inventor
Juergen Dipl.-Ing. Dr. 8022 Gruenwald Graul
Helmuth Dipl.- Phys. Dr. 8012 Ottobrunn Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2507366A priority Critical patent/DE2507366C3/de
Priority to GB47391/75A priority patent/GB1485540A/en
Priority to CA242,415A priority patent/CA1033470A/en
Priority to US05/647,857 priority patent/US4082571A/en
Priority to IT20066/76A priority patent/IT1055198B/it
Priority to FR7603862A priority patent/FR2301923A1/fr
Priority to JP1783476A priority patent/JPS5653223B2/ja
Publication of DE2507366A1 publication Critical patent/DE2507366A1/de
Publication of DE2507366B2 publication Critical patent/DE2507366B2/de
Application granted granted Critical
Publication of DE2507366C3 publication Critical patent/DE2507366C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Unterdrükkung parasitärer Schaltungselemente nach dem Oberbegriff des Patentanspruches 1.
In integrierten Schaltungen, die nach einem derartigen bekannten Verfahren (»Electronics«, Band 47, Heft 30, Seiten 111 bis 118) hergestellt sind, beeinflussen sogenannte parasitäre Dioden und Transistoren dennoch gelegentlich das Schaltverhalten. Dies gilt insbesondere für sogenannte »MTL- oder I2L-Schaltungen« (Merged-Transistor-Logic beziehungsweise Integrated-lnjection-Logic), bei denen Transistoren invers betrieben werden.
Daher werden bei bekannten integrierten Schaltungen (US-PS 36 22 382; »IBM Technical Disclosure Bulletin«, Band 16, Nr. 6, November 1973, Seite 1701) durch Ionenimplantation hochohmige, isolierende Schichten in das Halbleitersubstrat eingebracht. Bisher wurde es aber nicht für möglich angesehen, auf derartigen Schichten noch eine epitaktische Schicht aufwachsen zu lassen, wodurch aber der Aufbau komnlizierterer integrierter Schaltungen wesentlich erschwert wird.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Unterdrückung parasitärer Schaltungselemente anzugeben, das die Wirksamkeit parasitärer pn-Übergänge stark verringert, ohne die Aufbaumöglichkeiten für eine integrierte Schaltung wesentlich zu beeinträchtigen.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die Merkmale von dessen kennzeichnenden Teil gelöst
Da die hochohmige Schicht durch Ionenimplantation hergestellt wird, kann die Begrenzung dieser Schicht genau lokalisiert werden, so daß parasitäre Schaltungselemente wirksam unterdrückt werden. Dennoch kann nach der Implantation noch eine epitaktische Schicht abgeschieden werden, was bedeutet, daß die Aufbaumöglichkeiten für eine integrierte Schaltung nicht eingeschränkt sind. Vorteilhafte Weiterbildungen der Erfindung sind in den Patentansprüchen 2 bis 4 angegeben.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert, in deren Figur ein invers betriebener Transistor dargestellt ist:
In der Figur ist ein p-dotiertes Halbleitersubstrat 1 vorgesehen, auf dessen Oberfläche 4 eine epitaktisch abgeschiedene, η-dotierte Halbleiterschicht 2 angeordnet ist. Im Halbleitersubstrat 1 befindet sich ein hoch η-dotierter Bereich 3, der über einen hoch n-dotierten Anschlußbereich 6 mit der Oberfläche der Halbleiterschicht 2 verbunden ist. In der Halbleiterschicht 2 sind weiter p-dotierte Bereiche 8 und 9 vorgesehen. Schließlich befindet sich im Bereich 8 ein hoch η-dotierter Bereich 10.
Zur Isolation von benachbarten Bauelementen dienen Siliciumdioxidschichten (Dickoxid) 11 und 13, die bis zum Halbleitersubstrat 1 reichen. Eine weitere Siliciumdioxidschicht 12 begrenzt den Bereich 8 und verringert so dessen Oberfläche.
Auf der Oberfläche 7 befindet sich noch eine Siliciumdioxidschicht 14 mit Fenstern zum Anschlußbereich 6 und zu den Bereichen 8,9 und ΐθ.
Der Bereich 3 und das Gebiet 15 der Halbleiterschicht 2 zwischen dem Bereich 3 und dem Bereich 8 stellen die Emitterzone eines invers betriebenen Transistors dar. Der Bereich 8 ist die Basiszone, während der Bereich 10 die Kollektorzone bildet. Der Bereich 9 stellt schließlich den Injektor dar, der Defektelektronen (Löcher) injizieren kann, die als Steuerstrom für die Basiszone des Transistors wirksam werden.
Der in der Figur dargestellte Transistor ist ein npn-Transistor. Zusätzlich bilden jedoch der Bereich 8, die Halbleiterschicht 2, der Bereich 3 und der Bereich 9 einen parasitären pnp-Transistor. Dieser parasitäre Transistor hat parasitäre pn-Übergänge 18. Zur Unterdrückung der Wirkung dieser parasitären pn-Übergänge dient eine hochohmige Schicht 5, die vor der Abscheidung der epitaktischen Halbleiterschicht 2 in die Oberfläche des Halbleitersubstrates 1 eingebracht wird.
Diese Schicht 5 wird auf folgende Weise hergestellt:
Nach der Herstellung des Bereiches 3 (buried-layer) mittels Diffusion oder Implantation werden Stickstoffionen durch Maskierung lokal im Bereich der parasitären pn-Übergänge 18 in einer Dosis so implantiert, daß das Maximum der einer Gauß-Verteilung entsprechenden Stickstoffdotierung etwa 5 · 102l/cm3 beträgt. Die Implantationsenergie wird dabei so eingestellt, daß die Stickstoffkonzentration an der Oberfläche eine Regeneration des Kristallgitters bei einem nachfolgenden
:n Ausheilschritt nicht wesentlich beeinträch- ;ibt beispielsweise eine Implantationsenergie ihr 150 keV bei einer Dosis von lO'Vcrn2 eine ^konzentration der Stickstoffior.en, die klei-18/cm3 ist. Bei einer Ausheiltemperatur, die s 10000C ist, läßt sich das durch die an der Schicht 5 geschädigte Kristallgitter an äche 4 soweit regenerieren, daß anschließend eiterschicht 2 auf herkömmliche Wtise lc:i werden kann.
Diese Temperaturbehandlung führt zu einer teilweisen Verbindung der implantierten Stickstoffionen mit den Siliciumatomen des Halbleitersubstrates 1. Es bildet sich eine Mischung aus Silicium, Stickstoff und Siliciumnitriden, die eine so starke Gitterinhomogeniiät besitzt, daß die Wirkung der parasitären pn-Übergänge 18 weitgehend unterdrückt wird.
Das erfindungsgemäße Verfahren eignet sich insbesondere zur Herstellung von npn- und von pnp-Transistoren.
Hierzu 1 Blatt Zeichnungen

Claims (4)

1 Patentansprüche:
1. Verfahren zur Unterdrückung parasitärer Schaltungselemente, insbesondere parasitärer Dioden und Transistoren, in integrierten Schaltungen, die insbesondere invers betriebene Transistoren aufweisen, bei dem in ein Halbleitersubstrat eines ersten Leitungstyps ein an eine Oberfläche des Halbleitersubstrates reichender hochdotierter Bereich eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps eingebracht wird, auf dieser Oberfläche eine Halbleiterschicht des zweiten Leitungstyps epitaktisch abgeschieden wird und schließlich in dieser epitaktischen Halbleiterschicht weitere Bereiche unterschiedlichen Leitungstyps erzeugt werden, die wenigstens ein Schaltungselement bilden, das von benachbarten Schaltungselementen elektrisch isoliert ist, d a durch gekennzeichnet, daß vor der Abscheidung der epitaktischen Halbleiterschicht (2) in die Oberfläche des Halbleitersubstrates (1) an zur Unterdrückung der parasitären Schaltungselemente geeigneten Stellen durch Ionenimplantation wenigstens eine hochohmige Schicht (5) und/oder eine Schicht mit hoher Rekombinationszentrendichte eingebracht wird, wobei die Implantationsenergie so eingestellt wird, daß die Konzentration der implantierten Ionen an der Oberfläche des Halbleitersubstrates (1) die für das Aufwachsen der epitaktischen Halbleiterschicht (2) erforderliche Regeneration des Kristallgitters bei einem der Implantation nachfolgenden thermischen Ausheilschritt nicht wesentlich beeinträchtigt.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß Sticksioffionen mit einer Energie von '.50 keV implantiert werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Oberflächenkonzentration der Stickstoffionen im Halbleitersubstrat (1) < 10"7cm3 ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ausneiltemperatur > 10000C beträgt.
DE2507366A 1975-02-20 1975-02-20 Verfahren zur Unterdrückung parasitärer Schaltungselemente Expired DE2507366C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2507366A DE2507366C3 (de) 1975-02-20 1975-02-20 Verfahren zur Unterdrückung parasitärer Schaltungselemente
GB47391/75A GB1485540A (en) 1975-02-20 1975-11-18 Integrated circuits
CA242,415A CA1033470A (en) 1975-02-20 1975-12-23 Method of suppressing parasitic structural elements
US05/647,857 US4082571A (en) 1975-02-20 1976-01-09 Process for suppressing parasitic components utilizing ion implantation prior to epitaxial deposition
IT20066/76A IT1055198B (it) 1975-02-20 1976-02-11 Circuit integrati che presentano in particolare transistori a fun zionamento inverso e nei quali vengono eliminati componenti parassiti specialmente diodi e transistori parassiti
FR7603862A FR2301923A1 (fr) 1975-02-20 1976-02-12 Procede pour l'elimination de composants parasites dans les circuits integres
JP1783476A JPS5653223B2 (de) 1975-02-20 1976-02-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2507366A DE2507366C3 (de) 1975-02-20 1975-02-20 Verfahren zur Unterdrückung parasitärer Schaltungselemente

Publications (3)

Publication Number Publication Date
DE2507366A1 DE2507366A1 (de) 1976-09-02
DE2507366B2 true DE2507366B2 (de) 1979-10-04
DE2507366C3 DE2507366C3 (de) 1980-06-26

Family

ID=5939404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2507366A Expired DE2507366C3 (de) 1975-02-20 1975-02-20 Verfahren zur Unterdrückung parasitärer Schaltungselemente

Country Status (7)

Country Link
US (1) US4082571A (de)
JP (1) JPS5653223B2 (de)
CA (1) CA1033470A (de)
DE (1) DE2507366C3 (de)
FR (1) FR2301923A1 (de)
GB (1) GB1485540A (de)
IT (1) IT1055198B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129589A (en) * 1977-04-18 1978-11-11 Fujitsu Ltd Integrated circuit unit
US4155778A (en) * 1977-12-30 1979-05-22 International Business Machines Corporation Forming semiconductor devices having ion implanted and diffused regions
US4210925A (en) * 1978-02-07 1980-07-01 Harris Corporation I2 L Integrated circuit and process of fabrication
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4252581A (en) * 1979-10-01 1981-02-24 International Business Machines Corporation Selective epitaxy method for making filamentary pedestal transistor
JPS5658870U (de) * 1980-10-02 1981-05-20
JPS58210659A (ja) * 1982-06-01 1983-12-07 Nec Corp 半導体装置およびその製造方法
US4507848A (en) * 1982-11-22 1985-04-02 Fairchild Camera & Instrument Corporation Control of substrate injection in lateral bipolar transistors
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4559696A (en) * 1984-07-11 1985-12-24 Fairchild Camera & Instrument Corporation Ion implantation to increase emitter energy gap in bipolar transistors
JPS62500340A (ja) * 1984-09-28 1987-02-05 モトロ−ラ・インコ−ポレ−テツド 電荷蓄積空乏領域放電保護装置及び方法
JPS61107027U (de) * 1984-12-20 1986-07-07
US4717677A (en) * 1985-08-19 1988-01-05 Motorola Inc. Fabricating a semiconductor device with buried oxide
DE3532381A1 (de) * 1985-09-11 1987-03-12 Bosch Gmbh Robert Monolithisch integrierte halbleiteranordnung
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
US4819040A (en) * 1986-05-02 1989-04-04 Motorola, Inc. Epitaxial CMOS by oxygen implantation
IT1231913B (it) * 1987-10-23 1992-01-15 Sgs Microelettronica Spa Procedimento di fabbricazione di transistori ad alta frequenza.
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
US5289024A (en) * 1990-08-07 1994-02-22 National Semiconductor Corporation Bipolar transistor with diffusion compensation
US5384477A (en) * 1993-03-09 1995-01-24 National Semiconductor Corporation CMOS latchup suppression by localized minority carrier lifetime reduction
FR2762138B1 (fr) * 1997-04-11 1999-07-02 Sgs Thomson Microelectronics Transistor mos a fort gradient de dopage sous sa grille
DE10232176A1 (de) * 2002-07-16 2004-02-05 Infineon Technologies Ag Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung desselben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564169A1 (de) * 1966-08-06 1970-01-08 Ibm Deutschland Verfahren zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefassten aktiver Schaltelemente mit Hilfe in Sperrichtung vorgespannter PN-UEbergaenge
US3457632A (en) * 1966-10-07 1969-07-29 Us Air Force Process for implanting buried layers in semiconductor devices
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
US3533857A (en) * 1967-11-29 1970-10-13 Hughes Aircraft Co Method of restoring crystals damaged by irradiation
US3586542A (en) * 1968-11-22 1971-06-22 Bell Telephone Labor Inc Semiconductor junction devices
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US3840409A (en) * 1970-03-16 1974-10-08 Ibm Insulating layer pedestal transistor device and process
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
JPS5179591A (de) * 1975-01-06 1976-07-10 Hitachi Ltd

Also Published As

Publication number Publication date
FR2301923B1 (de) 1978-08-18
US4082571A (en) 1978-04-04
FR2301923A1 (fr) 1976-09-17
DE2507366C3 (de) 1980-06-26
GB1485540A (en) 1977-09-14
JPS51108787A (de) 1976-09-27
CA1033470A (en) 1978-06-20
DE2507366A1 (de) 1976-09-02
IT1055198B (it) 1981-12-21
JPS5653223B2 (de) 1981-12-17

Similar Documents

Publication Publication Date Title
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2728985A1 (de) Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen
DE2718449C2 (de)
DE3027599C2 (de)
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&amp;uarr;2&amp;uarr;L-Element
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
EP0029887B1 (de) Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE2554426A1 (de) Verfahren zur erzeugung einer lokal hohen inversen stromverstaerkung bei einem planartransistor
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE19844531A1 (de) Verfahren zur Herstellung von Transistoren
DE2627922A1 (de) Halbleiterbauteil
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3885658T2 (de) Herstellung einer Halbleiterstruktur.
EP0002191A1 (de) Integrierte Halbleiteranordnung in I2L-Technik und Verfahren zur Herstellung derselben
DE68911321T2 (de) Verfahren zum Herstellen eines komplementären BICMOS-Transistors mit isoliertem vertikalem PNP-Transistor.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee