DE1813130C3 - Verfahren zur Herstellung einer Zenerdiode - Google Patents
Verfahren zur Herstellung einer ZenerdiodeInfo
- Publication number
- DE1813130C3 DE1813130C3 DE1813130A DE1813130A DE1813130C3 DE 1813130 C3 DE1813130 C3 DE 1813130C3 DE 1813130 A DE1813130 A DE 1813130A DE 1813130 A DE1813130 A DE 1813130A DE 1813130 C3 DE1813130 C3 DE 1813130C3
- Authority
- DE
- Germany
- Prior art keywords
- zone
- diffusion
- outdiffusion
- impurity
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000011109 contamination Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 230000007704 transition Effects 0.000 description 19
- 239000000758 substrate Substances 0.000 description 7
- 238000011282 treatment Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/983—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.
In linearen und logischen integrierten Schaltungen wird, wie aus der GB-PS 1046152 bekannt ist, im
allgemeinen eine Emitter-Basis-Diode verwendet, die in der Vorwärtsrichtung vorgespannt wird und auf
dem Pegel des Betriebsstromes dieser Schaltungen in bezug auf den Strompegel eine nahezu konstante
Spannung hat, die in der Größenordnung von 0,6 bis 0,7 V liegt. Da die in linearen oder logischen Schaltungen
zu begrenzenden Spannungen im allgemeinen einige Volt betragen, sollen eine Anzahl Dioden in
der Durchlaßrichtung in Reihe geschaltet werden. Es ist aber nicht erwünscht, mehr als drei oder vier Dioden
zu verwenden, einerseits weil eine größere Anzahl von Dioden mehr Raum beansprucht und andererseits
weil eine Vergrößerung der Anzahl der
ίο Schaltungselemente mit Rücksicht auf die Betriebssicherheitvermieden
werden soll. Daher werden in diesem Fall in der Regel nur Zenerdioden für den Spannungsbereich
zwischen 0,6 und 2,5 V angewandt.
Für Spannungen über 6 V werden diese Dioden in Sperrichtung geschaltet.
Für Spannungen über 6 V werden diese Dioden in Sperrichtung geschaltet.
Wenn die Dioden in einer monolithischen Schaltung integriert sind, werden die beiden Zonen der
Diode durch zwei aufeinanderfolgende Diffusionsvorgänge von derselben Oberfläche eines Halbleiter-
körpers her erhalten, welche Diffusions vorgänge zugleich
mit den Diffusionen der Basen und Emitter der in derselben Schaltung integrierten Transistoren
durchgeführt werden können.
Im Scannungsbereich zwischen 2,5 und 6 V können
2> durch diese Techniken keine Zenerdioden erhalten
werden. Dieser Spannungsbereich ist von besonderer Bedeutung für bestimmte Anwendungen in linearen
Schaltungen, die eine Speisespannung von z. B. 6, 12
oder 24 V empfangen.
Es ist bekannt, daß die Durchschlagspannung eines Übergangs von seiner Struktur abhängig ist. Ein
Übergang zwischen zwei Zonen mit einem hohen Verunreinigungsgehalt hat z. B. eine niedrige Durchschlagspannung,
aber wenn eine der beiden Zonen einen niedrigen Verunreinigungsgehalt hat, ist die
Durchschlagspannung hoch, selbst wenn die zweite Zone stark dotiert ist. Diese Eigenschaft wird in einem
Verfahren nach der obengenannten GB-PS 1046 152 benutzt, bei dem in einem mit einer epitaktischen
Schicht versehenen Halbleiterkörper eine Zenerdiode mit hoher Durchschlagspannung (mindestens über
15 V) angebracht wird. Eine der Zonen dieser Diode besteht aus einem Teil der schwach dotierten epitaktischen
Schicht und die andere Zone ist eine stark do-
4> tierte eindiffundierte Zone. Die beabsichtigte hohe Durchschlagspannung wird durch die schwach dotierte
Zone, die einen Teil der epitaktischen Schicht bildet, herbeigeführt.
Weiter ist es bekannt, daß ein Übergang zwischen zwei Zonen, deren Verunreinigungsgehalt allmählich
in Richtung von der Oberfläche her abnimmt (gleichmäßiger Übergang), eine verhältnismäßig hohe
Durchschlagspannung hat, während ein Übergang zwischen zwei Zonen, deren Verunreinigungsgehalt
sich in der direkten Umgebung des Übergangs stark ändert (scharfer Übergang) eine niedrigere Durchschlagspannung
aufweist. Die obenerwähnten Zenerdioden, die durch zwei auffolgende Diffusionen von
derselben Oberfläche eines Halbleiterkörpers her er-
M) halten sind, haben gleichmäßige Übergänge.
Aus der US-PS 3 255 056 ist ein Verfahren zur Herstellung eines PN-Übergangs bekannt, bei dem ein
Emitter-Basis-Übergang, der stets in Vorwärtsrichtung betrieben wird, hergestellt werden soll, der mög-
hr> Hchst gut injiziert. Die angewendete Ausdiffusion
dient hier dazu, den Dotierungsüberschuß in der Emitterzone möglichst groß zu machen.
Der Konzentrationsgradient an der Stelle des PN-
Überganges spielt dabei keine besondere Rolle.
Aus der US-PS 3 134159 ist es bekannt, in der Basiszone
eines Transistors das erwünschte Dotierungsprofil mit einer hohen Basis-Kollektor-Durchbruchspannung
zu kombinieren. Dieser Übergang wird üblicherweise nicht im Durchbruch betrieben und ist
kein scharfer sondern ein gleichmäßiger Übergang.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Anspruchs 1
so auszugestalten, daß sich Zenerdioden mit einer Durchbruchspannung im Bei eich zwischen 2,5 und
6 V und insbesondere zwischen 4 und 6 V ergeben, die durch einen scharfen Übergang gebildet werden,
der in der Sperrichtung betrieben werden kann.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß ein diffundierter Übergang mit der gewünschten
Durchschlagspannung erhalten werden kann, der nahezu ein scharfer Übergang ist, indem Ausdiffusion,
d. h. eine an sich bekannte Bearbeitung, durchgeführt wird, bei derein Halbleiterkörper z. B. nach Diffusion
einer Oberflächenzone einer Wärmebehandlung unterworfen wird, bei der die im Halbleiterkörper vorhandene
Verunreinigung aus dem Halbleiterkörper ausdiffundiert, wodurch die Konzentration dieser
Verunreinigung, insbesondere in der Nähe der Oberfläche, geändert wird.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1
angegebenen Merkmale gelöst.
Dadurch wird erreicht, daß die Konzentrationsgradienten der beiden Verunreinigungen in der Nähe des
Übergangs einander entgegengesetzt wird, so daß ein scharfer Übergang erhalten wird.
Der Konzentrationsgradient der ersten Verunreinigung in der unmittelbaren Nähe des Übergangs ist
von den Bedingungen abhängig, unter denen die Ausdiffusion durchgeführt wird. Durch passende Wahl
z. B. der Zeitdauer der Ausdiffusion, der Temperatur des Halbleiterkörpers und der Atmosphäre, in der die
Ausdiffusion durchgeführt wird, kann ein großer Gradient mit umgekehrtem Vorzeichen erhalten werden.
Weiterhin kann auch der Konzentrationsgradient der zweiten Verunreinigung groß sein, insbesondere wenn
eine Diffusionsbehandlung kurzer Zeitdauer durchgeführt wird.
Beim Verfahren nach der Erfindung kann durch Anwendung von Ausdiffusion die Oberflächenkonzentration
der ersten Verunreinigung, die einer der die Durchschlagspannung bestimmenden Faktoren
ist, genau eingestellt werden.
Die Erfindung ist besonders vorteilhaft bei der Herstellung integrierter Halbleitervorrichtungen und
schafft auf einfache Weise die Möglichkeit, eine Zenerdiode mit der gewünschten Durchschlagspannung
in einer integrierten monolithischen Halbleitervorrichtung anzubringen, ohne daß eine große Anzahl
zusätzlicher Bearbeitungen durchgeführt zu werden brauchen.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Ausführungsbeispiele de- ti ladung werden nachstehend
im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 den Korizentrationsverlauf der eindiftundierten Verunreinigungen als Funktion der Tiefe bei
einer durch ein bekanntes Verfahren hergestellten Diode,
Fig. 2 den entsprechenden Konzentrationsverlauf für eine durch das Verfahren gemäß der Erfindung
hergestellte Diode,
Fig. 3a bis 3j schematische Querschnitte durch eine erste Ausführungsform einer Zenerdiode als Teil
einer einen npn-Transistor enthaltenden Halbleitervorrichtung in verschiedenen Herstellungsstufen des
Verfahrens gemäß der Erfindung,
Fig. 4 einen schematischen Querschnitt durch eine zweite Ausführungsform einer nach dem Verfahren
ίο gemäß der Erfindung hergestellten Zenerdiode,
Fig. 5 einen schematischen Querschnitt durch eine dritte Ausführungsform einer nach dem Verfahren
gemäß der Erfindung hergestellten Zenerdiode.
Die Kurve A der Fig. 1 zeigt den Verunreinigungskonzentrationsverlauf C in Atomen/cm3 als Funktion der Tiefe P in μΐη, wie er durch eine erste Diffusion von einer Oberfläche eines Halbleiterkörpers her erhalten wird. Die Kurve B zeigt einen entsprechenden Verlauf der Konzentration einer Verunreinigung, die einen dem der bei der ersten Diffusion verwendeten Verunreinigung entgegengesetzten Leitfähigkeitstyp herbeiführt, welcher Verlauf durch eine zweite Diffusion von derselben Oberfläche her erhalten ist. Diese beiden Diffusionsvorgänge sind nach der zum Erhalten einer integrierten Zenerdiode in einer monolithischen Schaltung üblichen Technik durchgeführt. Die beiden Diffusionsfronten verschieben sich in der gleichen Richtung mit verschiedenen Geschwindigkeiten, wodurch bei J1 sich ein Übergang
Die Kurve A der Fig. 1 zeigt den Verunreinigungskonzentrationsverlauf C in Atomen/cm3 als Funktion der Tiefe P in μΐη, wie er durch eine erste Diffusion von einer Oberfläche eines Halbleiterkörpers her erhalten wird. Die Kurve B zeigt einen entsprechenden Verlauf der Konzentration einer Verunreinigung, die einen dem der bei der ersten Diffusion verwendeten Verunreinigung entgegengesetzten Leitfähigkeitstyp herbeiführt, welcher Verlauf durch eine zweite Diffusion von derselben Oberfläche her erhalten ist. Diese beiden Diffusionsvorgänge sind nach der zum Erhalten einer integrierten Zenerdiode in einer monolithischen Schaltung üblichen Technik durchgeführt. Die beiden Diffusionsfronten verschieben sich in der gleichen Richtung mit verschiedenen Geschwindigkeiten, wodurch bei J1 sich ein Übergang
jo bildet, der als ein gleichmäßiger Übergang bezeichnet
wird, weil der Gradient der Konzentrationen der beiden Verunreinigungen in der Nähe dieses Überganges
gering ist und weil die Konzentrationen in der gleichen Richtung abnehmen.
Die mit einer gestrichelten Linie angegebene Kurve D1 in Fig. 2 zeigt den Konzentrationsverlauf C
(Atome/cm3) als Funktion der Tiefe P (μΐη), der
durch eine erste Diffusion von der Oberfläche her erhalten wird. Die volle Linie D2 zeigt den Konzentrationsverlauf,
nachdem eine Ausdiffusionsbehandlung durchgeführt worden ist. Der Verlauf als Funktion der
Tiefe hat sich in bezug auf die Kurve D1 geändert, und insbesondere ist in der Nähe der Oberfläche das
Vorzeichen des Gradienten umgekehrt. Die Kurve E zeigt den Konzentrationsverlauf einer Verunreinigung
vom entgegengesetzten Leitfähigkeitstyp, der durch eine kurzzeitige Diffusion von derselben Oberfläche
her erhalten wird. Im Schnittpunkt der Kurven D2 und E bildet sich ein Übergang J 2, der als ein scharfer
Übergang bezeichnet wird, weil der Gradient der Verunreinigungskonzentrationen
in der Nähe des Übergangs groß ist.
Fig. 3a bis 3j zeigen verschiedene Stufen in der Herstellung einer Zenerdiode als Teil einer Halbleitervorrichtung
nach der Erfindung. Ein weiterer Bestandteil der Halbleitervorrichtung ist beispielsweise
ein Transistor.
Es sei bemerkt, daß die Abmessungen in den Figuren der Deutlichkeit halber nicht im richtigen Ver-
bo hältnis dargestellt sind. Weiterhin sind die maskierenden
Oxydschichten nicht dargestellt, während bei der Beschreibung diese Oxydschichten auch nicht stets erwähnt
werden, weil die Anbringung dieser Schichten und liie Anbringung von Fenstern in diesen Schichten
b5 an gewünschten Stellen völlig auf in der Halbleitertechnik
übliche Weise erfolgen kann.
In dem Ausführungsbeispiel nach den Fig. 3a bis 3j ist die Oberflächenzone vom gleichen Leitfähig-
keitstyp wie die Oberflächenschicht des Halbeiterkörpers, in dem sie angebracht ist.
Die erwähnte Oberflächenschicht ist z. B. eine epitaktische Schicht, die auf einem Substrat vom entgegengesetzter
Leitfähigkeitstyp angebracht ist. In diesem, nur das Prinzip des Herstellungsverfahrens
erläuternden Beispiel sind der Transistor, die Diode und die etwaigen übrigen (nicht dargestellten) Schaltelemente
gegeneinander und gegen ein durch die erwähnte Unterlage gebildetes Substrat durch Isolierungszonen
isoliert, die dadurch erhalten werden, daß von der Oberfläche her eine Verunreinigung von einem
dem der Oberflächenschicht entgegengesetzten Leitfähigkeitstyp eindiffundiert wird, wobei die auf
diese Weise erhaltenen Isolierungszonen, die sich bis in das Substrat erstrecken, zusammen mit diesem Substrat
gegeneinander isolierte Teile der Oberflächenschicht umgeben. Dabei ist in diesem Beispiel die
Oberflächenschicht vom n-Leitfähigkeitstyp und das Substrat vom p-Leitfähigkeitstyp.
Auf einer Oberfläche 2 eines mono-kristallinen Halbleiterkörpers 1 vom p-Leitfähigkeitstyp
(Fig. 3a) wird ein vordiffundiertes p-leitendes Gebiet
3 an Stellen angebracht, die den benötigten Isolierungszonen entsprechen. Dann wird ein zweites
vordiffundiertes Gebiet 4 (Fig. 3b) vom n-Leitfähigkeitstyp angebracht und von diesem Gebiet her kann
durch Diffusion eine begrabene Schicht für den Kollektor des Transistors gebildet werden.
Dann wird auf der Oberfläche 2 eine epitaktische Schicht 5 (Fig. 3c) vom n-Leitfähigkeitstyp angebracht.
Auf der Oberfläche 6 der Schicht 5, die die obenerwähnte Oberflächenschicht des Halbleiterkörpers bildet,
werden ein vordiffundiertes Gebiet 7 (Fig. 3d) an den den Gebieten 3 entsprechenden Stellen und
ein vordiffundiertes Gebiet 8 angebracht, von welch letzterem Gebiet her eine der Zonen der Diode eindiffundiert
werden kann. Dabei ist es wichtig, daß nach der Diffusion die Konzentration an der Oberfläche
sehr hoch ist.
Bei der folgenden Behandlung werden von den vordiffundierten Gebieten her Zonen eindiffundiert,
die in Fig. 3e schematisch dargestellt sind.
Die Zone 9 der Diode weist einen durch die Kurve D1 der Fig. 2 dargestellten Verunreinigungskonzentrationsverlauf
auf, wobei die Oberflächenkonzentration genügend hoch gewählt ist, damit auch nach der
Ausdiffusion eine hohe Oberflächenkonzentration erzielt wird.
Durch die Diffusion von den vordiffundierten Gebieten
3 und 7 her werden kontinuierliche Zonen 10 gebildet, wodurch verschiedene von diesen Zonen
umgebene Elemente isoliert werden. Durch die Diffusion vom vordiffundierten Gebiet 4 her wird die begrabene
Schicht 11 des Transistors gebildet.
Anschließend wird ein vordiffundiertes Gebiet 12 angebracht und von diesem Gebiet her wird die Basis
des npn-Transistors gebildet (Fig. 3f).
Während des Diffusionsvorganges, bei dem das Gebiet 13 gebildet wird (Fig. 3g), wird die Oberfläche
des Gebietes 9 unmaskiert gelassen, damit in der Nähe dieser Oberfläche eine erste Ausdiffusion der
Verunreinigungen bewirkt wird.
Dann werden vordiffundierte Gebiete 14 und 17 vom η + -Leitfähigkeitstyp angebracht und von diesen
Gebieten her werden der Emitter 15 des Transistors und die Kontaktzone 18 für den Kollektor des Transistors
eindiffundiert (Fig. 3h), wobei während diesei
Diffusion eine zweite Ausdiffusion im Gebiet 9 erfolgt, wenn die Oberfläche dieses Gebietes 9 unmaskiert
gelassen wird. Nach diesen Behandlungen weisl das Gebiet 9 einen durch die Kurve D2 der Fig. 2
gezeigten Verunreinigungskonzentrationsverlauf auf Die nächste Stufe in dem Verfahren nach der Erfindung
besteht in der Diffusion zur Bildung der zweiter Zone 16 der Diode (Fig. 3 j). Zum Erhalten einer untiefen
η+ -Zone mit einer hohen Oberflächenkonzentration und einem großen Gradienten wird diese Diffusion
bei verhältnismäßig hoher Temperatur und während kurzer Zeit durchgeführt.
Schließlich werden auf unterschiedlichen Gebieten der Schaltelemente Kontakte, z. B. durch Aufdampfen
im Vakuum, angebracht.
Fig. 4 zeigt eine Halbleitervorrichtung mit einer Diode der an Hand der Fig. 3 beschriebenen Art und
einen Transistor, der zu dem der Fig. 3 komplementäi ist.
Das Substrat, von dem ausgegangen wird, enthält eine Oberflächenschicht 21, z. B. vom n-Leitfähigkeitstyp.
In dieser Schicht wird ein vordiffundiertes Gebiet an einer Stelle angebracht, die der Zone 29
des Kollektors des Transistors entspricht. Dann wird auf der Schicht 21 eine epitaktische Schicht 22 vom
gleichen Leitfähigkeitstyp angebracht. Anschließend werden zugleich die Zone 25, die eine ringförmige
und wenigstens ununterbrochene Geometrie aufweist und die zusammen mit der Zone 29 den Kollektor
bildet, und die Anode 23 einer Zenerdiode unter den für die Anode 9 an Hand der Fig. 3e beschriebenen
Bedingungen eindiffundiert. Die Zone 28, die von den Zonen 25 und 29 umgeben wird, kann die Basis des
Transistors bilden, aber es ist oft erwünscht, eine Zone 27 vom gleichen Leitfähigkeitstyp wie die Schicht 22
anzubringen. Auf diese Weise wird eine Basis mit einem Konzentrationsgradienten erhalten, der die Charakteristiken
des Transistors verbessert. Während der Diffusion der Zone 27 wird eine erste Ausdiffusion
aus der Zone 23 durchgeführt, wobei die Ausdiffusion während der Diffusion des Emitters 26 ergänzt wird.
Die zweite Zone der Diode wird auf gleiche Weise wie im vorhergehenden Beispiel eindiffundiert.
Die Ausführungsform nach Fig. 5 zeigt ein Substrat 31 vom n-Leitfähigkeitstyp, auf dem eine epitaktische
Schicht 32 vom p-Leitfähigkeitstyp angebracht ist. Das Herstellungsverfahren kann völlig analog dem in
dem an Hand der Fig. 3a bis 3 j beschriebenen Beispiel angewandten Verfahren sein. Die Isolierungszo-πεπ
sind mit 36 bezeichnet; der Kollektor des Transistors
hat eine vergrabene Schicht 30 und eine Kontaktzone 37, während die Basis und der Emitter
des Transistors mit 39 bzw. 38 bezeichnet sind. Die Diode weist eine Zone 33 auf, bei der Ausdiffusion
angewandt wird, und eine Zone 34, die durch eine kurzzeitige Diffusion erhalten wird. Vorzugsweise
wird, insbesondere wenn der Halbleiterkörper aus Silizium besteht und die erste Zone der Zenerdiode vom
n-Leitfähigkeitstyp ist, für einen Teil der Zone 33 Ausdiffusion verhindert, so daß eine Kontaktzone 35
gebildet wird, in der die maximale Veninreinigungskonzentration aufrechterhalten wird, damit ein befriedigender
ohmscher Kontakt angebracht werden kann.
Nachstehend werden die wichtigsten Stufen der Herstellung einer Zenerdiode als Teil einer einen
npn-Transistor enthaltenden Halbleitervorrichtung
nach dem Verfahren gemäß der Erfindung, deren Prinzip an Hand der Fig. 3 a bis 3 j beschrieben wurde,
anhand eines praktischen Ausführungsbeispiels erläutert.
Auf der Oberfläche eines monokristallinen p-leitenden
Siliziumkörpers 1 mit einer Stärke von etwa 150 μπι und einem spezifischen Widerstand in der
Größenordnung von einigen Ω ■ cm, der als Verunreinigung
Bor mit einer Konzentration von z. B. 3 · K)1*
Atome/cm' enthält, werden zwei vordiffundierte Gebiete angebracht. Eines dieser Gebiete enthält Arsen
mit einer Oberflächenkonzentration von 1():" Atome/cm3 und dient zur Bildung der begrabenen
Schicht des Kollektors des Transistors. Das andere Gebiet enthält Bor mit einer Oh-vflächenkonzentration
von H)19 Atome/cm' und dient zur Bildung der Isolierungszonen. Die dann auf dem Körper angebrachte
epitaktische Schicht enthält als Verunreinigung Phosphor mit einer Konzentration von K)"'
Atome/cm1, welche Schicht n-lcitend ist. einen Widerstand
in der GröL'jnordnung von 0,5 Ω · cm aufweist
und eine Stärke von etwa K) μΐη hat.
Die IsolierungS7-v .n werden durch Diffusion von
Bor von der Oberfläche der epitaktischen Schicht her ergänzt, wobei zugleich die Anode der Zenerdiode
angebracht wird. Die Oberflächenkonzentration beträgt etwa K)'1' Atome/cm' und die Zeitdauer der Diffusion
ist etwa eine Stunde.
Anschließend wird ein vordiffundiertes Gebiet zur Bildung der Basis des Transistors angebracht, wobei
gleichfalls Bor, nun mit einer Oberflächenkonzentration von K)'s Atome/cm', angewandt wird. Während
der anschließenden Diffusion, die z. B. während 80 Minuten bei einer Temperatur von 1200 C und in
einer trockenen Sauerstoffatmosphäre durchgeführt wird, ist die Oberfläche der Anode der Diode unbedeckt,
so daß Ausdiffusion stattfindet.
Dann werden vordiffundierte Gebiete zur Bildung des Emitters und des Kollektorkontakts des Transistors
angebracht, wobei die Verunreinigung aus Phosphor mit einer Oberflächenkonzentration von Ki-"
Atome/cm' besteht. Während der anschließenden Diffusion bei einer Temperatur von etwa 1000 C in
einer trockenen Sauerstoffatmosphäre mit einer Zeitdauer von etwa einer halben Stunde wird die Ausdiffusion
für die Anode der Diode fortgesetzt.
Dann wird die Kathode der Diode mit Phosphor mit einer Oberflächenkonzentration von K)-"
Atome/cm' eindiffundiert, welche Diffusion eine maximale Zeitdauer von 5 bis K) Minuten hat.
Schließlich können auf übliche Weise, z. B. durch Aufdampfen einer Metallschicht im Vakuum, die benötigten
Kontakte angebracht werden.
Selbstverständlich können in den oben beschriebenen Ausführungsformen anstelle von Silizium auch
andere Halbleitermaterialien, wie Germanium oder A'"ßx-Verbindungen Anwendung finden. Weiterhin
können mehr als eine Zenerdiode und mehr als ein Transistor in einer integrierten Schaltung angebracht
werden, während auch andere Schaltelemente, wie Feldeffekttransistoren, Widerstände und Kapazitäten,
verwendet werden können.
Hierzu 3 Blatt Zeichnungen
Claims (7)
1. Verfahren zur Herstellung einer Zenerdiode mit einer Durchbruchspannung im Bereich von 2,5
bis 6 Volt als Teil einer Halbleitervorrichtung, bei dem in einen Halbleiterkörper von derselben
Oberflächenseite her zwei Verunreinigungen zur Bildung der beiden aneinander angrenzenden,
entgegengesetzten Leitfähigkeitstyp aufweisenden Diffusionszonen der Zenerdiode eindiffundiert
werden, dadurch gekennzeichnet, daß nach dem Eindiffundieren der ersten Verunreinigung
mit einer hohen Oberflächenkonzentration das Vorzeichen des Konzentrationsgradienten der
Verunreinigung in einem an die Oberfläche des Halbleiterkörpers angrenzenden Teil der durch
dab Eindiffundieren gebildeten ersten Zone durch Ausdiffusion umgekehrt wird, wonach in diesen
Teil der ersten Zone die zweite Verunreinigung mit einer hohen Oberflächenkonzentration und
einem großen Konzentrationsgradienten zur Bildung der zweiten Zone eindiffundiert wird, welche
zweite Zone sich höchstens über die gleiche Tiefe wie der Teil der ersten Zone mit umgekehrtem
Konzentrationsgradienten in dem Halbleiterkörper erstreckt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einer den einen Leitfähigkeitstyp
aufweisenden Oberflächenschicht des Halbleiterkörpers durch Diffusion der den anderen
Leitfähigkeitstyp erzeugenden ersten Verunreinigung zugleich die erste Zone und Isolierungszonen zur gegenseitigen Isolierung verschiedener
Teile der Oberflächenschicht angebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausdiffusion während
der Diffusion von Zonen eines weiteren Schaltelements der Halbleitervorrichtung stattfindet.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zur Bildung
einer Kontaktzone für die erste Zone die Ausdiffusion für einen Oberflächenteil der ersten Zone
verhindert wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Ausdiffusion
bei einer Temperatur von mindestens 1000° C stattfindet.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Ausdiffusion
in einer trockenen Sauerstoffatmosphäre durchgeführt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß als erste
Verunreinigung Bor angewandt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR132205 | 1967-12-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1813130A1 DE1813130A1 (de) | 1969-08-14 |
DE1813130B2 DE1813130B2 (de) | 1980-02-28 |
DE1813130C3 true DE1813130C3 (de) | 1980-10-23 |
Family
ID=8643206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1813130A Expired DE1813130C3 (de) | 1967-12-14 | 1968-12-06 | Verfahren zur Herstellung einer Zenerdiode |
Country Status (6)
Country | Link |
---|---|
US (1) | US3635773A (de) |
DE (1) | DE1813130C3 (de) |
FR (1) | FR1557080A (de) |
GB (1) | GB1244508A (de) |
NL (1) | NL6817588A (de) |
SE (1) | SE339726B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE361555B (de) * | 1969-06-10 | 1973-11-05 | Rca Corp | |
NL7017066A (de) * | 1970-11-21 | 1972-05-24 | ||
JPS4843590A (de) * | 1971-10-04 | 1973-06-23 | ||
US3839104A (en) * | 1972-08-31 | 1974-10-01 | Texas Instruments Inc | Fabrication technique for high performance semiconductor devices |
US4138280A (en) * | 1978-02-02 | 1979-02-06 | International Rectifier Corporation | Method of manufacture of zener diodes |
US4578128A (en) * | 1984-12-03 | 1986-03-25 | Ncr Corporation | Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants |
EP0811242A1 (de) * | 1995-12-21 | 1997-12-10 | Koninklijke Philips Electronics N.V. | Herstellungsverfahren von einer resurf halbleitervorrichtung und so hergestellte halbleitervorrichtung |
US7279773B2 (en) * | 2005-03-15 | 2007-10-09 | Delphi Technologies, Inc. | Protection device for handling energy transients |
FR2953062B1 (fr) * | 2009-11-24 | 2011-12-16 | St Microelectronics Tours Sas | Diode de protection bidirectionnelle basse tension |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL256734A (de) * | 1959-10-28 | |||
US3183128A (en) * | 1962-06-11 | 1965-05-11 | Fairchild Camera Instr Co | Method of making field-effect transistors |
US3255056A (en) * | 1963-05-20 | 1966-06-07 | Rca Corp | Method of forming semiconductor junction |
US3391035A (en) * | 1965-08-20 | 1968-07-02 | Westinghouse Electric Corp | Method of making p-nu-junction devices by diffusion |
US3404450A (en) * | 1966-01-26 | 1968-10-08 | Westinghouse Electric Corp | Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions |
US3490964A (en) * | 1966-04-29 | 1970-01-20 | Texas Instruments Inc | Process of forming semiconductor devices by masking and diffusion |
-
1967
- 1967-12-14 FR FR132205A patent/FR1557080A/fr not_active Expired
-
1968
- 1968-12-06 DE DE1813130A patent/DE1813130C3/de not_active Expired
- 1968-12-06 NL NL6817588A patent/NL6817588A/xx unknown
- 1968-12-11 GB GB58827/68A patent/GB1244508A/en not_active Expired
- 1968-12-11 SE SE16932/68A patent/SE339726B/xx unknown
- 1968-12-13 US US783620A patent/US3635773A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE1813130B2 (de) | 1980-02-28 |
GB1244508A (en) | 1971-09-02 |
SE339726B (de) | 1971-10-18 |
US3635773A (en) | 1972-01-18 |
DE1813130A1 (de) | 1969-08-14 |
FR1557080A (de) | 1969-02-14 |
NL6817588A (de) | 1969-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE68910169T2 (de) | Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind. | |
DE1764274C3 (de) | Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung | |
DE2507366B2 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
DE3048816A1 (de) | Durchbruch-referenzdiode | |
DE1539079A1 (de) | Planartransistor | |
DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
DE2364752A1 (de) | Halbleitervorrichtung | |
DE1292255B (de) | Halbleiterbauelement mit vier Zonen abwechselnd entgegengesetzten Leitfaehigkeitstyps | |
DE69229937T2 (de) | Avalanche Diode in einer bipolaren integrierten Schaltung | |
DE2261541B2 (de) | Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen | |
DE2256447A1 (de) | Integrierte halbleiteranordnung und verfahren zur herstellung | |
EP0008043B1 (de) | Integrierter bipolarer Halbleiterschaltkreis | |
DE2364753A1 (de) | Halbleitervorrichtung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE3026779C2 (de) | ||
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor | |
DE1931201C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE2005940C3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2155050C3 (de) | Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |