DE2458734A1 - Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung

Info

Publication number
DE2458734A1
DE2458734A1 DE19742458734 DE2458734A DE2458734A1 DE 2458734 A1 DE2458734 A1 DE 2458734A1 DE 19742458734 DE19742458734 DE 19742458734 DE 2458734 A DE2458734 A DE 2458734A DE 2458734 A1 DE2458734 A1 DE 2458734A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor
implanted
resistance
zinc ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19742458734
Other languages
English (en)
Inventor
Billy L Crowder
Swie-In Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2458734A1 publication Critical patent/DE2458734A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Ämtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: YO 973 067
Verfahren zur Herstellung hochohmiger Widerstände :
in einer integrierten Halbleiterschaltung.
Die Erfindung betrifft ein Verfahren zur Herstellung hochohmiger Widerstände in einer integrierten Halbleiterschaltung, die einen Halbleiterkörper mit darauf vorgesehener Isolierschicht umfaßt, sowie derart hergestellte Widerstandsstrukturen.
Die meisten, wenn nicht sogar alle Verfahren zur Herstellung von Widerständen in einer Halbleiterschaltung, z. B. auf einer Siliziumscheibe, bestehen in einer direkten Behandlung der Siliziumoberfläche, indem durch Ionenimplantation oder andere Verfahren der Widerstand in dem Silizium-Halbleiterkörper ausgebildet wird. Wegen der Halbleitereigenschaft des Siliziums bzw. damit verwandter Materialien sind die so erzielten Widerstandswerte
relativ stark begrenzt, so daß Werte von 10 Ω /D als hoch gelten müssen. Darüberhinaus wird für auf diese konventionelle Weise hergestellte Widerstände wertvoller Platz auf der Halbleiterscheibe in Anspruch genommen, der anderenfalls zur Unterbringung von weiteren, insbesondere aktiven Schaltkreisbauelementen dienen könnte.
509837/0568
Auf der anderen Seite wird in aller Regel für die in einer Siliziumscheibe ausgebildeten Schaltungen eine den Halbleiterkörper bedeckende passivierende Isolierschicht vorgesehen, die beispielsweise aus Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4), Aluminiumoxid (Al2O3) oder dergleichen besteht. Solche passivierenden Schichten sind generell etwa 1000 bis 10 000 S dick. Um mehrere derart hergestellte Halbleiterschaltungen miteinander elektrisch zu verbinden, sind in der passivierenden Schicht ferner ohnehin Öffnungen bzw. Querverbindungen vorzusehen.
Aufgabe der Erfindung ist es, für derartige Halbleiterschaltunigen ein Verfahren anzugeben, mit dem ansonsten gar nicht mögliche bzw. einen sehr hohen Halbleiterflächenaufwand mit sich bringende hochohmige Widerstände hergestellt werden können. Dabei soll weitgehend das für die Ausbildung der eigentlichen Halbleiterschaltung bewährte Herstellungsverfahren unbeeinflußt bleiben. Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Zusammengefaßt wird nach der Erfindung der eine Halbleiterschaltung bedeckenden Passivierungsschicht neben dieser ursprünglichen Funktion die weitere Rolle zur Aufnahme hochohmiger Widerstände zugeteilt, Die Widerstandsbereiche werden dabei durch Implantation von Metallionen in die Isolierschicht hergestellt. Die mit diesem Verfahren erzielbaren Vorteile bestehen, wie bereits erwähnt, in einer erheblichen Halbleiterflächeneinsparung sowie darin, daß damit Widerstandswerte von 10 ü/d möglich sind. Damit wird ein auf dem Gebiet der integrierten Halbleiterschaltungstechnik stets aktuelles Problem in einfacher und technologisch beherrschbarer Weise gelöst, überdies läßt das erfindungsgemäße Verfahren einen großen Spielraum bezüglich der Anpassung an die jeweiligen Schaltungserfordernisse.
YO 973 067
5 0 9 8 3 7/0568
Die Erfindung wird im folgenden unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung, aus der die
Ionenbehandlung einer SiO^-Schicht mit Metallionen zur Erzielung von Widerständen in der SiO -Schicht hervorgeht und
Fig. 2 eine Darstellung zur Erläuterung, wie die elektrischen Verbindungen zwischen den Halbleiter- . Schaltungen und den in der darüberliegenden Isolierschicht ausgebildeten Widerständen vorgenommen werden können.
Im Rahmen einer normalen Herstellung einer integrierten Schaltung wird im allgemeinen mit einer aus einem Halbleitermaterial, ζ. Β. Silizium, bestehenden Halbleiterscheibe 2 bzw. einem Halbleiterplättchen oder allgemein einem derartigen Substrat begonnen, in dessen Oberfläche .4 die elektrischen Bauelemente 6 eingebracht werden. Diese elektrischen Bauelemente können durch Diffusion, Ionenimplantation, Kathodenzerstäubung, stromloser oder elektro-Iytischer Niederschlagsverfahren, mittels Aufdampfen usw. ausgebildet werden. Im Rahmen der vorliegenden Erfindung kommt es auf die diesbezüglich jeweils benutzte Verfahrensweise nicht entscheidend an. Es ist weiterhin nach dem Stande der Technik bei einem solchen Herstellungsverfahren üblich, die in der Oberfläche 4 des Halbleiterkörpers 2 ausgebildete Schaltung 6 zu isolieren, zu welchem Zweck eine dünne Schicht 8 aus Siliziumdioxid mit einer Dicke in der Größenordnung von etwa 1000 8 bis 10 000 S darüber niedergeschlagen wird.
YO 973 067
509837/0568
Nach der vorliegenden Erfindung wird ein passives Bauelement/ z. B. ein Widerstand 10 bzw. mehrere solcher Widerstände, durch Implantation von Metallionen in der durch die Pfeile A angedeuteten Weise im Innern der Isolierschicht 8 hergestellt. Zink und Blei sind typische Metalle, deren Ionen in die Isolierschicht 8 iinplantiert werden können. Während des ImplantationsVorganges
jbedeckt eine Maske 12 aus einem die Ionen absorbierenden Mate-•rial,,z. B. Aluminium, die Bereiche der Siliziumdioxidschicht 8, ;die bezüglich der Metallionen abgeschirmt werden sollen. In Fig. ;1B ist die sich über die Tiefe ergebende Ionenkonzentration darigestellt. Es ist ersichtlich, daß sich die höchste Konzentration !unterhalb der Oberfläche der Isolierschicht 8 einstellt, so daß !diese Schicht als Passivierungsschicht für den oder die derart gebildeten Widerstände 10 innerhalb dieser Schicht dient und eine sehr gute elektrische Isolation zwischen einem Widerstand 10 und dem Silizium-Substrat 8 darstellt.
;In der nachfolgenden Tabelle I sind für verschiedenen Isolierschichten die bei einer Zink-Ionenimplantation erzielten Eindringtiefen zusammengestellt,
TABELLE I Isolierschicht aus; Ener
SiO2
Si3N4 Al2O3
Als Isolierschichten 8 wurden
Energie der Zink-Ionen betrug für die Implantation in SiO 140 bzw. 280 KeV, wobei sich Eindringtiefen von 1100 bzw. 2200 A ergaben. Bei Benutzung einer Si-Jtf^-Isolierschicht und einer Strahl-
YO 973 067
509837/0568
e der Zn-Ionen Eindringtiefe Rp
KeV; in A
140 1100
280 2200
280 1410
260 1200
en SiC :>„, Si .JNi. und Al2O3 gewählt. Die
energie der Zink-Ionen von 280 KeV ergab sich lediglich eine Eindringtiefe von etwa 1400 Ä bzw. bei Al2O3 als Isoliermaterial und einer Ionenstrahlenergie von 260 KeV betrug die Eindringtiefe etwa 1200 Ä. Allgemein kann festgestellt werden, daß für eine Isolierschicht mit einer Dicke von etwa 1000 bis 10 000 8 die zu implantierenden Ionen eine Energie von etv/a 20 bis 300 KeV aufweisen müssen.
In der nachfolgenden Tabelle II sind die mittels Ionenimplantation in SiO2 bei konstanter Energie von 100 KeV erzielbaren spezifischen Widerstandswerte angegeben, wobei die Messungen jeweils vor dem Tempern der SiO2-Schicht vorgenommen wurden.
TABELLE II
2
Zn-Ionen/cm Spez. Widerstand vor dem Tempern χηΩ/π
Ίο15 > ίο12
ΊΟ16 > 1012
5 ' 1016 1,2 · 109
11 , 1016 0,8 · 109
Auf der linken Seite von Tabelle II sind die Angaben über die An-
2
zahl von Zink-Ionen pro cm aufgeführt, die mit einer Energie von 100 KeV implantiert wurden; auf der rechten Seite sind die jeweiligen Werte für den spezifischen Widerstand des derart implantierten Widerstandes ersichtlich. Es ergibt sich somit, daß für den Bereich der Ionenkonzentratxon von 10 bis 11 · 10 Ionen/
2 12 9
cm der spezifische Widerstand zwischen 10 und 0,8 · 10 Ω/Q liegt. Es wurde weiterhin festgestellt, daß die Beschädigung der Siliziumdioxidschicht durch die Ionenimplantation nicht zu nennenswerten Leitfähigkeitsveränderungen führte. Implantationen mit
17 2
einer Rate von mehr als 10 Ionen/cm ergaben keine meßtechnisch erfaßbare änderung in den elektrischen Charakteristiken der implantierten Zone mehr.
YO 973 067
509837/0568
In Fig. 2 sind zwei mögliche Wege zur Schaffung einer elektrischen Verbindung zwischen dem implantierten Widerstand 10 und dem in oder auf der Oberfläche 4 des Halbleiterkörpers 2 ausgebildeten elektrischen Schaltkreis dargestellt. Die Siliziumdioxidschicht 8 wird bereichsweise geätzt, um Querverbindungen 14a oder öffnungen 14b zu erhalten, die ihrerseits ein elektrisch leitfähiges Material 16 enthalten. Dieses leitfähige Material dient zur Verbindung eines implantierten Widerstandes 10 mit einem Bauelement oder Schaltkreis auf der Oberfläche 4 des Halbleiterkörpers 2, wobei der elektrische Kontakt innerhalb der Siliziumdioxidschicht entsprechend 14a oder auf der Oberfläche dieser Schicht, wie bei 14b ersichtlich, angeordnet ist. Die Siliziumdioxidschicht 8 kann auf diese Weise mittels Einstrahlung von leitfähigem Material senkrecht zu ihrer Oberfläche behandelt werden, so daß nicht nur (senkrechte) Querverbindungen sondern auch Leitungspfade hergestellte werden können. Die öffnungen können weiterhin mittels eines Elektronenstrahls, chemischen oder physikalischen Ätzverfahren und usw. erzeugt werden wobei anschließend diese öffnungen mit Silber, Gold, Kupfer oder dergleichen in einem Äufdampfprozeß, stromlosen oder elektrolytischen Niederschlagsprozeß oder dergleichen metallisiert werden.
Es wurde weiterhin festgestellt, daß zu jeder dieser zum Anschluß eines Widerstandes 10 aufgedampften Kontakte, z. B, 16, einen (eigenen) Widerstandswert in der Größenordnung von 5 % des implantierten Widerstandswertes aufwies, wobei jedoch nacli der Temperung der Halbleiteranordnung bei 450 bis 500 0C über etwa 30 Minuten dieser Kontaktwiderstand auf einen praktisch gegenüber dem Wert des implantierten Widerstandes vernachlässigbaren Wert reduziert wurde.
YO 973 067
509837/0568
In der folgenden Tabelle III sind die im Zusammenhang mit der Temperung der Halbleiteranordnung, die einen in die Isolierschicht 8 implantierten Widerstand 10 aufweist, gemessenen Widerstandsverhältnisse zusammengefaßt dargestellt.
TABELLE III
Einfluß der Temperung bei ionenimplantierten Widerständen (Implantation von Zn-Ionen mit einer Konzentration von · 1O17/cm2 bei 100 KeV in SiO2) i
Temperung Spez. Widerstand in Ω /α
8 i
keine 8 » 10
bei 450-500 °C über 20 min 3,2 · 107 Γ
bei 450-500 0C über 80 min 2,3 · 107 j
Daraus ist ersichtlich, daß durch die Temperung der spezifische Widerstandwert zwar gegenüber dem Fall keiner Temperung um etwa ι eine Größenordnung reduziert wird, daß dadurch aber keinesfalls j die praktische Erzielbarkeit hoher Widerstandswerte entfällt. Ein ! anderes im Rahmen der Erfindung bedeutsames und eine relativ : große Flexibilität erlaubendes Merkmal ist darin zu sehen, daß : die derart mittels Ionenimplantation hergestellten Widerstände wieder "gelöscht" werden können. Erhitzt man die Siliziumhalb- ! leiterscheibe 2 mit der sie bedeckenden Isolierschicht 8 aus Siliziumdioxid für etwa 30 Minuten auf 900 C, verschwindet das ' Leitfähigkeitsverhalten des implantierten Widerstandes 10 wieder. Es kann angenommen werden, daß bei dieser Behandlungsweise die implantierten Metallionen, z. B. Zink-Ionen, an die Oberfläche der Siliziumdioxidschicht diffundieren und von dort abdampfen. Ein solcher Diffusionsvorgang von Zink bei 900 0C trat jedoch dann nicht auf, wenn eine Si N.-Isolierschicht benutzt wurde, ■ so daß sich damit selbst bei hohen Temperaturen extrem stabile implantierte Widerstände erzielen lassen. Die auf die erfindungsgemäße Weise hergestellten Widerstände wiesen eine Linearität bis
YO 973 067
.50 98 37/0568
— Q _
zu 35 Volt auf; ihr Temperaturkoeffizient war negativ und betrug etwa 10 / C im Temperaturbereich zwischen Raumtemperatur und 100 0C.
Nach der Erfindung lassen sich in einer integrierten Schaltung sehr hochohmige Widerstände erhalten, wobei das dazu benutzte Verfahren voll kompatibel ist mit den Verhältnissen, bei denen Halbleiterscheiben mit darauf angeordneten Dünnfxlmschaltungen vorgesehen sind. Die Erfindung bietet darüber aber auch die Flexibilität, gegebenenfalls Widerstände mit niedrigeren Werten vorsehen zu können. Ganz besonders hervorgehoben werden soll, 'daß durch die angegebenen Maßnahmen nicht nur wertvolle Fläche auf einer Halbleiterscheibe eingespart werden kann, sondern daß die ohnehin bei integrierten Schaltungen vorgesehene Isolierschicht 8 neben ihrer Bedeutung zur notwendigen Passivierung der Schaltung nunmehr in zusätzlicher Weise zur Schaffung von hochohmigen Widerständen ausgenutzt wird.
YO 973 067
509837/0568

Claims (15)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung hochohmiger Widerstände in
    einer integrierten Halbleiterschaltung, die einen
    Halbleiterkörper mit darauf vorgesehener Isolierschicht
    umfaßt, dadurch gekennzeichnet, daß in ausgewählte Be- ; reiche der Isolierschicht Metallionen derart implantiert \ werden, daß die Widerstandsbereiche von der Halbleiteroberfläche beabstandet in der Isolierschicht gebildet : werden, und daß die so hergestellten Widerstandsbereiche I mit den jeweils zugehörigen Schaltungselementen der Halbleiterschaltung elektrisch verbunden werden. j
  2. 2. Verfahren nach Anspruch 1, gekennzeichnet durch Implantation von Zink-Ionen, '
  3. 3. Verfahren nach Anspruch 1, gekennzeichnet durch Implantation von Blei-Ionen, ;
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, ge- i kennzeichnet durch eine SiO^-Isolierschicht. '·-
  5. 5. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine SiJSF.-Isolierschicht. :
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, ge- ; kennzeichnet durch eine Al2O3-IsOlierschicht.
  7. 7. Verfahren mindestens nach Anspruch 1, gekennzeichnet
    durch die Wahl einer 1000 bis 10 000 8 dicken SiO2-Schicht und einer Energie der zu implantierenden Zink-Ionen von etwa 140 bis 180 KeV.
    YO 973 067
    509837/0568
    - 10
  8. 8. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet, daß Zink-Ionen mit einer Flächenkonzentration von etwa 1015 bis
    tiert werden.
    < c 16 2
    etwa 10 bis 11 ·■10 /cm in die Isolierschicht implan-
  9. 9. Verfahren mindestens nach Anspruch 1, gekennzeichnet durch die Wahl einer Si-JSf.-Isolierschicht bei einer Energie der zu implantierenden Zink-Ionen von etwa 280 KeV.
  10. 10. Verfahren mindestens nach Anspruch 1, gekennzeichnet durch die Wahl einer A^O-j-Isolierschicht bei einer Energie der zu implantierenden Zink-Ionen von etwa 260 KeV.
  11. 11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Anschluß an die Ausbildung der Widerstandsbereiche eine Temperung vorzugsweise über
    2) bis 80 Minuten bei 450 bis 500 C vorgenommen wird.
  12. 12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei mehreren gemeinsam prozessierten Halbleiterscheiben die Widerstandswerte der Widerstandsbereiche einzelner Scheiben durch deren anschließende separate Wärmebehandlung unterschiedlich festgelegt werden.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Widerstandswerte auf mindestens einer Halbleiterscheibe durch Wärmebehandlung oberhalb der Temper-Temperatur herabgesetzt werden.
  14. 14. Insbesondere mittels des Verfahrens nach einem der vorhergehenden Ansprüche hergestellte Halbleiterschaltung, dadurch gekennzeichnet, daß in der den Halbleiterkörper bedeckenden Isolierschicht ein Widerstandsbauelement vorgesehen ist.
    YO 973 067
    509837/0568
  15. 15. Halbleiterschaltung nach Anspruch -14., dadurch gekennzeichnet, daß die elektrischen Verbindungen des Widerstandsbauelements in und/oder auf der Isolierschicht vorgesehen sind.
    YO 973 067
    509837/0568
    Leerseite
DE19742458734 1974-03-04 1974-12-12 Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung Withdrawn DE2458734A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US448100A US3922708A (en) 1974-03-04 1974-03-04 Method of producing high value ion implanted resistors

Publications (1)

Publication Number Publication Date
DE2458734A1 true DE2458734A1 (de) 1975-09-11

Family

ID=23778996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742458734 Withdrawn DE2458734A1 (de) 1974-03-04 1974-12-12 Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung

Country Status (7)

Country Link
US (1) US3922708A (de)
JP (1) JPS50120783A (de)
CA (1) CA1023875A (de)
DE (1) DE2458734A1 (de)
FR (1) FR2263608B1 (de)
GB (1) GB1451296A (de)
IT (1) IT1031241B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
US4053922A (en) * 1976-05-19 1977-10-11 General Electric Company Light triggered thyristor having controlled turn on delay
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
JPS57121254A (en) * 1981-01-21 1982-07-28 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS57201050A (en) * 1981-06-05 1982-12-09 Seiko Epson Corp Multilayer wiring structure
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
US4722913A (en) * 1986-10-17 1988-02-02 Thomson Components-Mostek Corporation Doped semiconductor vias to contacts
US4766450A (en) * 1987-07-17 1988-08-23 Xerox Corporation Charging deposition control in electrographic thin film writting head
US4868537A (en) * 1987-09-10 1989-09-19 Siliconix Incorporated Doped SiO2 resistor and method of forming same
US4950620A (en) * 1988-09-30 1990-08-21 Dallas Semiconductor Corp. Process for making integrated circuit with doped silicon dioxide load elements
JPH0756883B2 (ja) * 1990-05-25 1995-06-14 工業技術院長 電気的接続の形成方法とこれを用いて形成される集積回路
US6614088B1 (en) 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3390012A (en) * 1964-05-14 1968-06-25 Texas Instruments Inc Method of making dielectric bodies having conducting portions
US3682700A (en) * 1968-08-15 1972-08-08 Gale Ind Inc Method of imparting electrical conductivity to an amorphous substrate by ion implantation,and the product thereof
DE1812130C3 (de) * 1968-12-02 1975-01-16 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiter- oder Dickfilmanordnung
US3614480A (en) * 1969-10-13 1971-10-19 Bell Telephone Labor Inc Temperature-stabilized electronic devices
US3620945A (en) * 1970-01-19 1971-11-16 Texas Instruments Inc Methods of making a composite dielectric body
US3693011A (en) * 1971-02-02 1972-09-19 Hughes Aircraft Co Ion implanted bolometer
JPS4884580A (de) * 1972-02-12 1973-11-09

Also Published As

Publication number Publication date
JPS50120783A (de) 1975-09-22
IT1031241B (it) 1979-04-30
FR2263608A1 (de) 1975-10-03
CA1023875A (en) 1978-01-03
FR2263608B1 (de) 1976-12-31
GB1451296A (en) 1976-09-29
US3922708A (en) 1975-11-25

Similar Documents

Publication Publication Date Title
DE69430405T2 (de) Verbesserte elektrische Verbindungen zu dielektrischen Materialien
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP1430489B1 (de) Elektrokeramisches bauelement mit mehreren kontaktflächen
DE2160427C3 (de)
DE112009001477T5 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE1696092A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen unter Anwendung eines selektiven elektrolytischen AEtzverfahrens
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE261631T1 (de) Integrierter licht-geregelter und licht-geloeschter, statischer induktionsthyristor und sein herstellungsverfahren.
DE3138960A1 (de) Verfahren zur erzeugung elektrisch leitender schichten
DE6606541U (de) Halbleiteranordnung
DE2458734A1 (de) Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung
DE2436449B2 (de) Schottky-diode sowie verfahren zu ihrer herstellung
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE112006002489B4 (de) Leistungshalbleiter-Bauteil mit integriertem passiven Bauelement
DE3109074C2 (de)
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1811995A1 (de) Vorrichtung zur Bildung ohmscher Anschluesse bei elektronischen Bauteilen oder Schaltungen
DE3147535A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE2134291A1 (de) Halbleitervorrichtung
DE102004047007A1 (de) Keramiksubstrat für elektronische Dünnschichtbauelemente, Verfahren für das Herstellen des Substrats und elektronisches Dünnschichtbauelement unter Verwendung des Substrats
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement

Legal Events

Date Code Title Description
8141 Disposal/no request for examination