DE2360762B2 - Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen - Google Patents

Description

Die Erfindung betrifft eine integrierte üroßschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen nach dem Oberbegriff des Anspruchs 1.

Beim Entwurf von Schaltwerken für Rechenanlagen hatte man bisher volle Freiheit in der Ausführung und Anordnung der Grundschaltungen, um die verschiedenen Funktionseinheiten zu konstruieren. Diese Unabhängigkeit und Flexibilität brachte aber auch oft Schwierigkeiten in der Taktierung bzw. Ablaufsteuerung und beim Austesten der Schaltungen, und es war eine komplizierte und sehr detaillierte Ausbildung des Wartungspersonals nötig. Vorteilhaft war, daß man die Schaltungen optimieren und durch Kombination verschiedener Techniken den Schaltungsaufwand minimisieren konnte. Schnittstellenwerte waren vorgegeben, und Parameter der Einzelteile oder Elementarschaltungen konnten gut gemessen werden. Nach Einführung der Technik integrierter Großschaltungen hat man diese Schnittstellen und die Prüfmöglichkeiten für elementare Schaltungsteile aber nicht mehr. Man kann nicht mehr jede einzelne Grundschaltung für sich testen. Infolgedessen muß man die Schaltwerke in solche Abschnitte unterteilen, deren Eigenschaften nicht mehr vom Umschaltverhalten der enthaltenen Elementarschaltungen abhängig sind.

Bei integrierter Großschaltungen kann man hunderte von Elementarschaltungen auf einem einzigen HaIb das erste bistabile Schaltglied eingegeben werden, und daß das zweite bistabile Schaltglied (12) des Master-/Slave-Flip-FIops ein Eingabetor (18) aufweist, das mit einem Ausgang (17) des ersten bistabilen Schaltgliedes sowie mit einem zweiten

(19) der Taktsignaleingänge verbunden ist, so daß die im ersten bistabilen Schaltgiied enthaltenen Daten jeweils zur Taktimpulszeit (T_c) in das zweite bistabile Schaltglied übertragen werden.

3. Integrierte Großschaltung nach einem oder mehreren der Ansprüche 1 und 2, dadurch gekennzeichnet, daß in jeder Grundschaltung ein,,,. Ausgang (17) des ersten bistabilen Schaltgliedes (U) mit einem Eingang (23) des ersten Verknüpfungsnetzwerkes (10) verbunden ist.

4. Integrierte Großschaltung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in jeder Grundschaltung ein Ausgang

(20) des zweiten bistabilen Schaltgliedes (12) mit einem Eingang (23) des Verknüpfungsnetzwerkes (10) sowie mit einem nachgeschalteten Verknüpfungsnetzwerk (21) verbunden ist.

5. Integrierte Großschaltung nach einem oder mehreren der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß in jeder Grundschaltung mehrere, aus hintereinandergeschalteten Master-ZSIave-Flip-Flops bestehende Schieberegister mit denen anderer Schaltwerke derart hintereinander schaltbar sind, daß der Schiebedatenausgang (34) der letzten Stufe des vorhergehenden Schieberegisters jeweils mit dem Schiebedateneingang (33) der ersten Stufe des nachfolgenden Schieberegisters verbunden ist.

leiterplättchen unterbringen. Hierdurch ergibt sich die Möglichkeit zur Reduzierung des Energieverbrauchs, zur Erhöhung der Arbeitsgeschwindigkeit, sowie zur Verringerung der Kosten für die Schaltungen einer Datenverarbeitungsanlage. Bevor dies erreicht werden kann, müssen aber viele Gesichtspunkte berücksichtigt werden. Bei einer mittleren Datenverarbeitungsanlage mit ca. 40 000 Einzelschaltungen ist es z. B. nicht ungewöhnlich, daß während der Entwicklungszeit 1500

oder mehr Änderungen vorgenommen werden. Solche laufenden Änderungen werden jedoch nahezu unmöglich, wenn die kleinste Modulareinheit bereits hunderte von Schaltungen enthält.

Ein anderer wichtiger Gesichtspunkt ist das Auste-

sten von Funktionseinheiten, die als integrierte Großschaltungen ausgeführt sind, vor deren Einbau in die Gesamtanlage. Auch müssen beim Entwurf bereits die später nach Inbetriebnahme erforderlich werdenden Fehlerprüfungen durch entsprechende Ausgestaltung der Schaltungen berücksichtigt werden.

Bisher konnte jede einzelne Elementarschaltung ausgetestet werden. Hierfür wurde auf Moduln eine entsprechende Anzahl Anschlußpunkte vorgesehen. Bei der Technik integrierter Großschaltungen ist aber das Verhältnis der Anzahl Elementarschaltungen zur Anzahl möglicher Anschlußpunkte wesentlich größer.

Ein Modul mit 100 Plättchen, die im Durchschnitt je Schaltungen tragen, enthält also ca. 30 000

Schaltungen. Ein Austesten einzelner Parameter für alle Schaltungen ist deshalb unmöglich. Funktionsprüfungen an integrierten Großschaltungen, deren Entwurf den früher üblichen Gesichtspunkten entspricht, können auch nicht alle Möglichkeiten erfassen und wären deshalb nicht zuverlässig genug. En ist also eine neue Organisation bei der Anordnung der Schaltungen notwendig, wenn man die vorhandenen Vorteile der integrierten Großschaltungen ausnutzen wilL

Es ist schon eine Schaltwerksorganisation vorge- ι ο schlagen yorden (P 23 49 377.8), bei der gleichartige Grundschaltungen verwendet werden, die jflr verschiedene Niveaus in der Hierarchie modularer Einheiten geeignet sind. Hierbei wurde eine Abhängigkeit der Arbeitsweise vom Umschaltverhalten der Elementarschaltungen vermieden, so daß keine ungewollten Schaltzustände infolge gegenseitiger Abhängigkeit entstehen können. Bei dieser Organisation war ein Zugriff zu den Daten der einzelnen Speicherglieder und damit ein Funktionstest von Elemenurschaitungen ;o möglich, indem Daten in sequentieller Form in eine Kette von solchen Speichergliedern eingeschoben bzw. daraus ausgeschoben werden konnten. Jedoch waren hierfür besondere Schiebetaktsignale notwendig, deren Impulse nicht überlappen durften, und es mußten während solchen Schiebeoperationen die normalen Systemtaktsignale unterbrochen werden.

Eine ähnliche Organisation ist beispielswei se in der US-PS 35 82 902 beschrieben worden, bei der einem bistabilen Schaltglied ein bistabiles Hilfsschaltglied zugeordnet ist, das aber beim normalen Betrieb nicht verwendet wird. Erst beim Austesten der Schaltung und der Zusammenschaltung mehrerer bistabiler Schaltglie- *°iler zu einem Schieberegister wird dieses zusätzliche bistabile Schaltglied benötigt. J5

Da dieses bistabile Hilfsschaltglied nur für Testzwekke benötigt wird, ergibt sich insgesamt eine ungünstigere Schaltkreisstruktur, da für den normalen Betrieb Schaltglieder (quasi verschenkt werden, was für den Aufwand insgesamt Nachteile mit sich bringt.

Der Erfindung liegt somit die Aufgabe zugrunde, für eine integrierte Großschaltung nach dem Oberbegriff des Anspruchs 1 verbesserte Grundschaltungen anzugeben, die zu ihrem Aufbau weniger bistabile Schaltglieder und Torschaltungen benötigen. Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Technische Weiterbildungen und Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Die Elementarschaltungsanordnung gemäß der vorliegenden Erfindung ist wegen ihrer modular aufgebauten und universell verwendbaren logischen Struktur und wegen ihrem geringen Bedarf an Anschlußpiinkten mit besonderem Vorteil dort zu verwenden, wo arithmetisehe und logische Schaltkreisstrukturen in integrierter Technik mit besonders hoher Dichte hergestellt werden sollen.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Zeichnungen beschrieben. Es zeigt

F i g. 1 die schematische Darstellung einer erfindungsgemäßen Elementarschaltungsanordnung,

F i g. 2 ein Taktsignaldiagramm,

Fig. 3 Einzelheiten der bistabilen Schaltglieder und b5 der Eingabeschaltungen einer Elementarschaltungsanordnung gemäß F i g. 1,

Fig.4 eine schematische Darstellung der Kombination mehrerer Elementarschaltungsanordnungen gemäß F i g. 1 auf einem Halbleiterplättchen, die zum Einschieben und Ausschieben von Daten geeignet ist

F i g. 1 zeigt das Blockschaltbild eines Schaltwerks-Elements gemäß vorliegender Erfindung. Durch die Technik der integrierten Großschaltungen (Large Scale Integration, LSI) ist es möglich, für Datenverarbeitungsanlagen Halbleiter-Schaltungsplättchen herzustellen, auf denen hunderte oder tausende der in Fig. 1 gezeigten Schaltwerks-Elemente zusammengefaßt sind. Das Schaltwerks-Element stellt eine Bitposition dar, und besteht aus einem Verknüpfungsnetzwerk 10, einer ersten bistabilen Schaltung 11 und einer zweiten bistabilen Schaltung 12. Die bistabilen Schaltungen 11 und 12 bilden miteinander eine Anordnung zur Speicherung und Darstellung eines einzelnen Datenbits.

Die beiden bistabilen Schaltungen werden unterschieden durch Verwendung der Bezeichnung »Speicherglied« für die Schaltung 11 und »Kippglied« für die Schaltung il und »Kippglied« für die Schaltung !2. Hierdurch wird angegeben, welches von zwei nicht phasengleichen Taktsignalen die betreffende Schaltung zur Aufnahme von Daten steuert.

Das Verknüpfungsnetzwerk 10 kann eine beliebige Kombination parallel oder in Reihe verbundener Verknüpfungsglieder sein, welchen Eingangssignale S auf Leitung 13 zugeführt werden. Leiter 13 kann eine Einzel- oder eine Mehrfachleitung für Steuersignale, Eingabedaten, Zwischenergebnisse usw. sein. Das Ergebnis (R_n) der im Verknüpfungs-Netzwerk 10 durchgeführten Funktion wird auf einem Ausgang 14 abgegeben, der mit einem UND-Glied 15 verbunden ist. Das Schaltwerks-Element nimmt ein Speicherglied-Taktsignal (Lc) von Leitung 16 auf; dieses wirkt auf UND-Glied 15 so, daß Speicherglied 11 auf den Zustand eingestellt wird, welcher durch das Signal auf dem Verknüpfungs-Netzwerksausgang 14 angegeben ist. Das ins Speicherglied U eingegebene und am Ausgang 17 abgegebene Verknüpfungsergebnis wird über ein UND-Glied 18 ins Kippglied 12 eingegeben oder eingespeichert. Das zweite Eingangssignal zum UND-Glied 18 ist ein Kippglied-Taktsignal (T_c)auf Leitung 19. Das Kippglied-Taktsignal auf Leitung 19 hat eine andere Phasenlage als das Speicherglied-Taktsignal auf Leitung 16. Praktisch heißt dies, daß die Vorderflanken der Taktimpulse so weit auseinander liegen, daß das Speicherglied 11 das Ausgangsiignal des Verknüpfungs-Netzwerks 10 richtig aufgenommen hat, bevor das Kippglied 12 zur Aufnahme der gleichen Information aktiv gemacht wird.

Das Ausgangssignal des Kippgliedes 12, welches nun das Verknüpfungsergebnis R_n enthält, wird auf einer Ausgangsleitung 20 abgegeben. Das Ausgangssignal vom Kippglied 12 auf Leitung 20 kann dann — wie im Ausführungsbeispiel gezeigt — als Eingangssignal für ein nachfolgendes Verknüpfungs-Netzwerk 21 verwendet werden, welches seinerseits ein Ergebnissignal R auf die Ausgangsleitung 22 abgibt. Das Ausgangssignal von Leitung 20 vom Kippglied 12 kann außerdem über eine Leitung 23 zum Eingang des Verknüpfungs-Netzwerks 10 zurückgeführt werden, und kann dann — nach Maßgabe der Eingangssignale S — in nachfolgenden Verknüpfungsoperationen mit verwendet werden.

vOr der weiteren Beschreibung von F i g. 1 werden nun anhand von F i g. 2 die nicht-phasengleichen Taktsignal erläutert. Die Frequenz (Impulsfolgefrequenz) der beiden Taktsignalzüge, die Impulsbreite der Taktimpulse, und der Phasenunterschied zwischen den

beiden Taktsignalen sind abhängig von der Zeit, die notwendig ist, um die bistabilen Schaltungen 11 und 12 zuverlässig umzuschalten, sowie auch von der maximalen Verzögerung, welche zwischen dem Auftreten der Eingabesig.iale und dem Ergebnissignal R_n des Ver- ^r> knüpfungs-Netrwerks 10 auftreten kann.

Beim Entwurf des Systems könnte man einerseits zwei separate, nicht-phasengleiche Taktsignale vorsehen, wie sie in F i g. 2 als L_c und T_c gezeigt sind. Die Phasendifferenz der beiden Taktsignalzüge, welche durch die Anstiegsflanke 25 von L₁-und die Anstiegsflanke 26 von T_c gegeben ist, hängt von der Geschwindigkeit ab, mit der das Speicherglied 11 zuverlässig umgeschaltet werden kann. Die Impulsfolgefrequenz der Taktsignalzüge, welche dem Abstand der beiden Anstiegsflan- ken 25 und 27 von L_c entspricht, hängt von der Verzögerung ab, welche im Verknüpfungs-Netzwerk 10 auftritt.

Andererseits könnte man beim Systementwurf eine Taktgabe vorsehen mit einem Grund-Taktsignal, z. B. L₀, welches außerdem invertiert wird, um ein nicht-phasengleiches zweites Taktsignal zu erhalten, wie es durch die gestrichelte Linie 28 beim 7>Taktsignalzug dargestellt ist

Es folgt nun eine weitere Beschreibung der Fig. 1, und zwar derjenigen Schaltglieder, die zu den bisher beschriebenen Teilen des Schaltwerks-Elements hinzugefügt werden müssen, um eine Schieberegister-Verbindung mehrerer solcher Schaltwerks-Elemente zu ermöglichen. Zu diesem Zweck wird ein zusätzlicher jo Eingang zum Speicherglied 11 mittels eines UND-Gliedes 30 und eines Inverters 31 gebildet. Wenn es während des Betriebs gewünscht wird, Daten aus anderen Quellen als dem Verknüpfungs-Netzwerk 10 in das Speicherglied 11 und das Kippglied 12 einzugeben, wird i^r> ein Steuersignal SCHIEBEN auf Leitung 32 aktiviert, um dadurch eine Verschiedeoperation festzulegen. Die einzugebenden Daten werden an die Leitungen 33 (SCHIEBEDATEN EIN) angelegt. Das aktivierte Steuersignal SCHIEBEN auf Leitung 32 wirkt über den Inverter 31 auf das UND-Glied 15, um dieses zu sperren und es wirkt auf das UND-Glied 30, um dieses freizugeben. Das Speicherglied-Taktsignal von Leitung 16 wirkt jetzt auf das UND-Glied 30 ein, so daß Speicherglied 11 auf den Wert eingestellt wird, den das Signal SCHIEBEDATEN EIN auf Leitung 33 darstellt Auf diese Weise kann die Anlage auf Verschiebebetrieb eingestellt werden, und es ist durch Steuersignale möglich, zu bestimmen, welche Daten als Anfangswerte in das Speicherglied 11 gelangen, um diese dann im so Verknüpfungs-Netzwerk 10 weiter zu verarbeiten.

Um den Inhalt des Kippgliedes 12 separat untersuchen zu können, ist eine zusätzliche Ausgangsleitung 34 mit der Bezeichnung SCHIEBEDATEN AUS vorgeshen. Gewünschte Daten (Binärwerte) können durch das UND-Glied 30 in das Speicherglied 11 und damit auch in das Kippglied 12 eingesetzt werden. Die Anlage kann wieder in normale Betriebsart gebracht werden durch Deaktivierung des Signals SCHIEBEN auf Leitung 32. Es können dann einige Arbeitszyklen mit Benutzung des w) Verknüpfungs-Netzwerkes 10 durchgeführt werden; danach kann man wieder zur Verschiebebetriebsart zurückkehren durch Aktivierung des Signals auf Leitung 32, um den Inhalt des Kippgliedes 12 auf der Ausgangsleitung 34 zu untersuchen. ^

F i g. 3 zeigt genauere Einzelheiten des Speichergliedes 11, des Kippgliedes 12 und der taktgesteuerten Eingangstorschaltungen. Als Verknüpfungsglieder werden NAND-Glieder (UND-Funktion mit Komplementierung) benutzt. Die kreuzweise Verbindung der NAND-Glieder 35 und 36 ergibt das Speicherglied 11. Das Ausgangssignal vom Verknüpfungs-Netzwerk 10 auf Leitung 14 (Fig. I) gelangt an das NAND-Glied 37 sowie über den Inverter (NICHT-Glied) 39 an das UND-Glied 38. Das Speicherglied-Taktsignal von Leitung 16 gelangt auf je einen weiteren Eingang der NAND-Glieder 37 und 38, so daß Speicherglied 11 normalerweise jeweils auf den Binärwert eingestellt wird, den das Ausgangssignal R_n des Verknüpfungs-Netzwerks 10 darstellt.

Der zusätzliche, unabhängige Eingang zum Speicherglied 11, der durch ein Signal SCHIEBENauf Leitung 32 freigegeben wird, wird durch zwei NAND-Glieder 40

UnM ΛΛ ae\\i\r\t*t ft**ns*n an Ainom 7u/mt0n ΐ·ιηααηα Aac

Speicherglied-Taktsignal von Leitung 16 zugeführt wird. Ein weiterer Eingang von NAND-Glied 40 ist schließlich mit der Leitung 33 (SCHIEBE-DATEN EIN) verbunden, und ein weiterer Eingang des NAND-Gliedes 41 über den Inverter 42 mit der Schiebedaten-Eingangsleitung 33, so daß das Speicherglied U (bei aktivem Signal SCHIEBEN) jeweils auf den Binärwert eingestellt wird, der auf der Schiebedaten-Eingangsleitung 33 vorliegt. Während der zusätzliche unabhängige Eingang zum Speicherglied 11 durch das Signal SCHIEBEN auf Leitung 32 freigegeben ist, werden über den Inverter 43 die NAND-Glieder 37 und 38 gesperrt bzw. außer Betrieb gesetzt

Das Kippglied 12 besteht aus den NAND-Glieder 44 und 45, welche durch die Ausgangssignale der NAND-Glieder 46 und 47 angesteuert werden. Die Eingangssignale der NAND-Glieder 46 und 47 sind einmal die Binärwert-Ausgangssignale des Speichergliedes 11, und außerdem das Kippglied-Taktsignal von der Leitung 19. Auf der Ausgangsleitung 34 des Kippgliedes 12 erscheinen die SCHIEBEDATEN AUS, und auf der Ausgangsleitung 20 Signale, welche den Ausgangswert R_n des Verknüpfungs-Netzwerks darstellen, der in der Gesamtschaltung mit dem Speicherglied U und dem Kippglied 12 festgehalten und gespeichert wurde.

F i g. 4 zeigt schematisch, wie mehrere Schaltwerks-Elemente gemäß Fig. 1, die auf einem Halbleiterplättchen 50 kombiniert sind, während der Herteilung miteinander verbunden werden. Die einzigen zusätzlichen Signalleitungen, die auf dem Plättchen nebst den normalen Eingabeleitungen und Taktanschlußleitungen vorgesehen werden müssen, sind Leitung 33 (SCHIEBEDATEN EIN). Steuerleitung 32 (SCHIEBEN) und Leitung 34 (SCHIEBEDATEN AUS). Bei der Herstellung des Plättchens 50 werden die verschiedenen Speicherglieder 11 und Kippglieder 12 in Kaskadenform hintereinander geschaltet Die Schiebedatenausgangsleitung 34 vom Kippglied 12 ist mit der Schiebedateneingangsleitung 33 zum Speicherglied 11 eines nachfolgenden Schaltwerks-Elementes verbunden. Die Schiebedatenausgangsleitung 34 des letzten Kippgliedes der auf einem Plättchen befindlichen Kaskade von Speichergliedern 11 und Kippgliedern 12 bildet einen Ausgangsanschluß des Plättchens. Dieser Ausgangsanschluß kann mit der Schiebedateneingangsleitung 33 eines anderen Plättchens verbunden werden, das sich auf der gleichen Modulplatte befindet Der zusätzliche unabhängige Eingang zum Speicherglied 11 des ersten Schaltwerk-Elements wird mit der Schiebedateneingangsleitung 33 verbunden, über welche die einzuschiebenden Daten an alle auf dem Plättchen 50 befindlichen

Schaltwerks-Elemente gelangen.

Im Zusammenhang mit F i g. 4 wird jetzt anhand der Bitfolge 101 beschrieben, wie die Kippglieder 12 der Schaltwerks-Elemente auf dem Plättchen 50 in einer Schiebeoperation auf die Bitkombination 101 eingestellt werden können, bevor die normale Betriebsweise eingeleitet wird, für die dann diese Binärwerte die Anfangswerte darstellen. Die Bitfolge 101 wird sequentiell über die Leitung 33 (SCHIEBEDATEN EIN) eingegeben, und zwar synchron mit dem Speicherglied-Taktsignal und dem Kippglied-Taktsignal; im Laufe von drei Opprationszyklen wird das eingegebene Bitmutster durch die Schaltungen 51,52 und 53 verschoben. Danach kann zur normalen Betriebsweise übergegangen werden durch Beendigung des SCn/ESc-Steuersignals auf der Leitung 32.

Nachdem das System eine zeitlang in normaler Betriebsweise gearbeitet hat, wird das Signal SCHIE BEN auf der Steuerleitung 32 wieder erregt, und man kann uann feststeilen, in welchem Zustand sich jedes der Speicherglieder 11 und Halteglieder 12 befindet. Wenn nach Aktivierung des SCH/Eßf-Steuersignals auf Leitung 32 auch das Speicherglied-Taktsignal und das Kippglied-Taktsignai zugeführt werden, dann wird der Inhalt der Schaltungen 53,52 und 51 sequentiell auf der Leitung 34 (SCHIEBEDA TEN A US) ausgegeben.

In F i g. 1 ist noch eine Modifikation gezeigt bei welcher das im Prinzip gleiche Schaltwerks-Element mit anderen Taktsignalen benutzt werden kann. In F i g. 1 sind als gestrichelte Linien die geänderten Ausgangsleitungen 55 und 56 am Speicherglied 11 gezeigt. Bei dieser Änderung gibt im normalen Betrieb nur das Speicherglied 11 Ausgangssignale an das zusätzliche Verknüpfungs-Netzwerk 21 ab, sowie über die Leitung 23 Rückführungsignale an den Eingang des Verknüpfungs-Netzwerks 10. Bei dieser Ausführungsart wird nur ein Taktsignal benutzt, z. B. das in F i g. 2 gezeigte Signal L₀. Es muß dann allerdings bei der Konstruktion genauer auf die Verzögerung durch das Verknüpfungs-Netzwerk 10 geachtet werden, welche für die Impulsfolgefrequenz des Taktsignals wichtig ist, sowie auf die Zeitdifferenz zwischen der Anstiegsflanke 25 und der Abfallflanke 57 der Taktimpulse, weiche zum Eingeben der Daten in die Speicherglieder 11 benutzt werden. Bei guter Einhaltung der Frequenz des Speicherglied-Taktsignals läuft der normale Systembetrieb wie vorher beschrieben ab. Wenn es gewünscht wird, daß das Schaltwerks-Element wie die Stufe eines Schieberegisters arbeitet, damit Daten eingeschoben und ausgeschoben werden können, wird das UND-Glied 30 freigegeben und das UND-Glied 15 gesperrt. Außerdem wird aber ein zusätzliches Taktsignal benötigt, wie z. B. das Kippglied-Taktsignal auf Leitung 19, um das Kippglied 12 in jedem der Schaltwerkselemente anzusteuern, damit eine Verschiebeoperation möglich wird.

Es wurde also ein Schaitwerks-Eiement dargestellt, das ein Verknüpfungs-Netzwerk enthält, welches eine Speicherschaltung ansteuert, die eine erste bistabile Vorrichtung in Form eines Speichergliedes und eine zweite bistabile Vorrichtung in Form eines Kippgliedes enthält, und welches durch Hinzufügung eines zusätzlichen, unabhängigen Eingangs zur ersten bistabilen Vorrichtung so eingerichtet ist, daß es mit mehreren anderen Schaltwerks-Elementen in Kaskadenform verbunden werden kann, so daß eine Schieberegister-Betriebsweise möglich ist. Bei dieser Schieberegister-Betriebsweise können vorbestimmte Bitmuster in die Speicherschaltungen der Schaltwerks-Elemente eingegeben werden, welche dann als Anfangswerte für die normale Betriebsweise zur Verfügung stehen. Die Schieberegister-Betriebsweise ermöglicht es schließlich auch, den Inhalt der Speicherschaltungen aller Schaltwerks-Elemente an einem Ausgang des Schieberegisterpfades sequentiell abzugeben.

Die beschriebenen Schaltwerks-Elemente brauchen keine anderen als die normalen Systemtaktsignale, wenn sie als Schieberegisterstufen betrieben werden. Bei integrierten Großschaltungen brauchen also keine zusätzlichen Anschlußstifte für Taktsignale vorgesehen zu werden. Für jeden Schaltungsblock (wie in F i g. 4 gezeigt) braucht man nur je drei zusätzliche Anschlußstifte, um den Schieberegisterbetrieb zu ermöglichen.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Integrierte Großschaltung zur Durchführung von Datenverarbeiningsoperationen und Prüfoperationen mit mehreren, aus Verknüpningsnetzwerken mit nachgeschalteten Master-/Slave-Flipflops bestehenden Grundschaltungen, bei der in allen Grundschaltungen ein auf ein Schiebe-Steuersignal ansprechender, die Schaltung von der Datenverarbeitungs- ι ο betriebsart in den Prüfbetrieb schaltender Umschalter vorgesehen ist, der in der Prüfbetriebsstellung die Master-/Slave-Flipflops zu Schieberegistern zur Ein- bzw. Ausgabe von Prüfinformation in die bzw. aus den Grundschaltungen zusammengeschaltet und die Master-/Slave-Flipflops von den Verknüpfungsnetzwerken abtrennt und an eine Schiebedatenleitung anschaltet, dadurch gekennzeichnet, daß jede Grundschaltung nur ein Master-/Slave-Flipflop (11,15; 12,18) als Zwischenspeicher sowohl für den Datenverarbeitungs- als auch für den Prüfbetrieb aufweist und der Umschalter (30,31) nur mit dem ersten bistabilen Schaltglied (11, IS) des Master-/Slace-Flipflops (11,15; 12, 18) verbunden ist

2. Integrierte Großschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Grundschaltung das erste bistabile Schaltglied (U) des Master'/Slave-Flip-Flops ein Eingabetor (15) aufweist, das mit dem Ausgang eines ersten Verknüpfungsnetzwerkes (10), mit einem steuerbaren Um- schalter (30, 31) sowie mit einem (16) von zwei Taktsignaleingängen verbunden ist, so daß nach Maßgabe des Steuersignals (SCHIEBEN) entweder die Ergebnisdaten des ersten Verknüpfungsnetzwerkes oder die Eingabedaten (Prüfdaten) über den steuerbaren Umschalter jeweils zur Taktzeit (Lc) in