DE2028640C3 - Halbleiterelement mit einer auf der Oberfläche einer Halbleiterbasis befindlichen TiO tief 2 - SiO tief 2 -Mischschicht - Google Patents

Halbleiterelement mit einer auf der Oberfläche einer Halbleiterbasis befindlichen TiO tief 2 - SiO tief 2 -Mischschicht

Info

Publication number
DE2028640C3
DE2028640C3 DE2028640A DE2028640A DE2028640C3 DE 2028640 C3 DE2028640 C3 DE 2028640C3 DE 2028640 A DE2028640 A DE 2028640A DE 2028640 A DE2028640 A DE 2028640A DE 2028640 C3 DE2028640 C3 DE 2028640C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
silicon
semiconductor element
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2028640A
Other languages
English (en)
Other versions
DE2028640A1 (de
DE2028640B2 (de
Inventor
Morio Takatsuki Inoue (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2028640A1 publication Critical patent/DE2028640A1/de
Publication of DE2028640B2 publication Critical patent/DE2028640B2/de
Application granted granted Critical
Publication of DE2028640C3 publication Critical patent/DE2028640C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Weitere Merkmale und durch sie erzielte Vorteile ergeben sich aus der Beschreibung der Zeichnung, in der beispielsweise gewählte Ausführungsformer, des erfindungsgemäßen Halbleiterelements im Querschnitt dargestellt sind. Es zeigt
F i e. 1 ein Kapazitäts-Element mit einem MOS-Auföau und
F i g. 2 ein Planardiodenelement.
Im folgenden werden die Einzelheiten der Erfindung an Hand dieser Ausführungsformen erläutert.
Beispiel 1
Lm das in F i g. 1 dargestellte Kapazitätselement mit einem MOS-Aufbau herzustellen, wird zunächst ein; Mischung von Tetraäthoxysilan der Reinheit 99.'>'W°/o und Triisopropyltitanat der Reinheit 99,9%, in tinem Gewichtsverhältnis von etwa 0,01%, vorbereitet. Dann werden die gemischten Flüssigkeiten er.bi'/t und auf einer Temperatur von 70=C gehalten, um verdampft zu werden. Schließlich wird Stickstoff gas (Tra-iergas) in den s.ich ergebenden Dampf in einer Rate von 1 Liter pro Minute eingeführt, um eine gasförmige M!λhung zu liefern. Dann wird die gasförmige Mischung zur thermischen Zersetzung auf ein P-SiIi- as cumgrundmaterial 1 geführt, das einen spezifischen Widerstand von 2 Dem aufweist und erhitzt und auf einer Temperatur von 4000C gehalten wird. Wenn Saucrstoffgas in die gasförmige Mischung in dieser thermischen Zersetzungsstufe eingeführt wird, wird der Vorgang der thermischen Zersetzung — Bildung der isolierenden Schicht — verstärkt, d. h., 1 Liter wird pro Minute eingeblasen, und die Schichtenbildung erfolgt während 20 Minuten, so daß eine Oxyd-Mischschicht 2 von 0,4 μ in diesem Beispiel erreicht wird. Eine kreisförmige Aluminiumschicht 3 von 1 mm Durchmesser wird auf die Oxydschicht 2 aufgedampft, um eine Elektrode zu biiden. Weiterhin werden verschiedene Eigenschaften zwischen der oberen Elektrode 3 und einer Elektrode 4 auf der anderen Oberfläche des Grundhalbleiters gemessen. Um die Wirkung des erfindungsgemäßen Halbleiterelements mit denen anderer Verfahren zu vergleichen, wurden Kapazitätselemente mit MOS-Aufbau der gleichen Abmessung durch die beiden folgenden Verfahren hergestellt:
a) Eine Oxydschicht wurde aus einem Tetraäthoxysilan der Reinheit 99,999% durch das gleiche Verfahren wie das des vorstehenden Beispiels gebildet;
b) eine Oxydschicht wurde durch das gleiche Verfahren aus Tetraäthoxysilan der Reinheit 99,999 % mit einer Hinzufügung von Triisopropyltitanat mit einer Reinheit von 99,9 % in einem Gewichtsvprhältnis von 10% gebildet.
Die Eigenschaften der durch die vorstehenden Verfahren hergestellten Elemente sind zum Vergleich jn folgender Tabelle zusammengestellt.
Eigenschaften
Vorstehendes Beispiel | Element nach Verfahren a)
Element nach Verfahren b)
ir Anfangswert
Wechsel von Nfb nach (+) BTT
Wechsel von Nfb nach (—) BTT
Reststrom
Ät7glätte
Dielektrizitätskonstante
~ 10 ■ 1011
+ 5 ~ 10 · 10u
-1 ~ 5-10"
klein
gut
4,2
30 ~ 80 · 1011
+ 50 ~ 80· 10n
-10 ~ 30· 10u
klein
gut
4,0
20 ~ 40 · 1011
30 ~ 50 · 10"
-0,5 ~ 1 · 10"
groß
nicht gut
7
Dabei ist Nfb dieFlach-Band-Dichte der Elektronen und ß7Tdas Verfahren der Vorspannungs-Temperatur-Behandlung und (+), (—) jeweils die Richtungen der Vorspannung. +, — stellen jeweils das Ansteigen und Abfallen dir.
Wird dazu Nfb betrachtet, ist es um so günstiger, je kleiner sein Wert ist. Bezüglich der Änderung von Nfb nach der βΓΓ-Behandlung ist die Wirksamkeit um so besser, je kleiner sein Wert ist. Aus den in der Tabelle dargestellten Eigenschaften ergibt sich, daß das erfindungsgemäße Halbleiterelement allgemein günstiger als andere Elemente dieser Art ist.
Beispiel 2
An Stelle von Triisopropyltitanat in dem Herstellungsverfahren des Beispiels 1 werden nun Tributyltitanat und Triäthyltitanat mit verschiedenen Zugabemengen in einem Bereich von 0,005 bis 0,02 Gewichtsprozent verwendet. Die sich ergebenden Schichten sind mit ihren Eigenschaften gleich den im Beispiel 1 erreichten.
Beispiel 3
Um ein Diodenelement mit dem in F i g. 3 dargestellten Planaraufbau herzustellen, wird zunächst eine Oxydmischschicht 12, die hauptsächlich aus Siliciumdioxyd besteht, dem Titandioxyd in einem Verhältnis von etwa 0,01 Gewichtsprozent hinzu-
gefügt ist, auf die Oberfläche eines N-Grundhalbleiters 11, beispielsweise Silicium, aufgebracht durch das an Hand des Beispiels 1 beschriebene Verfahren. Dann wird ein vorbestimmtes Fenster zur Diffusion in der sich ergebenden Schicht vorgesehen, so daß Bor
diffundiert und hineingeführt werden kann, um einen gedopten Bereich 13 zu bilden. Schließlich werden Metallelektrodenschichten 14 und 15 vorgesehen, um eine Diode zu bilden. Die Schicht 12' ist eine Siliciumdioxydschicht, die als Ergebnis einer Oxydierung des
Grundmaterials in dem Vorgang der Bordiffusion gewachsen ist, und eine Passivierungsschicht, wie die Oxydmischschicht 12.
Die Oxydmischschicht, wie sie in diesem Beispiel verwendet wird, ist nicht nur zufriedenstellend wirk-
sam in ihrer Abdeckwirkung (Maskenwirkung), sondern ebenfalls als Passivierungsschicht verwendbar.
Wie im vorhergehenden beschrieben, ist das erfindungsgemäße Halbleiterelement beträchtlich dadurch in seiner Stabilität verbessert, daß auf der Oberfläche
desGrundhalbleiterseine Oxydmischschicht vorgesehen ist, die aus Siliciumdioxyd als Hauptwerkstoff mit einer kleinen Menge Titandioxyd besteht, das in einem Verhältnis von weniger als 0,02 Gewichtsprozent hin-
zugefügt ist. Das Verfahren zur Herstellung des erfindungsgemäßen Halbleiterelements ist einfach durchführbar und in der Praxis nutzbringend.
Eine Oberflächenschutzschicht oder Oberflächenisolierungsschicht aus einer Oxydzusammensetzung, die aus Siliciumdioxyd (SiO2) gebildet ist, dem weniger als 0,02 Gewichtsprozent Titandioxyd (TiO2) hinzugefügt ist, stabilisiert und verbessert die Eigenschaften des Halbleiterelementes aus einer einzigen Schicht, die aus Siliciumoxyd gebildet ist. Das Halbleiterelement wird gebildet durch Mischung einer geringen Menge gasförmiger organischer Verbindungen von Titan, wie Triisopropyltitanat, mit einer gasförmigen orgarüschen Verbindung von Silicium, wie Tetraäthoxysilan, und Überleitung des sich ergebenden Gasgemisches auf einen vorbestimmten, auf eine Temperatur von 300 bis 5000C erhitzten und gehaltenen Grundhalbleiter, um damit zu reagieren.
Hierzu 1 Blatt Zeichnungen

Claims (3)

1 2
1. Unzulängliche Isolierungseigenschaften,
Patentansprüche: 2. eine zu große Dielektrizitätskonstante,
,„,.,., ■ . , . ^, 3. Nicht-Glätte chemischer Ätzung und insbesondere
1 Halbleiterelement mit einer auf der Ober- Schwierigkeiten beim Ausführen höchstgenauer
flache einer Halbleiterbasis befindlichen TiO2-SiO,- 5 Ätzarbeiten durch photolithographische Ätz-
Mischschicht (12), gekennzeichnetdurch technik
einen Gehalt von weniger als 0,02 Gewichtsprozent , .'-„·„-. je- „ i,„r.n
Titandioxyd in der Miichschicht. 4· unregelmäßige Veränderungen der Eigenschaften
2. Halbleiterelement nach Anspruch 1, gekenn- ^er Isoherschicht, Ae sich aus der komplizierten zeichnet durch einen Gehalt von 0,005 bis o!o2 Ge- lo £«*tion zwischen den beiden Oxyder.von Wichtsprozent Titandioxyd in der Mischschicht (12). Silicium und Titan wahrend des Verfahrens der
3. Verfahren zur Herstellung eines Halbleiter- Hochtemperatur-Behandlung ergeben, und
elements nach Anspruch 1 oder 2, dadurch gekenn- 5. das Auftreten von ungewissen Änderungen der zeichnet, daß bei der Bildung der Mischschicht elektrischen Eigenschaften des Halbleiters auf eine gasförmige organische Verbindung von Si- 15 Grund von elektrischen Ladungen in der Schicht Jicium und eine gasförmige organische Verbindung nach Anlegen einer elektrischen Spannung.
von Titan in einem dem Mischverhältnis in der Ferner sind Halbleiterelemente mit Titan-Silikat-Mischschicht entsprechenden vorbestimmten Ver- Schichten bekannt. In derartigen Schichten schwankt hältnis gemischt werden und daß dieses Gas- jedoch die dielektrische Konstante beträchtlich, wenn gemisch auf eine vorbestimmte Oberfläche einer 20 TiO2 in einer Menge von mehreren Gewichtsprozent auf einer Temperatur von 300 bis 500° C gehaltenen vorhanden ist. Derartige Schichten oder Filme sind als Halbleiterbasis geführt wird. Passivierungsfilm ungeeignet, da ein derartiger Film
4. Verfahren nach Anspruch 3, dadurch gekenn- nicht nur eine zu große Dielektrizitätskonstante aufzeichnet, daß Tetraäthoxysilan und Triisopropyl- weist, sondern insbesondere Schwankungen hinsichttitanat als organische Verbindung von Silicium 25 lieh der Eigenschaften der Isolierschicht und Schwanbzw, als organische Verbindung von Titan ver- kungen hinsichtlich der elektrischen Eigenschaften des wendet werden. Halbleiters auftreten.
Femer ist die Zersetzung organischer Ti-Verbin-
düngen zur Herstellung der das entsprechende Metall
30 enthaltenden Schichten aus der Gasphase bekannt.
Hierbei handelt es sich um die Herstellung von titan-
Die Erfindung bezieht sich auf ein Halbleiter- keramischen Filmen aus Gemischen einer Organoelement mit einer isolierenden Schicht auf der Ober- titanverbindung und eines Erdalkalis oder Erdalkalifläche einer Halbleiterbasis. salzes. Hieraus kann jedoch nichts über Halbleitsr-
Eine Schicht aus Siliciumdioxyd, die bei einer 35 elemente mit TiO^SiOs-Mischschichten und deren
niedrigen Temperatur gebildet wurde, ist häufig ver- Eigenschaften entnommen werden,
wendet worden als Oberflächenschutzschicht und als Aufgabe der Erfindung ist es, ein Halbleiterelement
Schutzschicht (Maske) gegen Verunreinigungs-Diffu- mit einer isolierenden Schicht, die ausgezeichnete
sion eines Halbleiterelements mit einem Silicium- oder elektrische Eigenschaften und eine ausgezeichnete
Germaniumgrundmaterial oder als isolierende Schicht 40 Stabilität besitzt, zur Verfügung zu stellen,
eines Feldeffektelementes. Gewöhnlich wird eine der- Erfindungsgegenstand ist ein Halbleiterelement mit
artige Siliciumdioxydschicht auf der Oberfläche des einer auf der Oberfläche einer Halbleiterbasis befind-
Grundmaterials gebildet durch thermische Zersetzung liehen TiOg-SiOjj-Mischschicht, gekennzeichnet durch
einer organischen Verbindung von Silicium, wie z. B. einen Gehalt von weniger als 0,02 Gewichtsprozent
Äthylsilikat bei einer Temperatur von 300 bis 8000C, 45 Titandioxyd in der Mischschicht,
d. h. durch ein Verfahren, das als chemisches Dampf- Das Halbleiterelement der Erfirdung bzw. dessen
anwachsen bei niedrigen Temperaturen bezeichnet Isolierfilm weist keine Schwankungen der Dielektrizi-
wird. Jedoch besitzt die nach diesem Verfahren ge- tätskonstante auf und besitzt außerdem die erwünsch-
bildete Siliciumschicht auf Grund dei niedrigen Tem- ten Eigenschaften, daß Kriechstromschwankungen
peratur merklich schlechtere Eigenschaften wie Dichte, 50 und Schwankungen des Wertes Nfb vermieden oder
Isolierung und Feuchtigkeitswiderstand im Vergleich herabgesetzt werden und die Stabilisierung bei ther-
zu der üblichen thermischen Oxydationsschicht, d. h. mischen Zyklen erzielt wird.
der Siliciumdioxydschicht, die durch Behandlung Der Gehalt an Titandioxyd in der Mischschicht des
eines Siliciummaterials bei hohen Temperaturen in Halbleiterelementes der Erfindung beträgt vorzugs-
einer oxydierenden Atmosphäre gebildet wird. Dafür 55 weise 0,005 bis 0,02 Gewichtsprozent,
kann die Siliciumdioxydschicht, die durch das Ver- Das Halbleiterelement gemäß der Erfindung wird in
fahren des Dampfanwachsens bei niedrigen Tempe- der Weise hergestellt, daß bei der Bildung der Misch-
raturen gebildet wird, kaum für ein Halbleiterelement schicht eine gasförmige organische Verbindung von
verwendet werden, das hohe Zuverlässigkeit erfordert. Silicium und eine gasförmige organische Verbindung
Andererseits wurde eine Schicht aus Titandioxyd 60 von Titan in einem dem Mischverhältnis in der Misch-
(TiO2) in einer der chemischen Niedertemperatur- schicht entsprechenden vorbestimmten Verhältnis ge-
forraung einer Siliciumoxydschicht ähnlichen Weise mischt werden und daß dieses Gasgemisch auf eine
gebildet. Es wurden viele Versuche gemacht, um die vorbestimmte Oberfläche einer auf einer Temperatur
Titandioxydschicht allein oder zusammön mit der von 300 bis 5000C gehaltenen Halbleiterbasis geführt
Siliciumdioxydschicht für das Halbleiterelement zu 65 wird.
verwenden. Jedoch hat eine isolierende Schicht, die Vorzugsweise dient als organische Verbindung von
einen vergleichbar großen Betrag von Titandioxyd auf- Silicium bzw. als organische Verbindung von Titan
weist, folgende Nachteile: Tetraäthoxysilan und Triisopropyltitanat.
DE2028640A 1969-06-18 1970-06-10 Halbleiterelement mit einer auf der Oberfläche einer Halbleiterbasis befindlichen TiO tief 2 - SiO tief 2 -Mischschicht Expired DE2028640C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4915069A JPS5514531B1 (de) 1969-06-18 1969-06-18

Publications (3)

Publication Number Publication Date
DE2028640A1 DE2028640A1 (de) 1971-01-14
DE2028640B2 DE2028640B2 (de) 1972-11-23
DE2028640C3 true DE2028640C3 (de) 1974-06-20

Family

ID=12823052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2028640A Expired DE2028640C3 (de) 1969-06-18 1970-06-10 Halbleiterelement mit einer auf der Oberfläche einer Halbleiterbasis befindlichen TiO tief 2 - SiO tief 2 -Mischschicht

Country Status (5)

Country Link
US (1) US3614548A (de)
JP (1) JPS5514531B1 (de)
DE (1) DE2028640C3 (de)
FR (1) FR2046848B1 (de)
GB (1) GB1288473A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60132353A (ja) * 1983-12-20 1985-07-15 Mitsubishi Electric Corp 半導体装置の製造方法
US4589056A (en) * 1984-10-15 1986-05-13 National Semiconductor Corporation Tantalum silicide capacitor
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
US5869406A (en) * 1995-09-28 1999-02-09 Mosel Vitelic, Inc. Method for forming insulating layers between polysilicon layers
US5907766A (en) * 1996-10-21 1999-05-25 Electric Power Research Institute, Inc. Method of making a solar cell having improved anti-reflection passivation layer
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
TWI384665B (zh) * 2008-05-22 2013-02-01 Ind Tech Res Inst 有機半導體元件保護層結構及其製造方法
DE112012004882B4 (de) 2011-11-23 2022-12-29 Acorn Technologies, Inc. Verbesserung von Metallkontakten zu Gruppe-IV-Halbleitern durch Einfügung grenzflächiger atomischer Monoschichten
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL257102A (de) * 1960-10-18 1900-01-01
GB1060925A (en) * 1964-04-27 1967-03-08 Westinghouse Electric Corp Growth of insulating films such as for semiconductor devices
US3339086A (en) * 1964-06-11 1967-08-29 Itt Surface controlled avalanche transistor
US3428875A (en) * 1966-10-03 1969-02-18 Fairchild Camera Instr Co Variable threshold insulated gate field effect device
US3470609A (en) * 1967-08-18 1969-10-07 Conductron Corp Method of producing a control system

Also Published As

Publication number Publication date
JPS5514531B1 (de) 1980-04-17
US3614548A (en) 1971-10-19
DE2028640A1 (de) 1971-01-14
DE2028640B2 (de) 1972-11-23
GB1288473A (de) 1972-09-13
FR2046848B1 (de) 1975-01-10
FR2046848A1 (de) 1971-03-12

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3132905C2 (de)
DE2028640C3 (de) Halbleiterelement mit einer auf der Oberfläche einer Halbleiterbasis befindlichen TiO tief 2 - SiO tief 2 -Mischschicht
DE1696625C3 (de) Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
DE1913718C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1764513B1 (de) Feldeffekt halbleitersteuerelement
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE4320089B4 (de) Verfahren zum Herstellen eines Kondensators einer Halbleiterspeicherzelle
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
EP0032174A1 (de) Verfahren zum Dotieren von Siliciumkörpern durch Eindiffundieren von Bor und Anwendung dieses Verfahrens zum Herstellen von Basiszonen bipolarer Transistoren
DE2806492A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1052573B (de) Verfahren zur Herstellung eines halbleitenden Elektrodensystems, insbesondere eines Transistors
DE2533897A1 (de) Verfahren zur herstellung einer duennen schicht aus insb
DE2856692C2 (de)
DE2018517B2 (de) Erfahren zum herstellen eines halbleiterbauelements

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences