DE19528998C2 - Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung - Google Patents

Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung

Info

Publication number
DE19528998C2
DE19528998C2 DE19528998A DE19528998A DE19528998C2 DE 19528998 C2 DE19528998 C2 DE 19528998C2 DE 19528998 A DE19528998 A DE 19528998A DE 19528998 A DE19528998 A DE 19528998A DE 19528998 C2 DE19528998 C2 DE 19528998C2
Authority
DE
Germany
Prior art keywords
zone
gate electrode
layer
semiconductor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19528998A
Other languages
English (en)
Other versions
DE19528998A1 (de
Inventor
Naoki Kumagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19528998A1 publication Critical patent/DE19528998A1/de
Application granted granted Critical
Publication of DE19528998C2 publication Critical patent/DE19528998C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft spannungsgesteuerte, selbst-löschende, bidirektionale Halbleiterschalter, die in elektrischen Leistungs-Stromrichtern etc. verwendet werden, sowie Verfahren zur Ansteuerung dieser Halbleiterschalter.
Fig. 5 ist eine Schnittansicht eines Beispiels eines herkömmlichen spannungsgesteuerten, selbst- löschenden, bidirektionalen Halbleiterschalters, der "TRIMOS" genannt und in der Druckschrift "IEEE TRANSACTIONS ON ELECTRON DEVICES", Band ED-27, Nr. 2, Seiten 380-387 beschrieben wird. Man kann diesen Halbleiterschalter als eine Vorrichtung auffassen, die gegenpolig in Reihe geschaltete, laterale MOSFETs aufweist und als ein bidirektionaler MOS-Thyristor arbeitet.
Gemäß Darstellung in Fig. 5 ist dieser Halbleiterschalter wie folgt aufgebaut. Im oberen Teil einer n-leitenden Halbleiterschicht (n--Schicht) 2 sind eine erste, p-leitende Wanne (p-Wanne) 31 und eine zweite p-leitende Wanne 32 ausgebildet. Stark dotierte, n-leitende Halbleiterzonen (n+- Zonen) 41, 42 (im dargestellten Beispiel ringförmig) sind in dem oberen Teil der Wanne 31 bzw. 32 ausgebildet. Eine stark dotierte, p-leitende Kontaktzone (p+-Kontaktzone) 51 ist innerhalb der Zone 41 ausgebildet. Eine stark dotierte, p-leitende Kontaktzone (p+-Kontaktzone) 52 ist innerhalb der Zone 42 ausgebildet. Eine n-leitende Kontaktzone (n-Zone) 12 mittlerer Dotierung ist im oberen mittleren Teil der Schicht 2 zwischen den Wannen 31 und 32 ausgebildet. Eine (in diesem Beispiel ringförmige) Gateelektrode 71 befindet sich auf einem Isolierfilm (Gateoxidfilm) über dem Abschnitt der Wanne 31, der sich zwischen der Zone 41 und der Schicht 2 erstreckt. Eine (hier ebenfalls ringförmige) Gateelektrode 72 befindet sich über einem Isolierfilm (Gateoxidfilm) auf dem Abschnitt der Wanne 32, der sich zwischen der Zone 42 und der Schicht 2 erstreckt. Die Gateelektroden 71 und 72 sind mit einem gemeinsamen Gateanschluß G verbunden. Eine erste Hauptelektrode 81 befindet sich auf der Kontaktzone 51. Eine zweite Hauptelektrode 82 befindet sich auf der Kontaktzone 52. Die Hauptelektroden 81 und 82 sind mit Hauptanschlüssen T1 bzw. T2 verbunden. Die oben beschriebene n--Schicht 2 dient als eine Driftzone für Ladungsträger (Elektronen oder Löcher).
Der oben beschriebene Aufbau kann einerseits als Gegenreihenschaltung von lateralen MOSFETs und andererseits als ein bidirektionaler IGBT oder ein bidirektionaler Thyristor angesehen werden, da der Betrieb dieses Aufbaus einen bipolaren Modus einschließt.
Es sei nun der Fall betrachtet, daß die erste Hauptelektrode 81 mit einem positiven Potential vorgespannt wird und die zweite Hauptelektrode 82 mit einem negativen Potential. An der Oberfläche der p-Wanne 31 unterhalb der Gateelektrode 71 wird eine Inversionsschicht gebildet, und Elektronen werden dadurch von der n+-Zone 41 zu der n--Schicht 2 injiziert, daß an den Gateanschluß G eine Spannung angelegt wird, die in bezug auf die Hauptelektrode 81 positiv ist und über einem Schwellenwert liegt. Diese Inversionsschicht wird gewöhnlich als "Kanal" bezeichnet. Zusammen mit der Elektroneninjektion werden Löcher von der p-Wanne 32 auf der Seite der zweiten Hauptelektrode 82 injiziert. Der injizierte Löcherstrom fließt in die Wanne 31 und verursacht aufgrund von deren Widerstand einen Spannungsabfall. Der Übergang zwischen der p-Wanne und der n+-Zone 41 wird durch diesen Spannungsabfall in Vorwärtsrichtung vorgespannt und verstärkt die Elektroneninjektion von der Zone 41. Daher bleibt die Vorrichtung in ihrem Einschaltzustand, ohne daß eine Spannung höher als der Schwellenwert an den Gateanschluß G angelegt wird, und arbeitet in einer Thyristor-Betriebsweise. Da die Hauptelektroden 81 und 82 symmetrisch zueinander angeordnet sind, kann die Vorrichtung auch als ein bidirektionaler Schalter verwendet werden.
Fig. 6 ist eine Schnittansicht eines Beispiels eines herkömmlichen, unidirektionalen Schalters mit hoher Sperrspannung. Wie in Fig. 6 gezeigt, weist diese Vorrichtung einen sogenannten Durchgriffs-Aufbau (reach-through) auf, der eine Zone entsprechend der n-Zone 12 in Fig. 5 umfaßt, die die Wanne 31 umgibt, um die n--Schicht 2 zu verkürzen.
Wenn man bei der Vorrichtung von Fig. 5 eine hohe Sperrspannung (hohe Stehspannung) realisieren möchte, ist es nötig, die n--Schicht 2 mit einem hohen, spezifischen Widerstand zu versehen. Wenn die Schicht 2 jedoch einen hohen, spezifischen Widerstand aufweist, breitet sich eine Verarmungsschicht mit dem Rand 13 über die n-Zone 12 hinaus aus, die eigentlich als Verarmungsschicht-Stopper wirken soll. Der Rand 13 der sich ausbreitenden Verarmungsschicht erreicht die Wanne 32 auf der Seite hohen Potentials, was den sogenannten Durchschlag ("punch-through" Erscheinung) verursacht. Deshalb kann die Vorrichtung ihren Sperrzustand nicht weiter aufrechterhalten. Wenn die Schicht 2 verlängert wird, um dieses Problem zu lösen, dann verlängert sich auch der Driftweg der Ladungsträger, womit die Durchlaßspannung der Vorrichtung ansteigt.
Zur Verringerung der Durchlaßspannung von Vorrichtungen, die in bipolarer Betriebsart arbeiten, werden die Vorrichtungen gewöhnlich so ausgelegt, daß sie den in Fig. 6 gezeigten Durchgriffs- Aufbau aufweisen. Durch das Vorsehen der n-Zone 12, die als Verarmungsschicht-Stopper wirkt, wird der Durchschlag verhindert, während die Schicht 2 verkürzt wird. Die um die Wanne 32 herum angeordnete n-Zone 12 erhöht aber den Gateschwellenwert. Da eine besonders hohe Spannung an die Gateelektrode angelegt werden muß, um die Vorrichtung einzuschalten, ist der Aufbau von Fig. 6 für bipolare Schalter nicht praktizierbar.
Da die Gateelektroden 71 und 72 untereinander verbunden sind, wird die Potentialdifferenz zwischen der Hauptelektrode 82 und der Gateelektrode 72 verstärkt, was einen Durchbruch des Gateoxidfilms verursacht, wenn die Gateelektrode 71 gegenüber der Hauptelektrode 81 der Seite niedrigen Potentials vorgespannt wird. Die herkömmlichen Vorrichtungen eignen sich daher nicht für Anwendungen, die hohe Sperrspannungen erfordern, vielmehr sind ihre Anwendungen auf den Bereich mittlerer Sperrspannungen beschränkt.
Ein Halbleiterschalter gemäß dem Oberbegriff des Patentanspruchs 1, bei dem eine zweite Halbleiterzone gleichen Leitungstyps wie die ersten Halbleiterzonen vorhanden ist, ist aus der US 4,199,774 A bekannt. Ein ähnlicher Halbleiterschalter mit einer zweiten Halbleiterzone gleichen Leitungstyps wie die Wannenzonen, jedoch ohne schwimmendes Substrat, ist aus der US 4,414,560 bekannt.
Es ist eine Aufgabe der vorliegenden Erfindung, einen besonders leistungsfähigen, bidirektionalen Halbleiterschalter zu schaffen, der eine hohe Sperrspannung (Stehspannung), eine niedrige Durchlaßspannung, einen geringen Abschaltverlust und eine hohe Schaltgeschwindigkeit aufweist. Aufgabe der Erfindung ist es ferner, ein Verfahren zur Steuerung des bidirektionalen Halbleiterschalters anzugeben.
Diese Aufgabe wird erfindungsgemäß durch einen Halbleiterschalter nach Anspruch 1 bzw. ein Verfahren nach den Ansprüchen 2 und 3 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Nachfolgend wird der bidirektionale Halbleiterschalter einfach als "Vorrichtung" bezeichnet. Außerdem sollen zum Zwecke der Erläuterung, und ohne daß hierin eine Beschränkung zu sehen ist, der in den Patentansprüchen als "erster Leitungstyp" bezeichnete Leitungstyp durch, den p- Leitungstyp und der "zweite Leitungstyp" durch den n-Leitungstyp repräsentiert werden. Bei den beanspruchten Vorrichtungen ist das Potential des p-leitenden Substrats (p--Substrats) schwimmend. Wenn sich bei diesen Vorrichtungen der Rand der Verarmungsschicht von der auf der Seite niedrigen Potentials gelegenen p-Wanne ausbreitet und das Substrat erreicht, weist das Potential des Substrats einen Zwischenwert zwischen dem niedrigen Potential und dem hohen Potential der Hauptelektroden auf. Die Verarmungsschicht breitet sich auch in das Substrat aus. Aufgrunddessen breitet sich die Verarmungsschicht weniger tief von dem Substrat in die n-- Schicht aus, als dies bei Vorrichtungen der Fall ist, bei denen das Substrat elektrisch mit der p- Wanne verbunden ist, die auf der Seite niedrigen Potentials liegt, oder bei den Vorrichtungen, die keinerlei p--Substrat aufweisen. Da die Verarmungsschicht kaum die p-Wanne auf der Seite hohen Potentials erreicht und der sogenannte Durchschlag schwerlich auftritt, weist die Vorrichtung eine hohe Sperrspannung auf. Ferner wird die Vorrichtung dadurch in der sogenannten bipolaren Betriebsart mit einer niedrigen Durchlaßspannung eingeschaltet, daß der MOSFET auf der Seite niedrigen Potentials eingeschaltet wird, um Löcher von der p-Wanne auf der Seite hohen Potentials zur n--Schicht zu injizieren. Die Vorrichtung wird dadurch in der unipolaren Betriebsart mit geringem Abschaltverlust und hoher Schaltgeschwindigkeit abgeschaltet, daß der MOSFET auf der Seite hohen Potentials eingeschaltet wird, um die Löcherinjektion von der p-Wanne auf der Seite hohen Potentials zur n--Schicht zu stoppen.
Die Arbeitsweise der Vorrichtungen wird nachfolgend kurz beschrieben. Wenn das Potential der ersten Hauptelektrode niedriger ist als dasjenige der zweiten Hauptelektrode, werden die Vorrichtungen in folgenden Schritten eingeschaltet. Zuerst wird der MOSFET auf der Seite niedrigen Potential dadurch eingeschaltet, daß an die erste Gateelektrode eine Spannung höher als der Gateschwellenwert angelegt wird. Dann wird der MOSFET auf der Seite hohen Potentials, um Minoritätsladungsträger zu injizieren, dadurch abgeschaltet, daß eine Spannung niedriger als der Gateschwellenwert an die zweite Gateelektrode angelegt wird, nachdem eine zwischen null und einer vorbestimmten Dauer liegende Verzögerungszeit verstrichen ist. Die Vorrichtungen werden in folgenden Schritten abgeschaltet. Zuerst wird der MOSFET auf der Seite hohen Potentials, um die Minoritätsladungsträgerinjektion zu stoppen, dadurch eingeschaltet, daß eine Spannung höher als der Gateschwellenwert an die zweite Gateelektrode angelegt wird. Dann wird der MOSFET auf der Seite niedrigen Potentials dadurch abgeschaltet, daß eine Spannung niedriger als der Gateschwellenwert angelegt wird, nachdem eine zwischen Null und einer vorbestimmten Dauer liegende Verzögerungszeit verstrichen ist. Bei der Ausführungsform, bei der die Gateelektroden über die Abschnitte der n--Schicht ausgedehnt sind, die sich zwischen der p- Wanne und der p-Zone (zweite Halbleiterzone) erstrecken, wird die Durchlaßspannung durch eine zusätzliche Minoritätsladungsträgerinjektion von der p-Zone, verstärkt durch das Anlegen einer zur Schaffung einer Inversionsschicht an der n--Schicht ausreichend hohen Spannung, weiter gesenkt.
Wenn das Potential der ersten Hauptelektrode höher als das der zweiten Hauptelektrode ist, arbeitet die Vorrichtung in gleicher Weise mit vertauschten Rollen der ersten und der zweiten Hauptelektrode.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1(a) und 1(b) einen Querschnitt eines Halbleiterschalters zur Erläuterung der Ausdehnung einer Verarmungsschicht,
Fig. 2 einen Querschnitt eines anderen Halbleiterschalters,
Fig. 3 einen Querschnitt eines Halbleiterschalters gemäß einer Ausführungsform der Erfindung,
Fig. 4(a) und 4(b) ein Zeitdiagramm zur Erläuterung einer Ausführungsform eines Gateansteuerungsverfahrens gemäß der vorliegenden Erfindung,
Fig. 5 einen Querschnitt eines herkömmlichen, bidirektionalen Schalters und
Fig. 6 einen Querschnitt eines herkömmlichen, unidirektionalen Schalters.
Die Fig. 1(a) und 1(b) zeigen einen Querschnitt eines ersten Beispiels eines Halbleiterschalters. In beiden Figuren sind Verarmungsschichtränder eingezeichnet. Die Vorrichtung der Fig. 1(a) und 1(b) besitzt ein p--Substrat 1 mit einem spezifischen Widerstand von 100 cm, auf dem eine n-- Schicht 2 ausgebildet ist. Die Schicht 2 wird durch Implantieren von Phosphorionen mit einer Dosismenge von 6 × 1012 cm-2 und anschließende Wärmebehandlung (thermische Diffusion) mit einer Dicke von 5 µm ausgebildet. Ein Paar aus zwei p-Wannen 31 und 32 und mehrere p-Zonen 11 sind durch Implantation von Borionen von der Oberfläche der Schicht 2 mit einer Dosismenge von 1 × 1013 cm-2 ausgebildet. Stark dotierte p+-Kontaktzonen 51 und 52 sind durch Implantieren von Borionen von der Oberfläche der Schicht 2 mit einer Dosismenge von 8 × 1013 cm-2 ausgebildet. n+-Zonen 41, 42 sind durch Implantieren von Arsenionen von der Oberfläche der Wanne 31 bzw. 32 mit einer Dosismenge von 1015 cm-2 ausgebildet. Die Tiefe der jeweiligen Zonen wird durch Wärmebehandlung nach der Ionenimplantation eingestellt. Eine Gateelektrode 71 ist auf einem Isolierfilm 61 über dem Abschnitt der Wanne 31 angeordnet, der sich zwischen der Zone 41 und der Schicht 2 erstreckt. Der Isolierfilm 61 umfaßt einen Oxidfilm oder einen Nitridfilm mit einer Dicke von 25 nm (250 Å). Die Gateelektrode 71 umfaßt einen polykristallinen Siliziumfilm mit einer Dicke von 450 nm (4500 Å). Eine Gateelektrode 72 ist auf einem Isolierfilm 62 auf dem Abschnitt der Wanne 32 ausgebildet, der sich zwischen der Zone 42 und der Schicht 2 erstreckt. Der Isolierfilm 62 umfaßt einen Oxidfilm oder einen Nitridfilm mit einer Dicke von 25 nm (250 Å). Die Gateelektrode 72 umfaßt einen polykristallinen Siliziumfilm mit einer Dicke von 450 nm (4500 Å). Eine Hauptelektrode 81 aus Aluminium ist auf der Oberfläche der Kontaktzone 51 und einem Teil der Oberfläche der Zone 41 angeordnet. Eine Hauptelektrode 82 aus Aluminium ist auf der Oberfläche der Kontaktzone 52 und einem Teil der Oberfläche der Zone 42 angeordnet. Die Kontaktzonen 51 und 52 müssen nicht notwendigerweise vorhanden sein. Ein Gateanschluß G1 ist mit der Gateelektrode 71 verbunden und ein Hauptanschluß T1 mit der Hauptelektrode 81. Ein Gateanschluß G2 ist mit der Gateelektrode 72 verbunden und ein Hauptanschluß T2 mit der Hauptelektrode 82.
Das erste Beispiel unterscheidet sich von dem nach Fig. 5 in folgenden drei Punkten. Erstens befindet sich, wie in den Fig. 1(a) und 1(b) gezeigt, unter der n--Zone 2 ein p--Substrat 1, dessen Potential schwimmt, das heißt die Vorrichtung der Fig. 1(a) und 1(b) hat keinerlei Elektrode zur Fixierung des Potentials des Substrats 1. Zweitens sind bei der Vorrichtung der Fig. 1(a) und 1(b) mehrere p-Zonen 11 im Oberflächenbereich der n--Schicht 2 anstelle der n-Zone 12 von Fig. 5 ausgebildet. Drittens sind bei der Vorrichtung der Fig. 1(a) und 1(b) die Gateelektroden 71 und 72 voneinander getrennt und mit einem jeweiligen Gateanschluß G1 und G2 verbunden.
Es soll nun das Verhalten der Verarmungsschicht im Betrieb der Vorrichtung erläutert werden. Gestrichelte Linien in den Fig. 1(a) und 1(b) zeigen die Ränder 13 der Verarmungsschicht für den Fall, daß die Hauptelektrode 81 mit einem niedrigen Potential und die Hauptelektrode 82 mit einem hohen Potential vorgespannt wird. Fig. 1(a) zeigt den Zustand, wo die Potentialdifferenz zwischen den Hauptelektroden relativ gering ist. In Fig. 1(a) hat der Rand 13 der sich von der Wanne 31 ausdehnenden Verarmungsschicht das Substrat 1 noch nicht erreicht. Da das Substratpotential schwimmt, folgt es dem Potential der Schicht 2, die nicht verarmt ist. Das Potential der Ränder 13 der Verarmungsschicht, die den Übergang zwischen dem p--Substrat 1 und der n--Schicht 2 einschließt, ist gleich dem Potential im thermischen Gleichgewicht.
Fig. 1(b) zeigt den Zustand, wo die Potentialdifferenz groß ist. In Fig. 1(b) senkt sich die zwischen dem Substrat 1 und der Schicht 2 gebildete Potentialbarriere, sobald der Rand 13 der Verarmungsschicht das Substrat 1 erreicht, was den sogenannten Durchschlag hervorruft. Löcher fließen aufgrund des Durchschlags von dem Substrat 1 durch die verarmte Schicht 2 in die Wanne 31. Damit verbunden wird eine Verarmungsschicht in einer Zone gebildet, in der die Löcher verarmt sind. Diese Zone wird in dem Substrat 1 gebildet. Als Folge davon folgt das Potential des Substrats 1 nicht dem Potential der Schicht 2, die nicht mehr verarmt ist. Wenn die Potentialdifferenz zwischen den Hauptelektroden weiter zunimmt, wird das Potential des Substrats 1, obwohl noch immer ansteigend, niedriger als das ansteigende Potential der Schicht 2. Diese Potentialdifferenz treibt die Verarmungsschichtränder 13 in das Substrat 1 und die Schicht 2. Der Verarmungsschichtrand 13 auf der Seite des Substrats 1 dehnt sich nicht so tief in den Abschnitt des Substrats 1 unterhalb der Wanne 31 aus, die auf der Seite niedrigen Potentials liegt. Im Gegensatz dazu dehnt sich der Verarmungsschichtrand 13 auf der Seite des Substrats 1 tief in den Abschnitt des Substrats aus, der sich unterhalb der Wanne 32 auf der Seite hohen Potentials befindet.
Obwohl der Verarmungsschichtrand 13 sich tief in den Abschnitt des Substrats 1 unterhalb der Wanne 32 ausdehnt, ist die Potentialdifferenz zwischen dem Substrat 1 und der Wanne 32 klein im Vergleich zu dem Fall, wo das Substrat 1 durch elektrische Verbindung mit der Wanne 31 auf der Seite niedrigen Potentials fixiert ist. Der Verarmungsschichtrand 13 dehnt sich weniger tief in die Schicht 2 unterhalb der Wanne 32 aus. Dies beruht darauf, daß das Potential des Substrats 1 höher ist als das der Wanne 31. Als Folge davon ist der Verarmungsschichtrand 13, der vom Substrat 1 voranschreitet, daran gehindert, die Wanne 32 auf der Seite hohen Potentials zu erreichen, so daß der Durchschlag nicht auftritt.
Da das Potential der in der n--Schicht 2 ausgebildeten p-Zonen 11, wie dasjenige des Substrats 1, schwimmt, nimmt es einen Zwischenwert zwischen dem Potential der Schicht 2 und demjenigen der Wanne 31 an. Die Potentialdifferenz treibt den Verarmungsschichtrand 13 in die Schicht 2. Wenn sich der voranschreitende Verarmungsschichtrand 13 mit dem Rand 13 der Verarmungsschicht verbindet, die vom Substrat 1 ausgeht, dann ist die Schicht 2 mit Ausnahme einer peripheren Zone um die Wanne 32, die auf der Seite hohen Potentials liegt, vollständig verarmt und in der Lage, einer hohen Spannung standzuhalten. Wenn der nicht verarmte Bereich der Schicht 2 schmal ist, kann der Stromverstärkungsfaktor eines pnp-Transistors, bestehend aus der p-Wanne 31, der n--Schicht 2 und der p-Wanne 32, hoch werden und eine Verringerung der Sperrspannung (Stehspannung) verursachen. Der Stromverstärkungsfaktor kann jedoch dadurch gesenkt und die Verringerung der Sperrspannung verhindert werden, daß der MOSFET auf der Seite hohen Potentials, der sich auf der Seite der Hauptelektrode 82 befindet, eingeschaltet wird, um die n--Schicht 2 und die p-Zone 32 zur Unterdrückung der Löcherinjektion kurzzuschließen. Der MOSFET auf der Seite hohen Potentials wird dadurch eingeschaltet, daß die Gateelektrode 72 mit einem bezüglich der Hauptelektrode 82 positiven Potential vorgespannt wird. Da die Vorrichtung einen symmetrischen Aufbau mit den Hauptelektroden 81 und 82 aufweist, kann sie auch einer hohen Spannung standhalten, wenn das Potentialverhältnis zwischen den Hauptelektroden 81 und 82 umgekehrt ist.
Die Vorrichtung wird dadurch eingeschaltet, daß die Gateelektrode 71 mit einem bezüglich der Hauptelektrode 81 positiven Potential vorgespannt ist, um den MOSFET auf der Seite niedrigen Potentials einzuschalten, wenn die Hauptelektrode 81 mit einem niedrigen Potential und die Hauptelektrode 82 mit einem hohen Potential vorgespannt wird. Wenn dabei das Gate auf der Seite der Hauptelektrode 82 sich in einem Ausschaltzustand befindet, liefern Elektronen, die von dem MOSFET auf der Seite niedrigen Potentials injiziert werden, einen Basisstrom für den pnp- Transistor, der aus der p-Zone 31, der n--Schicht 2 und der p-Zone 32 besteht. Löcher werden durch den Basisstrom von der Wanne 32 injiziert.
Die Vorrichtung kann daher in bipolarer Betriebsweise, das heißt als IGBT oder Thyristor betrieben werden, solange das Gate auf der Seite der Hauptelektrode 82 im Ausschaltzustand ist. Wenn sich das Gate auf der Seite der Hauptelektrode 82 im Einschaltzustand befindet, bietet der MOSFET auf der Seite hohen Potentials einen Nebenschluß für den Basisstrom des pnp- Transistors. Da dann keine Löcherinjektion auftritt, kann die Vorrichtung nun in unipolarer Betriebsweise, das heißt als MOSFET, betrieben werden. Demgemäß wird die Vorrichtung in der IGBT-Betriebsart oder Thyristor-Betriebsart betrieben, bei der die Durchlaßspannung im stationären Durchlaßbetrieb gering ist, und unmittelbar vor dem Abschalten in die MOSFET- Betriebsart umgeschaltet, bei der der Abschaltverlust gering ist. Die Vorrichtung realisiert damit sowohl eine niedrige Durchlaßspannung als auch einen niedrigen Abschaltverlust und ermöglicht ein Schalten mit hoher Geschwindigkeit.
Fig. 2 zeigt ein zweites Beispiel eines Halbleiterschalters. In Fig. 2 sind Teile, die solchen in den Fig. 1(a) und 1(b) gleichen, mit denselben Bezugszahlen versehen und nicht noch einmal erläutert. Das zweite Beispiel unterscheidet sich vom ersten darin, daß die Vorrichtung von Fig. 2 anstelle der Vielzahl von p-Zonen 11 eine p-Zone 11 aufweist. Da in Fig. 2 in der p-Zone eine neutrale Zone vorhanden ist, tritt eine elektrische Feldkonzentration auf, die die Sperrspannung (Stehspannung) verringert, wenn sich eine Zone gleichen Potentials seitlich ausbreitet. Zur Vermeidung dieses Problems ist es nötig, die Störstellenkonzentration und die Diffusionstiefe der Zone 11 sorgfältig auszulegen, so daß die Zone 11 bei maximaler angelegter Spannung vollständig verarmt ist.
Fig. 3 zeigt eine Ausführungsform der vorliegenden Erfindung. Auch in Fig. 3 sind Teile, die solchen in den Fig. 1(a), 1(b) und Fig. 2 gleichen, mit denselben Bezugszahlen versehen. Die Ausführungsform in Fig. 3 unterscheidet sich von dem zweiten Beispiel darin, daß die Gateelektrode 71 auf dem Isolierfilm 61 über den Abschnitt der n--Schicht 2, der sich zwischen der p-Wanne 31 und der p-Zone 11 erstreckt, bis zu über einem Abschnitt der p-Zone 11 ausgedehnt ist, und daß die Gateelektrode 72 auf dem Isolierfilm 62 über dem Abschnitt der Schicht 2, der sich zwischen der Wanne 32 und der Zone 11 erstreckt, bis zu über einem Abschnitt der Zone 11 ausgedehnt ist. Durch Vorspannen der Gateelektrode 72 auf der Seite hohen Potentials mit einem bezüglich der Hauptelektrode 82 auf der Seite hohen Potentials negativen Potential während der Einschaltzeit der Vorrichtung wird an der Oberfläche der Schicht 2 eine Inversionsschicht gebildet, die die Wanne 32 auf der Seite hohen Potentials mit der Zone 11 verbindet. Durch Verbinden der Wanne 32 mit der Zone 11 über die Inversionsschicht wird eine Löcherinjektion von der Zone 11 ermöglicht und eine niedrigere Durchlaßspannung erreicht. Auch wird die Ladungsträgerlebensdauer der Schicht 2 verkürzt und die Schaltgeschwindigkeit erhöht.
Die Fig. 4(a) und 4(b) zeigen ein Zeitdiagramm zur Erläuterung einer Ausführungsform eines Gatesteuerverfahrens für die Vorrichtungen der vorliegenden Erfindung.
Fig. 4(a) zeigt den Fall, wo das Potential der Hauptelektrode 81 niedriger als das Potential der Hauptelektrode 82 ist. Im anfänglichen Zustand ist die Vorrichtung gesperrt, wobei das Potential VG1 der Gateelektrode 71 niedriger als der Gateschwellenwert ist und das Potential VG2 der Gateelektrode 72 höher ist als der Gateschwellenwert. Die Vorrichtung wird durch folgende Schritte eingeschaltet. Zuerst wird das Potential VG1 über den Gateschwellenwert angehoben, um einen Kanal in der Wanne 31 auszubilden. Nach Verstreichen einer Verzögerungszeit τ1 wird der in der Wanne 32 ausgebildete Kanal dadurch beseitigt, daß das Potential VG2 unter den Gateschwellenwert abgesenkt wird, um eine Löcherinjektion von der Wanne 32 zur Schicht 2 zu verstärken. Die Vorrichtung wird dann mit folgenden Schritten abgeschaltet. Durch Anheben des Potentials VG2 über den Gateschwellenwert wird in der Wanne 32 ein Kanal gebildet, um die Löcherinjektion von der Wanne 32 zu stoppen. Nach Verstreichen einer Verzögerungszeit τ2 wird der in der Wanne 31 gebildete Kanal dadurch beseitigt, daß das Potential VG1 unter den Gateschwellenwert gesenkt wird, um die Elektroneninjektion zu stoppen. Obwohl die Umschaltverzögerungszeiten τ1 und τ2 null sein können, wird der Abschaltverlust dadurch weiter reduziert, daß τ2 auf einen Wert im Bereich von 100 ns bis 1 µs gesetzt wird, um die Vorrichtung abzuschalten, nachdem die Minoritätsladungsträger, die während der Einschaltdauer injiziert wurden, verschwunden sind.
Das oben beschriebene Ansteuerungsverfahren kann auf alle drei der Vorrichtungen in den Fig. 1 bis 3 angewendet werden. Für die Ausführungsform nach Fig. 3 eignet sich aber auch ein Steuerverfahren, bei dem ein Wert von VG2 eingesetzt wird, der hoch genug ist, um eine Inversionsschicht in der Schicht 2 zu schaffen, anstelle des Werts von VG2 unter dem Gateschwellenwert. Durch Schaffung der Inversionsschicht in der Schicht 2 zur Verbindung der Wanne 32 mit der Zone 11 erfolgt eine zusätzliche Löcherinjektion von der Zone 11 in die Schicht 2, die die Durchlaßspannung beim Einschalten der Vorrichtung weiter verringert.
Fig. 4(b) zeigt den Fall, wo das Potential der Hauptelektrode 81 höher als dasjenige der Hauptelektrode 82 ist. Durch Vertauschen der Rollen der Hauptelektroden 81 und 82 ergibt sich dabei eine Betriebsweise, die der von Fig. 4(a) entspricht.
Das voranstehend beschriebene Ausführungsbeispiel der Erfindung weist ein p-leitendes Substrat 1 auf. Wenn ein n-leitendes Substrat verwendet wird und der Leitungstyp der einzelnen auf dem Substrat ausgebildeten Schichten und Zonen gegenüber dem der voranstehend beschriebenen Ausführungsbeispiele umgekehrt wird, dann ergibt sich eine ähnliche Betriebsweise durch Umkehren der Potentialverhältnisse.
Die in Fig. 3 gezeigte Ausführungsform ist mit einer p-Zone 11 versehen. Es könnten aber auch eine Vielzahl der p-Zonen vorgesehen werden. Bei einer solchen Modifikation wird die Gateelektrode 71 auf dem Oxidfilm 61 bis zu der p-Zone 11 ausgedehnt, die der p-Wanne 31 am nächsten liegt, und die Gateelektrode 72 auf dem Gateoxidfilm 62 bis zu der p-Zone 11, die der p- Wanne 32 am nächsten liegt.
Der absolut symmetrische Aufbau der Vorrichtung gemäß der vorliegenden Erfindung ermöglicht bidirektionales Schalten und bietet absolut symmetrische Eigenschaften in der Vorwärts- und der Rückwärtsrichtung. Die erfindungsgemäße Vorrichtung hält die Sperrspannung aufgrund der für die Vorwärts- und die Rückwärtsrichtung gemeinsamen n--Zone und des Schwimmens des Potentials des Substrats aus. Daher ermöglicht die Vorrichtung der vorliegenden Erfindung die Realisierung eines bidirektionalen Schalters mit hoher Sperrspannung aufgrund der kurzen n--Zone und mit einer niedrigen Durchlaßspannung aufgrund der bipolaren Betriebsart während des Einschaltens der Vorrichtung. Die vorliegende Vorrichtung ermöglicht ferner ein Schalten mit hoher Geschwindigkeit und niedrigem Abschaltverlust durch Betrieb in einer quasi-unipolaren Betriebsart während des Abschaltens der Vorrichtung und durch Verkürzen der Ladungsträgerlebensdauer in der n--Zone.

Claims (3)

1. Bidirektionaler Halbleiterschalter, umfassend:
ein Halbleitersubstrat (1) eines ersten Leitungstyps (p), dessen Potential schwimmt,
eine auf dem Halbleitersubstrat (1) ausgebildete Halbleiterschicht (2) eines zweiten Leitungstyps (n),
wenigstens ein Paar aus einer ersten und einer zweiten Wannenzone (31, 32) eines ersten Leitungstyps (p), die in der Oberflächenschicht der Halbleiterschicht (2) ausgebildet sind,
stark dotierte, erste Halbleiterzonen (41, 42) des zweiten Leitungstyps (n), die in Oberflächenschichten der ersten und der zweiten Wannenzone (31, 32) ausgebildet sind,
wenigstens eine zweite Halbleiterzone (11), die in der Oberflächenschicht des zwischen der ersten und der zweiten Wannenzone (31, 32) befindlichen Abschnitts der Halbleiterschicht (2) ausgebildet ist,
eine erste Gateelektrode (71), die sich auf einer Isolierschicht (61) auf einem Abschnitt der ersten Wannenzone (31) befindet, welcher sich zwischen der Halbleiterschicht (2) und derjenigen (41) der ersten Halbleiterzonen (41, 42), die in der ersten Wannenzone (31) ausgebildet ist, befindet,
eine zweite Gateelektrode (72), die auf einer Isolierschicht (62) auf dem Abschnitt der zweiten Wannenzone (32) angeordnet ist, der sich zwischen der Halbleiterschicht (2) und derjenigen (42) der ersten Halbleiterzonen (41, 42), die in der zweiten Wannenzone (32) ausgebildet ist, befindet, wobei die beiden Gateelektroden (71, 72) gesondert mit einem jeweiligen Gateanschluß (G1, G2) verbunden sind,
eine erste Hauptelektrode (81), die die erste Wannenzone (31) und die in ihr ausgebildete, erste Halbleiterzone (41) elektrisch verbindet, und
eine zweite Hauptelektrode (82), die die zweite Wannenzone (32) und die in ihr ausgebildete, erste Halbleiterzone (42) elektrisch verbindet,
dadurch gekennzeichnet,
daß die wenigstens eine zweite Halbleiterzone (11) eine solche des ersten Leitungstyps (p) ist und
daß sich die erste Gateelektrode (71) auf der Isolierschicht (61) bis über einen Abschnitt der der ersten Wannenzone (31) nächstgelegenen, wenigstens einen zweiten Halbleiterzone (11) erstreckt, während sich die zweite Gateelektrode (72) auf der Isolierschicht (62) bis über einen Abschnitt der der zweiten Wannenzone (32) nächstgelegenen, wenigstens einen zweiten Halbleiterzone (11) erstreckt.
2. Verfahren zur Steuerung des Halbleiterschalters nach Anspruch 1, umfassend die Schritte:
  • a) Anlegen einer Spannung an die erste und die zweite Hauptelektrode (81, 82) derart, daß das Potential an der zweiten Hauptelektrode (82) höher als das an der ersten Hauptelektrode (81) ist, und
zum Einschalten des Halbleiterschalters:
  • a) Anlegen einer Spannung an die erste Gateelektrode (71), die zur Ausbildung einer Inversionsschicht an der Oberfläche der ersten Wannenzone (31) unterhalb der ersten Gateelektrode (71) führt, während an der zweiten Gateelektrode (72) eine Spannung anliegt, die eine Inversionsschicht an der Oberfläche der zweiten Wannenzone (32) unterhalb der zweiten Gateelektrode (72) zur Folge hat,
  • b) Abwarten einer Verzögerungszeit (τ1) von null oder eines vorbestimmten Werts und
  • c) Anlegen einer Spannung an die zweite Gateelektrode (72), bei der die Inversionsschicht an der Oberfläche der zweiten Wannenzone (32) unterhalb der zweiten Gateelektrode (72) verschwindet, und
zum Ausschalten des Halbleiterschalters:
  • a) Anlegen einer Spannung an die zweite Gateelektrode (72), die zur Ausbildung einer Inversionsschicht an der Oberfläche der zweiten Wannenzone (32) unterhalb der zweiten Gateelektrode (72) führt,
  • b) Abwarten einer Verzögerungszeit (τ2) von null oder einem vorbestimmten Wert und
  • c) Anlegen einer Spannung an die erste Gateelektrode (71), bei der die Inversionsschicht an der Oberfläche der ersten Wannenzone (31) unterhalb der ersten Gateelektrode (71) verschwindet.
3. Verfahren zur Steuerung des Halbleiterschalters nach Anspruch 1, umfassend die Schritte:
  • a) Anlegen einer Spannung an die erste und die zweite Hauptelektrode (81, 82) derart, daß das Potential an der zweiten Hauptelektrode (82) höher als das an der ersten Hauptelektrode (81) ist, und
zum Einschalten des Halbleiterschalters:
  • a) Anlegen einer Spannung an die erste Gateelektrode (71), die zur Ausbildung einer Inversionsschicht an der Oberfläche der ersten Wannenzone (31) unterhalb der ersten Gateelektrode (71) führt, während an der zweiten Gateelektrode (72) eine Spannung anliegt, die eine Inversionsschicht an der Oberfläche der zweiten Wannenzone (32) unterhalb der zweiten Gateelektrode (72) zur Folge hat,
  • b) Abwarten einer Verzögerungszeit (τ1) von null oder eines vorbestimmten Werts und
  • c) Anlegen einer Spannung an die zweite Gateelektrode (72), die eine Inversionsschicht an der Oberfläche der Halbleiterschicht (2) unterhalb der zweiten Gateelektrode (72) zur Folge hat, und
zum Ausschalten des Halbleiterschalters:
  • a) Anlegen einer Spannung an die zweite Gateelektrode (72), die zur Ausbildung einer Inversionsschicht an der Oberfläche der zweiten Wannenzone (32) unterhalb der zweiten Gateelektrode (72) führt,
  • b) Abwarten einer Verzögerungszeit (τ2) von null oder einem vorbestimmten Wert und
    Anlegen einer Spannung an die erste Gateelektrode (71), bei der die Inversionsschicht an der Oberfläche der ersten Wannenzone (31) unterhalb der ersten Gateelektrode (71) verschwindet.
DE19528998A 1994-08-08 1995-08-07 Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung Expired - Fee Related DE19528998C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18570494A JP3183055B2 (ja) 1994-08-08 1994-08-08 半導体双方向性スイッチおよびその駆動方法

Publications (2)

Publication Number Publication Date
DE19528998A1 DE19528998A1 (de) 1996-02-15
DE19528998C2 true DE19528998C2 (de) 2002-09-12

Family

ID=16175410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19528998A Expired - Fee Related DE19528998C2 (de) 1994-08-08 1995-08-07 Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung

Country Status (3)

Country Link
US (1) US5585650A (de)
JP (1) JP3183055B2 (de)
DE (1) DE19528998C2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852559A (en) * 1996-09-24 1998-12-22 Allen Bradley Company, Llc Power application circuits utilizing bidirectional insulated gate bipolar transistor
US5793064A (en) * 1996-09-24 1998-08-11 Allen Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor
AU5722198A (en) 1996-12-20 1998-07-17 Ep Technologies Inc Unified switching system for electrophysiological stimulation and signal recording and analysis
US6023078A (en) * 1998-04-28 2000-02-08 North Carolina State University Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
DE19906384A1 (de) * 1999-02-16 2000-08-24 Siemens Ag IGBT mit PN-Isolation
US6288603B1 (en) 2000-06-16 2001-09-11 Stmicroelectronics S.R.L. High-voltage bidirectional switch made using high-voltage MOS transistors
DE10211543B4 (de) * 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
JP4272854B2 (ja) * 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
JP2004342718A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体装置及びコンバータ
JP4561734B2 (ja) * 2006-12-13 2010-10-13 株式会社日立製作所 半導体装置およびそれを用いたプラズマディスプレイ装置
WO2011064955A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP5895170B2 (ja) * 2010-02-23 2016-03-30 パナソニックＩｐマネジメント株式会社 ２線式交流スイッチ
EP2515439A1 (de) * 2011-04-18 2012-10-24 Philips Intellectual Property & Standards GmbH Halbleiterschaltung mit verlässlichem Ausfallverhalten und niedriger Steuerleistung
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
JP6416062B2 (ja) * 2015-09-10 2018-10-31 株式会社東芝 半導体装置
CN106558611B (zh) * 2015-09-25 2023-05-12 湖南三安半导体有限责任公司 一种基于多重栅极结构的金氧半场效晶体管及其制备方法
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4642674A (en) * 1983-06-13 1987-02-10 U.S. Philips Corporation Field effect semiconductor device having improved voltage breakdown characteristics

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947226A (en) * 1987-12-08 1990-08-07 Hoenywell, Inc. Bilateral switching device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4642674A (en) * 1983-06-13 1987-02-10 U.S. Philips Corporation Field effect semiconductor device having improved voltage breakdown characteristics

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Baliga, B.J.: Modern Power Devices, John Wiley, 1987, S.92-100 *
IEEE trans. electron. devices, Bd. ED-27, Nr.2, S.380-387 *
Proceedings of the Symposium on High Voltage and Smart Power Devices, 1987, S.118-130 *

Also Published As

Publication number Publication date
DE19528998A1 (de) 1996-02-15
JPH0851202A (ja) 1996-02-20
JP3183055B2 (ja) 2001-07-03
US5585650A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
DE4100444C2 (de)
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE2706623C2 (de)
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE10004548A1 (de) Trench-IGBT
DE2901193A1 (de) Halbleiteranordnung
EP0438700A1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP0043009A2 (de) Steuerbarer Halbleiterschalter
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE19511382C2 (de) Thyristor mit isoliertem Gate
DE4310606C2 (de) GTO-Thyristoren
DE19534388B4 (de) IGBT-Transistorbauteil
EP0976157A2 (de) Emittergesteuerter thyristor
EP1116276A1 (de) Halbleiterbauelement mit feldformungsgebieten
EP0249122A1 (de) Abschaltbares Leistungshalbleiterbauelement
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE102011079307B4 (de) Halbleitervorrichtung
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE2847822A1 (de) Integrierte halbleitervorrichtung
DD154049A1 (de) Steuerbares halbleiterbauelement
DE68929359T2 (de) Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee