DE112016005768B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112016005768B4
DE112016005768B4 DE112016005768.7T DE112016005768T DE112016005768B4 DE 112016005768 B4 DE112016005768 B4 DE 112016005768B4 DE 112016005768 T DE112016005768 T DE 112016005768T DE 112016005768 B4 DE112016005768 B4 DE 112016005768B4
Authority
DE
Germany
Prior art keywords
detection
surface electrode
source
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016005768.7T
Other languages
English (en)
Other versions
DE112016005768T5 (de
Inventor
Katsuhisa Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112016005768T5 publication Critical patent/DE112016005768T5/de
Application granted granted Critical
Publication of DE112016005768B4 publication Critical patent/DE112016005768B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauteil (1) mit:
einer Halbleiterschicht (2), die aus SiC hergestellt ist;
einem Source-Abschnitt (27), der an der Halbleiterschicht (2) ausgebildet ist und der auf einer Hauptstromseite eine erste Einheitszelle (34) beinhaltet;
einem Stromerfassungsabschnitt (26), der an der Halbleiterschicht (2) ausgebildet ist und der auf einer Stromerfassungsseite eine zweite Einheitszelle (40) beinhaltet;
einer source-seitigen Oberflächenelektrode (5), die oberhalb des Source-Abschnittes (27) angeordnet ist; und
einer erfassungs-seitigen Oberflächenelektrode (6), die so angeordnet ist, dass wenigstens ein Teil der erfassungs-seitigen Oberflächenelektrode (6) eine Region (25) beinhaltet, die oberhalb des Stromerfassungsabschnittes (26) angeordnet ist,
wobei die zweite Einheitszelle (40) an einer Position unterhalb der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist, jedoch nicht direkt unterhalb von einer Verbindungsregion eines Verdrahtungselementes (23) angeordnet ist,
wobei die Verbindungsregion auf einer Oberfläche der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist und/oder wobei das Verdrahtungselement (23) mit der erfassungs-seitigen Oberflächenelektrode (6) verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein SiC-Halbleiterbauteil, das einen Stromerfassungsabschnitt aufweist.
  • Stand der Technik
  • Es ist ein Halbleiterbauteil bekannt geworden, welches einen Stromerfassungsabschnitt aufweist, um einen Stromwert eines Hauptstromes eines Bauteiles zu erfassen, und ferner sind bspw. Halbleiterbauteile in den Patentdokumenten 1 und 2 vorgeschlagen worden.
  • Dokumente des Standes der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungsveröffentlichung JP H08- 46 193 A
    • Patentdokument 2: Japanische Patentanmeldungsveröffentlichung JP H11- 74 370 A
  • Das Dokument US 2011 / 0 198 587 A1 betrifft ein Leistungs-Halbleiterbauteil mit einem Haupt-MOSFET und Erfassungs-MOSFETs, die jeweils Elektroden-Pads aufweisen, die mit Terminals an der Außenseite eines Gehäuses verbunden sind.
  • Das Dokument US 2013/0 313 569 A1 offenbart einen Halbleiter-Gassensor. Das Dokument US 2006 / 0 073 637 A1 zeigt ein weiteres Halbleiterbauteil.
  • Überblick über die Erfindung
  • Technisches Problem
  • Generell ist ein Stromerfassungsabschnitt in einem Bereich bzw. hinsichtlich seines Flächenbereiches kleiner ausgebildet als ein Source-Abschnitt, durch den ein Hauptstrom fließt. Ein Flächenbereichsverhältnis zwischen dem Stromerfassungsabschnitt und dem Source-Abschnitt definiert ein Erfassungsverhältnis, wenn der Hauptstrom erfasst wird. Zusätzlich hierzu wird der Stromwert des Hauptstromes berechnet durch Multiplizieren des Wertes eines elektrischen Stromes, der tatsächlich durch den Stromerfassungsabschnitt geflossen ist, mit dem Erfassungsverhältnis.
  • Wenn Randbedingungen neben der Flächenbereichsbedingung vollständig identisch zueinander sind, könnte der Stromwert des Hauptstromes auch genau erfasst werden, indem ausschließlich das Erfassungsverhältnis berücksichtigt wird. In der Praxis existieren jedoch Unterschiede hinsichtlich einer Bedingung, gemäß der der Stromerfassungsabschnitt und der Source-Abschnitt angeordnet werden, und diese Unterschiede beeinflussen die Erfassungsgenauigkeit.
  • Beispielsweise ist ein Pad eines Source-Abschnittes relativ groß, und der Flächenbereich der Besetzung bzw. die Bedeckungsfläche bzw. die Besetzungsflächen eines Bond-Drahtes in Bezug auf das Pad ist klein. Andererseits ist ein Pad des Stromerfassungsabschnittes relativ klein, und daher wird die Besetzungsfläche des Bond-Drahtes in Bezug auf das Pad groß. Dies ruft einen Unterschied in der Wärmemenge hervor, die durch den Bond-Draht entweicht, und es besteht daher eine Möglichkeit, dass ein Fehler groß wird, der in einem Einschalt-Widerstand (on-resistance) zwischen dem Source-Abschnitt und dem Stromerfassungsabschnitt erzeugt wird. Dieser Fehler des Einschalt-Widerstandes beeinträchtigt die Erfassungsgenauigkeit des Stromwertes des Hauptstromes.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein SiC-Halbleiterbauteil anzugeben, das dazu in der Lage ist, die Erfassungsgenauigkeit des Stromwertes eines Hauptstromes zu verbessern, der durch einen Stromerfassungsabschnitt erfasst wird, und zwar dadurch, dass man ein Entweichen von Wärme aus dem Stromerfassungsabschnitt hin zu einem Verdrahtungselement beschränkt, das an eine erfassungs-seitige Oberflächenelektrode gefügt bzw. damit verbunden ist.
  • Lösung für das Problem
  • Ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gemäß Anspruch 1 beinhaltet eine Halbleiterschicht, die aus SiC hergestellt ist; einen Source-Abschnitt, der an der Halbleiterschicht ausgebildet ist und der auf einer Hauptstromseite eine erste Einheitszelle beinhaltet, einen Stromerfassungsabschnitt, der an der Halbleiterschicht ausgebildet ist und der auf einer Stromerfassungsseite eine zweite Einheitszelle beinhaltet, eine source-seitige Oberflächenelektrode, die oberhalb des Source-Abschnittes angeordnet ist, und eine erfassungs-seitige Oberflächenelektrode, die so angeordnet ist, dass wenigstens ein Teil der erfassungs-seitigen Oberflächenelektrode eine Region beinhaltet, die oberhalb des Stromerfassungsabschnittes angeordnet ist, wobei in dem Halbleiterbauteil die zweite Einheitszelle an einer Position unterhalb der erfassungs-seitigen Oberflächenelektrode angeordnet ist, und zwar so, um zu vermeiden, dass sie direkt unterhalb von einem Verbindungsteil eines Verdrahtungselementes angeordnet ist.
  • Gemäß dieser Anordnung ist die zweite Einheitszelle auf der Stromerfassungsseite so angeordnet, dass vermieden wird, dass sie direkt unterhalb eines Verbindungsteils des Verdrahtungselementes angeordnet ist. Dies ermöglicht es, eine festgelegte Distanz zwischen der zweiten Einheitszelle und dem Verdrahtungselement aufrechtzuerhalten, und ermöglicht es folglich, das Entweichen von Wärme, die an der zweiten Einheitszelle erzeugt wird, zu beschränken, während vorzugsweise eine Übertragung auf das Verdrahtungselement erfolgt. Es ist daher möglich, einen Fehler zu verkleinern, der in einem Einschalt-Widerstand zwischen der ersten Einheitszelle des Source-Abschnittes und der zweiten Einheitszelle des Stromerfassungsabschnittes erzeugt wird. Zusätzlich hierzu wird die zweite Einheitszelle nicht direkt unterhalb des Verbindungsteils des Verdrahtungselementes angeordnet, und es ist daher möglich, zu verhindern, dass ein Stoß, der hervorgerufen wird, wenn das Verdrahtungselement an die erfassungs-seitige Oberflächenelektrode gefügt wird, direkt auf die zweite Einheitszelle verläuft bzw. gerichtet ist, und es ist daher möglich, zu unterdrücken, dass die zweite Einheitszelle bricht bzw. zerstört wird. Im Ergebnis ist es möglich, die Erfassungsgenauigkeit des Stromwertes eines Hauptstromes zu verbessern, der von dem Stromerfassungsabschnitt erfasst wird.
  • Die Verwendung der Halbleiterschicht, die aus SiC hergestellt ist, ermöglicht es, eine Anordnung zu erreichen, bei der die zweite Einheitszelle so angeordnet ist, dass vermieden wird, dass sie direkt unterhalb des Verbindungsteils des Verdrahtungselementes angeordnet wird, wie oben erwähnt. Mit anderen Worten ist in einem Si-Halbleiterbauteil die Menge bzw. der Betrag des pro Einheitsfläche fließenden Stromes klein, und daher ist es erforderlich, einen Zellflächenbereich („cell area“) für einen etwas großen Erfassungsabschnitt auf ein geeignetes Erfassungsverhältnis (etwa 1000 bis 2000) zu setzen, bei dem eine hohe Erfassungsgenauigkeit erzielt wird, und zwar in Bezug auf einen Source-Abschnitt, der einen großen Flächenbereich hat, durch den ein Strom fließt, und es ist daher schwierig, dieses so auszubilden, dass vermieden wird, dass eine Anordnung davon direkt darunter erfolgt. Bei einem SiC-Halbleiterbauteil ist hingegen die Menge des pro Einheitsfläche fließenden Stromes groß, und es ist daher möglich, ein geeignetes Erfassungsverhältnis zu gewährleisten, selbst wenn der Erfassungsabschnitt in einem Zellflächenbereich in Bezug auf den Source-Abschnitt klein ist, und es ist daher möglich, dieses so auszubilden, dass eine Positionierung davon direkt hierunter vermieden wird.
  • Das Halbleiterbauteil kann einen Zwischenschichtisolierfilm beinhalten, der zwischen dem Stromerfassungsabschnitt und der erfassungs-seitigen Oberflächenelektrode angeordnet ist, und kann einen Gate-Isolierfilm beinhalten, der an einer Position angeordnet ist, die niedriger liegt als der Zwischenschichtisolierfilm, wobei der Zwischenschichtisolierfilm in dem Halbleiterbauteil dicker ausgebildet sein kann als der Gate-Isolierfilm.
  • Gemäß dieser Anordnung ist es möglich, einen Stoß zu verringern, der durch die zweite Einheitszelle verläuft. wenn das Verdrahtungselement an die erfassungs-seitige Oberflächenelektrode gefügt wird. Im Ergebnis ist es möglich, die Verlässlichkeit der Erfassungsgenauigkeit des Stromwertes eines Hauptstromes zu gewährleisten.
  • Bei dem Halbleiterbauteil kann der Stromerfassungsabschnitt in einer Region ausgebildet werden, die von dem Source-Abschnitt umgeben ist.
  • Gemäß dieser Anordnung bzw. Ausführungsform ist es möglich, die Menge der Wärmeerzeugung des Stromerfassungsabschnittes nahe an jenen des Source-Abschnittes zu bringen, und es ist daher möglich, einen Fehler in einem Einschalt-Widerstand zu verringern, der aufgrund einer Differenz in der Menge der Wärmeerzeugung erzeugt wird.
  • Das Halbleiterbauteil kann einen Passivierungsfilm beinhalten, der selektiv einen Abschnitt abdeckt, der direkt oberhalb bzw. über der zweiten Einheitszelle der erfassungs-seitigen Oberflächenelektrode angeordnet ist und der eine Öffnung aufweist, durch die hindurch ein Teil der erfassungs-seitigen Oberflächenelektrode als ein erfassungs-seitiges Pad freigelegt ist.
  • Gemäß dieser Anordnung sind der Abschnitt, der direkt über der zweiten Einheitszelle angeordnet ist, und das erfassungs-seitige Pad klar voneinander unterscheidbar, wenn eine Betrachtung von außerhalb des Halbleiterbauteils erfolgt, und es ist daher möglich, zu verhindern, dass das Verdrahtungselement in fehlerhafter Art und Weise an den Abschnitt gefügt wird, der direkt oberhalb der zweiten Einheitszelle angeordnet ist. Es ist daher möglich, verlässlich eine feste Distanz bzw. einen festgelegten Abstand zwischen der zweiten Einheitszelle und dem Verdrahtungselement aufrechtzuerhalten.
  • Bei dem Halbleiterbauteil können die erste Einheitszelle und die zweite Einheitszelle jeweils wechselseitig gleiche Zellstrukturen besitzen.
  • Gemäß dieser Ausführungsform ist es möglich ein Erfassungsverhältnis abzuschätzen, wenn der Stromwert des Hauptstromes aus einem Zellverhältnis zwischen der ersten Einheitszelle und der zweiten Einheitszelle berechnet wird, und es ist daher möglich, eine Stromerfassung auf leichte Art und Weise durchzuführen.
  • Bei dem Halbleiterbauteil kann der Stromerfassungsabschnitt nur an einem Ort („place“) in einer Richtung innerhalb einer Ebene bzw. in einer Ebene („in-plane direction“) der Halbleiterschicht ausgebildet sein.
  • Gemäß dieser Ausführungsform ist es möglich, eine Bauraumeinsparung eines Oberflächenteils der Halbleiterschicht zu erreichen.
  • Bei dem Halbleiterbauteil kann der Zwischenschichtisolierfilm eine Dicke von 1 um oder mehr besitzen.
  • Gemäß dieser Ausführungsform ist es möglich, eine hinreichend hohe Stoßwiderstandskraft (zum Beispiel einen Draht-Bond-Widerstandskraft) für den Zwischenschichtisolierfilm zu erteilen.
  • Das Halbleiterbauteil kann eine gate-seitige Oberflächenelektrode beinhalten, die an der Halbleiterschicht angeordnet ist und die eine gate-seitige Verbindungsregion bzw. Fügeregion besitzt, auf die bzw. an die ein Verdrahtungselement gefügt ist bzw. mit der ein Verdrahtungselement verbunden ist, und der Zwischenschichtisolierfilm kann in dem Halbleiterbauteil ebenfalls an einem Ort direkt unterhalb der gate-seitigen Verbindungsregion angeordnet sein.
  • Gemäß dieser Anordnung ist es möglich, in dem gleichen Prozessschritt einen Zwischenschichtisolierfilm, mit dem der Source-Abschnitt bedeckt ist, und einen Zwischenschichtisolierfilm zu bilden, mit dem der Gate-Abschnitt abgedeckt ist, und es ist daher möglich, einen Herstellungsprozess zu verkürzen.
  • Bei dem Halbleiterbauteil kann der Zwischenschichtisolierfilm einen SiO2-Film beinhalten, und der SiO2-Film kann P (Phosphor) oder B (Bor) enthalten.
  • Der SiO2-Film wird auf einfache Art und Weise hergestellt, und dann, wenn der SiO2-Film P (Phosphor) oder B (Bor) enthält, ist es auch möglich, einen Reflow-Prozess durchzuführen, nachdem der Film erzeugt worden ist. Es ist möglich, den Zwischenschichtisolierfilm (SiO2-Film) durch den Reflow-Prozess auf einfache Art und Weise flach zu gestalten („flatten“), und es ist daher möglich, das Verdrahtungselement auf einfache Art und Weise zu fügen bzw. zu verbinden, was möglicherweise die Wärmeabfuhrfähigkeit des Stromerfassungsabschnittes beeinflusst, und zwar gemäß einem Konstruktionsplan.
  • Bei dem Halbleiterbauteil kann die erfassungs-seitige Oberflächenelektrode eine Elektrode beinhalten, die eine Schichtstruktur hat, bei der Ti, TiN und AlCu in dieser Reihenfolge von unten ausgehend stapelartig übereinander angeordnet sind.
  • Gemäß dieser Anordnung ermöglicht die Verwendung von AlCu für die oberste Fläche der erfassungs-seitigen Oberflächenelektrode, der Elektrode eine zufriedenstellende Stoßwiderstandsfestigkeit bzw. -kraft) (zum Beispiel Draht-Bond-Widerstandskraft) zu erteilen.
  • Das Halbleiterbauteil kann eine gate-seitige Oberflächenelektrode beinhalten, die an der Halbleiterschicht angeordnet ist, und kann einen Passivierungsfilm beinhalten, der eine Öffnung aufweist, über die ein Teil der erfassungs-seitigen Oberflächenelektrode als ein erfassungs-seitiges Pad freigelegt ist, und der eine Öffnung aufweist, über die ein Teil der gate-seitigen Oberflächenelektrode als ein gate-seitiges Pad freigelegt ist, wobei das erfassungs-seitige Pad und das gate-seitige Pad bei dem Halbleiterbauteil jeweils so ausgebildet sein können, dass sie in der gleichen Richtung eine längliche bzw. lange Form haben.
  • Gemäß dieser Anordnung ist es möglich, dass die Verdrahtungselemente sich aus der gleichen Richtung hin zu dem erfassungs-seitigen Pad bzw. dem gate-seitigen Pad erstrecken und daran gefügt werden, und es ist daher möglich, die Verdrahtungselemente auf einfache Art und Weise zu verlegen („lay“), wenn ein Gehäuse zusammengebaut wird.
  • Figurenliste
    • [1] 1 ist eine schematische Draufsicht auf ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [2] 2 ist eine vergrößerte Ansicht einer Region, die in 1 von einer gestrichelten Linie II umgeben ist.
    • [3] 3 ist eine vergrößerte Ansicht einer Region, die in 2 von einer gestrichelten Linie III umgeben ist.
    • [4] 4 ist eine Querschnittsansicht in einer Schnittebene entlang einer Linie IV-IV der 3.
    • [5] 5 ist eine vergrößerte Ansicht um ein gate-seitiges Pad der 1.
    • [6] 6 ist eine Querschnittsansicht in einer Schnittebene entlang einer Linie VI-VI der 5.
    • [7] 7 ist eine Querschnittsansicht in einer Schnittebene entlang einer Linie VII-VII der 5.
    • [8] 8 ist eine Querschnittsansicht in einer Schnittebene entlang einer Linie VIII-VIII der 5.
    • [9] 9 ist ein Schaltungsdiagramm zum Beschreiben einer Stromerfassung in dem Halbleiterbauteil.
    • [10] 10 ist ein Flussdiagramm, das einen Herstellungsprozess für das Halbleiterbauteil zeigt.
    • [11] 11 ist eine Ansicht, die eine Modifikation einer Gate-Struktur des Halbleiterbauteils zeigt.
    • [12] 12 ist eine Ansicht, die eine Modifikation eines erfassungs-seitigen Pads des Halbleiterbauteils zeigt.
  • Beschreibung von Ausführungsformen
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachstehend im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • 1 ist eine schematische Draufsicht auf ein Halbleiterbauteil 1 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Das Halbleiterbauteil 1 beinhaltet ein Halbleiter-Substrat 2, bei dem es sich um ein Beispiel einer Halbleiterschicht der vorliegenden Erfindung handelt und das in einer Draufsicht in einer vierseitigen Form ausgebildet ist. Das Halbleiter-Substrat 2 hat vier Seiten 3A, 3B, 3C und 3D in der Draufsicht.
  • Eine Vielzahl von Oberflächenelektrodenfilmen 4 ist auf dem Halbleiter-Substrat 2 gebildet, derart, dass diese getrennt voneinander sind. Die Oberflächenelektrodenfilme 4 beinhalten eine source-seitige Oberflächenelektrode 5, eine erfassungs-seitige Oberflächenelektrode 6 und eine gate-seitige Oberflächenelektrode 7. Die source-seitige Oberflächenelektrode 5 ist in den meisten Regionen an dem Halbleiter-Substrat 2 ausgebildet (der schraffierte Bereich der 1 und Regionen von source-seitigen Pads 14A, 14B und 14B sind nachstehend beschrieben), und Entfernungsregionen („removal regions“) 8 und 9, für die ein Teil der source-seitigen Oberflächenelektrode 5 entfernt worden ist, sind Ausbildungsregionen („formation regions“) für die erfassungs-seitige Oberflächenelektrode 6 bzw. für die gate-seitige Oberflächenelektrode 7. Beide Entfernungsregionen 8 und 9 sind so definiert, dass sie von der source-seitigen Oberflächenelektrode 5 umgeben sind.
  • Ein Passivierungsfilm 10, der die Vielzahl von Oberflächenelektrodenfilmen 4 gesamthaft abdeckt, und zwar mit dem einzelnen Film 10, ist an dem Halbleiter-Substrat 2 ausgebildet. Der Passivierungsfilm 10 weist eine Vielzahl von Pad-Öffnungen 11, 12 und 13 auf. Die source-seitige Oberflächenelektrode 5, die erfassungs-seitige Oberflächenelektrode 6 und die gate-seitige Oberflächenelektrode 7 liegen gegenüber den Pad-Öffnungen 11, 12 bzw. 13 frei, und zwar als source-seitige Pads 14A und 14B, als ein erfassungs-seitiges Pad 15 bzw. als ein gate-seitiges Pad 16.
  • Die Vielzahl von source-seitigen Pads 14A und 14B sind so angeordnet, dass sie voneinander getrennt sind. In 1 sind an dem Halbleiter-Substrat 2 drei source-seitige Pads 14A, 14B und 14B vorgesehen. Das source-seitige Pad 14A, bei dem es sich um eines der drei source-seitigen Pads handelt, ist näher an einer Seite 3A des Halbleiter-Substrates 2 angeordnet, und zwar in einem zentralen Teil in einer Richtung entlang der Seite 3A, und die verbleibenden source-seitigen Pads 14B und 14B sind auf beiden jeweiligen Seiten des source-seitigen Pads 14A angeordnet. Die source-seitigen Pads 14B und 14B, die auf beiden Seiten jeweils angeordnet sind, haben Erstreckungsabschnitte 17 und 17, die sich in Richtung hin zu einer Seite 3C gegenüberliegend der Seite 3A erstrecken, und zwar in Bezug auf das source-seitige Pad 14A, das zwischen den source-seitigen Pads 14B und 14B angeordnet ist. Die Erstreckungsabschnitte 17 liegen einander gegenüber, mit einem Intervall bzw. Abstand dazwischen, und definieren eine Region 18, in der das gate-seitige Pad 16 angeordnet ist, und zwar an einem Teil benachbart zu dem source-seitigen Pad 14A, das zwischen den source-seitigen Pads 14B und 14B angeordnet ist. Obgleich die Vielzahl der source-seitigen Pads 14A und 14B voneinander im Erscheinungsbild getrennt sind, sind diese source-seitigen Pads 14A und 14B über die schraffierte Region der 1 unterhalb des Passivierungsfilms 10 miteinander verbunden, so dass die source-seitigen Pads 14A und 14B miteinander verbunden bzw. vereinigt sind und als die source-seitige Oberflächenelektrode 5 dienen.
  • Das erfassungs-seitige Pad 15 ist nur an einem Eckabschnitt des vierseitigen Halbleiter-Substrates 2 angeordnet. Dies ermöglicht es, an dem Halbleiter-Substrat 2 Raum zu sparen. Das erfassungs-seitige Pad 15 ist in einer Form ausgebildet, die lang entlang der zwei Seiten 3B und 3D des Halbleiter-Substrates 2 ist, und es ist von einem der zwei source-seitigen Pads 14B und 14B umgeben. In dem erfassungs-seitigen Pad 15 kann ein Teil von dessen Umfang bzw. Peripherie von dem source-seitigen Pad 14B umgeben sein, wie es in 1 gezeigt ist, oder der gesamte Umfang hiervon kann von dem source-seitigen Pad 14B umgeben sein (nicht gezeigt).
  • Das gate-seitige Pad 16 ist in der Region 18 zwischen den source-seitigen Pads 14B und 14B angeordnet, die einander gegenüberliegen. Das gate-seitige Pad 16 ist in einer Form ausgebildet, die lang entlang der Seiten 3B und 3D des Halbleiter-Substrates 2 ausgerichtet ist, bzw. ausgebildet ist, und zwar auf die gleiche Art und Weise wie das erfassungs-seitige Pad 15.
  • Die gate-seitige Oberflächenelektrode 7 beinhaltet zusätzlich einen Gate-Finger 19, der sich von dem gate-seitigen Pad 16 erstreckt. Der Gate-Finger 19 ist mit dem Passivierungsfilm 10 bedeckt. Der Gate-Finger 19 beinhaltet einen zentralen Abschnitt 20, der sich in einer Richtung von der Seite 3C des Halbleiter-Substrates 2 in Richtung hin zu der Seite 3A gegenüberliegend der Seite 3C erstreckt, derart, dass er sich durch die Mitte der source-seitigen Oberflächenelektrode 5 erstreckt, und einen Umfangsabschnitt 21, der sich entlang einer Umfangskante des Halbleiter-Substrates 2 (d.h. entlang der Seiten 3B, 3C und 3D in 1) erstreckt und der die source-seitige Oberflächenelektrode 5 umgibt.
  • Ein source-seitiger Draht 22, ein erfassungs-seitiger Draht 23 und ein gate-seitiger Draht 24 sind mit den source-seitigen Pads 14A und 14B, mit dem erfassungs-seitigen Pad 15 bzw. mit dem gate-seitigen Pad 16 verbunden. Beispielsweise werden als die Drähte 22 bis 24 Aluminiumdrähte verwendet. Der Aluminiumdraht wird normalerweise nicht durch Ball- bzw. Kugel-Bonden gefügt, sondern durch Feinkeil-Bonden („slender“ Keil- bzw. Wedge-Bonden"). Wenn das erfassungs-seitige Pad 15 und das gate-seitige Pad 16 jeweils in einer Form lang bzw. länglich in der gleichen Richtung wie in 1 ausgebildet sind, ist es daher möglich, dass sich die Drähte 23 und 24 aus der gleichen Richtung hin zu dem erfassungs-seitigen Pad 15 bzw. zu dem gate-seitigen Pad 16 erstrecken und hieran gefügt werden. Im Ergebnis ist es möglich, die Drähte auf einfache Art und Weise zu verlegen, wenn ein Gehäuse zusammengesetzt wird bzw. wenn eine Package-Assembly erfolgt.
  • Unter Bezugnahme auf den Durchmesser von jedem der Drähte 22 bis 24 kann der Durchmesser des source-seitigen Drahtes 22 bspw. in einem Bereich von 300 um bis 500 um liegen, und der Durchmesser des erfassungs-seitigen Drahtes 23 und jener des gate-seitigen Drahtes 24 können bspw. in einem Bereich von 100 um bis 200 um liegen.
  • Als ein Verdrahtungselement, mittels dessen die source-seitigen Pads 14A und 14B, das erfassungs-seitige Pad 15 und das gate-seitige Pad 16 mit der Außenseite verbunden sind, muss nicht notwendigerweise ein Bond-Draht verwendet werden, und als das Verdrahtungselement kann ein anderes Verdrahtungselement wie eine Bond-Platte oder ein Bond-Band verwendet werden.
  • 2 ist eine vergrößerte Ansicht einer Region, die in 1 von einer gestrichelten Linie II umgeben ist.
  • Im Erscheinungsbild ist die erfassungs-seitige Oberflächenelektrode 6 als das erfassungs-seitige Pad 15 freigelegt, das in einer im Wesentlichen rechteckigen Form in einer Draufsicht ausgebildet ist, und zwar in einem Zustand, bei dem ein Teil (in 2 ein Eckabschnitt) der erfassungs-seitigen Oberflächenelektrode 6 mit dem Passivierungsfilm 10 bedeckt ist, obgleich die erfassungs-seitige Oberflächenelektrode 6 in eine rechteckigen Form in einer Draufsicht ausgebildet ist, wie es in 2 dargestellt ist. Vorzugsweise betragen die Länge L1 einer langen Seite und die Länge L2 einer kurzen Seite des erfassungs-seitigen Pads 15 vom Wert her 1,2 mm oder weniger bzw. 0,6 mm oder weniger. Dies ermöglicht es, die Größe des erfassungs-seitigen Pads 15 auf 0,72 mm2 oder weniger zu begrenzen, und es ist daher möglich, eine Zunahme eines Einschalt-Widerstandes einer erfassungs-seitigen Einheitszelle 40 zu beschränken (nachstehend beschrieben). Zusätzlich hierzu kann das erfassungs-seitige Pad 15 schlank („slender“) ausgebildet werden, und zwar durch Vergrößern der Länge L1 der langen Seite auf etwa das Zweifache der Länge L2 der kurzen Seite, was es ermöglicht, einen Bond-Draht (erfassungs-seitiger Draht 23) im Wege des Keil- bzw. Wedge-Bondens auf einfache Art und Weise zu fügen bzw. anzuschließen.
  • Die Region 25, die mit dem Passivierungsfilm 10 bedeckt ist, ist in einer Draufsicht in eine rechteckigen Form ausgebildet, und eine kurze Seite und eine lange Seite der Region 25 bilden einen Erstreckungsabschnitt der kurzen Seite bzw. einen Erstreckungsabschnitt der langen Seite des erfassungs-seitigen Pads 15. Die Region 25, die hiermit abgedeckt ist, muss nicht notwendigerweise in einer Draufsicht in einer Rechteckform ausgebildet sein, sondern kann eine andere Form haben (bspw. eine quadratische Form, eine Kreisform oder eine Dreieckform). Natürlich ist ihre Position gleichermaßen nicht notwendigerweise an einem Eckabschnitt der erfassungs-seitigen Oberflächenelektrode 6 anzuordnen, sondern sie kann bspw. zwischen beiden Enden einer Seite der erfassungs-seitigen Oberflächenelektrode 6 angeordnet werden.
  • Ein Stromerfassungsabschnitt 26, der als eine Aggregation von vielen erfassungs-seitigen Einheitszellen 40 (nachstehend beschrieben) dient, ist an einem Ort direkt unterhalb der abgedeckten Region 25 ausgebildet. Andererseits ist der Stromerfassungsabschnitt 26 nicht an einem Ort direkt unterhalb des erfassungs-seitigen Pads 15 ausgebildet. Mit anderen Worten ist bei der vorliegenden bevorzugten Ausführungsform die Gesamtheit des Stromerfassungsabschnittes 26 bzw. der Stromerfassungsabschnitt 26 insgesamt so ausgebildet, dass vermieden wird, dass er direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist.
  • Andererseits ist um die erfassungs-seitige Oberflächenelektrode 6 herum ein Source-Abschnitt 27 ausgebildet, der als eine Ansammlung bzw. Aggregation von vielen hauptstrom-seitigen Einheitszellen 34 (nachstehend beschrieben) dient. Der Source-Abschnitt 27 ist an einem Ort direkt unterhalb der source-seitigen Oberflächenelektrode 5 ausgebildet und ist so gebildet, dass er die erfassungs-seitige Oberflächenelektrode 6 in einer Draufsicht umgibt. Der Source-Abschnitt 27 kann an einem Ort direkt unterhalb der Gesamtheit der source-seitigen Oberflächenelektrode 5 angeordnet sein, wie es in 1 gezeigt ist (nicht gezeigt).
  • 3 ist eine vergrößerte Ansicht einer Region, die in 2 durch eine gestrichelte Linie III umgeben ist. 4 ist eine Schnittansicht in einer Schnittebene entlang einer Linie IV-IV der 3. 5 ist eine vergrößerte Ansicht um das gate-seitige Pad 16 der 1. 6 ist eine Schnittansicht in einer Schnittebene entlang einer Linie VI-VI der 5. 7 ist eine Schnittansicht in einer Schnittebene entlang einer Linie VII-VII der 5. 8 ist eine Schnittansicht in einer Schnittebene entlang einer Linie VIII-VIII der 5. In 4 sind Teile, die sich in lateraler Richtung der 3 wiederholen, teilweise ausgenommen.
  • Wie es in 4 und in 6 bis 8 gezeigt ist, kann das Halbleiter-Substrat 2 ein SiC-Epitaxiesubstrat sein, welches ein Basissubstrat 28 und eine Epitaxieschicht 29 auf dem Basissubstrat 28 beinhaltet. Bei der vorliegenden bevorzugten Ausführungsform weist das Halbleiter-Substrat 2 ein Basissubstrat 28 auf, das aus SiC vom n+-Typ ist (dessen Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1 × 1019 cm-3 liegt), und weist eine Epitaxieschicht 29 auf, die aus SiC vom n--Typ ist (dessen Konzentration bspw. in einem Bereich von 1 × 1014 cm-3 bis 1 × 1017 cm-3 liegt) .
  • Eine Wanne („well“) 30 vom p--Typ (deren Konzentration bspw. in einem Bereich von 1 × 1014 cm-3 bis 1 × 1019 cm-3 liegt) ist an einem Oberflächenteil der Epitaxieschicht 29 vom n--Typ ausgebildet. Die Wanne 30 vom p--Typ beinhaltet eine hauptstrom-seitige Körperwanne 31 vom p--Typ, eine erfassungs-seitige Körperwanne 32 vom p--Typ, und eine gate-seitige Wanne 33 vom p--Typ. Wie es in 4 gezeigt ist, sind die hauptstrom-seitige Körperwanne 31 vom p--Typ und die erfassungs-seitige Körperwanne 32 vom p--Typ so ausgebildet, dass sie getrennt voneinander sind. Wie es in 6 gezeigt ist, ist die gate-seitige Wanne 33 vom p--Typ mit der hauptstrom-seitigen Körperwanne 31 vom p--Typ verbunden.
  • Die hauptstrom-seitige Körperwanne 31 vom p--Typ beinhaltet einen Zellbildungsabschnitt 35, der eine hauptstrom-seitige Einheitszelle 34 bildet, bei der es sich um ein Beispiel einer ersten Einheitszelle der vorliegenden Erfindung handelt, und beinhaltet einen Feldbildungsabschnitt 36, der eine vergleichsweise breite Region hat. Mit anderen Worten definiert jeder Zellbildungsabschnitt 35 die hauptstrom-seitige Einheitszelle 34, bei der es sich um eine Minimaleinheit handelt, durch die ein Hauptstrom fließt.
  • Wie es in den 3 und 5 gezeigt ist, sind viele Zellbildungsabschnitte 35 nach der Art einer Matrix angeordnet, wobei sie somit den Source-Abschnitt 27 aufbauen.
  • Der Feldbildungsabschnitt 36 ist so geformt, dass er die vielen Zellbildungsabschnitte 35 umgibt, und verbindet benachbarte Zellbildungsabschnitte 35 miteinander, während er an einem äußeren Umfangsteil des Source-Abschnittes 27 die benachbarten bzw. aneinander angrenzenden Zellbildungsabschnitte 35 überspannt („straddling“).
  • Die hauptstrom-seitige Körperwanne 31 vom p--Typ beinhaltet zusätzlich einen Verbindungsabschnitt 37, der an einem Kreuzungspunkt von Gitterregionen ausgebildet ist, die von den Matrix-förmigen Zellbildungsabschnitten 35 unterteilt sind. Dieser Verbindungsabschnitt 37 verbindet die angrenzenden Zellbildungsabschnitte 35 miteinander, und zwar innerhalb des Source-Abschnittes 27.
  • Wie es folglich beschrieben worden ist, sind die Zellbildungsabschnitte 35 elektrisch miteinander verbunden, und zwar an dem äußeren Umfangsteil und dem inneren Teil des Source-Abschnittes 27, und zwar mittels des Feldbildungsabschnittes 36 und des Verbindungsabschnittes 37. Demzufolge werden die vielen Zellbildungsabschnitte 35 auf wechselseitig gleichen elektrischen Potentialen gehalten.
  • In einer inneren Region des Zellbildungsabschnittes 35 ist eine Source-Region 38 vom n+-Typ gebildet, und in einer inneren Region der Source-Region 38 (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1 × 1021 cm-3 liegt) ist eine Körperkontaktregion 39 vom p+-Typ (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1 × 1021 cm-3 liegt) gebildet.
  • Die erfassungs-seitige Körperwanne 32 vom p--Typ beinhaltet einen Zellbildungsabschnitt 41, der die erfassungs-seitige Einheitszelle 40 bildet, bei der sich um ein Beispiel einer zweiten Einheitszelle der vorliegenden Erfindung handelt, und beinhaltet einen Feldbildungsabschnitt 42, der eine vergleichsweise breite Region besitzt. Mit anderen Worten definiert jeder Zellbildungsabschnitt 41 die erfassungs-seitige Einheitszelle 40, bei der es sich um eine Minimaleinheit handelt, durch die ein Hauptstrom fließt.
  • Wie es in 3 gezeigt ist, sind viele Zellbildungsabschnitte 41 auf die Art und Weise einer Matrix an Orten angeordnet, die jeweils so positioniert sind, dass vermieden wird, dass diese direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet sind, wodurch der Stromerfassungsabschnitt 26 aufgebaut wird. Der Zellbildungsabschnitt 41 weist dieselbe Zellstruktur (Größe und Teilung („pitch“)) wie der hauptstrom-seitige Zellbildungsabschnitt 35 auf.
  • Der Feldbildungsabschnitt 42 ist so geformt, dass er die vielen Zellbildungsabschnitte 41 umgibt, und verbindet benachbarte Zellbildungsabschnitts 41 miteinander, während er an einem äußeren Umfangsteil des Stromerfassungsabschnittes 26 benachbarte Zellbildungsabschnitte 41 überspannt („straddling“).
  • Die erfassungs-seitige Körperwanne 32 vom p--Typ beinhaltet zusätzlich einen Verbindungsabschnitt 43, der an einem Kreuzungspunkt von Gitterregionen gebildet ist, die unterteilt sind durch die Matrix-förmigen Zellbildungsabschnitte 41. Dieser Verbindungsabschnitt 43 verbindet die aneinander angrenzenden Zellbildungsabschnitte 41 miteinander, und zwar innerhalb des Stromerfassungsabschnittes 26.
  • Wie es somit beschrieben worden ist, sind die Zellbildungsabschnitte 41 an dem äußeren Umfangsteil und dem inneren Teil des Stromerfassungsabschnittes 26 elektrisch miteinander verbunden, und zwar mittels des Feldbildungsabschnittes 42 und des Verbindungsabschnittes 43. Demzufolge werden die vielen Zellbildungsabschnitte 41 auf wechselseitig gleichen elektrischen Potentialen gehalten.
  • In einer inneren Region des Zellbildungsabschnittes 41 ist eine Source-Region 44 (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1 × 1021 cm-3 liegt) vom n+-Typ gebildet, und in einer inneren Region der Source-Region 44 vom n+-Typ ist eine Körperkontaktregion 45 vom p+-Typ (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1 × 1021 cm-3 liegt) gebildet.
  • Der Feldbildungsabschnitt 42 ist so ausgebildet, dass er sich von einem äußeren Umfangsteil des Zellbildungsabschnittes 41 hin zu dem Ort erstreckt, der direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist. Bei der vorliegenden bevorzugten Ausführungsform breitet sich der Feldbildungsabschnitt 42 über die Gesamtheit des Ortes direkt unterhalb des erfassungs-seitigen Pads 15 aus. Mit anderen Worten ist er in 2 über der Gesamtheit eines Ortes ausgebildet, der direkt unterhalb der erfassungs-seitigen Oberflächenelektrode 6 angeordnet ist, die in Draufsicht eine im Wesentlichen rechteckige Form besitzt, ausschließlich der abgedeckten Region 25.
  • Zusätzlich hierzu ist an einem Oberflächenteil des Feldbildungsabschnittes 42 an dem Ort, der direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist, eine Region 46 (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1×1021 cm-3 liegt) vom p+-Typ gebildet. Die Region 46 vom p+-Typ ist direkt mit der erfassungs-seitigen Oberflächenelektrode 6 verbunden. Die Bildung der Region 46 vom p+-Typ ermöglicht es, das elektrische Potential des Ortes stabil zu halten, der direkt unterhalb des erfassungs-seitigen Padd 15 angeordnet ist, und zwar auf einem konstanten elektrischen Potential.
  • Wie es in 6 gezeigt ist, ist die gate-seitige Wanne 33 vom p--Typ an einem Ort ausgebildet, der direkt unterhalb des gate-seitigen Pads 16 angeordnet ist. An einem Oberflächenteil der gate-seitigen Wanne 33 vom p--Typ ist eine Region 47 vom p+-Typ (deren Konzentration bspw. in einem Bereich von 1 × 1017 cm-3 bis 1×1021 cm-3 liegt) gebildet.
  • An dem Halbleiter-Substrat 2 ist ein Gate-Isolierfilm 48 gebildet, und an dem Gate-Isolierfilm 48 ist eine Gate-Elektrode 49 gebildet. Der Gate-Isolierfilm 48 ist bspw. aus Siliciumoxid (SiO2) hergestellt und die Gate-Elektrode 49 kann bspw. aus Polysilizium hergestellt sein.
  • Die Gate-Elektrode 49 beinhaltet einen funktionalen Abschnitt 52, der entlang von Gitterregionen gebildet ist, die durch die Matrix-förmigen Einheitszellen 34 und 40 unterteilt sind, und der aneinander angrenzende Einheitszellen 34 und 40 in dem Stromerfassungsabschnitt 26 und dem Source-Abschnitt 27 überspannt. Demzufolge liegt die Gate-Elektrode 49 Kanalregionen 50 und 51 der Einheitszellen 34 bzw. 40 gegenüber, wobei der Gate-Isolierfilm 48 dazwischen angeordnet ist. Die Kanalregionen 50 und 51 sind äußere Regionen der Source-Regionen 38 und 44 vom n+-Typ in den Zellbildungsabschnitten 35 bzw. 41 der Körperwannen 31 bzw. 32 vom p--Typ.
  • Wie es in 4 gezeigt ist, beinhaltet die Gate-Elektrode 49 zusätzlich einen Verbindungsabschnitt 53, und zwar zusätzlich zu dem funktionalen Abschnitt 52, der den Kanalregionen 50 und 51 der Einheitszellen 34 bzw. 40 gegenüberliegt. Der Verbindungsabschnitt 53 überspannt den Stromerfassungsabschnitt 26 und den Source-Abschnitt 27 über die Entfernungsregion 8 („removal region“) hinweg, die sich unterhalb des Oberflächenelektrodenfilms 4 befindet und die zwischen der source-seitigen Oberflächenelektrode 5 und der erfassungs-seitigen Oberflächenelektrode 6 liegt. Dieser Verbindungsabschnitt 53 gewährleistet eine elektrische Verbindung zwischen dem funktionalen Abschnitt 52 des Stromerfassungsabschnittes 26 und dem funktionalen Abschnitt 52 des Source-Abschnittes 27. Mit anderen Worten dient die Gate-Elektrode 49 als eine Elektrode, die sich der Stromerfassungsabschnitt 26 und der Source-Abschnitt 27 teilen.
  • Andererseits ist die Gate-Elektrode 49, wie in 7 und 8 gezeigt ist, in dem Gate-Finger 19 des Halbleiterbauteils 1 mit der gate-seitigen Oberflächenelektrode 7 verbunden. Mit anderen Worten ist die Gate-Elektrode 49 so gebildet, dass sie sich von dem Source-Abschnitt 27 in Richtung hin zu einem unteren Teil des Gate-Fingers 19 erstreckt, und weist einen Kontaktabschnitt 62 auf, und zwar an einem Ort direkt unterhalb des Gate-Fingers 19. Demzufolge wird eine Gate-Spannung, die an das gate-seitige Pad 16 angelegt wird, auch an die Gate-Elektrode 49 des Stromerfassungsabschnittes 26 angelegt, und zwar über den Kontaktabschnitt 62 (7) und über den Verbindungsabschnitt 53 (4).
  • Obgleich der Gate-Isolierfilm 48 unterhalb der Gate-Elektrode 49 angeordnet ist, um eine sichere Isolierung zwischen der Gate-Elektrode 49 und dem Halbleiter-Substrat 2 zu gewährleisten, ist der Gate-Isolierfilm 48 bei der vorliegenden bevorzugten Ausführungsform auch an einem Ort direkt unterhalb des erfassungs-seitigen Pads 15 und an einem Ort direkt unterhalb des gate-seitigen Pads 16 ausgebildet. Wie es in den 4 und 7 gezeigt ist, ist der Gate-Isolierfilm 48 aus einem Erstreckungsabschnitt gebildet, der kontinuierlich ausgebildet ist, wobei der Gate-Isolierfilm 48 direkt unterhalb des funktionalen Abschnittes 52 der Gate-Elektrode 49 angeordnet ist.
  • An dem Halbleiter-Substrat 2 ist ein Zwischenschichtisolierfilm 54 ausgebildet, um die Gate-Elektrode 49 abzudecken. Der Zwischenschichtisolierfilm 54 ist bspw. aus Siliciumoxid (SiO2) hergestellt, und beinhaltet vorzugsweise P (Phosphor) oder B (Bor). Mit anderen Worten kann der Zwischenschichtisolierfilm 54 ein BPSG sein (Bor-Phorphor-Siliciumglas) oder kann PSG sein (Phosphor-Siliciumglas). Ein SiO2-Film lässt sich leicht herstellen, und wenn dieser SiO2-Film P (Phosphor) oder B (Bor) enthält, ist es möglich, einen Reflow-Prozess durchzuführen, nachdem der Film erzeugt worden ist. Der Reflow-Prozess ermöglicht es, den Zwischenschichtisolierfilm 54 (SiO2-Film) auf eine leichte Art und Weise abzuflachen bzw. flacher auszubilden, und ermöglicht es folglich, den erfassungs-seitigen Draht 23 auf einfache Art und Weise zu verbinden bzw. zu fügen, was möglicherweise die Wärmeableitungsfähigkeit des Stromerfassungsabschnittes 26 beeinflusst, und zwar gemäß einem Konstruktionsplan („design plan“).
  • Der Zwischenschichtisolierfilm 54 enthält einstückig einen ersten Teil 55, mit dem die Gate-Elektrode 49 in dem Stromerfassungsabschnitt 26 und in dem Source-Abschnitt 27 bedeckt ist, und einen zweiten Teil 56, der an einem Ort direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist, sowie einen dritten Teil 57, der an einem Ort direkt unterhalb des gate-seitigen Pads 16 angeordnet ist. Es ist möglich, dem Zwischenschichtisolierfilm 54 eine hinreichende Stoßwiderstandskraft (zum Beispiel eine Draht-Bond-Widerstandskraft) zu erteilen, indem man den Zwischenschichtisolierfilm 54, der direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist, und den Zwischenschichtisolierfilm 54, der direkt unterhalb des gate-seitigen Pads 16 angeordnet ist, dicker macht.
  • Der Oberflächenelektrodenfilm 4 (die source-seitige Oberflächenelektrode 5, die erfassungs-seitige Oberflächenelektrode 6 und die gate-seitige Oberflächenelektrode 7) ist an bzw. auf dem Zwischenschichtisolierfilm 54 gebildet. Die source-seitige Oberflächenelektrode 5 verläuft durch den Zwischenschichtisolierfilm 54 hindurch, und durch den Gate-Isolierfilm 48, und ist mit der Source-Region 38 vom n+-Typ und mit der Körperkontaktregion 39 vom p+-Typ verbunden. Die erfassungs-seitige Oberflächenelektrode 6 verläuft durch den Zwischenschichtisolierfilm 54 hindurch und durch den Gate-Isolierfilm 48, und ist mit der Source-Region 44 vom n+-Typ und mit der Körperkontaktregion 45 vom p+-Typ verbunden. Die gate-seitige Oberflächenelektrode 7 (der Gate-Finger 19) verläuft durch den Zwischenschichtisolierfilm 54 hindurch, und ist mit der Gate-Elektrode 49 verbunden.
  • Der Oberflächenelektrodenfilm 4 kann ein Elektrodenfilm sein, der eine Schichtstruktur hat, bei der bspw. Ti, TiN und AlCu in dieser Reihenfolge von unten übereinander gestapelt sind (d.h. von der Seite des Halbleiter-Substrates 2 aus gesehen). Die Verwendung von AlCu für die oberste Fläche des Oberflächenelektrodenfilm 4 ermöglicht es, dem Elektrodenfilm 4 eine hinreichendere Stoßwiderstandkraft (zum Beispiel eine Draht-Bond-Widerstandskraft) zu erteilen, als es die Verwendung von Al ermöglicht.
  • Der Passivierungsfilm 10 ist auf dem Oberflächenelektrodenfilm 4 gebildet. Der Passivierungsfilm 10 kann zum Beispiel aus Siliciumnitrid (SiN) hergestellt sein. Die Pad-Öffnungen 11 bis 13 sind in dem Passivierungsfilm 10 ausgebildet, wie oben beschrieben.
  • An einer rückseitigen Fläche des Halbleiter-Substrates 2 ist eine Drain-Elektrode 58 gebildet. Die Drain-Elektrode 58 kann ein Elektrodenfilm mit einer Schichtstruktur sein, bei der Ti, Ni, Au und Ag übereinander gestapelt sind, und zwar in dieser Reihenfolge ausgehend von der Seite des Halbleiter-Substrates 2. Die Drain-Elektrode 58 dient als eine Elektrode, die sich der Stromerfassungsabschnitt 26 und der Source-Abschnitt 27 teilen.
  • Als Nächstes wird beispielhaft ein Verfahren zum Erfassen eines elektrischen Stromes in dem Halbleiterbauteil 1 beschrieben, und zwar unter Bezugnahme auf 9. 9 ist ein Schaltungsdiagramm zum Beschreiben der Stromerfassung in dem Halbleiterbauteil 1.
  • Wie es in 9 gezeigt ist, weist das Halbleiterbauteil 1 den hauptstrom-seitigen Source-Abschnitt 27 und den stromerfassungs-seitigen Stromerfassungsabschnittes 26 auf, die beide auf einem Chip enthalten sind. Ein Erfassungswiderstand 59 ist mit einer Source S des Stromerfassungsabschnittes 26 verbunden. Der Erfassungswiderstand 59 kann in ein Modul eingebaut sein, und zwar zusammen mit dem Halbleiterbauteil 1, wenn das Halbleiterbauteil 1 in das Modul eingebaut wird, oder kann bspw. in das Innere des Halbleiterbauteils 1 eingebaut sein. Der Stromerfassungsabschnitt 26 und der Source-Abschnitt 27 teilen sich ein Gate G und einen Drain D, wie oben beschrieben.
  • An das Gate G wird in einem Zustand, bei dem eine Spannung zwischen die Source S und das Drain D angelegt ist, eine Spannung angelegt, die größer ist als ein Schwellenwert, und im Ergebnis fließt ein elektrischer Strom zwischen der Source S und den Drain D, und das Halbleiterbauteil 1 erreicht einen EIN-Zustand. Demzufolge fließt ein Erfassungsstrom ISENSE durch den Stromerfassungsabschnitt 26. Andererseits fließt durch den Source-Abschnitt 27 ein Hauptstrom IMAIN.
  • Ob der Hauptstrom IMAIN ein Kurzschlussstrom ist, wird festgestellt, indem überwacht wird, ob die Spannung VSENSE des Erfassungswiderstandes 59 einen vorbestimmten Schwellenwert überschritten hat. Der Widerstandswert RSENSE des Erfassungswiderstandes 59 ist festgelegt, und daher wird die Spannung VSENSE proportional mit einer Erhöhung des Erfassungsstromes ISENSE größer. Daher gibt die Tatsache, dass die Spannung VSENSE den Schwellenwert überschritten hat, an, dass ein übermäßig hoher Erfassungsstrom ISENSE fließt, und zeigt demzufolge an, dass der Stromwert IMAIN des Hauptstromes, der berechnet wird auf der Grundlage eines Erfassungsverhältnisses zwischen dem Stromerfassungsabschnitt 26 und dem Source-Abschnitt 27, sich ebenfalls in einem übermäßig hohen bzw. exzessiven Zustand befindet.
  • Bei dem zuvor erwähnten Erfassungsverfahren ist es dann, wenn der Hauptstrom IMAIN, der tatsächlich fließt, und der Hauptstrom IMAIN, der berechnet wird durch Multiplizieren des Erfassungsstromes ISENSE mit dem Erfassungsverhältnis, gleich groß sind, möglich, die Kurzschlusserfassung genau durchzuführen, und es ist möglich, die Gate-Spannung zu einem geeigneten Zeitpunkt abzuschalten.
  • Wenn jedoch, wie es in 1 gezeigt ist, die source-seitigen Pads 14A und 14B relativ groß sind und der Besetzungsbereich des source-seitigen Drahtes 22 in Bezug auf die Pads 14A und 14B klein ist, und andererseits das erfassungs-seitige Pad 15 relativ klein ist, wird daher der Besetzungsbereich des erfassungs-seitigen Drahtes 23 in Bezug auf das erfassungs-seitige Pad 15 groß. Dies führt zu einer Differenz in der Menge an Wärme, die über die Drähte 22 und 23 entweicht, und es besteht daher eine Möglichkeit, dass ein Fehler größer wird, der in einem Einschalt-Widerstand zwischen dem Source-Abschnitt 27 und dem Stromerfassungsabschnitt 26 erzeugt wird. Im Ergebnis liegt ein Fall vor, bei dem ein übermäßiger Erfassungsstrom ISENSE zu der Stromerfassungs-Seite fließt, obgleich der Hauptstrom IMAIN tatsächlich kein Kurzschlussstrom ist. In diesem Fall basiert die Kurzschlusserfassung streng auf der Spannung VSENSE des stromerfassungs-seitigen Erfassungswiderstandes 59, und es besteht daher eine Gefahr, dass bestimmt wird, dass es sich um einen Kurzschluss handelt, selbst wenn keine Notwendigkeit bzw. dieser Zustand nicht besteht, und die Gate-Spannung wird abgeschaltet.
  • Daher ist gemäß dem Halbleiterbauteil 1 der Stromerfassungsabschnitt 26 so angeordnet, dass vermieden wird, dass er direkt unterhalb des erfassungs-seitigen Pads 15 positioniert ist, wie es in 2 dargestellt ist. Dies ermöglicht es, eine feste Distanz zwischen dem Stromerfassungsabschnitt 26 und dem erfassungs-seitigen Draht 23 aufrechtzuerhalten, wenn der erfassungs-seitige Draht 23 (1) auf das erfassungs-seitige Pad 15 gefügt wird, und ermöglicht daher, das Entweichen von Wärme, die an dem Stromerfassungsabschnitt 26 erzeugt wird, zu beschränken, während sie vorzugsweise zu dem erfassungs-seitigen Draht 23 übertragen wird. Es ist daher möglich, einen Fehler zu verkleinern, der in einem Einschalt-Widerstand zwischen der hauptstrom-seitigen Einheitszelle 34 des Source-Abschnittes 27 und der erfassungs-seitigen Einheitszelle 40 des Stromerfassungsabschnittes 26 erzeugt wird. Zusätzlich hierzu ist der Stromerfassungsabschnitt 26 nicht direkt unter dem erfassungs-seitigen Pad 15 angeordnet, und es ist daher möglich, zu verhindern, dass ein Stoß, der hervorgerufen wird, wenn der erfassungs-seitige Draht 23 auf das erfassungs-seitige Pad 15 gefügt wird, direkt auf den Stromerfassungsabschnitt 26 ausgerichtet wird bzw. verläuft, und es ist daher auch möglich, zu verhindern oder zu begrenzen, dass der Stromerfassungsabschnitt 26 bricht bzw. zerstört wird. Im Ergebnis hiervon ist es möglich, die Erfassungsgenauigkeit des Stromwertes eines Hauptstromes zu verbessern, der von dem Stromerfassungsabschnitt 26 erzeugt wird.
  • Die Verwendung des Halbleiter-Substrates 2, das aus SiC hergestellt ist, ermöglicht es, eine Anordnung zu erreichen, bei der der Stromerfassungsabschnitt 26 so angeordnet ist, dass vermieden wird, dass er direkt unterhalb des erfassungs-seitigen Pads 15 positioniert ist, wie oben erwähnt. Mit anderen Worten ist bei einem Si-Halbleiterbauteil die Menge des pro Einheitsfläche fließenden Stromes klein, und es ist daher erforderlich, dass ein Zellflächenbereich für einen etwas größeren Erfassungsabschnitt ein geeignetes Erfassungsverhältnis (etwa 1000 bis 2000) einstellt, und zwar mit einer hohen Erfassungsgenauigkeit, in Bezug auf einen Source-Abschnitt, der eine große Fläche aufweist, durch die ein hoher Strom fließt, und folglich ist es schwierig, diesen so auszubilden, dass vermieden wird, dass er direkt hierunter positioniert wird. Andererseits ist bei dem SiC-Halbleiterbauteil die Menge des pro Einheitsfläche fließenden Stromes groß, und es ist daher möglich, ein geeignetes Erfassungsverhältnis festzuhalten bzw. zu gewährleisten, selbst wenn der Erfassungsabschnitt in einem Zellflächenbereich in Bezug auf den Source-Abschnitt klein ist, und es ist daher möglich, diesen so auszubilden, dass vermieden wird, dass er direkt hierunter positioniert wird.
  • Zusätzlich hierzu ist bei der vorliegenden bevorzugten Ausführungsform der Stromerfassungsabschnitt 26 von dem Source-Abschnitt 27 umgeben, wie es in 3 gezeigt ist, und es ist daher möglich, die Menge der Wärmeerzeugung des Stromerfassungsabschnittes 26 nahe an jene des Source-Abschnittes 27 zu bringen. Es ist daher möglich, einen Fehler in einem Einschalt-Widerstand zu verringern, der aufgrund einer Differenz in der Menge der Wärmeerzeugung erzeugt wird.
  • Zusätzlich hierzu ist bei der vorliegenden bevorzugten Ausführungsform, der gesamte Stromerfassungsabschnitt 26 mit der abgedeckten Region 25 durch den Passivierungsfilm 10 abgedeckt, wie es in 2 gezeigt ist, und ein Abschnitt, der direkt oberhalb des Stromerfassungsabschnittes 26 positioniert ist, und das erfassungs-seitige Pad 15 lassen sich klar voneinander unterscheiden, wenn eine Betrachtung von außerhalb des Halbleiterbauteils 1 erfolgt. Es ist daher möglich zu verhindern, dass der erfassungs-seitige Draht 23 fehlerhaft auf den Abschnitt gefügt wird, der direkt oberhalb des Stromerfassungsabschnittes 26 angeordnet ist. Es ist möglich, eine festgelegte Distanz zwischen dem Stromerfassungsabschnitt 26 und dem erfassungs-seitigen Draht 23 aufrechtzuerhalten.
  • Zusätzlich hierzu ist es bei der bevorzugten vorliegenden Ausführungsform so, dass der Zwischenschichtisolierfilm 54 den zweiten Teil 56 hat, der relativ dick (zum Beispiel 1 um oder mehr) an einem Ort bzw. einer Stelle direkt unterhalb des erfassungs-seitigen Pads 15 ist, wie es in den 4 und 5 gezeigt ist. Dies ermöglicht es, einen Stoß zu verringern, der auf den Stromerfassungsabschnitt 26 ausgeübt wird bzw. auf diesen zuläuft, wenn der erfassungs-seitige Draht 23 auf das erfassungs-seitige Pad 15 gefügt wird. Es ist im Ergebnis möglich, die Verlässlichkeit der Erfassungsgenauigkeit des Stromwertes eines Hauptstromes zu gewährleisten.
  • Als Nächstes wird ein Verfahren zum Herstellen des Halbleiterbauteils 1 unter Bezugnahme auf 10 beschrieben.
  • Zunächst wird bspw. die Epitaxieschicht 29 vom n--Typ auf dem Basissubstrat 28 vom n+-Typ ausgebildet, und zwar mittels eines Epitaxiewachstums, derart, dass das Halbleiter-Substrat 2 ausgebildet wird (Schritt S1).
  • Hiernach werden in einen Oberflächenteil des Halbleiter-Substrates 2 Dotierungsionen vom p-Typ selektiv implantiert, und im Ergebnis wird die Wanne 30 vom p--Typ gebildet (Schritt S2).
  • Hiernach werden in jeden der Zellbildungsabschnitte 35 und 41 selektiv Dotierungsionen vom n-Typ implantiert, und im Ergebnis werden die Source-Regionen 38 und 44 vom n+-Typ gebildet (Schritt S3) .
  • Hiernach werden in die Wanne 30 vom p--Typ selektiv Dotierungsionen vom p-Typ implantiert, und im Ergebnis werden die Körperkontaktregionen 39, 45 vom p+-Typ und die Regionen 46, 47 vom p+-Typ gebildet (Schritt S4).
  • Hiernach wird der Gate-Isolierfilm 48 auf der Oberfläche des Halbleiter-Substrates 2 gebildet, bspw. durch thermische Oxidation (Schritt S5).
  • Hiernach wird auf dem Halbleiter-Substrat 2 Polysilizium abgeschieden, und zwar bspw. gemäß einem CVD-Verfahren, und die Gate-Elektrode 49 wird daran durch Musterbildung ausgebildet (Schritt S6).
  • Hiernach wird der Zwischenschichtisolierfilm 54 auf dem Halbleiter-Substrat 2 gebildet, bspw. gemäß dem CVD-Verfahren (Schritt S7).
  • Als Nächstes wird ein Kontaktloch gebildet, das durch den Zwischenschichtisolierfilm 54 und durch den Gate-Isolierfilm 48 verläuft, und dann wird der Oberflächenelektrodenfilm 4 gebildet, und zwar bspw. gemäß einem Sputter-Verfahren (Schritt S8 und Schritt S9).
  • Hiernach wird der Passivierungsfilm 10 ausgebildet, mit dem der Oberflächenelektrodenfilm 4 bedeckt wird, und dann werden die Pad-Öffnungen 11, 12 und 13 gebildet, und zwar durch Musterbildung („patterning“) (Schritt S10 und Schritt S11).
  • Mit diesen Schritten wird das zuvor genannte Halbleiterbauteil 1 erhalten.
  • Obgleich die vorliegende Erfindung beschrieben worden ist, wie oben angegeben, lässt sich die vorliegende Erfindung in anderen Modi ausführen.
  • Beispielsweise kann die Gate-Struktur des Halbleiterbauteils 1 eine Trench- bzw. Graben-Gate-Struktur sein, wie es in 11 gezeigt ist, ohne auf eine planare Gate-Struktur beschränkt zu sein, wie sie in 4 gezeigt ist. Bei der Graben-Gate-Struktur wird ein Gate-Graben 60 in dem Halbleiter-Substrat 2 gebildet, und eine Gate-Elektrode 49 wird darin eingebettet. In diesem Fall ist die Gate-Elektrode 49 nicht konvex auf dem Halbleiter-Substrat 2, und daher können der erste Teil 55 und der zweite Teil 56 des Zwischenschichtisolierfilms 54 hinsichtlich ihrer Dicke gleich groß sein.
  • Zusätzlich hierzu ist der Stromerfassungsabschnitt 26 nicht notwendigerweise so ausgebildet, dass er die Anordnung der 2 erfordert, bei der dessen Gesamtheit mit dem Passivierungsfilm 10 bedeckt ist, und es kann nur ein Teil des Stromerfassungsabschnittes 26 mit dem Passivierungsfilm 10 bedeckt sein, wie es in 12 gezeigt ist. In diesem Fall überlappt der Stromerfassungsabschnitt 26 sich teilweise mit einem Abschnitt, der direkt unterhalb des erfassungs-seitigen Pads 15 angeordnet ist, und es ist dennoch empfohlen, virtuell eine Verbindungs- bzw. Fügeregion 61 des erfassungs-seitigen Drahtes 23 in dem erfassungs-seitigen Pad 15 auf eine Position einzustellen, die die Position des Stromerfassungsabschnittes 26 ausschließt. Mit anderen Worten ist die erfassungs-seitige Verbindungsregion der vorliegenden Erfindung nicht notwendigerweise so ausgebildet, dass es erforderlich ist, dass diese mit dem erfassungs-seitigen Pad 15 zusammenfällt.
  • Daneben können verschiedene Konstruktions- bzw. Designänderungen vorgenommen werden im Rahmen des Schutzbereiches, der durch die Ansprüche definiert ist.
  • Bezugszeichenliste
    • 1
    Halbleiterbauteil
    2
    Halbleiter-Substrat
    4
    Oberflächenelektrodenfilm
    5
    Source-seitige Oberflächenelektrode
    6
    erfassungs-seitige Oberflächenelektrode
    7
    Gate-seitige Oberflächenelektrode
    10
    Passivierungsfilm
    12
    Pad-Öffnung
    15
    erfassungs-seitiges Pad
    23
    erfassungs-seitiger Draht
    26
    Stromerfassungsabschnitt
    27
    Source-Abschnitt
    34
    hauptstrom-seitige Einheitszelle
    40
    erfassungs-seitige Einheitszelle
    54
    Zwischenschichtisolierfilm
    55
    Erster Teil
    56
    Zweiter Teil
    57
    Dritter Teil
    61
    Verbindungsregion

Claims (20)

  1. Halbleiterbauteil (1) mit: einer Halbleiterschicht (2), die aus SiC hergestellt ist; einem Source-Abschnitt (27), der an der Halbleiterschicht (2) ausgebildet ist und der auf einer Hauptstromseite eine erste Einheitszelle (34) beinhaltet; einem Stromerfassungsabschnitt (26), der an der Halbleiterschicht (2) ausgebildet ist und der auf einer Stromerfassungsseite eine zweite Einheitszelle (40) beinhaltet; einer source-seitigen Oberflächenelektrode (5), die oberhalb des Source-Abschnittes (27) angeordnet ist; und einer erfassungs-seitigen Oberflächenelektrode (6), die so angeordnet ist, dass wenigstens ein Teil der erfassungs-seitigen Oberflächenelektrode (6) eine Region (25) beinhaltet, die oberhalb des Stromerfassungsabschnittes (26) angeordnet ist, wobei die zweite Einheitszelle (40) an einer Position unterhalb der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist, jedoch nicht direkt unterhalb von einer Verbindungsregion eines Verdrahtungselementes (23) angeordnet ist, wobei die Verbindungsregion auf einer Oberfläche der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist und/oder wobei das Verdrahtungselement (23) mit der erfassungs-seitigen Oberflächenelektrode (6) verbunden ist.
  2. Halbleiterbauteil nach Anspruch 1, ferner mit: einem Zwischenschichtisolierfilm (54), der zwischen dem Stromerfassungsabschnitt (26) und der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist; und einem Gate-Isolierfilm (49), der an einer Position angeordnet ist, die niedriger liegt als der Zwischenschichtisolierfilm (54), wobei der Zwischenschichtisolierfilm (54) dicker ausgebildet ist als der Gate-Isolierfilm (49).
  3. Halbleiterbauteil nach Anspruch 1 oder nach Anspruch 2, wobei der Stromerfassungsabschnitt (26) in einer Region ausgebildet ist, die von dem Source-Abschnitt (27) umgeben ist.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, ferner mit einem Passivierungsfilm (10), der selektiv einen Abschnitt (25) abdeckt, der direkt über der zweiten Einheitszelle (40) der erfassungs-seitigen Oberflächenelektrode (6) angeordnet ist und der eine Öffnung (12) aufweist, über die ein Teil der erfassungs-seitigen Oberflächenelektrode (6) als ein erfassungs-seitiges Pad (15) freigelegt ist.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, wobei die erste Einheitszelle (34) und die zweite Einheitszelle (40) jeweils wechselseitig gleiche Zellstrukturen besitzen.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei der Stromerfassungsabschnitt (26) nur an einem Ort in einer Richtung innerhalb einer Ebene („in-plane direction“) der Halbleiterschicht (2) ausgebildet ist.
  7. Halbleiterbauteil nach Anspruch 2, wobei der Zwischenschichtisolierfilm (54) eine Dicke von 1 um oder mehr besitzt.
  8. Halbleiterbauteil nach Anspruch 2 oder 7, ferner mit einer gate-seitigen Oberflächenelektrode (7), die an der Halbleiterschicht (2) angeordnet ist und die eine gate-seitige Verbindungsregion besitzt, mit der ein Verdrahtungselement verbunden ist, wobei der Zwischenschichtisolierfilm (54) ebenfalls an einem Ort direkt unterhalb der gate-seitigen Verbindungsregion angeordnet ist.
  9. Halbleiterbauteil nach Anspruch 2 oder nach Anspruch 7 oder nach Anspruch 8, wobei der Zwischenschichtisolierfilm (54) einen SiO2-Film (54) beinhaltet.
  10. Halbleiterbauteil nach Anspruch 9, wobei der SiO2-Film (54) P (Phosphor) enthält.
  11. Halbleiterbauteil nach Anspruch 9, wobei der SiO2-Film (54) B (Bor) enthält.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei die erfassungs-seitige Oberflächenelektrode (6) eine Elektrode mit einer Schichtstruktur beinhaltet, bei der Ti, TiN und AlCu in dieser Reihenfolge von unten ausgehend stapelartig übereinander angeordnet sind.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, ferner mit: einer gate-seitigen Oberflächenelektrode (7), die an der Halbleiterschicht (2) angeordnet ist; und einem Passivierungsfilm (10), der eine Öffnung (12) aufweist, über die ein Teil der erfassungs-seitigen Oberflächenelektrode (6) als ein erfassungs-seitiges Pad (15) freigelegt ist, und der eine Öffnung (13) aufweist, über die ein Teil der gate-seitigen Oberflächenelektrode (7) als ein gate-seitiges Pad (16) freigelegt ist, wobei das erfassungs-seitige Pad (15) und das gate-seitiges Pad (16) jeweils so ausgebildet sind, dass sie in der gleichen Richtung eine längliche bzw. lange Form haben.
  14. Halbleiterbauteil (1) nach einem beliebigen der Ansprüche 1 bis 13, ferner mit einer Wannenregion (32) eines ersten Leitfähigkeitstyps, die an einem Oberflächenabschnitt der Halbleiterschicht (2) gebildet ist, wobei die Wannenregion (32) einen Zellbildungsabschnitt (35) aufweist, der die zweite Einheitszelle (40) bildet, und einen Feldformungsabschnitt (36) aufweist, der um den Zellbildungsabschnitt (35) herum gebildet ist und der breiter ist als der Zellbildungsabschnitt (35).
  15. Halbleiterbauteil (1) nach einem beliebigen der Ansprüche 1 bis 14, ferner mit: einem source-seitigen Draht (22), der mit der source-seitigen Oberflächenelektrode (5) verbunden ist; einem erfassungs-seitigen Draht (23), der mit der erfassungs-seitigen Oberflächenelektrode (6) verbunden ist, wobei der erfassungs-seitige Draht (23) dünner ist als der source-seitige Draht (22).
  16. Halbleiterbauteil (1) nach Anspruch 4, wobei sowohl der Stromerfassungsabschnitt (26) als auch das erfassungs-seitige Pad (15) entlang eines ersten Rands (3B) der Halbleiterschicht (2) platziert sind.
  17. Halbleiterbauteil (1) nach Anspruch 16, wobei der Stromerfassungsabschnitt (26) kleiner ist als das erfassungs-seitige Pad (15).
  18. Halbleiterbauteil (1) nach Anspruch 15, wobei der erfassungs-seitige Draht (23) kürzer ist als der source-seitige Draht (22).
  19. Halbleiterbauteil (1) nach Anspruch 15 oder 18, wobei der erfassungs-seitige Draht (23) und der source-seitige Draht (22) sich ausgehend von der Halbleiterschicht (2) in voneinander unterschiedlichen Richtungen erstrecken.
  20. Halbleiterbauteil (1) nach Anspruch 16, ferner mit einem Paar von zweiten Rändern (3A, 3C), die sich in einer Richtung senkrecht zu dem ersten Rand (3B) der Halbleiterschicht (2) erstrecken, entlang dem der Stromerfassungsabschnitt (26) platziert ist, wobei der Stromerfassungsabschnitt (26) näher an einem mittleren Punkt des ersten Rands (3B) in Bezug auf das Paar von zweiten Rändern (3A, 3C) und entfernt von dem Paar von zweiten Rändern (3A, 3C) positioniert ist.
DE112016005768.7T 2015-12-18 2016-12-07 Halbleiterbauteil Active DE112016005768B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015247727 2015-12-18
JP2015-247727 2015-12-18
PCT/JP2016/086445 WO2017104516A1 (ja) 2015-12-18 2016-12-07 半導体装置

Publications (2)

Publication Number Publication Date
DE112016005768T5 DE112016005768T5 (de) 2018-09-13
DE112016005768B4 true DE112016005768B4 (de) 2023-03-16

Family

ID=59056449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005768.7T Active DE112016005768B4 (de) 2015-12-18 2016-12-07 Halbleiterbauteil

Country Status (5)

Country Link
US (4) US10705123B2 (de)
JP (5) JP6896646B2 (de)
CN (3) CN115498042A (de)
DE (1) DE112016005768B4 (de)
WO (1) WO2017104516A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005768B4 (de) * 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846193A (ja) 1994-08-02 1996-02-16 Toshiba Corp 半導体装置
JPH1174370A (ja) 1997-07-14 1999-03-16 Sgs Thomson Microelettronica Spa 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
US20060073637A1 (en) 2004-08-31 2006-04-06 Yoshihiko Yokoyama Method for manufacturing semiconductor device and semiconductor device
US20110198587A1 (en) 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus
US20130313569A1 (en) 2012-05-22 2013-11-28 Hitachi, Ltd. Semiconductor Gas Sensor And Method For Producing The Same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136637A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
JP3168763B2 (ja) * 1992-03-30 2001-05-21 株式会社デンソー 半導体装置及びその製造方法
JP3383451B2 (ja) 1995-01-30 2003-03-04 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) * 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP3019822B2 (ja) * 1997-10-31 2000-03-13 日本電気株式会社 半導体集積回路及びその製造方法
JP3602024B2 (ja) 2000-01-21 2004-12-15 シャープ株式会社 半導体装置及びその製造方法
JP5014534B2 (ja) 2001-04-13 2012-08-29 オンセミコンダクター・トレーディング・リミテッド Ｍｏｓｆｅｔ
DE102004055908A1 (de) * 2003-11-21 2005-07-28 Denso Corp., Kariya Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
JP4829480B2 (ja) * 2004-05-10 2011-12-07 三菱電機株式会社 半導体装置
JP4807768B2 (ja) * 2004-06-23 2011-11-02 ルネサスエレクトロニクス株式会社 パワートランジスタ装置及びそれを用いたパワー制御システム
JP4645398B2 (ja) 2005-10-04 2011-03-09 株式会社デンソー 半導体装置およびその製造方法
KR101007478B1 (ko) * 2006-02-07 2011-01-12 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
CN102870217B (zh) * 2010-04-06 2016-08-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
KR101527270B1 (ko) 2010-06-24 2015-06-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US9711437B2 (en) * 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
JP5627512B2 (ja) * 2011-03-04 2014-11-19 三菱電機株式会社 パワーモジュール
WO2013042406A1 (ja) * 2011-09-21 2013-03-28 三菱電機株式会社 電力用半導体装置
JP5742668B2 (ja) * 2011-10-31 2015-07-01 三菱電機株式会社 炭化珪素半導体装置
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6218462B2 (ja) * 2013-07-04 2017-10-25 三菱電機株式会社 ワイドギャップ半導体装置
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
TWI562252B (en) * 2014-02-17 2016-12-11 Shinkawa Kk Detecting discharging device, wire bonding device and detecting discharging method
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
JP2016063107A (ja) * 2014-09-19 2016-04-25 トヨタ自動車株式会社 半導体装置
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
JP5905622B2 (ja) * 2015-04-13 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE112016005768B4 (de) * 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP7467918B2 (ja) * 2020-01-09 2024-04-16 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846193A (ja) 1994-08-02 1996-02-16 Toshiba Corp 半導体装置
JPH1174370A (ja) 1997-07-14 1999-03-16 Sgs Thomson Microelettronica Spa 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
US20060073637A1 (en) 2004-08-31 2006-04-06 Yoshihiko Yokoyama Method for manufacturing semiconductor device and semiconductor device
US20110198587A1 (en) 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus
US20130313569A1 (en) 2012-05-22 2013-11-28 Hitachi, Ltd. Semiconductor Gas Sensor And Method For Producing The Same

Also Published As

Publication number Publication date
CN108475676A (zh) 2018-08-31
US11674983B2 (en) 2023-06-13
JP2021193745A (ja) 2021-12-23
JP7247289B2 (ja) 2023-03-28
CN115498042A (zh) 2022-12-20
JP2022058899A (ja) 2022-04-12
CN115458605A (zh) 2022-12-09
US20220082593A1 (en) 2022-03-17
US10705123B2 (en) 2020-07-07
JPWO2017104516A1 (ja) 2018-10-04
US11215647B2 (en) 2022-01-04
JP2023154103A (ja) 2023-10-18
JP6896646B2 (ja) 2021-06-30
JP7336550B2 (ja) 2023-08-31
JP2021048417A (ja) 2021-03-25
WO2017104516A1 (ja) 2017-06-22
US20230273245A1 (en) 2023-08-31
US20200292590A1 (en) 2020-09-17
DE112016005768T5 (de) 2018-09-13
CN108475676B (zh) 2022-11-04
US20190004096A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE3410427C2 (de)
DE10303335B4 (de) Halbleiterbauteil
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE102008032711B4 (de) Halbleitervorrichtung
DE202015009910U1 (de) Halbleiterbauteil
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE10211688A1 (de) Halbleiterbauelement
DE112017007068T5 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE19541497B4 (de) Lateraler Feldeffekttransistor
DE102012008068A1 (de) Optionen für mehrere Ebenen eines Leistungs-MOSFET
DE102015105638A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE212019000103U1 (de) Halbleitervorrichtung
DE102016104796A1 (de) Halbleitervorrichtung
DE112016005768B4 (de) Halbleiterbauteil
DE102014112322B4 (de) Halbleitervorrichtung mit Feldelektrode und Kontaktstruktur
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE102020112193A1 (de) Halbleiterbauelement mit mehrzweigige gatekontaktstruktur
DE102020203247B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112016007650

Country of ref document: DE

R020 Patent grant now final