DE102017104902A1 - Anordnung von Halbleiterchips und Verfahren zur Herstellung davon - Google Patents

Anordnung von Halbleiterchips und Verfahren zur Herstellung davon Download PDF

Info

Publication number
DE102017104902A1
DE102017104902A1 DE102017104902.9A DE102017104902A DE102017104902A1 DE 102017104902 A1 DE102017104902 A1 DE 102017104902A1 DE 102017104902 A DE102017104902 A DE 102017104902A DE 102017104902 A1 DE102017104902 A1 DE 102017104902A1
Authority
DE
Germany
Prior art keywords
nanowires
semiconductor chips
electrolyte
film
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017104902.9A
Other languages
English (en)
Inventor
Helmut F. Schlaak
Sebastian Quednau
Olav Birlem
Farough Roustaie
Florian Dassinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanowired GmbH
Original Assignee
Technische Universitaet Darmstadt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Darmstadt filed Critical Technische Universitaet Darmstadt
Priority to DE102017104902.9A priority Critical patent/DE102017104902A1/de
Priority to PCT/EP2018/055836 priority patent/WO2018162682A1/de
Priority to EP18712811.1A priority patent/EP3592697B1/de
Publication of DE102017104902A1 publication Critical patent/DE102017104902A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Anordnung (20) von Halbleiterchips (3), aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips (3), die über eine Vielzahl von Nanodrähten (2) miteinander verbunden sind.

Description

  • Die Erfindung betrifft eine Anordnung von Halbleiterchips sowie ein Verfahren zur Herstellung davon.
  • Es sind verschiedenste Anordnungen von Halbleiterchips bekannt. In vielen Anwendungen werden Halbleiterchips auf eine Platine oder ein Substrat aufgelegt und mit dieser bzw. mit diesem verbunden. Die Verbindung erfolgt üblicherweise über Klebe- oder Lötverfahren. Derartige Verbindungen werden insbesondere unter hohen Temperaturen ausgebildet. Daher ist ein sequentieller Aufbau einer Halbleiteranordnung, etwa aufweisend mehrere aufeinanderliegender Halbleiterchips, nur schwer zu realisieren. Beispielsweise müssen verschiedene Lote verwendet werden, damit eine bereits ausgebildete Verbindung eines ersten Halbleiterchips nicht bei der Ausbildung einer Verbindung mit einem weiteren Halbleiterchip wieder gelöst wird.
  • Weiterhin können die hohen Temperaturen beim Ausbilden der Verbindung selbst nachteilig sein und z. B. einen Halbleiterchip beschädigen oder die Bildung einer Oxidschicht fördern. Insbesondere um Letzteres zu vermeiden, wird auch oft unter Schutzgas gearbeitet. Ein weiterer Nachteil vieler bekannter Verfahren ist eine nötige Aushärtezeit. Insbesondere innerhalb dieser Zeit kann sich ein Halbleiterchip noch verschieden, so dass eine genaue Positionierung erschwert wird. Dies ist gerade bei Massenproduktion ein erheblicher Nachteil.
  • Verwendeter Kleber kann bei auch nur leicht zu geringer Dosierung zu einem mangelnden mechanischen Halt führen. Bei einer auch nur leicht zu hohen Dosierung kann sich überschüssiger Kleber in Bereiche ausweiten, wo dies zu nachteiligen Beeinflussungen anderer Bauteile führen kann. Dies gilt insbesondere bei elektrisch leitendem Kleber, der beispielsweise zwei voneinander getrennt zu haltende elektrische Kontakte verbinden kann, wodurch es zu einer erheblichen Fehlfunktion kommen kann.
  • Weiterhin sind bei vielen bekannten Verfahren die Verbindungen hinsichtlich der elektrischen und/oder thermischen Leitfähigkeit sowie der mechanischen Stabilität nur unzureichend ausgeprägt. Dies wird dadurch versucht zu umgehen, dass große Flächen für die Verbindung verwendet werden. Dies führt oft zu ungewünschten konstruktionstechnischen Problemen.
  • Hiervon ausgehend ist es Aufgabe der hier vorliegenden Erfindung, die im Zusammenhang mit dem Stand der Technik geschilderten technischen Probleme zu lösen bzw. zumindest zu verringern. Es sollen insbesondere eine Anordnung von Halbleiterchips und ein entsprechendes Herstellungsverfahren vorgestellt werden, bei denen eine Verbindung zwischen mehreren Halbleitern besonders gut hinsichtlich elektrischer und/oder thermischer Leitfähigkeit sowie mechanischer Stabilität ausgeführt ist und bei dem die Verbindung besonders einfach ausgebildet werden kann.
  • Diese Aufgaben werden gelöst mit einer Anordnung von Halbleiterchips gemäß den Merkmalen des Patentanspruchs 1 und mit einem Verfahren gemäß den Merkmalen des Patentanspruchs 4. Weitere vorteilhafte Ausgestaltungen der Anordnung von Halbleiterchips und des Verfahrens sind in den jeweils abhängig formulierten Patentansprüchen angegeben. Die in den Patentansprüchen einzeln aufgeführten Merkmale sind in beliebiger, technologisch sinnvoller Weise miteinander kombinierbar und können durch erläuternde Sachverhalte aus der Beschreibung ergänzt werden, wobei weitere Ausführungsvarianten der Erfindung aufgezeigt werden.
  • Erfindungsgemäß wird eine Anordnung von Halbleiterchips vorgestellt, aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips, die über eine Vielzahl von Nanodrähten miteinander verbunden sind.
  • Unter einem Halbleiterchip wird hier jeder Festkörper aus einem Halbleitermaterial verstanden, auf oder in dem eine Nano- oder Mikrostruktur vorgesehen ist. Bei einer Nano- oder Mikrostruktur kann es sich insbesondere um eine Struktur mit Elementen der Größenordnung von wenigen Nanometern bis mehreren Mikrometern handeln. Diese Struktur kann insbesondere eine integrierte elektronische Schaltung darstellen. Der Begriff des Halbleiterchips ist hier also weit auszulegen und insbesondere nicht hinsichtlich Konstruktionsmerkmalen (nicht weiter als explizit angegeben) einzuschränken. Beispielsweise kann es sich bei dem Halbleiterchip um einen Prozessor für einen Computer, einen Computerchip für eine beschränkte Aufgabe oder einen Computerspeicher handeln.
  • Unter einem Nanodraht (engl. „nanowire“) wird hier jeder materielle Körper verstanden, der eine drahtähnliche Form und eine Größe im Bereich von wenigen Nanometern bis zu wenigen Mikrometern hat. Ein Nanodraht kann z.B. eine kreisförmige, ovale oder mehreckige Grundfläche aufweisen. Insbesondere kann ein Nanodraht eine hexagonale Grundfläche aufweisen. Vorzugsweise sind alle an der Verbindung beteiligten Nanodrähte aus dem gleichen Material gebildet.
  • Bevorzugt weisen die Nanodrähte eine Länge im Bereich von 100 nm [Nanometer] bis 100 µm [Mikrometer], insbesondere im Bereich von 500 nm bis 30 µm auf. Weiterhin weisen die Nanodrähte bevorzugt einen Durchmesser im Bereich von 10 nm bis 10 µm, insbesondere im Bereich von 30 nm bis 2 µm auf. Weiterhin weisen die Nanodrähte vorzugsweise eine Porosität im Bereich von 5 % bis 15 %, insbesondere im Bereich von 8 % bis 12 % auf. Dabei bezieht sich der Begriff Durchmesser auf eine kreisförmige Grundfläche, wobei bei einer davon abweichenden Grundfläche eine vergleichbare Definition eines Durchmessers heranzuziehen ist. Es ist besonders bevorzugt, dass alle verwendeten Nanodrähte die gleiche Länge und den gleichen Durchmesser aufweisen.
  • Die Verbindung über die Nanodrähte hat den Vorteil, besonders gut thermisch leitend zu sein. Das ist durch die große Kontaktoberfläche der Vielzahl der Nanodrähte zu erklären.
  • Die Anordnung von Halbleiterchips ist vorzugsweise ein Schichtaufbau aus wenigstens zwei Halbleiterchips. Vorzugsweise ist die Verbindung zwischen den Halbleiterchips insbesondere thermisch leitend. Die Verbindung ist vorzugsweise zwischen Grundkörpern der Halbleiterchips ausgebildet, d.h. insbesondere flächig über eine gesamte jeweilige Grundfläche der Halbleiterchips. Insbesondere kann über eine derartige Verbindung eine besonders gute Kühlung durch ein besonders gutes Ableiten von Wärme aus den Halbleiterchips erreicht werden. Die thermische Leitfähigkeit der Verbindung wird insbesondere durch die große Kontaktoberfläche zwischen den an der Verbindung beteiligten Nanodrähten begünstigt.
  • Durch die Vielzahl der Nanodrähte kann erreicht werden, dass die Verbindung instantan ausgebildet ist. Dadurch kann die Herstellung der beschriebenen Anordnung von Halbleiterchips besonders einfach sein (vgl. dazu insbesondere die Beschreibung des Herstellungsverfahrens weiter unten). Die Herstellung kann insbesondere ohne externe Temperatureinwirkung erfolgen. Damit werden die weiter oben im Zusammenhang mit dem Stand der Technik geschilderten Probleme hinsichtlich hoher Temperaturen umgangen. Insbesondere ermöglicht dies die sequentielle Ausbildung von mehreren Verbindungen, ohne dass beim Ausbilden einer Verbindung eine bereits bestehende wieder gelöst würde (z. B. durch eine zu hohe Temperatur). Ebenso kann die Bildung von Oxiden aufgrund einer zu hohen Temperatur vermieden werden.
  • Auch erfordert die beschriebene Art der Verbindung keine Aushärtezeit. Überschüssiger Kleber kann keinen nachteiligen Einfluss haben. Aufgrund der großen Kontaktoberfläche zwischen den an der Verbindung beteiligten Nanodrähten kann eine besonders mechanisch stabile Verbindung ausgebildet werden. Dadurch kann die Größe der zu verbindenden Flächen reduziert werden. Aufgrund der Art der Verbindung kann insbesondere auch eine besonders geringe Bauhöhe erreicht werden (weil die Schichtdicke der Verbindung sehr klein gewählt werden kann).
  • Weiterhin erlaubt die Verbindung der beschriebenen Art eine nahezu unbegrenzte Auswahl an Materialien sowohl der Halbleiterchips als auch der Nanodrähte. Dies liegt daran, dass die Stärke der Verbindung über die Größe der Kontaktoberfläche erreicht wird, und weniger über spezielle Materialeigenschaften. Auch werden aus gleichem Grund nur geringe Anforderungen an die Qualität und Güte der zu verbindenden Kontaktflächen gestellt.
  • Weiterhin kann die beschriebene Verbindung Vibrationen und ähnliche mechanische Belastungen besonders gut dämpfen. Das liegt daran, dass die Verbindung nicht flächig zwischen starren Halbleiterchips ausgebildet wird, sondern mittelbar über die flexiblen Nanodrähte dazwischen. Damit bildet sich eine Zwischenschicht zwischen den starren Halbleiterchips, die mechanische Belastungen besonders gut ausgleichen kann. Diese Zwischenschicht kann auch als eine eher poröse Struktur betrachtet werden. Die Verbindung ist insbesondere auch besonders langzeitstabil, weil ein Brechen einer starren Verbindung umgangen wird. Insbesondere die Länge der Nanodrähte und eine (optional) bei Ausbildung der Verbindung angewendete Presskraft (d.h. ein aufgebrachter Druck) können die Ausprägung dieser federnden Wirkung der Nanodrähte beeinflussen.
  • In einer bevorzugten Ausführungsform der Anordnung von Halbleiterchips sind die Halbleiterchips elektrisch leitend miteinander verbunden.
  • Insbesondere in dieser Ausführungsform ist es bevorzugt, dass mindestens einer der Halbleiterchips wenigstens teilweise aus einem elektrisch leitenden Grundkörper besteht. Bei einem derartigen Halbleiterchip kann z. B. ein elektrisches Potential an den Grundkörper angelegt werden. Dadurch kann ein Referenzpotential im Halbleiterchip kontrolliert werden. Der Begriff der elektrischen Leitfähigkeit umfasst auch eine elektrische Leitung durch einen Halbleiter. Es ist bevorzugt, dass die Nanodrähte aus einem Metall ausgebildet sind, insbesondere aus Kupfer, Gold, Silber, Platin, Nickel und/oder Zinn.
  • In einer weiteren bevorzugten Ausführungsform umfasst die Anordnung von Halbleiterchips weiterhin ein Substrat, auf das die Halbleiterchips aufgelegt sind und mit dem einer der Halbleiterchips über eine Vielzahl von Nanodrähten verbunden ist. Es besteht auch die Möglichkeit, dass mit dem Substrat lediglich ein Halbleiterchip mittels einer Vielzahl von Nanodrähten verbunden wird.
  • Das Substrat ist vorzugsweise mit einem Halbleitermaterial gebildet. Beispielsweise kann es sich bei dem Substrat um einen Siliziumwafer handeln. Über das Substrat kann die Anordnung von Halbleiterchips in ein übergeordnetes Bauteil integriert werden. Dadurch, dass auch die Verbindung zwischen dem Halbleiterchip und dem Substrat über eine Vielzahl von Nanodrähten erfolgt, ergeben sich auch für diese Verbindung die weiter oben beschriebenen Vorteile.
  • Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zum Herstellen einer Anordnung von Halbleiterchips, aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips, die über eine Vielzahl von Nanodrähten miteinander verbunden sind. Das Verfahren umfasst zumindest die folgenden Verfahrensschritte:
    1. a) Bereitstellen einer Vielzahl von Nanodrähten in zumindest einem Bereich einer Kontaktfläche mindestens einer der Halbleiterchips,
    2. b) Verbinden der Halbleiterchips über die Vielzahl von Nanodrähten.
  • Die weiter oben beschriebenen besonderen Vorteile und Ausgestaltungsmerkmale der Anordnung von Halbleiterchips sind auf das beschriebene Verfahren anwendbar und übertragbar, und umgekehrt.
  • Die angegebenen Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge durchgeführt.
  • In Schritt a) können die Nanodrähte z. B. über galvanische Prozesse oder mittels Verfahren, die aus der Dünnschichttechnologie bekannt sind, erhalten werden. In Schritt b) kann optional ein Druck auf die Halbleiterchips ausgeübt werden, mittels dem die Halbleiterchips aneinander gedrückt werden. Durch diesen Druck kann die Verbindung über die Nanodrähte besonders stabil ausgeprägt werden. Aufgrund der großen Kontaktoberfläche der Nanodrähte kann die Verbindung auch ohne einen solchen Druck mechanisch stabil ausgebildet werden. Insbesondere sind Festigkeiten der Verbindung im Bereich von MPa [Megapascal] möglich.
  • In einer bevorzugten Ausführungsform des Verfahrens wird in Schritt a) eine Vielzahl von Nanodrähten auf einer jeweiligen Kontaktfläche beider Halbleiterchips bereitgestellt.
  • Insbesondere ist es bevorzugt, dass beide an der Verbindung beteiligten Kontaktflächen vollständig mit Nanodrähten bedeckt werden. Alternativ ist es aber auch bevorzugt, nur einen Teil der Kontaktflächen mit Nanodrähten zu bedecken.
  • In dieser Ausführungsform wird die Verbindung zwischen den beiden Halbleiterchips zwischen den Nanodrähten an den jeweiligen Halbleiterchips ausgebildet. Dadurch kann eine besonders große Kontaktoberfläche erzielt werden, wodurch die Verbindung besonders mechanisch stabil ausgeprägt sein kann. Auch kann insbesondere die thermische und/oder elektrische Leitfähigkeit der Verbindung besonders gut sein. Damit kann eine besonders gute elektrische Verbindung zwischen den beiden Halbleiterchips und/oder eine besonders gute Wärmeleitung zwischen den beiden Halbleiterchips erreicht werden. Letzteres ist insbesondere vorteilhaft im Hinblick auf eine besonders gute Kühlung eines Bauteils aufweisend die Anordnung von Halbleiterchips.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens umfasst Schritt b) zumindest die folgenden Teilverfahrensschritte:
    • b1) Auflegen einer Folie auf die Kontaktfläche, wobei die Folie eine Vielzahl von durchgehenden Poren aufweist, in denen die Nanodrähte gewachsen werden können,
    • b2) Auflegen eines Mittels zum Bereitstellen eines Elektrolyten auf die Folie, und
    • b3) galvanisches Wachsen der Vielzahl von Nanodrähten aus dem Elektrolyten.
  • Die angegebenen Teilverfahrensschritte werden vorzugsweise, aber nicht notwendigerweise, in der angegebenen Reihenfolge durchlaufen.
  • Das beschriebene Verfahren ist für verschiedenste Materialien der Nanodrähte anwendbar. Als Material der Nanodrähte bevorzugt sind elektrisch leitende Materialien, insbesondere Metalle wie Kupfer, Silber, Gold, Nickel, Zinn und Platin. Aber auch nichtleitende Materialien wie Metalloxide sind bevorzugt.
  • Die Kontaktfläche, auf die die Nanodrähte gewachsen werden sollen, ist vorzugsweise elektrisch leitend ausgeführt. Sofern der jeweilige Halbleiterchip nicht elektrische leitend ist, kann die elektrische Leitfähigkeit z. B. durch eine Metallisierung der Kontaktfläche erreicht werden. So kann z. B. ein nicht elektrisch leitender Halbleiterchip mit einer dünnen Schicht Metall überzogen werden. Durch die Metallisierung kann insbesondere eine Elektrodenschicht erzeugt werden. Je nach Material der Kontaktfläche und/oder der Elektrodenschicht kann es sinnvoll sein, eine Haftschicht zwischen der Kontaktfläche und der Elektrodenschicht vorzusehen, die eine Haftung zwischen der Kontaktfläche und der Elektrodenschicht vermittelt.
  • Es ist bevorzugt, aber nicht notwendig, dass vor Schritt b1) eine Strukturierungsschicht auf der Kontaktfläche bereitgestellt wird, die mindestens eine Auslassung aufweist an einer Stelle der Kontaktfläche, an der die Nanodrähte auf die Kontaktfläche gewachsen werden sollen. Mit der Strukturierungsschicht kann also das Wachstum der Nanodrähte lokal begrenzt werden.
  • Bei der Strukturierungsschicht handelt es sich vorzugsweise um eine Schicht aus einem nicht elektrisch leitenden Material. Die Strukturierungsschicht kann entweder vor Schritt b1) auf die Kontaktfläche aufgebracht werden oder es kann ein Halbleiterchip mit bereits auf der Kontaktfläche befindlicher Strukturierungsschicht bereitgestellt werden.
  • Die Strukturierungsschicht ist bevorzugt als eine Laminierschicht ausgebildet. Dabei meint Laminierschicht, dass die Strukturierungsschicht durch Erwärmen eines Kunststoffmaterials (insbesondere eines Polymermaterials) auf die Kontaktfläche aufgebracht wird.
  • Als Alternative zum Laminierungsverfahren kann die Strukturierungsschicht durch einen Fotolack erzeugt werden, der durch einen Lithographie-Prozess (Belichten mit einer Maske) mit der entsprechenden Strukturierung versehen wird und nach dem Entwickeln dann die Auslassungen freigibt auf denen dann die Nanodrähte gemäß Schritt b3) gewachsen werden.
  • Durch die Wahl der Anzahl, Position, Größe und Gestalt der mindestens einen Auslassung in der Strukturierungsschicht kann gesteuert werden, in welchen Bereichen der Kontaktfläche die Nanodrähte gewachsen werden sollen. Dies ist insbesondere dadurch möglich, dass die Strukturierungsschicht nicht elektrisch leitend ausgeführt ist, so dass eine galvanische Abscheidung (und damit ein galvanisches Wachstum der Nanodrähte) auf das Strukturierungsschichtmaterial nicht möglich ist. Dabei weist jede Auslassung vorzugsweise eine Ausdehnung auf, die groß ist im Vergleich zu einem mittleren Durchmesser der Nanodrähte und zu einem mittleren Abstand zwischen benachbarten Nanodrähten. Das bedeutet insbesondere, dass innerhalb jeder Auslassung jeweils eine Vielzahl von Nanodrähten gewachsen werden kann.
  • Die Folie ist vorzugsweise mit einem Kunststoffmaterial, insbesondere mit einem Polymermaterial gebildet. Insbesondere ist es bevorzugt, dass die Folie derart mit der Strukturierungsschicht verbunden wird, dass die Folie nicht verrutscht. Dies könnte die Qualität der gewachsenen Nanodrähte mindern.
  • Dass die Poren der Folie durchgehend ausgeführt sind, ist vorzugsweise derart realisiert, dass die Poren von einer Oberseite der Folie zu einer Unterseite der Folie durchgehende Kanäle ausbilden. Insbesondere ist es bevorzugt, dass die Poren zylinderförmig ausgeführt sind. Es ist aber auch möglich, dass die Poren als Kanäle mit gekrümmtem Verlauf ausgeführt sind. Eine Pore kann z.B. eine kreisförmige, ovale oder mehreckige Grundfläche aufweisen. Insbesondere kann eine Pore eine hexagonale Grundfläche aufweisen. Vorzugsweise sind die Poren gleichmäßig ausgeführt (d.h. die Poren unterscheiden sich vorzugsweise nicht hinsichtlich der Größe, Form, Anordnung und/oder Abstand zu benachbarten Poren).
  • Werden die Nanodrähte in Schritt b3) gewachsen, so werden die Poren vorzugsweise (insbesondere vollständig) mit dem galvanisch abgeschiedenen Material gefüllt. Dadurch erhalten die Nanodrähte die Größe, Form und Anordnung der Poren. Durch Wahl der Folie bzw. der Poren darin können also die Eigenschaften der zu wachsenden Nanodrähte festgelegt bzw. beeinflusst werden. Die Folie kann daher auch als „Template“, „Templatefolie“ oder „Schablone“ bezeichnet werden.
  • Wird eine Strukturierungsschicht verwendet, ist es bevorzugt, dass die Folie in Schritt b1) derart auf die Strukturierungsschicht aufgelegt wird, dass die Folie zumindest teilweise die mindestens eine Auslassung in der Strukturierungsschicht überdeckt. Dadurch kann sichergestellt werden, dass zumindest in diesem Bereich der Überlappung ein Wachstum der Nanodrähte stattfinden kann. Weiterhin ist es bevorzugt, dass die Folie zumindest teilweise auch die Strukturierungsschicht in einem Bereich überdeckt, in dem die Strukturierungsschicht keine Auslassung aufweist. Dadurch kann sichergestellt werden, dass die Folie in ihrer Position fixiert ist. Das Mittel zum Bereitstellen des Elektrolyten ist bevorzugt derart ausgeführt, dass es zusätzlich eine Fixierung der Folie bewirken kann. Das kann insbesondere dadurch realisiert sein, dass das Mittel zum Bereitstellen des Elektrolyten flächig ausgeführt ist und zum Anpressen der Folie an die Kontaktfläche bestimmt und eingerichtet ist.
  • Bei dem Mittel zum Bereitstellen des Elektrolyten kann es sich um jede Vorrichtung handeln, die dazu eingerichtet und bestimmt ist, einen Elektrolyten zumindest an einer Ausgabestelle abzugeben. Vorzugsweise ist die Ausgabestelle flächig ausgeführt, wobei besonders bevorzugt ist, dass der Elektrolyt über eine Ausgabefläche gleichmäßig ausgegeben werden kann. Weiterhin ist es bevorzugt, dass das Mittel zum Bereitstellen des Elektrolyten die Folie vollständig überdeckt. Beispielsweise kann es sich bei dem Mittel zum Bereitstellen des Elektrolyten um einen Schwamm, ein Tuch, einen porösen festen Körper oder aber auch um eine Einspritzeinrichtung mit einer oder mehreren Düsen handeln.
  • Gemäß der Schritte b1) bis b3) entsteht vorzugsweise ein Schichtaufbau aus zumindest den vier Schichten: Kontaktfläche, Strukturierungsschicht, Folie und Mittel zum Bereitstellen des Elektrolyten (die in der hier genannten Reihenfolge angeordnet sind). Dieser Schichtaufbau kann in jeder beliebiger räumlichen Orientierung verwendet werden. Bevorzugt ist jedoch eine Orientierung, bei der die Kontaktfläche unten und das Mittel zum Bereitstellen des Elektrolyten oben angeordnet sind.
  • Das Verfahren ist nicht auf einen Einsatz in einem Labor oder einer Werkstatt beschränkt. Ein mobiler Einsatz ist möglich.
  • In Schritt b3) erfolgt schließlich unter Verwendung des beschriebenen Schichtaufbaus das Wachstum der Nanodrähte. Dabei kann insbesondere über die folgenden Parameter die Qualität der Nanodrähte beeinflusst werden:
    • - eine angelegte Spannung,
    • - eine vorliegende Stromdichte,
    • - ein zeitlicher Verlauf der Stromdichte und/oder der Spannung,
    • - ein Druck des Elektrolyten auf die Kontaktfläche,
    • - eine Zusammensetzung des Elektrolyten,
    • - ein Anpressdruck der Folie auf die Kontaktfläche, insbesondere durch Anpressen des Mittels zum Bereitstellen des Elektrolyten,
    • - ein zeitlicher Verlauf des Anpressdruckes der Folie,
    • - eine bei dem Verfahren vorliegende Temperatur,
    • - ein bei dem Verfahren verwendeter zeitlicher Temperaturverlauf, und
    • - eine Strömung bzw. Bewegung des Elektrolyten.
  • Bei der angelegten Spannung handelt es ich um eine zwischen Elektroden für das galvanische Wachstum angelegte Spannung. Bei der Stromdichte handelt es sich um den auf die zu bewachsende Fläche bezogenen Strom (Strom / Rasenfläche).
  • Insbesondere können diese Parameter auch mit der Zeit verändert werden. Je nach verwendetem Material, Größe, Form, Dichte (d.h. mittlerem Abstand zwischen benachbarten Nanodrähten) und Anordnung der Nanodrähte können die optimalen Parameter variieren. Insbesondere eine zeitliche Veränderung der Stromdichte kann die Nanodrahtherstellung verbessern.
  • Bevorzugt wird das Verfahren für Kupfer bei Raumtemperatur durchgeführt. Die angelegte Spannung liegt bevorzugt zwischen 0,01 V und 2 V [Volt], insbesondere bei 0,2 V. Als die Galvanik für Kupfer ist insbesondere eine Mischung aus CuSO4 [Kupfersulfat], H2SO4 [Schwefelsäure] und H2O [Wasser] bevorzugt. Um unter diesen Bedingungen beispielsweise Nanodrähte aus Kupfer mit einem Durchmesser von 100 nm [Nanometer] und einer Länge von 10 µm [Mikrometer] zu erhalten, wird bevorzugt eine Stromdichte von 1,5 mA/cm2 [Milliampere pro Quadratzentimeter] (Gleichstrom) über eine Wachstumsdauer von 20 Minuten verwendet. Um beispielsweise Nanodrähte aus Kupfer mit einem Durchmesser von 1 µm [Mikrometer] und einer Länge von 10 µm [Mikrometer] zu erhalten, wird bevorzugt eine Stromdichte von 0,5-2 mA/cm2 [Milliampere pro Quadratzentimeter] (Gleichstrom) über eine Wachstumsdauer von 40 Minuten verwendet.
  • Vorzugsweise wird nach Abschluss des Wachstums der Nanodrähte in Schritt b3) die Folie zumindest teilweise (besonders bevorzugt vollständig) entfernt. Damit können die Nanodrähte freigelegt werden, so dass sie zur weiteren Verwendung (d.h. insbesondere zum Ausbilden der Verbindung zwischen den Halbleiterchips) zur Verfügung stehen. Das Entfernen der Folie erfolgt vorzugsweise thermisch und/oder chemisch (z. B. mittels einer Lauge oder eines organischen Lösungsmittels) oder mittels Sauerstoffplasma.
  • In einer Ausführungsform ist es bevorzugt, dass zwei oder mehr Folien verwendet werden. Durch Aneinanderlegen mehrerer Folien können insbesondere Nanodrähte mit einer besonders großen Länge und/oder mit einer variablen geometrischen Form erhalten werden. Ebenfalls ist durch das Aneinanderlegen bzw. Übereinanderlegen mehrerer Folien ein Prozessschritt möglich, bei dem durch Abziehen der äußersten Folie alle Nanodrähte auf eine gemeinsame Länge, die sich insbesondere aus der Dicke der an der Kontaktfläche anliegenden Folie ergibt, gekürzt werden.
  • Vorzugsweise wird nach Abschluss des Wachstums der Nanodrähte in Schritt b4) die Folie zumindest teilweise (besonders bevorzugt vollständig) entfernt. Damit können die Nanodrähte freigelegt werden, so dass sie zur weiteren Verwendung (d.h. insbesondere zum Ausbilden der Verbindung zu einem anderen Halbleiterchip) zur Verfügung stehen. Das Entfernen der Folie erfolgt vorzugsweise thermisch und/oder chemisch (z. B. mittels einer Säure).
  • Mit dem beschriebenen Verfahren, insbesondere unter Verwendung der als bevorzugt beschriebenen Parameter, können Nanodrähte besonders hoher Qualität erhalten werden. Auch können diese über eine besonders große Fläche besonders gleichmäßig hinsichtlich Länge, Durchmesser, Struktur, Dichte (d.h. mittleren Abstands zwischen benachbarten Nanodrähten) und Materialzusammensetzung gewachsen werden. Auch ist das beschriebene Verfahren nicht auf den Einsatz in einem Labor beschränkt, da es insbesondere ohne Mikromontage-Handhabung auskommt. Verfahren, die beispielswiese mit Schwerionen-Beschuss arbeiten, sind auf eine Forschungseinrichtung beschränkt, da ein Ionenbeschleuniger eine feststehende Großanlage ist.
  • In einer weiteren bevorzugten Ausführungsform findet das Verfahren zumindest teilweise unter Erwärmung statt.
  • Die Erwärmung findet vorzugsweise in Schritt b3) statt. Dabei werden bevorzugt die in der folgenden Tabelle für die verschiedenen Materialien der Nanodrähte angegebenen bevorzugten beziehungsweise besonders bevorzugten Temperaturen verwendet.
    Material der Bevorzugte besonders bevorzugte
    Nanodrähte Temperatur Temperatur
    Kupfer 13°...43° 18°...28°
    Silber 50°...70° 55°...65°
    Platin 50°...70° 55°...65°
    Gold 50°...70° 55°...65°
    Nickel 35°...55° 40°...50°
    Zinn 13°...43° 18°...28°
  • Durch eine erhöhte Temperatur kann die Mobilität der Ionen im Elektrolyten erhöht werden. Damit kann das Wachstum der Nanodrähte begünstigt werden.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens wird der Elektrolyt dem Mittel zum Bereitstellen des Elektrolyten nach Bedarf zugeführt.
  • Der Elektrolyt wird dem Mittel zum Bereitstellen des Elektrolyten vorzugsweise über ein Rohr zugeführt. Der Bedarf an dem Elektrolyten ergibt sich insbesondere aus dem Verbrauch durch die galvanische Abscheidung. Steht am Ort des Wachstums der Nanodrähte zu wenig Elektrolyt zur Verfügung, so können sich Fehlstellen innerhalb der Nanodrähte bilden. bzw. es können Bereiche entstehen, in denen keine Nanodrähte vorhanden sind. Weiterhin kann bei einem ungleichmäßig verteilten Elektrolyten, bei einer ungleichmäßigen Ionenkonzentration des Elektrolyten und/oder bei einer ungleichmäßigen Temperatur des Elektrolyten eine ungleichmäßige Wachstumsrate auftreten. Eine ungleichmäßige Wachstumsrate kann dazu führen, dass die Nanodrähte ungleichmäßig wachsen. Wird die zugeführte Menge des Elektrolyten also genau an den Verbrauch angepasst, können Nanodrähte besonders hoher Qualität und Homogenität erhalten werden. Insbesondere kann auch auf eine Abdichtung z. B. einer Elektrolysezelle (in der das Verfahren beispielsweise durchgeführt werden kann) verzichtet werden, wenn der Elektrolyt nicht derart überschüssig vorhanden ist, dass dieser unkontrolliert aus dem Mittel zum Bereitstellen des Elektrolyten austritt.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens wird das Mittel zum Bereitstellen des Elektrolyten zumindest zeitweise an die Folie gepresst. Bevorzugt findet das Anpressen des Mittels zum Bereitstellen des Elektrolyten an die Folie während Schritt b3) statt. Dies kann insbesondere während des gesamten Schritts b3) erfolgen, bevorzugt jedoch nur in einer Anfangsphase des Nanodraht-Wachstums. Auch ein Anpressen bereits in Schritt b3) ist bevorzugt. Durch das Anpressen des Mittels zum Bereitstellen des Elektrolyten an die Folie kann das Bereitstellen des Elektrolyten erleichtert werden. Beispielsweise kann der Elektrolyt aus einem Schwamm durch Pressen dieses Schwamms zum Austreten angeregt werden. Vorzugsweise ist zum Anpressen eine Feder vorgesehen, wobei die Kraft, mit der die Feder das Mittel zum Bereitstellen des Elektrolyten an die Folie presst, einstellbar ist. Auch können elastische oder plastische Elemente, motorische, hydraulische und/oder pneumatische Verstell-Einheiten oder Hebelmechanismen zum Erzeugen der Anpresskraft verwendet werden. Durch Einstellen der Kraft kann die ausgegebene Menge an Elektrolyt kontrolliert werden. Weiterhin kann durch das Anpressen der Folie auf die Kontaktfläche beziehungsweise auf die Strukturierungsschicht sichergestellt werden, dass die Folie formschlüssig, ortsfest und frei von Lufteinschlüssen (zwischen der Folie und der Kontaktfläche beziehungsweise Strukturierungsschicht sowie in den Kanälen innerhalb der Folie) gehalten wird. Eine besonders gleichmäßige Elektrolytverteilung kann auch durch Bewegen des Mittels zum Bereitstellen des Elektrolyten während des Verfahrens sichergestellt werden. Die Bewegung kann dabei beispielsweise rotatorisch, horizontal und/oder vertikal erfolgen. Insbesondere ist es bevorzugt, dass das Mittel zum Bereitstellen des Elektrolyten mit einem zeitlich veränderlichen Druck an die Folie gepresst wird oder nach einer ersten Wachstumsphase von der Folie abgehoben wird und so ein optionales Verschließen von einzelnen Poren verhindert wird.
  • In einer weiteren bevorzugten Ausführungsform wird kontinuierlich frischer Elektrolyt dem Mittel zum Bereitstellen zugeführt und gleichzeitig überschüssiger Elektrolyt abgeführt. Dadurch wird eine Strömung des Elektrolyts erzwungen, die eine ausreichende Ionenzufuhr gewährleistet. Die Strömung kann auch durch Zirkulieren des Elektrolyts erreicht werden.
  • In einer weiteren bevorzugten Ausführungsform wird der Anpressdruck mit einem Messmittel überwacht und geregelt. Die Regelung kann insbesondere mit einem Regelglied erfolgen. Durch die Regelung kann insbesondere der Anpressdruck über die (vorzugsweise gesamte) Prozesszeit bestmöglich entsprechend vorgebbarer Werte eingestellt werden.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens ist das Mittel zum Bereitstellen des Elektrolyten schwammartig ausgeführt.
  • Unter einer schwammartigen Ausführung ist zu verstehen, dass das Mittel zum Bereitstellen des Elektrolyten dazu eingerichtet ist, den Elektrolyten zunächst aufzunehmen (insbesondere aufzusaugen), zu speichern und bei Bedarf (insbesondere unter Druck) wieder abzugeben. Als ein schwammartig ausgeführtes Mittel zum Bereitstellen des Elektrolyten sind bevorzugt:
    • - ein Schwamm (z. B. aus einem Schaumstoffmaterial, vorzugsweise einem Melaminschaum und/oder Teflonschaum),
    • - ein Tuch (z. B. aus Mikrofaser, Filterpapier, Baumwolle und/oder einem anderen Stoff) und
    • - ein poröser fester Körper (wie z. B. ein poröser Stein, ein poröses Glas und/oder ein Keramikschaum).
  • Besonders bevorzugt ist das Mittel zum Bereitstellen des Elektrolyten flexibel ausgeführt. Damit kann erreicht werden, dass das Mittel zum Bereitstellen des Elektrolyten den Elektrolyten unter Druck besonders gut abgeben kann. Auf diese Weise kann sichergestellt werden, dass jede Pore der Folie mit einer ausreichenden Menge des Elektrolyten versorgt wird. Auch kann ein solches Mittel zum Bereitstellen des Elektrolyten besonders gut an die Folie angepresst werden. Auch kann so eine Beschädigung der Folie verhindert werden.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens sind die durchgehenden Poren der Folie senkrecht zu der zu bewachsenden Kontaktfläche ausgeführt.
  • In dieser Ausführungsform können die Nanodrähte senkrecht zu der Kontaktfläche gewachsen werden. Dies ist für viele Anwendungen sinnvoll.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens wird zum galvanischen Wachsen der Vielzahl von Nanodrähten eine Spannung zwischen der zu bewachsenden Kontaktfläche und einer an dem Mittel zum Bereitstellen des Elektrolyten anliegenden Elektrode angelegt.
  • Als eine Elektrode kommt hier die elektrisch leitende Kontaktfläche (ggf. unter Berücksichtigung der weiter oben bereits beschriebenen Möglichkeit einer insbesondere durch Metallisierung erhaltbaren Elektrodenschicht) in Betracht. Die Elektrodenschicht ist bevorzugt durchgängig und geschlossen auf der Kontaktfläche ausgeprägt. Vorteilhafter weise werden für die Elektrodenschicht wahlweise Kupfer, Gold, Silber, Platin und/oder Aluminium verwendet. Wird die Kontaktfläche als eine Elektrode für das Wachstum der Nanodrähte verwendet, kann so ein homogenes elektrisches Feld über der gesamten Kontaktfläche erzeugt werden. Die zweite Elektrode ist vorzugsweise flächig ausgeführt, insbesondere derart, dass die zweite Elektrode das Mittel zum Bereitstellen des Elektrolyten zumindest teilweise (vorzugsweise vollständig) überdeckt. In dem Fall stellt die zweite Elektrode eine siebte Schicht in dem weiter oben beschriebenen Schichtaufbau dar: Kontaktfläche, Haftschicht, Elektrodenschicht, Strukturierungsschicht, Folie, Mittel zum Bereitstellen des Elektrolyten und zweite Elektrode. Die Kontaktfläche oder die Elektrodenschicht stellt dabei die erste Elektrode dar.
  • In einer weiteren bevorzugten Ausführungsform des Verfahrens wird die Folie zumindest teilweise aufgelöst.
  • Vorzugsweise findet das Auflösen der Folie am Ende des Verfahrens statt, d.h. insbesondere nach Schritt b3). Das Entfernen der Folie ist allgemein vorteilhaft, weil erst durch das Entfernen der Folie die Nanodrähte freigelegt werden. Bevorzugt wird die Folie vollständig aufgelöst. Damit können für eine spätere Verwendung der Nanodrähte ungewünschte Rückstände der Folie vermieden werden. Die Folie kann thermisch und/oder chemisch entfernt werden. Zum chemischen Entfernen ist es bevorzugt, die Folie einem (insbesondere organischen) Lösungsmittel, einer Lauge und/oder einem Plasma auszusetzen.
  • Die Erfindung und das technische Umfeld werden nachfolgend anhand der Figuren näher erläutert. Die Figuren zeigen besonders bevorzugte Ausführungsbeispiele, auf die die Erfindung jedoch nicht begrenzt ist. Insbesondere ist darauf hinzuweisen, dass die Figuren und insbesondere die dargestellten Größenverhältnisse nur schematisch sind. Es zeigen schematisch:
    • 1: eine Querschnittsansicht einer Herstellungsanordnung zur Durchführung des beschriebenen Verfahrens,
    • 2: eine Schnittansicht von oben durch die Strukturierungsschicht der Anordnung aus 1, und
    • 3: eine Anordnung von Halbleiterchips.
  • 1 zeigt eine Herstellungsanordnung 1 zum Bereitstellen einer Vielzahl von Nanodrähten 2. Die Herstellungsanordnung 1 umfasst eine Kontaktfläche 18 eines (hier nur teilweise gezeigten) Halbleiterchips 3, auf die die Nanodrähte 2 gewachsen werden sollen. Auf die Kontaktfläche 18 ist eine Strukturierungsschicht 4 aufgelegt, wobei die Strukturierungsschicht 4 mehrere Auslassungen 7 aufweist (in dieser Darstellung sind zwei Auslassungen 7 zu erkennen). An den Stellen der Auslassungen 7 sollen die Nanodrähte 2 auf die Kontaktfläche 18 gewachsen werden. Weiterhin ist eine auf die Strukturierungsschicht 4 aufgelegte Folie 5 vorgesehen. Die Folie 5 weist eine Vielzahl von durchgehenden Poren 8 auf, in denen die Nanodrähte 2 gewachsen werden können. Nanodrähte 2 wachsen lediglich in den Poren 8 an den Stellen der Auslassungen 7 der Strukturierungsschicht 4. An den anderen Stellen ist ein galvanisches Wachsen der Nanodrähte 2 unterbunden. Auf die Folie 5 ist ein Schwamm 10 als ein Mittel zum Bereitstellen eines Elektrolyten 6 aufgelegt. Weiterhin ist eine Elektrode 12 vorgesehen, die an dem Schwamm 10 anliegt. Zwischen der Elektrode 12 und der Kontaktfläche 18, die elektrisch leitend ist, kann mittels einer Spannungsquelle 11 und über Kabel 15 eine Spannung angelegt werden. Mit dieser Spannung kann das galvanische Wachsen der Vielzahl von Nanodrähten 2 realisiert werden. Weiterhin ist eine Referenzelektrode 13 vorgesehen. Zwischen der Referenzelektrode 13 und der Elektrode 12 kann mit einem Messgerät 14 eine elektrische Potentialdifferenz gemessen werden. Über ein Elektrolytrohr 16 kann der Elektrolyt dem Schwamm 10 zugeführt werden. Der Schwamm 10 kann mittels einer Feder 9 an die Folie 5 gepresst werden. Dabei ist die Feder 9 derart befestigt, dass eine auf den Schwamm 10 einwirkende Kraft einstellbar ist. Dies ist durch den Doppelpfeil angedeutet. Weiterhin eingezeichnet ist eine Heizung 17, mittels derer das Wachstum der Nanodrähte 2 (vollständig oder nur zeitweise) unter Erwärmung stattfinden kann und/oder mittels derer die Folie 5 (zumindest teilweise) aufgelöst werden kann.
  • 2 zeigt die Strukturierungsschicht 4 aus 1 als eine Schnittansicht von oben. Zu erkennen sind hier die Auslassungen 7 mit den Nanodrähten 2, die nur an den Stellen der Auslassungen 7 wachsen können. Die Nanodrähte 2 haben einen kreisförmigen Querschnitt.
  • 3 zeigt eine Anordnung 20 von Halbleiterchips 3, aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips 3, die über eine Vielzahl von Nanodrähten 2 miteinander verbunden sind. Die Nanodrähte 2 sind zwischen jeweiligen Kontaktflächen 18 der Halbleiterchips 3 ausgebildet. Die beiden in diesem Beispiel vorhandenen Halbleiterchips 3 sind auf ein Substrat 19 aufgelegt. Auch das Substrat 19 weist eine Kontaktfläche 18 auf. Der unterer der beiden Halbleiterchips 3 ist über eine Vielzahl von Nanodrähten 2 mit dem Substrat 19 verbunden.
  • Bezugszeichenliste
    • 1
    Herstellungsanordnung
    2
    Nanodraht
    3
    Halbleiterchip
    4
    Strukturierungsschicht
    5
    Folie
    6
    Mittel zum Bereitstellen eines Elektrolyten
    7
    Auslassung
    8
    Pore
    9
    Feder
    10
    Schwamm
    11
    Spannungsquelle / Stromquelle
    12
    Elektrode (Gegenelektrode)
    13
    Referenzelektrode
    14
    Messgerät
    15
    Kabel
    16
    Elektrolytrohr
    17
    Heizung
    18
    Kontaktfläche
    19
    Substrat
    20
    Anordnung

Claims (13)

  1. Anordnung (20) von Halbleiterchips (3), aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips (3), die über eine Vielzahl von Nanodrähten (2) miteinander verbunden sind.
  2. Anordnung (20) von Halbleiterchips (3) nach Anspruch 1, wobei die Halbleiterchips (3) elektrisch leitend miteinander verbunden sind.
  3. Anordnung (20) von Halbleiterchips (3) nach einem der vorherigen Ansprüche, weiterhin umfassend ein Substrat (19), auf das die Halbleiterchips (3) aufgelegt sind und mit dem einer der Halbleiterchips (3) über eine Vielzahl von Nanodrähten (2) verbunden ist.
  4. Verfahren zum Herstellen einer Anordnung (20) von Halbleiterchips (3), aufweisend wenigstens zwei aufeinander aufliegende Halbleiterchips (3), die über eine Vielzahl von Nanodrähten (2) miteinander verbunden sind, wobei das Verfahren zumindest die folgenden Verfahrensschritte umfasst: a) Bereitstellen einer Vielzahl von Nanodrähten (2) in zumindest einem Bereich einer Kontaktfläche (18) mindestens einer der Halbleiterchips (3), b) Verbinden der Halbleiterchips (3) über die Vielzahl von Nanodrähten (2).
  5. Verfahren nach Anspruch 4, wobei in Schritt a) eine Vielzahl von Nanodrähten (2) auf einer jeweiligen Kontaktfläche (18) beider Halbleiterchips (3) bereitgestellt wird.
  6. Verfahren nach einem der Ansprüche 4 oder 5, wobei Schritt b) zumindest die folgenden Teilverfahrensschritte umfasst: b1) Auflegen einer Folie (5) auf die Kontaktfläche (18), wobei die Folie (5) eine Vielzahl von durchgehenden Poren (8) aufweist, in denen die Nanodrähte (2) gewachsen werden können, b2) Auflegen eines Mittels zum Bereitstellen eines Elektrolyten (6) auf die Folie (5), und b3) galvanisches Wachsen der Vielzahl von Nanodrähten (2) aus dem Elektrolyten.
  7. Verfahren nach Anspruch 6, wobei das Verfahren zumindest teilweise unter Erwärmung stattfindet.
  8. Verfahren nach einem der Ansprüche 6 oder 7, wobei der Elektrolyt dem Mittel zum Bereitstellen des Elektrolyten (6) nach Bedarf zugeführt wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Mittel zum Bereitstellen des Elektrolyten (6) zumindest zeitweise an die Folie (5) gepresst wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Mittel zum Bereitstellen des Elektrolyten (6) schwammartig ausgeführt ist.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei die durchgehenden Poren (8) der Folie (5) senkrecht zu der zu bewachsenden Kontaktfläche (18) ausgeführt sind.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei zum galvanischen Wachsen der Vielzahl von Nanodrähten (2) eine Spannung zwischen der zu bewachsenden Kontaktfläche (18) und einer an dem Mittel zum Bereitstellen des Elektrolyten (6) anliegenden Elektrode (12) angelegt wird.
  13. Verfahren nach einem der Ansprüche 6 bis 12, wobei die Folie (5) zumindest teilweise aufgelöst wird.
DE102017104902.9A 2017-03-08 2017-03-08 Anordnung von Halbleiterchips und Verfahren zur Herstellung davon Pending DE102017104902A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017104902.9A DE102017104902A1 (de) 2017-03-08 2017-03-08 Anordnung von Halbleiterchips und Verfahren zur Herstellung davon
PCT/EP2018/055836 WO2018162682A1 (de) 2017-03-08 2018-03-08 Anordnung und verfahren zum bereitstellen einer vielzahl von nanodrähten sowie galvanikkapsel
EP18712811.1A EP3592697B1 (de) 2017-03-08 2018-03-08 Vorrichtung und verfahren zum bereitstellen einer vielzahl von nanodrähten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017104902.9A DE102017104902A1 (de) 2017-03-08 2017-03-08 Anordnung von Halbleiterchips und Verfahren zur Herstellung davon

Publications (1)

Publication Number Publication Date
DE102017104902A1 true DE102017104902A1 (de) 2018-09-13

Family

ID=63259089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104902.9A Pending DE102017104902A1 (de) 2017-03-08 2017-03-08 Anordnung von Halbleiterchips und Verfahren zur Herstellung davon

Country Status (1)

Country Link
DE (1) DE102017104902A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122007A1 (de) * 2018-09-10 2020-03-12 Nanowired Gmbh Anordnung miteinander verbundener Bauelemente sowie Verfahren zur Verbindung von Bauelementen
DE102019111962A1 (de) * 2019-05-08 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2022184503A1 (de) * 2021-03-03 2022-09-09 Nanowired Gmbh Wachstum von nanodrähten
WO2022207307A1 (de) * 2021-03-29 2022-10-06 Nanowired Gmbh Verbindung zweier bauteile mit einem verbindungselement
DE102021126435A1 (de) 2021-10-12 2023-04-13 Nanowired Gmbh Wachstum von Nanodrähten
DE102022121193A1 (de) 2022-08-22 2024-02-22 Danfoss Silicon Power Gmbh Elektronische struktur und verfahren zu deren herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090316335A1 (en) 2005-05-18 2009-12-24 Patrice Simon Method for the Electrolytic Production of Self-Supporting Conductive Nanocomposite Elements
US20100308473A1 (en) 2007-10-26 2010-12-09 Centre Nat De La Recherche Scientifique Method for making an electrically conducting mechanical interconnection member
US20110020713A1 (en) 2007-08-10 2011-01-27 The Board Of Trustees Of The Leland Stanford Junior University Nanowire battery methods and arrangements
US20120119359A1 (en) 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Bump structure and semiconductor package having the bump structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090316335A1 (en) 2005-05-18 2009-12-24 Patrice Simon Method for the Electrolytic Production of Self-Supporting Conductive Nanocomposite Elements
US20110020713A1 (en) 2007-08-10 2011-01-27 The Board Of Trustees Of The Leland Stanford Junior University Nanowire battery methods and arrangements
US20100308473A1 (en) 2007-10-26 2010-12-09 Centre Nat De La Recherche Scientifique Method for making an electrically conducting mechanical interconnection member
US20120119359A1 (en) 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Bump structure and semiconductor package having the bump structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122007A1 (de) * 2018-09-10 2020-03-12 Nanowired Gmbh Anordnung miteinander verbundener Bauelemente sowie Verfahren zur Verbindung von Bauelementen
DE102019111962A1 (de) * 2019-05-08 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE112020002264B4 (de) 2019-05-08 2024-08-29 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2022184503A1 (de) * 2021-03-03 2022-09-09 Nanowired Gmbh Wachstum von nanodrähten
WO2022207307A1 (de) * 2021-03-29 2022-10-06 Nanowired Gmbh Verbindung zweier bauteile mit einem verbindungselement
DE102021126435A1 (de) 2021-10-12 2023-04-13 Nanowired Gmbh Wachstum von Nanodrähten
DE102022121193A1 (de) 2022-08-22 2024-02-22 Danfoss Silicon Power Gmbh Elektronische struktur und verfahren zu deren herstellung

Similar Documents

Publication Publication Date Title
DE102017104902A1 (de) Anordnung von Halbleiterchips und Verfahren zur Herstellung davon
EP3592696B1 (de) Anordnung und verfahren zum bereitstellen einer vielzahl von nanodrähten
DE102017104905A1 (de) Anordnung und Verfahren zum Bereitstellen einer Vielzahl von Nanodrähten sowie Galvanikkapsel
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE102014102242A1 (de) Verfahren und Vorrichtung zur Beschichtung mit porösem Metall und Vorrichtungen mit derartiger Beschichtung
EP2891194B1 (de) Verfahren zur herstellung eines dielektrischen elastomerstapelaktors
DE102009039227A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69825387T2 (de) Korrosionsbeständiges Bauteil, Verfahren zur seiner Herstellung und Vorrichtung zum Erhitzen einer korrosiven Substanz
EP3593102B1 (de) Messanordnung und verfahren zum messen von eigenschaften eines strömenden mediums
EP3592697B1 (de) Vorrichtung und verfahren zum bereitstellen einer vielzahl von nanodrähten
DE102016116411B4 (de) Hochohmige virtuelle Anode für eine Galvanisierungszelle
EP2754188B1 (de) Elastomerbeschichtungskopf mit einer beschichtungsdüse und verwendung von aufweitmitteln
EP4121582A1 (de) Galvanisches wachstum von nanodrähten
EP2333133A1 (de) Verfahren und Vorrichtung zum Herstellen einer mehrlagigen Spule
DE4123708A1 (de) Verfahren zum herstellen eines filtermaterials
DE102017104923A1 (de) Verbindung für einen Halbleiterchip
DE102020118446A1 (de) Verbindungselement
DE10007435A1 (de) Verfahren zum Galvanisieren eines mit einem elektrisch leitenden Polymer beschichteten Werkstücks
EP2995703B1 (de) Verfahren zur Herstellung von Flächenableitelektroden und Halbzeug zur Durchführung des Verfahrens
DE6609383U (de) Zerstaeubungsvorrichtung zum niederschlagen einer schicht von halbleitermaterial, z.b. silicium.
EP3581685B1 (de) Verfahren und vorrichtung zur automatisierten regelung der ströme in einem galvanikbad
DE102009053987A1 (de) Verfahren und Vorrichtung zum Herstellen einer mehrlagigen Spule
DE102021107824A1 (de) Verbindung zweier Bauteile mit einem Verbindungselement
DE102021105125A1 (de) Wachstum von Nanodrähten
EP4347929A1 (de) Verfahren zur herstellung hochgenau lokalisierter breitbandabsorber für 2d- und 3d-oberflächen

Legal Events

Date Code Title Description
R163 Identified publications notified
R081 Change of applicant/patentee

Owner name: NANOWIRED GMBH, DE

Free format text: FORMER OWNERS: BIRLEM, OLAV, 68642 BUERSTADT, DE; TECHNISCHE UNIVERSITAET DARMSTADT, 64289 DARMSTADT, DE

R082 Change of representative

Representative=s name: KNH PATENTANWAELTE NEUMANN HEINE TARUTTIS PART, DE

Representative=s name: KEENWAY PATENTANWAELTE NEUMANN HEINE TARUTTIS , DE

R081 Change of applicant/patentee

Owner name: NANOWIRED GMBH, DE

Free format text: FORMER OWNER: NANOWIRED GMBH, 64283 DARMSTADT, DE

R082 Change of representative

Representative=s name: KNH PATENTANWAELTE NEUMANN HEINE TARUTTIS PART, DE

Representative=s name: KEENWAY PATENTANWAELTE NEUMANN HEINE TARUTTIS , DE

R012 Request for examination validly filed