DE102008045037B4 - Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren - Google Patents

Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren Download PDF

Info

Publication number
DE102008045037B4
DE102008045037B4 DE102008045037A DE102008045037A DE102008045037B4 DE 102008045037 B4 DE102008045037 B4 DE 102008045037B4 DE 102008045037 A DE102008045037 A DE 102008045037A DE 102008045037 A DE102008045037 A DE 102008045037A DE 102008045037 B4 DE102008045037 B4 DE 102008045037B4
Authority
DE
Germany
Prior art keywords
gate electrode
transistor
channel
channel transistor
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008045037A
Other languages
English (en)
Other versions
DE102008045037A1 (de
Inventor
Frank Wirbeleit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008045037A priority Critical patent/DE102008045037B4/de
Priority to US12/507,879 priority patent/US8183096B2/en
Priority to EP09778192.6A priority patent/EP2319077B1/de
Priority to KR1020117007302A priority patent/KR20110063796A/ko
Priority to EP11168757A priority patent/EP2367201A3/de
Priority to JP2011524264A priority patent/JP5499034B2/ja
Priority to CN2009801339509A priority patent/CN102138211B/zh
Priority to PCT/EP2009/006263 priority patent/WO2010022974A1/en
Publication of DE102008045037A1 publication Critical patent/DE102008045037A1/de
Application granted granted Critical
Publication of DE102008045037B4 publication Critical patent/DE102008045037B4/de
Priority to US13/444,372 priority patent/US8264020B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Speicherzelle (250) mit:
einem p-Doppelkanaltransistor (200p) mit einer ersten Gateelektrode (205), die über einem aktiven Gebiet (210) gebildet ist;
einem n-Doppelkanaltransistor (200n) mit einer zweiten Gateelektrode (205), die über dem aktiven Gebiet (210) gebildet ist;
einer Platzhaltergateelektrode (205a), die über dem aktiven Gebiet (210) gebildet ist und lateral zwischen der ersten Gatelektrode und der zweiten Gateelektrode (205) angeordnet ist;
einem dielektrischen Zwischenschichtmaterial (222) (222), das über dem p-Doppelkanaltransistor (200p) und dem n-Doppelkanaltransistor (200n) gebildet ist; und
einem Kontaktelement (230), das in dem dielektrischen Zwischenschichtmaterial (222) (222) gebildet ist, wobei das Kontaktelement (230) eine Verbindung zu der ersten und/oder der zweiten Gateelektrode (205) und/oder der Platzhaltergateelektrode (205a) herstellt; wobei
der p-Doppelkanaltransistor (200p) ein n-Kanalgebiet (203a) aufweist, das unter der ersten Gateelektrode (205) ausgebildet ist, und ein p-Kanalgebiet (203b) aufweist, das unter dem n-Kanalgebiet (203a) gebildet ist; und
der n-Doppelkanaltransistor (200n) ein p-Kanalgebiet (203a), das...

Description

  • Gebiet der vorliegenden Offenbarung
  • Die vorliegende Offenbarung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere Transistorarchitekturen, die eine erweiterte Funktion von Transistorbauelementen ermöglichen, wodurch die Möglichkeit geschaffen wird, statische RAM-Zellen und dergleichen in einer platzsparenden Weise zu schaffen.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen, etwa Mikroprozessoren, Speicherbauelementen und dergleichen werden eine sehr große Anzahl an Schaltungselementen insbesondere Transistoren auf einer beschränkten Chipfläche vorgesehen und betrieben. Obwohl ein gewaltiger Fortschritt über die letzten Jahrzehnte im Hinblick auf eine größere Leistungsfähigkeit und geringere Strukturgrößen der Schaltungselemente gemacht wurden, zwingt die ständige Forderung nach mehr Funktionsvielfalt elektronischer Bauelemente die Halbleiterhersteller dazu, die Abmessungen der Schaltungselemente weiter zu verringern und deren Arbeitsgeschwindigkeit zu erhöhen. Jedoch beinhaltet die ständige Verringerung der Strukturgrößen enorme Anstrengungen im Hinblick auf das Neugestalten von Prozesstechniken und das Entwickeln neuer Prozessstrategien und Prozessanlagen, um den neuen Entwurfsregeln zu genügen. Im Allgemeinen ist in komplexen Schaltungen mit komplexen Logikbereichen die MOS-Technologie aktuell eine bevorzugte Fertigungstechnik im Hinblick auf das Bauteilleistungsverhalten und/oder die Leistungsaufnahme und/oder die Kosteneffizienz. In integrierten Schaltungen mit Logikbereichen, die gemäß der MOS-Technologie hergestellt werden, werden eine große Anzahl an Feldeffekttransistoren (FET) vorgesehen, die typischerweise in einem geschalteten Zustand betrieben werden, d. h. diese Bauelemente besitzen einen gut leitenden Zustand (eingeschalteter Zustand) und einen hochohmigen Zustand (ausgeschalteter Zustand). Der Zustand des Feldeffekttransistors wird durch eine Gateelektrode gesteuert, die beim Anlegen einer geeigneten Steuerspannung die Leitfähigkeit eines Kanalgebiets beeinflusst, das zwischen einem Drainanschluss und einem Sourceanschluss ausgebildet ist.
  • Auf der Basis von Feldeffekttransistoren werden komplexere Schaltungskomponenten hergestellt. Beispielsweise repräsentieren Speicherelemente in Form von Register, statischem RAM (Speicher mit wahlfreiem Zugriff) und dynamischen RAM-Zellen eine wichtige Komponente komplexer Logikschaltungen. Während des Betriebs komplexer CPU-Kerne müssen beispielsweise eine große Menge an Daten zeitweilig gespeichert und abgerufen werden, wobei die Arbeitsgeschwindigkeit und die Kapazität der Speicherelemente das Gesamtleistungsverhalten der CPU wesentlich beeinflusst. Abhängig von der in komplexen integrierten Schaltung angewendeten Speicherhierarchie werden unterschiedliche Arten an Speicherelementen eingesetzt. Beispielsweise werden Register und statische RAM-Zellen typischerweise in CPU-Kern auf Grund ihrer besseren Zugriffszeiten eingesetzt, während dynamische RAM-Elemente vorzugsweise als Arbeitsspeicher auf Grund der erhöhten Bitdichte im Vergleich zu Register oder statischen RAM-Zellen verwendet werden. In anderen Anwendungen werden größere statische RAM-Bauelemente häufig in einer zunehmenden Vielzahl elektronischer Produkte eingesetzt, wobei auch Forderungen im Hinblick auf eine geringe Leistungsaufnahme und eine hohe Informationsspeicherdichte durch diese statischen RAM-Bauelemente zu erfüllen sind. Typischerweise enthält eine dynamische RAM-Zelle einen Speicherkondensator und einen einzelnen Transistor, wobei jedoch ein komplexes Speichervorhaltesystem erforderlich ist, um periodisch die in den Speicherkondensatoren enthaltene Ladung aufzufrischen, die ansonsten auf Grund unvermeidlicher Leckströme verloren gehen würde. Obwohl die Bitdichte von DRAM-Bauelementen sehr hoch ist, muss Ladung in die Speicherkondensatoren übertragen und daraus abgeführt werden in Verbindung mit dem periodischen Auffrischimpulsen, wodurch diese Bauelemente weniger effizient im Hinblick auf die Geschwindigkeit und die Leistungsaufnahme im Vergleich zu statischen RAM-Zellen sind. Andererseits erfordern statische RAM-Zellen mehrere Transistorelemente, um ein Informationsbit zu speichern.
  • Um die Anzahl an Transistorelementen in statischen RAM-Zellen zu verringern, wurde daher vorgeschlagen, Feldeffekttransistoren mit einer größeren Funktionshöhe im Vergleich zu konventionellen Feldeffekttransistoren zu verwenden, indem ein modifiziertes Körpergebiet der Feldeffekttransistoren auf der Grundlage eines zusätzlichen dotierten Gebiets bereitgestellt wird, um damit als ein „zweites” Kanalgebiet zu dienen, das diesem sogenannten Doppelkanalfeldeffekttransistoren andere Transistoreigenschaften verleiht. D. h. durch das Vorsehen eines weiteren zweiten Kanalgebiets in dem Körper des planaren Feldeffekttransistors kann die Transkonduktanzt bzw. Steilheit des Transistors so modifiziert werden, dass ein lokales Maximum in dem Drain/Source auftritt, wodurch eine Übergangs- bzw. Transferkurve mit drei Zuständen entsteht, die zum Bereitstellen grundlegender Transistorschaltungen mit erhöhter Funktionalität verwendet werden kann. Beispielsweise können mit diesen konventionellen Transistorarchitekturen RAM-Zellen mit einer geringeren Anzahl an Transistoren bereitgestellt werden.
  • In der DE 10 2004 037 087 A1 wird ein selbstvorspannender Doppelkanal-FET beschrieben, der als Bestandteil einer SRAM-Zelle dienen kann.
  • 1a zeigt schematisch eine Querschnittsansicht eines konventionellen Transistorelements 100, das bei der Herstellung einer elektronischen Schaltung, etwa einer RAM-Zelle mit erhöhter Funktionsfähigkeit oder mit einer geringeren Anzahl an Schaltungselementen im Vergleich zu konventionellen Strategien verwendet werden kann, indem die Transistortransferkurve mit drei Zuständen ausgenutzt wird. Das Transistorelement 100 umfasst ein Substrat, das ein beliebiges geeignetes Substrat, etwa ein Halbleitervollsubstrat, ein isolierendes Substrat mit einer darauf ausgebildeten kristallinen Halbleiterschicht und dergleichen, repräsentieren kann. Beispielsweise repräsentiert das Substrat ein Siliziumvollsubstrat oder ein SOI-(Silizium-auf-Isolator)Substrat, da gegenwärtig und in der nahen Zukunft die Mehrzahl komplexer integrierter Schaltungen auf der Grundlage von Silizium hergestellt wird. Ein im Wesentlichen kristallines Halbleitergebiet 102 ist auf dem Substrat ausgebildet und umfasst ein spezielles Dotierstoffmaterial, um die gewünschte Leitfähigkeitsart des Gebiets 102 zu erzeugen. In dem in 1a gezeigten Beispiel ist das Halbleitergebiet 102 so dotiert, dass eine p-Leitfähigkeit geschaffen wird. Ferner sind Drain- und Sourcegebiete 104 benachbart zu dem Gebiet 102 ausgebildet und enthalten ein Dotierstoffmaterial, das den Drain- und Sourcegebieten 104 eine Leitfähigkeitsart verleiht, die invers ist zu der Leitfähigkeitsart des Halbleitergebiets 102. In dem gezeigten Beispiel sind die Drain- und Sourcegebiete 104 stark dotiert, so dass entsprechende pn-Übergänge entlang den Grenzflächen zwischen den Drain- und Sourcegebieten 104 und dem Halbleitergebiet 102 gebildet sind. Ferner ist ein Kanalgebiet 103 zwischen den Drain- und Sourcegebieten 104 entsprechend typischer planarer Transistorkonfigurationen angeordnet und enthält ein erstes Kanalteilgebiet 103a, das im Hinblick auf die Drain- und Sourcegebiete 104 invers dotiert ist. Beispielsweise kann das erste Kanalteilgebiet 103a als ein „konventionelles” Kanalgebiet eines konventionelles Anreicherungstransistors betrachtet werden. Des Weiteren umfasst das Kanalgebiet 103 ein zweites Kanalteilgebiet 103b, das in Bezug auf das erste Kanalteilgebiet 103a invers dotiert ist und daher als ein „Verarmungskanal” betrachtet werden kann. In dem gezeigten Beispiel repräsentiert der planare Feldeffekttransistor 100 aus 1a einen n-Transistor und daher ist das erste Kanalteilgebiet 103a p- dotiert und das zweite Kanalteilgebiet 103 ist n-dotiert. Das Transistorelement 100 umfasst ferner eine Gateelektrode 105, die über dem Kanalgebiet 103 angeordnet ist, d. h. über dem ersten und dem zweiten Kanalteilgebiet 103a, 103b, wodurch eine kapazitive Kopplung der Gateelektrode 105 an das Kanalgebiet 103 erzeugt wird. Des Weiteren ist in dem gezeigten Beispiel die Gateelektrode 105 von dem Kanalgebiet 103 durch eine Gateisolationsschicht 106 getrennt, die über der oberen Fläche der Halbleiterbasisschicht ausgebildet ist, in der die Drain- und Sourcegebiete 104 und das Kanalgebiet 103 vorgesehen sind. Die Gateisolationsschicht 106 ist aus Siliziumdioxid und/oder Siliziumnitrid und/oder Siliziumoxinitrid und/oder dielektrischen Materialien mit großem ε und dergleichen gemäß gut etablierter Transistorarchitekturen aufgebaut. Das Transistorelement 100, das auch als ein Doppelkanaltransistor auf Grund der Konfiguration des Kanalgebiets 103 bezeichnet werden kann, umfasst ferner Seitenwandabstandshalter 107, die an Seitenwänden der Gateelektrode 105 gemäß gut etablierter Transistorkonfigurationen ausgebildet sind. Ferner sind andere Komponenten, etwa Metallsilizidgebiete in den Drain- und Sourcegebieten 104 und der Gateelektrode 105 vorgesehen, um die Gesamtleitfähigkeit und damit das Transistorleistungsvermögen zu verbessern. Der Einfachheit halber sind derartige leistungssteigernde Komponenten nicht dargestellt. In einigen konventionellen Vorgehensweisen zur Herstellung eines Doppelkanaltransistors wird ein Kontaktbereich 108 vorgesehen, der eine Verbindung zu einem Bereich des Halbleitergebiets 102, der in Verbindung mit dem Kanalgebiet 103 als das Körpergebiet des Transistors 100 bezeichnet wird, herstellt. Der Kontaktbereich 108 ist somit elektrisch mit dem Körpergebiet verbunden, während er gleichzeitig von dem Drain- oder Sourcegebiet 104 durch entsprechende pn-Übergänge elektrisch isoliert ist. Mittels des Kontaktbereichs 108 kann das Körpergebiet des Transistors 100 mit einer geeigneten Referenzspannung verbunden werden, wodurch die Steuerbarkeit des Transistors 100 verbessert wird.
  • Der Transistor 100 kann auf der Grundlage gut etablierter konventioneller Transistorfertigungsprozessabläufe hergestellt werden, wozu die Herstellung geeigneter Isolationsstrukturen (nicht gezeigt) gehört, um entsprechende aktive Bereiche für mehrere Transistoren, etwa dem Transistor 100, zu bilden. Als nächstes wird die grundlegende Dotierung des Körpergebiets des Transistors eingerichtet durch gut etablierte Implantationstechniken, woran sich der Einbau einer gegensätzlichen Dotierstoffsorte anschließt, um damit das zweite Kanalgebiet 103 innerhalb des Körpergebiets zu bilden. Als nächstes wird die Gateelektrode 105 in Verbindung mit der Gateisolationsschicht 104 hergestellt, indem bei spielsweise das Gatedielektrikumsmaterial durch Oxidation und/oder Abscheidung gebildet wird, woran sich das Abscheiden eines geeigneten Gateelektrodenmaterials anschließt, etwa Polysilizium und dergleichen, das nachfolgend auf der Grundlage aufwendiger Lithographietechniken strukturiert wird. Anschließend wird ein Versatzabstandshalter (nicht gezeigt) bei Bedarf gebildet und es wird eine Implantationssequenz ausgeführt, um einen ersten Bereich der Drain- und Sourcegebiete 104 zu bilden, wozu auch ein entsprechender Halo-Implantationsprozess gehören kann. D. h. während der Halo-Implantation wird eine Leitfähigkeitsart erzeugt, beispielsweise auf der Grundlage eines geneigten Implantationsprozesses, die von entgegengesetzter Leitfähigkeitsart im Vergleich zu jener ist, die durch die Dotierstoffsorte für die Drain- und Sourcegebiete erreicht wird. Folglich kann zusätzlich zum Einstellen des Dotierstoffgradienten an den pn-Übergängen auch das zweite Kanalgebiet 103b von den Drain- und Sourcegebieten auf Grund der Gegendotierung, die durch die Halo-Implantation erreicht wird und die zu einer höheren Dotierstoffkonzentrationen an den Bereichen zwischen dem zweiten Kanalgebiet 103b und den Drain- und Sourcegebieten führt, „getrennt” werden, da eine Gesamtleitfähigkeit in diesen Bereichen vorhanden ist, die der Leitfähigkeitsart des verbleibenden Körpergebiets entspricht. Danach wird die Abstandshalterstruktur 107 gemäß gut etablierter Abstandshaltertechniken hergestellt. Die Drain- und Sourcegebiete 104 können durch entsprechende Ionenimplantationsprozesse fertiggestellt werden, woran sich geeignet gestaltete Ausheizzyklen anschließen, um die Dotierstoffsorten zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren, wodurch auch das endgültige Dotierstoffprofil eingestellt wird.
  • 1b zeigt schematisch das Funktionsverhalten des Doppelkanaltransistors 100. In 1b ist die Leitfähigkeit des Transistors 100, d. h. die Leitfähigkeit des Kanalgebiets 103, auf der vertikalen Achse in willkürlichen Einheiten aufgetragen und die Steuerspannung VG, die der Gateelektrode 105 zugeführt wird, ist auf der horizontalen Achse gezeigt. Der Doppelkanaltransistor 100 zeigt eine deutlich modifizierte Transkonduktanz bzw. Steilheit im Vergleich zu konventionellen planaren Feldeffekttransistoren mit einem einzelnen Kanal auf Grund des Vorhandenseins des zweiten Kanalgebiets, so dass die Leitfähigkeit des Transistors 100 ein mehr oder minder ausgeprägtes lokales Maximum aufweist. Wie gezeigt, kann, wenn die Steuerspannung VG eine erste Schwellwertspannung VT1 übersteigt, eine typische Zunahme der Leitfähigkeit beobachtet werden, wie dies auch für konventionelle planare Anreicherungstransistoren der Fall ist. Bei einer zweiten Schwellwertspannung VT2 findet jedoch ein deutlicher Abfall der Leitfähigkeit mit zunehmender Steuerspannung VG statt, woraus sich ein lokales Minimum an einer dritten Schwellwertspannung VT3 ergibt, bei der ein weiterer Anstieg der Leitfähigkeit mit zunehmender Steuerspannung VG beobachtet werden kann. Folglich sorgen das lokale Maximum oder Minimum an den Spannungen VT2 und VT3 für einen stabilen Zwischenzustand in der Übertragungskurve des Transistors 100, was vorteilhaft ausgenutzt werden kann, um grundlegende elektronische Schaltungen mit erweiterter Funktionsvielfalt bei gleicher Anzahl an Schaltungselementen in konventionellen Gestaltungen aufzubauen, während in anderen Fällen eine gewünschte Funktionsvielfalt auf der Grundlage einer geringeren Anzahl an Schaltungselementen erreicht werden kann, indem ein oder mehrere der konventionellen planaren Feldeffekttransistoren durch einer planaren Doppelkanaltransistor, etwa den Transistor 100, ersetzt wird.
  • Im Hinblick auf das Erhöhen der Informationsdichte oder allgemein der Packungsdichte in modernsten Halbleiterbauelementen ist der Flächenverbrauch entsprechender Transistorelemente jedoch von größerer Wichtigkeit als die Anzahl der Schaltungselemente, die zum Erreichen der gewünschten elektrischen Leistungsfähigkeit erforderlich sind. D. h. obwohl die Anzahl an Transistorelementen, beispielsweise in statischen RAM-Zellen, verringert werden kann, indem zwei oder mehrere Transistoren durch Doppelkanaltransistoren ersetzt werden, wie dies zuvor mit Bezug zu den 1a und 1b erläutert ist, ist die Halbleiterfläche, die zum Bereitstellen dieser beiden Doppelkanaltransistoren erforderlich ist, nicht notwendigerweise kleiner als für eine konventionelle Schaltungsanordnung, in der beispielsweise 6 Transistoren für eine typische statische RAM-Zelle verwendet werden. Dieser Unterschied im Flächenverbrauch kann durch das Erfordernis von Körperkontakten hervorgerufen werden, etwa den Kontakt 108 aus 1a, der in einer konventionellen Strategie durch T-förmige oder H-förmige Gateelektrodenstrukturen realisiert wird, die wertvolle Fläche des entsprechenden aktiven Gebiets einnehmen, wie dies mit Bezug zu 1c detaillierter beschrieben ist.
  • 1c zeigt schematisch eine Draufsicht eines Doppelkanaltransistors, etwa dem Doppelkanaltransistor 100, der in 1a gezeigt ist. In dieser Konfiguration umfasst der Transistor 100 ein aktives Gebiet 110, das als ein zusammenhängendes Halbleitergebiet zu verstehen ist, das durch eine Isolationsstruktur umschlossen ist, etwa eine flache Grabenisolation 111 und dergleichen. Daher repräsentiert das aktive Gebiet 110 ein einzelnes Halbleitergebiet ohne eine dazwischenliegende Isolationsstruktur, in der ein geeignetes Dotierstoffprofil errichtet wird, das auf der Grundlage unterschiedlicher Dotierstoffsorten bewerkstelligt wer den kann, wie dies zur Herstellung entsprechender pn-Übergänge und dergleichen gemäß den gesamten erforderlichen Aufbau notwendig ist. Ferner ist die Gateelektrodenstruktur 105 über einem Teil des aktiven Gebiets 110 aufgebaut, wodurch ein Draingebiet 104d und ein Sourcegebiet 104s definiert werden, die eine geeignete Dotierstoffkonzentration aufweisen, wie dies auch zuvor erläutert ist. Es sollte ferner beachtet werden, dass unter der Gateelektrodenstruktur 105 ein entsprechendes Kanalgebiet mit zwei „Kanälen” vorgesehen sein kann, wie dies auch zuvor mit Bezug zu 1a erläutert ist. Des Weiteren umfasst die Gateelektrodenstruktur 105 einen entsprechenden Bereich 105a, der als ein Kontaktbereich der Gateelektrode 105 dient und unter welchem ein Halbleitergebiet besteht, das mit einem Körpergebiet des Transistors 100 verbunden sein kann. Des Weiteren kann ein Teil des aktiven Gebiets 110 als der Körperkontakt 108 dienen, der eine Verbindung mit dem Bereich, der unter dem Kontaktbereich 105a der Gatelektrode 105 angeordnet ist, herstellt. Ferner sind entsprechende Kontaktelemente 128, 129 und 130 vorgesehen, um die jeweiligen elektrischen Verbindungen zu einem Metallisierungssystem einzurichten, das über dem Transistor 100 vorzusehen ist. Beispielsweise stellt das Kontaktelement 128 eine Verbindung zu dem Körperkontakt 108 her und ebenfalls eine Verbindung zu einer Metallleitung (nicht gezeigt) der ersten Metallisierungsschicht, die auch mit dem Kontaktelement 130 verbunden sein kann, wenn eine direkte elektrische Verbindung zwischen der Gateelektrode 105, dem Sourcegebiet 104s und dem Körperkontakt 104a erforderlich ist. Andererseits kann das Sourcegebiet 104s direkt mit der Gateelektrode 105 über das „rechteckige” Kontaktelement 130 verbunden sein. In ähnlicher Weise ist das Kontaktelement 129 so vorgesehen, dass eine Verbindung zu dem Draingebiet 104d und einer entsprechenden Metallleitung des Metallisierungssystems herstellt.
  • Typischerweise wird der Transistor 100 gemäß Fertigungstechniken hergestellt, wie sie auch zuvor mit Bezug zu 1a erläutert sind, wobei nach der Fertigstellung der grundlegenden Transistorkonfiguration die entsprechenden Kontaktelemente 128, 129 und 130 in einem dielektrischen Zwischenschichtmaterial auf der Grundlage gut etablierter Strukturierungsstrategien hergestellt werden, wobei dies Kontaktelemente in einer gemeinsamen Prozesssequenz geschaffen werden. Danach werden eine oder mehrere entsprechende Metallisierungsebenen hergestellt, um damit das Metallisierungssystem gemäß den Bauteilerfordernissen vorzusehen. Wie somit aus 1c hervorgeht, ist eine signifikante Chipfläche für die Herstellung des Transistors 100 mit dem Körperkontakt 108 erforderlich, so dass für eine statische RAM-Zelle, die zwei oder mehr Doppelkanaltransistoren aufweist, die erforderliche Siliziumfläche vergleichbar ist oder sogar größer ist als in einer konventionellen statischen RAM-Zelle mit sechs konventionellen Einzelkanaltransistoren.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Bauelemente und Verfahren, in denen Doppelkanaltransistoren in einer platzsparenden Weise angeschlossen werden können, um damit eine erhöhte Packungsdichte und Informationsdichte für Halbleiterbauelemente, etwa statische RAM-Zellen, zu schaffen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen stellt die vorliegende Offenbarung Halbleiterbauelemente und geeignete Gestaltungen bzw. Layouts zur Herstellung dieser Bauelemente auf der Grundlage von Doppelkanaltransistoren mit Körperkontakten bereit, wobei dies in einer sehr platzsparenden Weise erfolgen kann. Zu diesem Zweck wird eine geeignete Körperkontaktstruktur lateral zwischen zwei benachbarten Doppelkanaltransistoren so angeordnet, dass der Körperkontakt eine Verbindung zu beiden Körpergebieten herstellen kann, wodurch auch eine elektrische Verbindung zwischen Sourcegebieten, Gateelektroden und den Körpergebieten derart eingerichtet wird, dass die Körpergebiete geeigneter Weise niederohmig angeschlossen sind. Dazu wird gemäß einigen anschaulichen hierin offenbarten Aspekten ein einzelnes Kontaktelement so vorgesehen, dass es gleichzeitig eine Verbindung zu Gateelektrodenstrukturen und Sourcegebieten der Doppelkanaltransistoren herstellt, während gleichzeitig eine Verbindung zu dem Körperkontakt erfolgt. Eine entsprechende Anordnung wird in einigen anschaulichen Ausführungsformen effizient für eine statische RAM-Zelle angewendet, die aus Doppelkanaltransistoren und einem weiteren Auswahltransistor aufgebaut ist, wodurch eine deutlich geringere Fläche im Vergleich zu konventionellen statischen RAM-Zellen erforderlich ist. Somit wird die Informationsdichte statischer RAM-Bauelemente deutlich erhöht, ohne dass wesentlich zur gesamten Prozesskomplexität beigetragen wird.
  • Eine anschauliche hierin offenbarte Speicherzelle umfasst
    einen p-Doppelkanaltransistor mit einer ersten Gateelektrode, die über einem aktiven Gebiet gebildet ist;
    einen n-Doppelkanaltransistor mit einer zweiten Gateelektrode, die über dem aktiven Gebiet gebildet ist;
    eine Platzhaltergateelektrode, die über dem aktiven Gebiet gebildet ist und zwischen lateral der ersten Gatelektrode und der zweiten Gateelektrode angeordnet ist;
    ein dielektrischen Zwischenschichtmaterial, das über dem p-Doppelkanaltransistor und dem n-Doppelkanaltransistor gebildet ist; und
    ein Kontaktelement, das in dem dielektrischen Zwischenschichtmaterial gebildet ist, wobei das Kontaktelement eine Verbindung zu der ersten und/oder der zweiten Gateelektrode und/oder der Platzhaltergateelektrode herstellt; wobei
    der p-Doppelkanaltransistor ein n-Kanalgebiet aufweist, das unter der ersten Gateelektrode ausgebildet ist, und ein p-Kanalgebiet aufweist, das unter dem n-Kanalgebiet gebildet ist; und
    der n-Doppelkanaltransistor ein p-Kanalgebiet, das unter der zweiten Gatelektrode ausgebildet ist, und ein n-Kanalgebiet, das unter dem p-Kanalgebiet ausgebildet ist, aufweist.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen ersten Doppelkanaltransistor mit einer ersten Gateelektrode und einem ersten Körpergebiet. Das Halbleiterbauelement umfasst ferner einen zweiten Doppelkanaltransistor mit einer zweiten Gateelektrode und einem zweiten Körpergebiet. Des Weiteren ist ein Körperkontakt lateral zwischen dem ersten und dem zweiten Doppelkanaltransistor angeordnet, wobei der Körperkontakt eine Verbindung zu dem ersten und dem zweiten Körpergebiet herstellt. Schließlich umfasst das Halbleiterbauelement ein einzelnes Kontaktelement, das in einem dielektri schen Zwischenschichtmaterial ausgebildet ist, wobei das Kontaktelement eine Verbindung zu dem Körperkontakt, der ersten Gateelektrode, der zweiten Gateelektrode und Sourcegebieten des ersten und des zweiten Doppelkanaltransistors herstellt.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Körperkontakts über einem aktiven Gebiet und lateral zwischen einem ersten Doppelkanaltransistor und einem zweiten Doppelkanaltransistor. Des Weiteren wird ein dielektrisches Zwischenschichtmaterial über dem Körperkontakt und dem ersten und dem zweiten Doppelkanaltransistor hergestellt. Schließlich umfasst das Verfahren das Bilden eines Kontaktelements in dem dielektrischen Zwischenschichtmaterial derart, dass dieses eine Verbindung zu einer ersten Gateelektrode und einem Sourcegebiet des ersten Doppelkanaltransistors, zu einer zweiten Gateelektrode und einem Sourcegebiet des zweiten Doppelkanaltransistors und zu dem Körperkontakt herstellt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Doppelkanalfeldeffekttransistors mit einem zweiten Kanalgebiet in dem Körper gemäß konventioneller Techniken zeigt;
  • 1b schematisch ein Verhalten mit drei Zuständen eines Doppelkanalfeldeffekttransistors zeigt, der bei der Herstellung von Schaltungen, etwa von Speicherzellen, mit einer geringeren Anzahl an Transistorelementen ausgenutzt werden kann;
  • 1c zeigt schematisch eine Draufsicht eines Doppelkanaltransistors mit einem Körperkontakt, der auf der Grundlage konventioneller Techniken hergestellt ist;
  • 2a schematisch ein Schaltbild einer statischen RAM-Zelle mit zwei Doppelkanaltransistoren und einem Auswahltransistor zeigt, der in Form eines „Einzelkanaltransistors” gemäß anschaulicher Ausführungsformen vorgesehen ist;
  • 2b schematisch eine Draufsicht eines Halbleiterbauelements oder eines Layouts davon zeigt, in welchem die elektrische Schaltung aus 2a eingerichtet ist, wodurch eine statische RAM-Zelle auf der Grundlage eines platzsparenden Aufbaus einer Konfiguration gemäß anschaulicher Ausführungsformen gebildet wird;
  • 2c bis 2g schematisch Querschnittsansichten eines Teils des in 2c gezeigten Halbleiterbauelements während diverser Fertigungsphasen gemäß noch weiterer anschaulicher Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand Halbleiterbauelemente und entsprechende Schaltungsgestaltungen und Verfahren, in denen ein Körpergebiet von Doppelkanaltransistoren effizient mit Gateelektroden und Sourcegebieten der Doppelkanaltransistoren auf der Grundlage eines einzelnen Kontaktelements verbunden werden kann, wodurch ein geringerer Flächenkonsum im Vergleich zu konventionellen Techniken für die Herstellung von Körperkontakten erreicht wird. In einigen anschaulichen Ausführungsformen wird das Schema für die platzsparende Kontaktbildung für die Körperkontakte von zwei oder mehr Doppelkanaltransistoren auf eine statische RAM-Zelle angewendet, die in einer anschaulichen Ausführungsform aus zwei Doppelkanaltransistoren in Verbindung mit einem Auswahltransistor aufgebaut ist, wobei eine Verringerung des Flächenkonsums im Vergleich zu konventionellen statischen RAM-Zellen, die auf der Grundlage der gleichen Technologie hergestellt sind, von ungefähr 50% erreicht werden kann. Folglich kann auf Grund der größeren Funktionsbandbreite von Doppelkanaltransistoren mit Körperkontakten die Anzahl der Transistorelemente verringert werden, wobei auch der Flächenverbrauch dieser Transistoren auf einem geringen Niveau auf Grund des platzsparenden elektrischen Verbindungssystems zwischen den Körpern und den Transistorbereichen, etwa den Sourcegebieten und den Gateelektroden, gehalten wird.
  • Es sollte beachtet werden, dass die hierin offenbarten Prinzipien vorteilhaft auf statische RAM-Speicherzellen angewendet werden können, da die platzsparende Konfiguration für eine erhöhte Informationsdichte im Vergleich zu konventionellen Techniken sorgt, wodurch die Herstellung von Speicherbauelementen mit einer erhöhten Informationsdichte und auch das Vorsehen eines größeren Speicherbereichs in komplexen Schaltungen, etwa CPU's, und dergleichen, möglich ist. Andererseits kann die vorliegende Offenbarung auch auf andere Schaltungskonfigurationen angewendet werden, in denen zwei oder mehr Doppelkanaltransistoren so zu verwenden sind, dass konventionelle Einzelkanaltransistoren ersetzt werden, um damit die Gesamtfunktionsvielfalt von Schaltungen zu erhöhen, wobei gleichzeitig eine erhöhte Packungsdichte erforderlich ist. Daher sollte die vorliegende Offenbarung nicht auf spezielle elektronische Schaltungen eingeschränkt erachtet werden, sofern derartige Einschränkungen nicht speziell in der Beschreibung oder den angefügten Patentansprüchen dargelegt sind.
  • Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, in denen auch auf die 1a bis 1c verwiesen wird, wenn dies geeignet ist.
  • 2a zeigt schematisch ein Schaltbild einer elektronischen Schaltung 250, die eine Speicherzelle zum Speichern eines einzelnen Bits an Information repräsentiert. Die Speicherzelle 250 beruht auf einer geringeren Anzahl an Transistorelementen im Vergleich zu konventionellen statischen RAM-Zellen, die typischerweise 6 Transistoren aufweisen. In der gezeigten Ausführungsform enthält die Speicherzelle 250 einen ersten Doppelkanaltransistor 200n in Form eines n-Transistors, d. h. dessen Drain- und Sourcegebiete 204d, 204s sind mittels einer n-Dotierstoffsorte dotiert, wie dies auch zuvor mit Bezug zu dem Doppelkanaltransistor 100 aus 1a erläutert ist. Des Weiteren ist ein zweiter Doppelkanaltransistor 200p in Form eines p-Transistors vorgesehen, d. h. entsprechende Drain- und Sourcegebiete 204g, 204s sind mit einer p-Dotierstoffsorte dotiert. Des Weiteren sind die Transistoren 200n, 200p elektrisch so miteinander verbunden, dass jede Gateelektrode 205 mit dem jeweiligen Sourgebiet 204s verbunden ist, wobei auch beide Sourcegebiete 204s mit entsprechenden Körpergebieten 208 jedes der Transistoren 20n, 200p verbunden sind. Des Weiteren wird, wie gezeigt ist, eine gut leitende Verbindung zwischen den Gateelektroden 205 eingerichtet. Ferner ist ein Knoten 208a somit mit den Körpergebieten 208, den Sourcegebieten 204s und den Gateelektrodenstrukturen 205 beider Transistoren 200n, 200p verbunden, so dass der Knoten 208a als Eingang und Ausgang eines informationsspeichernden Elements dient, das durch die beiden Doppelkanaltransistoren 200n, 200p gebildet ist. D. h., wenn eine geeignete Betriebsspannung VDD, VSS über das Drain 204d des n-Transistors 200n und des Drain 204d des p-Transistors 200 angelegt wird, führt das Anlegen einer geeigneten Eingangsspannung an den Knoten 208a zu einem stabilen Zustand der Transistoren 200n, 200p, der dann an den Knoten 208a auf der Grundlage einer geeigneten Fühlerschaltung, wie sie im Stand der Technik bekannt ist, „ausgelesen” werden kann. Des Weiteren umfasst die Speicherzelle 250 einen Auswahltransistor 200s, dessen Gate 205 mit einer Auswahlleitung verbunden ist, während der Drain/Source-Pfad des Transistors 200s einen schaltbaren leitenden Pfad repräsentiert, um steuerbar den Knoten 208a mit einer Bitleitung zu verbinden. Im Hinblick auf das Einsparen von Platz kann der Auswahltransistor 200s in Form eines „Einzelkanaltransistors” vorgesehen werden, ohne dass ein spezielle Körperkontakt erforderlich ist, etwa die Kontakte 208 der Doppelkanaltransistoren 200n, 200p.
  • Bei Verwendung konventioneller Körperkontakttechnologien zum Einrichten der Schaltung aus 2a als ein tatsächliches Layout oder ein Halbleiterbauelement ist, wie zuvor erläutert ist, ein deutlicher Siliziumverbrauch mit eigentlicher Ausbildung der Doppelkanaltransistoren 200n, 200p verbunden, wie dies auch zuvor mit 1c erläutert ist. Gemäß den hierin offenbarten Prinzipien beruht jedoch die Verbindungsstruktur für die Transistoren 200n, 200p auf einer platzsparenden Körperkontaktstruktur, wodurch der gesamte Flächenverbrauch der statischen Speicherzelle 250 verringert wird, und somit deutlich kleiner ist im Vergleich zu Konfigurationen mit konventionellen Einzelkanaltransistoren oder konventionellen Doppelkanaltransistoren.
  • 2b zeigt schematisch eine Draufsicht der statischen Speicherzelle 250 in einer tatsächlichen Implementierung oder 2b kann als ein Layout bzw. eine Gestaltung der Speicherzelle 250 betrachtet werden. Eine Gestaltung bzw. ein Layout ist als die geometrische Konfiguration der diversen Bauteilebenen zu verstehen, die zum Erzeugen der Speicherzelle 250 in einem eigentlichen Halbleiterchip erforderlich sind, wobei die geometrische Konfiguration in Form beliebiger geeigneter Mittel vorgesehen werden kann, etwa in Form eines Computerprogramms, eines Ausdrucks und dergleichen, wie sie typischerweise bei der Gestaltung tatsächlicher Halbleiterbauelemente verwendet werden. Wie gezeigt, umfasst das Layout oder das tatsächliche Halbleiterbauelement, das der statischen Speicherzelle 250 entspricht, zwei Doppelkanaltransistoren 200n und 200p, die in einer anschaulichen Ausführungsform in einem einzelnen aktiven Gebiet 210 aufgebaut sind. D. h. das aktive Gebiet 210, das einen entsprechenden Halbleiterbereich repräsentieren kann, etwa ein siliziumbasiertes Halbleitermaterial, ist von einer Isolationsstruktur (in 2b nicht gezeigt) umschlossen, ohne dass weitere innere Isolationsstrukturen vorgesehen sind, die das aktive Gebiet 210 in einzelne Teilgebiete, die voneinander getrennt sind, unterteilen. In dieser Ausführungsform umfasst der n-Kanaltransistor 200n das Draingebiet 204d und das Sourcegebiet 204s, die innerhalb des aktiven Gebiets 210 hergestellt sind, wobei das Sourcegebiet 204s mit einem „Körpergebiet” verbunden ist, das in den aktiven Gebiet 210 unter einem Körperkontakt 208 liegt, der über dem aktiven Gebiet 210 ausgebildet ist und der in einer anschaulichen Ausführungsform einen ähnlichen Aufbau wie die entsprechenden Gateelektroden 205 der Transistoren 200n, 200p besitzt. D. h. die Gatelektroden 205 und der Körperkontakt 208 können auf der Grundlage einer gemeinsamen Fertigungssequenz bis zu einer gewissen Fertigungsphase hergestellt werden, wodurch für ein hohes Maß an Kompatibilität und Effizienz gesorgt wird, wie dies nachfolgend detaillierter beschrieben ist. Ferner kann der Körperkontakt 208 einen leitenden Weg (nicht gezeigt) bilden, der sich in das aktive Gebiet 210 so erstreckt, dass eine Verbindung zu dem Halbleitergebiet hergestellt wird, das darin ausgebildet wird, das wiederum eine Verbindung zu Körpergebieten der Transistoren 200n, 200p herstellt, wie dies auch nachfolgend detaillierter erläutert ist. In ähnlicher Weise weist der p-Doppelkanaltransistor 200p ein Draingebiet 204d und das Sourcegebiet 204s, die in dem gleichen aktiven Gebiet 210 ausgebildet sind, jedoch auf der Grundlage einer Dotierstoffsorte hergestellt sind, die die inverse Leitfähigkeitsart im Vergleich zu den Drain- und Sourcegebieten des Doppelkanaltransistors 200n hervorruft. Ein Kontaktelement 229n stellt eine Verbindung zu dem Draingebiet 204d des Transistors 200n und zu einer Metallisierungsschicht und schließlich einer Metallleitung, die mit der Versorgungsspannung VDD verbunden ist, her. In ähnlicher Weise verbindet ein Kontaktelement 229p das Draingebiet 204d des Transistors 200p mit dem Metallisierungssystem und schließlich mit der Versorgungsspannung VSS entsprechend der Schaltung, wie sie in 2a gezeigt ist. Ferner ist ein Kontaktelement 230 in Form eines rechteckigen Kontakts vorgesehen, der eine Verbindung zu den Gateelektroden 205 der Transistoren 200n, 200p und zu den entsprechenden Sourcegebieten 204s und auch zu dem Körperkontakt 208 herstellt. Somit wird mittels des Kontaktelements 230 und des Körperkontakts 208, der lateral zwischen den Transistoren 200n, 200p angeordnet ist, d. h. zwischen den entsprechenden Gateelektroden 205, eine äußerst effiziente Verbindungsstruktur vorgesehen, so dass die in 2a gezeigte elektrische Konfiguration erreicht wird.
  • Ferner weist die Speicherzelle 250, d. h. deren Layout oder deren tatsächliche Implementierung in einem Halbleitermaterial in Form eines Halbleiterbauelements, den Auswahltransistor 200s auf, der in und über einem separaten aktiven Gebiet 210s hergestellt ist, das im Hinblick auf das aktive Gebiet 210 so positioniert ist, dass eine platzsparende Gesamtkonfiguration geschaffen wird, wobei auch eine effiziente elektrische Verbindung zu den Transistoren 200n, 200p und zu anderen Speicherzellen (nicht gezeigt) über entsprechende Auswahlleitungen bzw. Bitleitungen S, B ermöglicht wird. In einer anschaulichen Ausführungsform wird der Auswahltransistor 200 in Form eines Einzelkanaltransistors vorgesehen, dessen Gateelektrode 205 im Wesentlichen zu dem Körperkontakt 208 ausgerichtet ist, wodurch eine raumsparende Gesamtkonfiguration geschaffen wird. Es sollte jedoch beachtet werden, dass der Auswahltransistor 200s gemäß anderen räumlichen Lagen in Bezug auf den Körperkontakt 208 und die Transistoren 200n, 200p abhängig von der gesamten geometrischen Konfiguration eines Halbleiterbauelements mit mehreren der Speicherzellen 250 angeordnet werden kann. Zum Anschluss des Auswahltransistors 200s werden entsprechende Kontaktelemente 231, 232, 233 vorgesehen, wobei die Kontaktelemente 232, 233 die Gateelektrode 205 und das Draingebiet oder Sourcegebiet mit der Auswahlleitung bzw. der Bitleitung verbinden. In ähnlicher Weise bildet das Kontaktelement 231 eine Verbindung zu dem Metallisierungssystem, dsas wiederum zu einer der Gateelektroden 205 oder dem Kontaktelement 230 verbunden ist, wie dies durch die Leitung CL angegeben ist, wobei dies von der gesamten Konfiguration abhängt.
  • 2c zeigt schematisch eine Schnittansicht entlang des Schnittes IIc aus 2b während einer speziellen Fertigungsphase, in der die grundlegenden Transistorgestaltungen im Wesentlichen fertiggestellt sind. Es sollte beachtet werden, dass auch der Auswahltransistor 200s (siehe 2b) in einer entsprechenden Fertigungsphase ist. Wie gezeigt, enthält das Halbleiterbauelement 250 ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darüber eine Halbleiterschicht 202 zu bilden. Beispielsweise repräsentiert das Substrat 201 ein Halbleitersubstrat, ein isolierendes Material und dergleichen, wobei auch bei Bedarf ein vergrabenes isolierendes Material (nicht gezeigt) ausgebildet sein kann, um eine SOI-(Silizium-auf-Isolator-)Konfiguration zumindest lokal innerhalb des Substrats 201 zu bilden. Ferner wird eine Isolationsstruktur 211 in der Halbleiterschicht 202 gebildet, um damit lateral das aktive Gebiet 210 einzuschließen und dieses zu bilden, das in der gezeigten Ausführungsform ein zusammenhängendes Halbleitergebiet ohne dazwischenliegende Isolationsstrukturen repräsentiert. Es sollte jedoch beachtet werden, dass in anderen Fällen eine flache Isolationsstruktur bei Bedarf vorgesehen werden kann, beispielsweise unterhalb des Körperkontakts 208, solange ein leitender Pfad zu den entsprechenden Teilbereichen des aktiven Gebiets 210 aufrecht erhalten wird. Ferner enthalten in der gezeigten Fertigungsphase die Transistoren 200n, 200p die Gateelektroden 205, die auf entsprechenden Gateisolationsschichten 206 mit einer geeigneten Dicke und Materialzusammensetzung in Abhängigkeit von dem gesamten Technologiestandard gebildet werden, der zur Herstellung des Bauelements 250 eingesetzt wird. Des Weiteren sind Seitenwandabstandshalterstrukturen 207 an Seitenwänden der Gateelektroden 205 ausgebildet. Zu diesem Zweck kann ein Siliziumnitridmaterial möglicherweise in Verbindung mit einer geeigneten Ätzstoppbeschichtung (nicht gezeigt) eingesetzt werden. Es sollte ferner beachtetet werden, dass die Abstandshalterstrukturen 207 zwei oder mehr einzelne Abstandshalterelemente abhängig von der Komplexität des Dotierstoffprofils innerhalb des aktiven Ge biets 210 aufweisen können. In der gezeigten Ausführungsform besitzt der Körperkontakt 208 einen ähnlichen Aufbau oder einen im Wesentlichen identischen Aufbau wie die Gateelektroden 205. D. h. der Körperkontakt 208 umfasst eine Gateelektrode 205a, die auch als Platzhaltergateelektrode bezeichnet wird, da die Elektrodenstruktur 205a nicht dazu verwendet wird, einen entsprechenden leitenden Kanal zu steuern, sondern diese wird verwendet, um einen leitenden Pfad in das aktive Gebiet 210 zu erzeugen, um damit als ein Körperkontakt in einer späteren Fertigungsphase zu dienen. Ferner kann eine „Gateisolationsschicht” 206a vorgesehen sein, um damit die Elektroden 205a von dem aktiven Gebiet 210 in dieser Fertigungsphase zu trennen. In ähnlicher Weise ist eine Abstandshalterstruktur 207a an Seitenwänden der Elektrode 205a gebildet. In einigen anschaulichen Ausführungsformen sind die entsprechenden Längen der Gateelektroden 205 und der Elektrode 205a, wie sie durch 205l bezeichnet sind, auf der Grundlage des gleichen Entwurfssollwertes hergestellt, der von dem betrachteten Technologiestandard abhängt. In anderen Fällen kann der Körperkontakt 208, d. h. die Elektrode 205a, eine größere Länge bei Bedarf aufweisen, beispielsweise im Hinblick auf das Anpassen des gesamten elektrischen Leistungsverhaltens, wenn eine Isolationsgebiet unter dem Körperkontakt 208 vorgesehen ist, und dergleichen. Im Hinblick auf eine sehr platzsparende Konfiguration kann es vorteilhaft sein, die Gateelektroden 205 und die Elektrode 205a auf der Grundlage der gleichen geometrischen Parameter vorzusehen. Wie gezeigt, können entsprechende Drain- und Sourcegebiete 204s, 204d in dem aktiven Gebiet 210 eingerichtet werden, wobei dies auf der Grundlage unterschiedlicher Dotierstoffsorten erfolgt, um damit die entsprechende Leitfähigkeitsart der Transistoren 200n, 200p zu erzeugen. Ferner besitzen auch die jeweiligen Körpergebiete 202p, 202n entsprechende Grunddotierungen, um damit für die erforderlichen Transistoreigenschaften zu sorgen. Die Transistoren 200n, 200p enthalten ferner ein „Doppelkanalgebiet” 203 mit einem erste Kanal 203a und einem zweiten Kanal 203b, das eine inverse Dotierung im Vergleich zu dem ersten Kanalgebiet 203a aufweist, wie dies auch mit Bezug zu dem Transistor 100 aus 1a erläutert ist. Es sollte beachtet werden, dass die Dotiermittel des Kanalgebiets 203 des p-Kanaltransistors 200p invers sind zu der Dotierung des Kanalgebiets 203 des n-Kanaltransistors 200n. Es sollte beachtet werden, dass im Zusammenhang mit der vorliegenden Anmeldung ein Doppelkanaltransistor als ein Feldeffekttransistor zu verstehen ist, der ein Kanalgebiet mit einem ersten Kanalgebiet 203a, das benachbart zu der entsprechenden Gateisolationsschicht ausgebildet ist, etwa der Schicht 206, und das die gleiche Leitfähigkeitsart wie das entsprechende Körpergebiet, etwa das Gebiet 202n für den Transistor 200n und das Gebiet 202p für den Transistor 200p aufweist, wobei auch ein zweites Kanalgebiet 203b unter dem ersten Kanalgebiet vorgesehen ist, das eine inverse Leitfähigkeitsart im Vergleich zu dem ersten Kanalgebiet besitzt.
  • Das in 2c gezeigte Halbleiterbauelement 250 kann auf der Grundlage des Gestaltungskonzepts gestellt werden, wie es auch mit Bezug zu 2 gezeigt ist unter Verwendung gut etablierter Prozesstechniken, wie sie beispielsweise mit Bezug zu 1a beschrieben sind, wobei jedoch die grundlegende Dotierung der Transistoren 200n, 200p in dem aktiven Gebiet 210 hinzugefügt wird, was durch geeignete Maskierungsschemata vor dem Bilden der Gateelektrodenstrukturen 205 bewerkstelligt werden kann. Danach werden die Gateelektroden 205 und die Platzhaltergateelektrode 205a gemäß Prozesstechniken hergestellt, wie sie zuvor beschrieben sind, wobei bei Bedarf die Struktur 205a auf der Grundlage der gleichen kritischen Abmessungen hergestellt wird, wie die Gateelektrode 205. Somit kann durch Vorsehen der Platzhaltergateelektrode 205a zumindest ein Teil des aktiven Gebiets 210, der durch 202b gekennzeichnet ist, während nachfolgender Implantationsprozesse zum Erzeugen der Drain- und Sourcegebiete 204s, 204d für die Transistoren 200n, 200p abgeblockt werden. Es sollte beachtet werden, dass das „Körpergebiet” 202b Gebiete unterschiedlicher Grunddotierung aufweisen kann, die während vorhergehender Implantationsprozesse zum Erzeugen der grundlegenden Dotierstoffkonzentrationen und der Kanaldotierungen für die Transistoren 200n, 200p unterschiedliche Leitfähigkeitsart erzeugt wurden.
  • Auf der Grundlage der Abstandshalterstruktur 207 wird ein geeignetes Dotierstoffprofil für die jeweiligen Drain- und Sourcegebiete 204d, 204s eingerichtet und danach werden entsprechende Ausheizprozesse gemäß den gesamten Prozess- und Bauteilerfordernissen ausgeführt.
  • 2d zeigt schematisch das Halbleiterbauelement 250 in einer fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 212, beispielsweise in Form einer Lackmaske, vorgesehen ist, die die Transistoren 200p, 200n abdeckt, während der Körperkontakt 208 frei liegt. Die Ätzmaske 212 kann gemäß gut etablierter Photolithographietechniken auf der Grundlage einer entsprechend gestalteten Photomaske hergestellt werden. Anschließend wird das Bauelement 250 der Einwirkung einer Ätzumgebung 213 ausgesetzt, zum Entfernen der Abstandshalterstruktur 207a des Körperkontakts 208 gestaltet ist. Zu diesem Zweck können gut etablierte plasmauntergestützte und/oder nasschemische Ätzrezepte verwendet wer den. Beispielsweise kann Siliziumnitridmaterial effizient selektiv zu Siliziumdioxid, Silizium und dergleichen auf der Grundlage plasmaunterstützter Ätzrezepte und auch mittels nasschemischer Techniken unter Anwendung heißer Phosphorsäure entfernt werden. Bei Bedarf wird eine entsprechende Ätzstoppbeschichtung, etwa ein Siliziumdioxidmaterial ebenfalls entfernt, wenn dieses vorgesehen ist. Während des entsprechenden Ätzprozesses kann auch ein gewisses Maß an Unterätzung der „Gateisolationsschicht” 206a auftreten und vorteilhaft sein, um einen leitenden Pfad zu dem Körpergebiet 202b in einer späteren Fertigungsphase herzustellen.
  • 2e zeigt schematisch das Halbleiterbauelement 250 in einer weiter fortgeschrittenen Fertigungsphase, in der Metallsilizidgebiete auf freiliegenden Siliziumbereichen ausgebildet sind. D. h. die Metallsilizidgebiete 214 sind in und auf den Drain- und Sourcegebieten 204d, 204s der Doppelkanaltransistoren 200n, 200p ausgebildet und sind auch in und auf den Gateelektroden 205 hergestellt. Auf Grund des vorhergehenden Freilegens der Seitenwände der Platzhaltergateelektrode 205a ist ein entsprechendes Metallsilizid 214a auch auf der Elektrode 205a und den entsprechenden freiliegenden Seitenwandbereichen 205s ausgebildet, wobei auch Metallsilizid sich bis in das Körpergebiet 202b erstreckt, was durch die Silizidierung der Oberflächenbereiche der benachbarten Sourcegebiete 204s der Transistoren 200n, 200p und auch durch das Freilegen der Oberfläche 204s hervorgerufen wird. Die Wirkung kann noch weiter erhöht werden, indem ein gewisses Maß an Unterätzung der dielektrischen Schicht 206a erzeugt wird, wie dies auch zuvor mit Bezug zu 2d aufgeführt ist. Folglich wird ein gut leitender Pfad von der Elektrode 205a in das Körpergebiet 202d erzeugt. Es sollte beachtet werden, dass selbst ein ausgeprägter Übergangsbereich zwischen unterschiedlich dotierten Gebieten in dem Körpergebiet 202d erzeugt wurde, beispielsweise während einer Anfangsphase, wenn die grundlegenden Transistoreigenschaften in dem aktiven Gebiet 210 festgelegt werden, wie dies zuvor erläutert ist, dennoch ein leitender Pfad in jeden der entsprechenden Bereiche mit unterschiedlicher Dotierung geschaffen wird, so dass die Elektrode 205a elektrisch mit jedem der Körpergebiete 202n, 202p verbunden ist.
  • Die Metallsilizidgebiete 214, 214a können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wozu das Abscheiden eines hochschmelzenden Metalls, etwa Nickel, Platin, Kobalt, Titan und dergleichen gehört, mit einer nachfolgenden Wärmebehandlung, um eine entsprechende chemische Reaktion mit dem Siliziummaterial in Gang zu set zen. Danach wird nicht reagiertes Metall auf der Grundlage gut etablierter selektiver Ätzrezepte entfernt und anschließend werden bei Bedarf weitere Wärmebehandlungen ausgeführt, um das Metallsilizidmaterial zu stabilisieren und/oder um die gewünschten elektrischen Eigenschaften zu erhalten.
  • 2f zeigt schematisch das Bauelement 250 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist eine Kontaktebene 220 über den Transistoren 200n, 200p und dem Körperkontakt 208 vorgesehen. Die Kontaktebene 220 repräsentiert eine beliebige geeignete Kontaktstruktur, um Kontaktelemente vorzusehen, die eine Verbindung mit den Schaltungselementen herzustellen, die in und über der Halbleiterschicht 202 ausgebildet sind, d. h. zu einem aktiven Gebiet 210 und zu einem Metallisierungssystem, das noch über der Kontaktebene 220 zu bilden ist. Wie gezeigt, umfasst die Kontaktebene 220 ein Ätzstoppmaterial 221, das in Form von Siliziumnitrid, stickstoffenthaltendem Siliziumkarbid und dergleichen vorgesehen werden kann, abhängig von den gesamten Prozess- und Bauteilerfordernissen, woran sich ein dielektrisches Zwischenschichtmaterial 222, etwa Siliziumdioxid und dergleichen, anschließt. Es sollte beachtet werden, dass die spezielle Konfiguration der Bauteilebene 220 von dem gesamten betrachteten Technologiestandard abhängt und damit im Hinblick auf Materialien und Abmessungen unterscheiden kann. Die Materialien 221 und 222 können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, etwa dem Abscheiden eines Siliziumnitridmaterials oder eines anderen geeigneten Ätzstoppmaterials, beispielsweise unter Anwendung plasmaunterstützter CVD-Prozesse, woran sich das Abscheiden des dielektrischen Zwischenschichtmaterials 222 anschließt, für das gut etablierte Abscheidetechniken, etwa plasmaunterstützte CVD, subatmosphärische CVD und dergleichen verfügbar sind. Bei Bedarf kann die resultierende Oberflächentopographie eingeebnet werden, indem ein CMP-(chemisch-mechanischer Polier-)Prozess ausgeführt wird, um eine im Wesentlichen ebene Oberfläche vor dem Strukturieren der Kontaktebene 220 zu schaffen, um darin entsprechende Kontaktelemente herzustellen, etwa die Kontaktelemente 229n, 229p und 230, wie sie durch die gestrichelten Linien angegeben sind, somit kann durch das Vorsehen des Kontakts 230 eine gut leitende Verbindung zwischen dem Körpergebiet 202b, dem Sourcegebieten 204s und den Gateelektroden 205 der Transistoren 200n, 200p hergestellt werden. Während der Strukturierung der Kontaktebene 220 wird somit eine geeignete Ätzmaske vorgesehen, um die laterale Größe und die Lage entsprechender Öffnungen für die Kontaktelemente 229n, 229p und 230 und natürlich anderer Kontaktelemente, die beispielsweise zu den Auswahltransistor 200s eine Verbin dung herstellen (siehe 2b) zu definieren. Danach wird das dielektrische Zwischenschichtmaterial 222 beispielsweise unter Anwendung der Schicht 221 als ein Ätzstopp strukturiert, wobei diese nachfolgend in einem weiteren Ätzschritt geöffnet wird, um damit die gewünschten Öffnungen zu erhalten. Als nächstes wird ein geeignetes leitendes Material, etwa Wolfram und dergleichen, möglicherweise in Verbindung mit einem geeigneten Barrierenmaterial abgetragen.
  • 2g zeigt schematisch das Bauelement 250 nach der zuvor beschriebenen Prozesssequenz. Somit stellen die Kontaktelemente 229n, 229p eine Verbindung zu den jeweiligen Draingebieten 204d der Transistoren 200n, 200p her, während das Kontaktelement 230 in Form eines einzelnen zusammenhängenden Kontaktelements den Körperkontakt 208 mit den Gateelektrodenstrukturen 205 und den jeweiligen Sourcegebieten 204s verbindet, wie dies zuvor erläutert ist. Auf der Grundlage der in 2g gezeigten Konfiguration wird die weitere Bearbeitung fortgesetzt, indem eine oder mehrere Metallisierungsschichten auf der Grundlage gut etablierter Fertigungstechniken vorgesehen werden. Während der Herstellung des Metallisierungssystems werden somit entsprechende Metallleitungen eingerichtet, etwa Metallleitungen zur Verbindung mit den Versorgungsspannungen VDD, VSS (siehe 2b) und es wird ferner eine elektrische Verbindung von dem Kontaktelement 230 zu dem Auswahltransistor 200s (siehe 2b) beispielsweise auf der Grundlage des Kontaktelements 231 hergestellt, wie dies auch mit Bezug zu 2b erläutert ist. In ähnlicher Weise werden die Auswahlleitung und die Bitleitung S, B auf der Grundlage der entsprechenden Kontaktelemente 232, 233 während der Herstellung des entsprechenden Metallisierungssystems eingerichtet, wie dies auch mit Bezug zu 2b erläutert ist. Der Einfachheit halber sind derartige Metallisierungsstrukturen in 2g nicht gezeigt.
  • Somit können auf der Grundlage eines sehr effizienten Gesamtfertigungsablaufs die elektrischen Verbindungen, die gemäß der in 2a gezeigten Schaltungsanordnung erforderlich sind, eingerichtet werden, ohne dass in unerwünschter Weise zur gesamten Prozesskomplexität beigetragen wird, wobei dennoch für eine sehr platzsparende Schaltungskonfiguration auf der Grundlage des Körperkontakts 208, beispielsweise in Form der Platzhaltergateelektrode 205 und des „rechteckigen” Kontaktelements 230 gesorgt ist. Somit kann das Bauelement 250 in Form einer sehr platzeffizienten statischen RAM-Zelle gemäß der Anordnung oder der Konfiguration, wie sie in 2b gezeigt sind, vorgesehen werden, wobei ein hohes Maß an Kompatibilität mit konventionellen Fertigungstechniken beibehalten wird, mit Ausnahme für ein selektives Entfernen der Abstandshalterstruktur 207a (siehe 2b), um den gut leitenden Pfad zwischen der Elektrode 205a und dem Körpergebiet 202b zu erzeugen.
  • Es sollte beachtet werden, dass der leitende Pfad für den Körperkontakt 208, der mit den entsprechenden Körpergebieten 202n, 202p verbunden ist, für eine ausreichende Leitfähigkeit sorgt, da ein Verarmungsgebiet, von dem erwartet wird, dass es zwischen dem Siliziumkörper und den entsprechenden Gateelektroden 205 und den Körpern 202p, 202n selbst besteht, verhindert werden kann, da gemäß dem Schaltbild nach 2a der Körperkontakt 208 und die Sourceelektroden der Transistoren 200n, 200p miteinander verbunden sind und auf dem gleichen elektrischen Potential gehalten werden, so dass ein Verarmungsgebiet unter den Sourcegebieten vermieden werden kann und der Körperkontakt 208 für einen effizienten leitenden Weg sorgt.
  • Es gilt also: Die vorliegende Offenbarung stellt Verfahren und Halbleiterbauelemente bereit, in denen Doppelkanaltransistoren in einer platzsparenden Weise gebildet werden, indem ein Körperkontakt vorgesehen wird, der lateral dazwischen angeordnet ist, wobei auch ein einzelnes Kontaktelement für die gleichzeitige elektrische Verbindung der Sourcegebiete, der Gateelektroden und des Körperkontakts sorgt. Somit wird in einer anschaulichen Ausführungsform eine statische RAM-Zelle auf der Grundlage eines p-Doppelkanaltransistors und eines n-Doppelkanaltransistors in Verbindung mit einem Auswahltransistor, der etwa in Form eines Einzelkanaltransistors vorgesehen ist, bereitgestellt, wobei der gesamte Flächenverbrauch deutlich kleiner ist im Vergleich zu konventionellen statischen RAM-Zellen.

Claims (23)

  1. Speicherzelle (250) mit: einem p-Doppelkanaltransistor (200p) mit einer ersten Gateelektrode (205), die über einem aktiven Gebiet (210) gebildet ist; einem n-Doppelkanaltransistor (200n) mit einer zweiten Gateelektrode (205), die über dem aktiven Gebiet (210) gebildet ist; einer Platzhaltergateelektrode (205a), die über dem aktiven Gebiet (210) gebildet ist und lateral zwischen der ersten Gatelektrode und der zweiten Gateelektrode (205) angeordnet ist; einem dielektrischen Zwischenschichtmaterial (222) (222), das über dem p-Doppelkanaltransistor (200p) und dem n-Doppelkanaltransistor (200n) gebildet ist; und einem Kontaktelement (230), das in dem dielektrischen Zwischenschichtmaterial (222) (222) gebildet ist, wobei das Kontaktelement (230) eine Verbindung zu der ersten und/oder der zweiten Gateelektrode (205) und/oder der Platzhaltergateelektrode (205a) herstellt; wobei der p-Doppelkanaltransistor (200p) ein n-Kanalgebiet (203a) aufweist, das unter der ersten Gateelektrode (205) ausgebildet ist, und ein p-Kanalgebiet (203b) aufweist, das unter dem n-Kanalgebiet (203a) gebildet ist; und der n-Doppelkanaltransistor (200n) ein p-Kanalgebiet (203a), das unter der zweiten Gatelektrode (295) ausgebildet ist, und ein n-Kanalgebiet (203b), das unter dem p-Kanalgebiet (203a) ausgebildet ist, aufweist.
  2. Speicherzelle (250) nach Anspruch 1, die ferner einen leitenden Pfad zwischen der Platzhaltergateelektrode (205a) und einem Teil des aktiven Gebiets (210), das unter der Platzhaltergateelektrode (205a) angeordnet ist, aufweist.
  3. Speicherzelle (250) nach Anspruch 2, wobei der leitende Pfad ein Metallsilizidmaterial aufweist.
  4. Speicherzelle (250) nach Anspruch 2, wobei das Kontaktelement (230) mit einem Sourcegebiet des n-Doppelkanaltransistors (200n) und mit einem Sourcegebiet des p-Doppelkanaltransistors (200p) verbunden ist.
  5. Speicherzelle (250) nach Anspruch 4, wobei das Kontaktelement (230) mit Körpergebieten (202p, 202n) des n-Doppelkanaltransistors (200n) und des p-Doppelkanaltransistors (200p) über den leitenden Pfad verbunden ist.
  6. Speicherzelle (250) nach Anspruch 1, die ferner einen Auswahltransistor (200s) aufweist, der ausgebildet ist, Sourcegebiete des p-Doppelkanaltransistors (200p) und des n-Doppelkanaltransistors (200n) mit einer Bitleitung zu verbinden.
  7. Speicherzelle (250) nach Anspruch 6, wobei der Auswahltransistor (200s) ein Einzelkanaltransistor ist.
  8. Speicherzelle (250) nach Anspruch 6, wobei der Auswahltransistor (200s), der p-Doppelkanaltransistor (200p) und der n-Doppelkanaltransistor (200n) die einzigen Transistorelemente sind.
  9. Speicherzelle (250) nach Anspruch 2, die ferner eine erste Abstandshalterstruktur, die an Seitenwänden der ersten Gateelektrode (205) ausgebildet ist, und eine zweite Abstandshalterstruktur, die an Seitenwänden der zweiten Gateelektrode (205) ausgebildet ist, aufweist und wobei der leitende Pfad entlang den Seitenwänden der Platzhaltergateelektrode (205a) ausgebildet ist.
  10. Halbleiterbauelement mit: einem ersten Doppelkanaltransistor (200p) mit einer ersten Gateelektrode (205) und einem ersten Körpergebiet (202p); einem zweiten Doppelkanaltransistor (200n) mit einer zweiten Gatelektrode und einem zweiten Körpergebiet (202n); einem Körperkontakt (208), der Lakeral zwischen dem ersten und dem zweiten Doppelkanaltransistor (200p, 200n) angeordnet ist, wobei der Körperkontakt (208) mit dem ersten und dem zweiten Körpergebiet (202p, 202n) verbunden ist; und einem einzelnen Kontaktelement (230), das in einem dielektrischen Zwischenschichtmaterial (222) gebildet ist, wobei das Kontaktelement (230) mit dem Körperkontakt (208), der ersten und der zweiten Gateelektrode (205) und Sourcegebieten des ersten und des zweiten Doppelkanaltransistors (200p, 200n) verbunden ist.
  11. Halbleiterbauelement nach Anspruch 10, wobei der erste und der zweite Doppelkanaltransistor (200p, 200n) in einem gemeinsamen aktiven Gebiet (210) gebildet sind.
  12. Halbleiterbauelement nach Anspruch 10, wobei der erste und der zweite Doppelkanaltransistor (200p, 200n) von unterschiedlicher Leitfähigkeitsart sind.
  13. Halbleiterbauelement nach Anspruch 10, wobei der Körperkontakt (208) als eine Platzhaltergateelektrodenstruktur (205a) vorgesehen ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei die Platzhaltergateelektrodenstruktur (205a) ein metallenthaltendes Material aufweist, das zumindest an Seitenwänden ausgebildet ist.
  15. Halbleiterbauelement nach Anspruch 10, das eine Speicherzelle (250) repräsentiert und ferner einen Auswahltransistor (200s) aufweist.
  16. Halbleiterbauelement nach Anspruch 15, wobei eine Gateelektrode (205) des Auswahltransistors (200s) im Wesentlichen zu dem Körperkontakt (208) ausgerichtet ist.
  17. Halbleiterbauelement nach Anspruch 15, wobei der erste und der zweite Doppelkanaltransistor (200p, 200n) und der Auswahltransistor (200s) die einzigen Transistorelemente der Speicherzelle (250) sind.
  18. Verfahren mit: Bilden eines Körperkontakts (208) über einem aktiven Gebiet (210) und lateral zwischen einem ersten Doppelkanaltransistor und einem zweiten Doppelkanaltransistor; Bilden eines dielektrischen Zwischenschichtmaterials (222) über dem Körperkontakt (208) und dem ersten und dem zweiten Doppelkanaltransistor; und Bilden eines Kontaktelements (230) in dem dielektrischen Zwischenschichtmaterial (222) derart, dass dieses mit einer ersten Gateelektrode (205) und einem Sourcegebiet des ersten Doppelkanaltransistors (200p), einer zweiten Gateelektrode (205) und einem Sourcegebiet des zweiten Doppelkanaltransistors (200n) und dem Körperkontakt (208) verbunden ist.
  19. Verfahren nach Anspruch 18, wobei der Körperkontakt (208) und die erste und die zweite Gateelektrode (205) in einer gemeinsamen Fertigungssequenz hergestellt werden.
  20. Verfahren nach Anspruch 18, wobei Bilden des Körperkontakts (208) umfasst: Freilegen von Seitenwandbereichen einer Elektrodenstruktur des Körperkontakts (208) und Bilden eines Metallsilizids (214) auf den freigelegten Seitenwänden.
  21. Verfahren nach Anspruch 18, wobei der erste und der zweite Doppelkanaltransistor in und auf dem aktiven Gebiet (210) gebildet werden.
  22. Verfahren nach Anspruch 18, das ferner umfasst: Bilden eines Auswahltransistors (200s) in und über einem zweiten aktiven Gebiet (210), wobei der erste und der zweite Doppelkanaltransistor (200p, 200n) und der Auswahltransistor (200s) miteinander verbunden werden, um eine statische RAM-Zelle zu bilden.
  23. Verfahren nach Anspruch 22, wobei eine Gatelektrode des Auswahltransistors (200s) in ihrer Breitenrichtung zu einer Breitenrichtung des Körperkontakts (208) ausgerichtet ist.
DE102008045037A 2008-08-29 2008-08-29 Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren Active DE102008045037B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102008045037A DE102008045037B4 (de) 2008-08-29 2008-08-29 Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
US12/507,879 US8183096B2 (en) 2008-08-29 2009-07-23 Static RAM cell design and multi-contact regime for connecting double channel transistors
KR1020117007302A KR20110063796A (ko) 2008-08-29 2009-08-28 더블-채널 트랜지스터들을 포함하는 ｓｒａｍ 셀들을 위한 보디 콘택
EP11168757A EP2367201A3 (de) 2008-08-29 2009-08-28 Körperkontakt für SRAM-Zelle mit Doppelkanaltransistoren
EP09778192.6A EP2319077B1 (de) 2008-08-29 2009-08-28 Body-kontakt für eine sram-zelle mit doppelkanaltransistoren
JP2011524264A JP5499034B2 (ja) 2008-08-29 2009-08-28 ダブルチャネルトランジスタを備えたｓｒａｍセルのためのボディコンタクト
CN2009801339509A CN102138211B (zh) 2008-08-29 2009-08-28 用于包括双沟道晶体管的sram单元的本体触点
PCT/EP2009/006263 WO2010022974A1 (en) 2008-08-29 2009-08-28 Body contact for sram cell comprising double-channel transistors
US13/444,372 US8264020B2 (en) 2008-08-29 2012-04-11 Static RAM cell design and multi-contact regime for connecting double channel transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008045037A DE102008045037B4 (de) 2008-08-29 2008-08-29 Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren

Publications (2)

Publication Number Publication Date
DE102008045037A1 DE102008045037A1 (de) 2010-03-04
DE102008045037B4 true DE102008045037B4 (de) 2010-12-30

Family

ID=41606023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008045037A Active DE102008045037B4 (de) 2008-08-29 2008-08-29 Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren

Country Status (7)

Country Link
US (2) US8183096B2 (de)
EP (2) EP2367201A3 (de)
JP (1) JP5499034B2 (de)
KR (1) KR20110063796A (de)
CN (1) CN102138211B (de)
DE (1) DE102008045037B4 (de)
WO (1) WO2010022974A1 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8969928B2 (en) * 2010-08-31 2015-03-03 Micron Technology, Inc. Transistors having a control gate and one or more conductive structures
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US20120086054A1 (en) * 2010-10-12 2012-04-12 Tzyy-Ming Cheng Semiconductor structure and method for making the same
CN102456723A (zh) * 2010-10-26 2012-05-16 联华电子股份有限公司 半导体结构及其制造方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
CN102820228A (zh) * 2011-06-10 2012-12-12 中国科学院微电子研究所 半导体器件的制备方法
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US8969922B2 (en) * 2012-02-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and method of forming the same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR101923120B1 (ko) * 2012-03-21 2018-11-28 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8796748B2 (en) * 2012-08-08 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacture thereof, and image sensor circuits
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
WO2019059894A1 (en) * 2017-09-19 2019-03-28 Intel Corporation MULTICHANNEL VERTICAL TRANSISTOR FOR INTEGRATED NONVOLATILE MEMORY

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
EP0272051B1 (de) * 1986-12-17 1992-09-16 Advanced Micro Devices, Inc. Aneinandergefügte Kontaktstruktur mit vermindertem Flächenbedarf
US6624459B1 (en) * 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
JP2002208643A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置の構造およびその製造方法
US6868000B2 (en) * 2003-05-12 2005-03-15 International Business Machines Corp. Coupled body contacts for SOI differential circuits
KR100568858B1 (ko) * 2003-07-24 2006-04-10 삼성전자주식회사 수직 이중 채널을 갖는 ｓｏｉ 트랜지스터의 제조 방법 및그에 따른 구조
TWI251342B (en) * 2003-07-24 2006-03-11 Samsung Electronics Co Ltd Vertical double-channel silicon-on-insulator transistor and method of manufacturing the same
JP3722225B2 (ja) * 2003-09-01 2005-11-30 セイコーエプソン株式会社 半導体装置及びそれを用いた半導体記憶装置
US20060278893A1 (en) * 2003-09-30 2006-12-14 Letavic Theodore J A hybrid bypolar-mos trench gate semiconductor device
WO2006022915A1 (en) * 2004-07-30 2006-03-02 Advanced Micro Devices, Inc. Self-biasing transistor structure and sram cell
DE102006004409A1 (de) * 2006-01-31 2007-08-09 Advanced Micro Devices, Inc., Sunnyvale SRAM-Zelle mit selbststabilisierenden Transistorstrukturen
JP2009534783A (ja) 2006-04-24 2009-09-24 エヌエックスピー ビー ヴィ スタティック・ランダムアクセスメモリ・セル
JP2008187007A (ja) * 2007-01-30 2008-08-14 Renesas Technology Corp 半導体記憶装置
DE102008007029B4 (de) * 2008-01-31 2014-07-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor
DE102008030853B4 (de) * 2008-06-30 2014-04-30 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren

Also Published As

Publication number Publication date
US8264020B2 (en) 2012-09-11
JP2012501080A (ja) 2012-01-12
CN102138211A (zh) 2011-07-27
WO2010022974A1 (en) 2010-03-04
EP2319077A1 (de) 2011-05-11
EP2367201A2 (de) 2011-09-21
US20100052069A1 (en) 2010-03-04
KR20110063796A (ko) 2011-06-14
EP2319077B1 (de) 2014-12-03
EP2367201A3 (de) 2012-04-11
DE102008045037A1 (de) 2010-03-04
CN102138211B (zh) 2013-12-18
US8183096B2 (en) 2012-05-22
US20120193724A1 (en) 2012-08-02
JP5499034B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE102014222289B4 (de) Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102014222562B4 (de) Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102009035409B4 (de) Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird
DE102008030853B4 (de) Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102007046849A1 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102005009976A1 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102007060694A1 (de) Floating-Body-Speicherzelle, die Gates aufweist, welche Bereiche mit unterschiedlichem Leitfähigkeitstyp begünstigen
DE102009055437B4 (de) Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen auf einer geringeren Höhe hergestellt sind und Verfahren zur Herstellung der Halbleiterwiderstände
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
DE102008016439A1 (de) SOI-Transistor mit potentialfreiem Körper für die Informationsspeicherung mit asymmetrischen Drain/Source-Gebieten
DE102010001404A1 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102015206391A1 (de) Thyristor-Direktzugriffsspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110330

R081 Change of applicant/patentee

Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US

Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000