DE102007019761A1 - Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique - Google Patents

Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique Download PDF

Info

Publication number
DE102007019761A1
DE102007019761A1 DE102007019761A DE102007019761A DE102007019761A1 DE 102007019761 A1 DE102007019761 A1 DE 102007019761A1 DE 102007019761 A DE102007019761 A DE 102007019761A DE 102007019761 A DE102007019761 A DE 102007019761A DE 102007019761 A1 DE102007019761 A1 DE 102007019761A1
Authority
DE
Germany
Prior art keywords
structures
contact element
contact
gate stack
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007019761A
Other languages
German (de)
Inventor
Christoph Dr. Nölscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007019761A priority Critical patent/DE102007019761A1/en
Publication of DE102007019761A1 publication Critical patent/DE102007019761A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The method involves utilizing two adjoining structures (11, 12) of a semiconductor component that are laid in a plane for producing an electrically conductive contact unit using a pattern-by-fill technique. A contact unit (1) is arranged between the adjoining structures. A contact of a connection (2A) above another connection is produced below a layer that is laid below the contact unit. The adjoining structures include a gate-stack structure and/or a metal course, which is composed of tungsten, polycrystalline silicon, cobalt, molybdenum, aluminum and/or copper. An independent claim is also included for a structure in a semiconductor component.

Description

Verfahren zur Herstellung eines Kontaktelementes, eine Struktur in einem Halbleiterbauelement, eine integrierte Schaltung und ein Halbleiterbauelementmethod for producing a contact element, a structure in a semiconductor device, a integrated circuit and a semiconductor device

Bei der Herstellung von Halbleiterbauelementen, wie z. B. Speicherbausteinen, ist es fortlaufend erforderlich, kleinere Strukturen herzustellen, um eine höhere Integrationsdichte zu erreichen.at the production of semiconductor devices, such as. B. memory modules, It is constantly necessary to produce smaller structures to to achieve a higher integration density.

Eine Möglichkeit besteht darin, kürzere Wellenlängen, wie z. B. bei der EUV Lithographie zu verwenden. Bei einer anderen Möglichkeit, der Immersionslithographie, wird die Strukturgröße verkleinert, indem ein flüssiges Medium anstelle eines Luftspaltes zwischen Optik und der Oberfläche des Substrates (z. B. einem Siliziumwafer) angeordnet wird.A Possibility is shorter wavelengths, such as B. to use in the EUV lithography. With another Possibility of immersion lithography, becomes the structure size downsized by a liquid medium instead of a Air gap between optics and the surface of the substrate (eg, a silicon wafer).

Diese Maßnahmen erfordern erhebliche Entwicklungskosten. Daher besteht ein Anreiz, Verfahren und Strukturen zu entwickeln, bei denen herkömmliche Technologien verwendet werden können und trotzdem kleine Strukturen erzeugt werden können. Ein Beispiel dafür ist die Line-by-Fill Technologie (siehe US20060024621A1 ). Dabei ist häufig die gesamte Fläche mit leitfähigem Material bedeckt, bis auf die Ergebnisse von Spacern im Zuge der integrativen Herstellung einer Ebene: Bis auf Prozessbiases sind zumindest Teile der Schaltung derart, dass benachbarte Strukturen konform mit konstantem Abstand erzeugt wurden. Eine Kontaktierung von einer darüberliegenden Schicht in eine darunterliegende Schicht ist in der üblichen Art damit nicht mehr möglich, da übliche Kontaktierungskanäle durch Füllmaterial bedeckt sind.These measures require considerable development costs. Therefore, there is an incentive to develop methods and structures in which conventional technologies can be used and yet small structures can be generated. An example of this is the line-by-fill technology (see US20060024621A1 ). In this case, the entire surface is often covered with conductive material, except for the results of spacers in the course of integrative production of a plane: Except for process biases, at least parts of the circuit are such that adjacent structures were generated in conformity with a constant distance. A contacting of an overlying layer in an underlying layer is thus no longer possible in the usual way, since conventional contacting channels are covered by filler.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:The Invention will be described below with reference to the figures of Drawings closer to several embodiments explained. Show it:

1 eine schematische Schnittansicht eines Halbleiterbauelementes nach einer ersten Ausführungsform; 1 a schematic sectional view of a semiconductor device according to a first embodiment;

2 eine schematische Schnittansicht eines Halbleiterbauelementes nach einer zweiten Ausführungsform; 2 a schematic sectional view of a semiconductor device according to a second embodiment;

3A–C eine schematische Darstellung von Schritten zur Herstellung von Strukturen mittels einer Pattern-by-Fill (line-by-fill) Technik; 3A -C is a schematic representation of steps for the production of structures by means of a pattern-by-fill (line-by-fill) technique;

4 eine schematische Draufsicht auf einen Ausschnitt eines Layouts eines Halbleiterbauelements mit Stellen, die mittels einer Ausführungsform der Erfindung kontaktierbar sind. 4 a schematic plan view of a section of a layout of a semiconductor device with locations that are contactable by means of an embodiment of the invention.

Im Folgenden wird die Erfindung anhand einiger Ausführungsformen dargestellt, dabei wird die Erfindung vor allem anhand einer Kontaktierung zwischen zwei Ebenen eines Halbleiterbauelementes beschrieben, wobei die Kontaktierung zwischen zwei Gate-Stackstrukturen 11, 12 erfolgt. Das Halbleiterbauelement ist hier ein DRAM-Chip. Die erfindungsgemäßen Verfahren und Strukturen sind aber nicht auf diese Anwendungen beschränkt, vielmehr können Ausführungsformen auch auf andere Halbleiterbauelemente, wie z. B. einen NROM-Speicherchip, einen Flash-Speicherchip, einen Mikroprozessor, ein optoelektronisches Bauelement oder ein mikroelektromechanisches Bauelement angewandt werden. In all diesen Anwendungen gibt es die Notwendigkeit, zwei Ebenen durch ein elektrisch leitfähiges Kontaktelement 1 zu verbinden.In the following, the invention will be described with reference to some embodiments, while the invention will be described above all with reference to a contacting between two levels of a semiconductor device, wherein the contacting between two gate stack structures 11 . 12 he follows. The semiconductor device here is a DRAM chip. However, the methods and structures of the invention are not limited to these applications, but embodiments can also be applied to other semiconductor devices, such. As an NROM memory chip, a flash memory chip, a microprocessor, an optoelectronic device or a microelectromechanical device can be applied. In all these applications there is the need to use two levels through an electrically conductive contact element 1 connect to.

In 1 ist eine erste Ausführungsform einer Struktur dargestellt, die mit einer Ausführungsform des erfindungsgemäßen Verfahrens herstellbar ist.In 1 a first embodiment of a structure is shown, which can be produced with an embodiment of the method according to the invention.

Auf einem Substrat 20, hier einem Silizium-Wafer, sind die zueinander benachbarten Strukturen 11, 12 angeordnet. Im ersten Ausführungsbeispiel sind diese benachbarten Strukturen Gate-Stackstrukturen 11, 12, die mittels einer Pattern-by-Fill Technik zumindest teilweise als Füllstruktur hergestellt wurden. Zwischen den Gate-Stackstrukturen 11, 12 und dem Silizium-Substrat 20 befindet sich noch eine dielektrische Substratschicht 14, z. B. aus SiO2. Ein Beispiel für die Pattern-by-Fill Technik wird in 3 beschrieben.On a substrate 20 , here a silicon wafer, are the structures adjacent to each other 11 . 12 arranged. In the first embodiment, these adjacent structures are gate stack structures 11 . 12 , which were at least partially produced as a filling structure by means of a pattern-by-fill technique. Between the gate stack structures 11 . 12 and the silicon substrate 20 there is still a dielectric substrate layer 14 , z. B. of SiO 2 . An example of the pattern-by-fill technique is shown in 3 described.

Die Gate-Stackstrukturen 11, 12 weisen in an sich bekannter Weise einen Schichtenstapel aus Polysilizium 15, einer Metallschicht 16 und einer SiN Schicht 17 auf. Die zumindest teilweise mit der Pattern-by-Fill Technik hergestellten Gate-Stackstrukturen 11, 12 weisen seitlich jeweils eine Spacer-Schicht 13 auf, die z. B. aus SiO2 besteht.The gate stack structures 11 . 12 In a conventional manner, a layer stack of polysilicon 15 , a metal layer 16 and a SiN layer 17 on. The gate stack structures produced at least in part by the pattern-by-fill technique 11 . 12 each side have a spacer layer 13 on, the z. B. consists of SiO 2 .

Seitlich neben den Gate-Stackstrukturen 11, 12 befinden sich Anschlüsse 2A, 2B (hier ein Drain-Anschluss 2A und ein Source-Anschluss 2B) im Substrat 20, die aus einer oberhalb liegenden Ebene kontaktiert werden. Die Anschlüsse 2A, 2B werden durch eine entsprechende Dotierung im Substrat 20 gebildet.Laterally next to the gate stack structures 11 . 12 there are connections 2A . 2 B (here a drain connection 2A and a source port 2 B ) in the substrate 20 that are contacted from an upper level. The connections 2A . 2 B be by a corresponding doping in the substrate 20 educated.

Nach der Durchführung der Pattern-by-Fill Technik befinden sich auf dem Substrat 20 die benachbarten Gate-Stackstrukturen 11, 12, zwischen denen die Kontaktierung (z. B. durch eine BPSG-Schicht 18) erfolgen soll. Bedingt durch die Pattern-by-Fill Technik ist der Zwischenraum sehr schmal. Der Abstand zwischen den zwei benachbarten Strukturen 11, 12 kann weniger als 50 nm betragen. Der Abstand kann im Übrigen das Einfache oder das Doppelte der Breite der Spacerschicht 13 betragen. Auch ist es möglich, dass der Abstand zwischen den Strukturen 11, 12 einen Wert zwischen dem Einfachen und dem Doppelten der Breite der Spacerschicht 13 einnimmt.After performing the pattern-by-fill technique are on the substrate 20 the adjacent gate stack structures 11 . 12 , between which the contacting (eg by a BPSG layer 18 ). Due to the pattern-by-fill technique, the gap is very narrow. The distance between the two adjacent structures 11 . 12 can be less than 50 nm. Incidentally, the distance may be one or two times the width of the spacer layer 13 be. Also it is possible that the distance between the structures 11 . 12 a value between the single and double the width of the spacer layer 13 occupies.

Der Abstand zwischen den Strukturen 11, 12 ist gemessen zwischen den Kanten der Spacerschichten der Strukturen 11 und 12.The distance between the structures 11 . 12 is measured between the edges of the spacer layers of the structures 11 and 12 ,

Der Bereich zwischen den benachbarten Strukturen 11, 12 wird durch eine Ätzung geöffnet und der Zwischenraum zwischen den benachbarten Strukturen 11, 12 wird anschließend mit einem Kontaktelement 1 ausgefüllt. Als Materialien für das mindestens eine Kontaktelement 1 kommen insbesondere Wolfram, Kobalt, Aluminimum, Kupfer und Legierungen dieser Metalle in Frage.The area between the neighboring structures 11 . 12 is opened by an etch and the space between the neighboring structures 11 . 12 is subsequently connected to a contact element 1 filled. As materials for the at least one contact element 1 In particular tungsten, cobalt, aluminum, copper and alloys of these metals come into question.

Die Auffüllung erfolgt selbstjustierend zwischen den beiden Gate-Stackstrukturen 11, 12.The filling takes place self-adjusting between the two gate stack structures 11 . 12 ,

Dabei sehen Substratkontakte dieser Art die gleiche Umgebung und daher ist die sehr kritische Ätzung und die Abscheidung für alle Kontakte gleich, insbesondere auch im Fall der gleichzeitigen Öffnung der Arraykontakte CB. Bei dieser Ausführungsform kommen nur Kontakte vor, bei denen entweder ein benachbarter GC Stack aus einem ersten Pattern und der andere aus dem Füll Pattern entstanden ist, oder bei denen der Kontakt zwischen zwei ersten Strukturen liegt.there Substrate contacts of this type see the same environment and therefore is the very critical etching and deposition for all contacts the same, especially in the case of simultaneous opening of the Array contacts CB. In this embodiment come only Contacts in which either an adjacent GC stack from a first pattern and the other from the filling pattern is, or where the contact between two first structures lies.

Zusätzlich ist es möglich, dass vor der Auffüllung mit dem Kontaktelement 1 eine Dotierung der Anschlüsse 2A, 2B im Substrat 20 erfolgt.In addition, it is possible that before filling with the contact element 1 a doping of the connections 2A . 2 B in the substrate 20 he follows.

Auch ist es möglich, dass vor der Auffüllung mit dem Kontaktelement 1 eine Abscheidung einer dielektrischen Linerschicht 3 erfolgt, die das Kontaktelement 1 mindestens teilweise umgibt. Als Material für die Linerschicht 3 kann z. B. SiO2, Si3N4 oder SiON verwendet werden. Durch die Linerschicht 3 werden Kurzschlüsse verhindert.It is also possible that before filling with the contact element 1 a deposition of a dielectric liner layer 3 takes place, which is the contact element 1 at least partially surrounds. As material for the liner layer 3 can z. As SiO 2 , Si 3 N 4 or SiON can be used. Through the liner layer 3 short circuits are prevented.

Im Weiteren können eine oder beide der benachbarten Strukturen (z. B. GC-Stacks) 11, 12 Dummy-Strukturen zur selbstjustierenden Bildung der Kontaktelemente 1 darstellen.Furthermore, one or both of the neighboring structures (eg GC stacks) 11 . 12 Dummy structures for self-aligning formation of the contact elements 1 represent.

Die Dummy-Struktur kann sich aus der Notwendigkeit der Erzeugung von ersten Strukturen und der durch Pattern-by-Fill bedingten Erzeugung von Fill-Strukturen ergeben, die elektrisch oft keine Funktion ausüben, oder durch absichtlich platzierte erste Strukturen, so dass ein Abstand zwischen 1. Strukturen und Füllstrukturen an einer Stelle entsteht wo ein Substratkontakt platziert werden soll.The Dummy structure may arise from the need of generating first structures and pattern-by-fill generation of fill structures that often have no electrical function, or by intentionally placed first structures, so that one Distance between 1. Structures and filling structures at one Place arises where a substrate contact is to be placed.

In der ersten Ausführungsform werden GC-Stacks 11, 12 als benachbarte Strukturen verwendet. Alternativ können aber auch andere Strukturen, die eng benachbart mittels einer Patternby-Fill Struktur hergestellt wurden, verwendet werden. Beispiel dafür sind z. B. Metallbahnen, die z. B. Wolfram, Polysilizium, Aluminium und/oder Kupfer aufweisen oder aus diesen Materialien bestehen. Der Kontakt kann dann z. B. von einer ersten Metallschicht durch eine zweite Metallschicht zu GC und zum Substrat gehen, wie z. T. auch auf die zweite Metallschicht.In the first embodiment, GC stacks 11 . 12 used as adjacent structures. Alternatively, however, other structures which have been produced closely adjacent by means of a pattern-by-fill structure can also be used. Example are z. B. metal webs z. As tungsten, polysilicon, aluminum and / or copper or consist of these materials. The contact can then z. B. go from a first metal layer through a second metal layer to GC and to the substrate, such as. T. also on the second metal layer.

In der ersten Ausführungsform ist das Kontaktelement 1 genau in dem Zwischenraum zwischen den benachbarten Strukturen 11, 12 angeordnet.In the first embodiment, the contact element 1 exactly in the space between the neighboring structures 11 . 12 arranged.

In einer zweiten alternativen Ausführungsform, ist das Kontaktelement 1 zwar auch noch zwischen den benachbarten Strukturen 11, 12 angeordnet, wobei aber nach Bildung dieser Strukturen 11, 12 diese zumindest teilweise weggeätzt werden, so dass die Kontaktelemente 1 mindestens teilweise in einem Bereich angeordnet werden, der vorher von eine der Strukturen 11, 12 eingenommen wurde.In a second alternative embodiment, the contact element 1 although still between the neighboring structures 11 . 12 but after formation of these structures 11 . 12 these are at least partially etched away, so that the contact elements 1 at least partially in an area previously arranged by one of the structures 11 . 12 was taken.

Dies ist in 2 dargestellt, wobei der Aufbau der Schichten im Wesentlichen dem in 1 entspricht, so dass auf die entsprechende Beschreibung Bezug genommen wird. Auch hier sind die benachbarten Strukturen durch eine Pattern-by-Fill Technik hergestellt.This is in 2 shown, wherein the structure of the layers substantially the in 1 corresponds, so that reference is made to the corresponding description. Here, too, the neighboring structures are produced by a pattern-by-fill technique.

In 2 ist dargestellt, dass eine Gate-Stackstruktur 12, als eine der benachbarten Strukturen 11, 12, zumindest teilweise bis auf das Substrat 20 weggeätzt wurde.In 2 is shown as a gate stack structure 12 as one of the neighboring structures 11 . 12 , at least partially down to the substrate 20 was etched away.

Anschließend erfolgt die Auffüllung mit dem elektrisch leitfähigen Material zur Bildung des Kontaktelementes 1. Wie auch in der ersten Ausführungsform, ist das Kontaktelement 1 zur Vermeidung von Kurzschlüssen mit einer dielektrischen Linerschicht 3 umgeben.Subsequently, the filling with the electrically conductive material to form the contact element 1 , As in the first embodiment, the contact element 1 to avoid short circuits with a dielectric liner layer 3 surround.

In 1 und 2 sind beispielhaft mehrere Kontaktelemente 1 dargestellt. Das Kontaktelement 1' auf die rechte GC-Stack-Struktur ist ein CG-Kontakt, der meist gleichzeitig mit den Substratkontakten (CA = Contact an active area) lithograpisch erzeugt wird. Das Kontaktelement 1'' rechts daneben ist wieder ein Substratkontakt, diesmal im dichten Array, auch CB Kontakt genanntIn 1 and 2 are exemplary several contact elements 1 shown. The contact element 1' on the right GC stack structure is a CG contact, which is usually produced simultaneously with the substrate contacts (CA = contact an active area) lithographically. The contact element 1'' right next to it is again a substrate contact, this time in a dense array, also called CB contact

In 3 wird anhand eines Beispiels die Pattern-by-Fill Technik erläutert, bei der zwei eng benachbarte Strukturen 101, 102 erzeugt werden. In den bisher ausgeführten Beispielen waren die eng benachbarten Strukturen Gate-Stackstrukturen 11, 12 (siehe 1, 2). In den folgenden Figuren können die eng benachbarten Strukturen auch andere Funktionen (z. B. Leitungen) haben, so dass im Folgenden allgemein der Begriff Strukturen 101, 102 verwendet wird, wobei Gate-Stackstrukturen 11, 12 spezielle Ausführungsformen sind.In 3 is explained by means of an example the pattern-by-fill technique, in which two closely adjacent structures 101 . 102 be generated. In the examples so far, the closely adjacent structures were gate stack structures 11 . 12 (please refer 1 . 2 ). In the following figures, the closely adjacent structures may also have other functions (eg lines), so that in the following generally the term structures 101 . 102 is used, wherein gate stack structures 11 . 12 special embodiments are.

Ausgangspunkt sind in 3A zwei Strukturen 101, die relativ weit beabstandet sind. Diese Strukturen können z. B. Hartmaskenstrukturen zur Erzeugung von ersten Leitungsbahnen (Carrier-Ebene, da diese Träger der Spacer in der Fill-Technik sind) in einem DRAM-Speicherchip sein.Starting point are in 3A two structures 101 which are relatively widely spaced. These structures may, for. B. Hard mask structures for the production of first pathways (carrier level, since these carriers are the spacer in the fill technique) in a DRAM memory chip.

Auf beiden Strukturen 101 wird eine Spacerschicht 103, die hier aus Si3N4 gebildet ist, abgeschieden. Alternativ können z. B. auch SiO2 oder SiON als Materialien für die Spacer verwendet werden. Dabei bildet sich seitlich an den Strukturen 101 eine Spacerlinerschicht. Die Herstellung solcher Spacerschichten 103 ist grundsätzlich bekannt.On both structures 101 becomes a spacer layer 103 , which is formed here of Si 3 N 4 , deposited. Alternatively, z. As well as SiO 2 or SiON be used as materials for the spacer. This forms laterally on the structures 101 a spacer liner layer. The preparation of such spacer layers 103 is known in principle.

Nach der Entfernung der horizontalen Teile der Spacerschicht 103 wird eine Füllstruktur 102 abgeschieden, die die Strukturen 101 mit den lateralen Spacern überdeckt (3B).After removal of the horizontal parts of the spacer layer 103 becomes a filling structure 102 deposited the structures 101 covered with the lateral spacers ( 3B ).

Wenn anschließend eine Planarisierung mit CMP oder eine Rückätzung durchgeführt wird, liegen die ersten Strukturen 101 und die zweiten Strukturen 102 (Füllstrukturen) nur durch eine Spacerbreite voneinander benachbart. Es ergibt sich ein abwechselndes Nebeneinander von ersten (Carrier-)Strukturen 101 aus der Abscheidung und von zweiten (Fill-)Strukturen 102 aus dem Füllschritt, die jeweils eng benachbart sind, oder von 2 Strukturen 101 die durch weniger als die doppelte Spacerbreite entfernt sind. Im weiteren Verlauf wird der Spacer entfernt und die Strukturen 101 und 102 dienen als Hartmaske zur Erzeugung der gewünschten Strukturen die auf dem Wafer verbleiben. Die Hartmaskenstrukturen 101 und 102 werden dabei i. d. R. entfernt.When subsequently planarizing with CMP or etching back, the first structures are located 101 and the second structures 102 (Fill structures) adjacent only by a spacer width. This results in an alternating juxtaposition of first (carrier) structures 101 from the deposition and from second (fill) structures 102 from the filling step, which are each closely adjacent, or from 2 structures 101 which are removed by less than twice the spacer width. In the further course, the spacer is removed and the structures 101 and 102 serve as a hard mask to produce the desired structures that remain on the wafer. The hard mask structures 101 and 102 are usually removed.

In 4 ist eine Draufsicht auf ein Layout dargestellt, bei dem eine erste Struktur 101 und eine zweite Struktur 102 dargestellt sind. Überall in diesem Layout kommen Stellen vor, bei denen eine erste Struktur 101 und eine zweite Struktur 102, die mittels der Pattern-by-Fill Technik im Füllschritt hergestellt wurde, durch einen engen Spalt, nämlich durch einen Spacerliner, getrennt sind.In 4 is a plan view of a layout shown in which a first structure 101 and a second structure 102 are shown. Everywhere in this layout, there are places where there is a first structure 101 and a second structure 102 , which was produced by means of the pattern-by-fill technique in the filling step, are separated by a narrow gap, namely by a spacer liner.

Im Bereich, der mit einem Y gekennzeichnet ist, besteht nun die Aufgabe, durch je einen schmalen Spalt hindurch je eine separate Kontaktierung zu Anschlüssen in einer darunter liegenden Ebene durchzuführen. In dem mit X gekenzeichneten Kontakt kann auch durch zwei eng benachbarte Spalte je ein gemeinsamer Kontakt zum gleichen Gebiet hergestellt werden Grundsätzlich ist es mit den Ausführungsformen der vorliegenden Erfindung möglich, die Möglichkeiten der Pattern-by-Fill Technik (d. h. Herstellung von Strukturen mit sehr kleinen Abständen zwischen den Strukturen) mit einer selbstjustierenden Kontaktierung zu verbinden. Die Zwischenräume zwischen den benachbarten Strukturen 11, 12, 101, 102 werden so gelegt, dass sie über den Soll-Anschlüssen 2A, 2B liegen.In the area which is marked with a Y, the task now is to perform a separate contact to terminals in an underlying level through a narrow gap. In the contact denoted by X, it is also possible to establish a common contact with the same area through two closely adjacent gaps. Basically, with the embodiments of the present invention, the possibilities of the pattern-by-fill technique (ie, the production of structures with very small gaps) can be achieved Distances between the structures) with a self-aligning contact. The spaces between the neighboring structures 11 . 12 . 101 . 102 are placed so that they are above the nominal connections 2A . 2 B lie.

Insbesondere werden dort, wo die Fläche zwischen zwei funktionalen Hauptstrukturen durch eine Fill-Struktur oder eine Carrier-Struktur geschlossen ist, Zwischenräume erzeugt. In 4 (z. B. die Gebiete X, Y) sind Strukturen vorhanden, die nur zum Zweck der Erzeugung von Spalten für Kontakte generiert wurden. Dies geschieht durch abbildende Hilfsstrukturen, die so gelegt werden dass eine ihrer Kanten (unter Berücksichtigung der Kantenverschiebungen durch Prozessbiases) über den Soll-Anschlüssen 2A, 2B liegt. In dichten Gebieten werden die Kanten so gelegt, dass eine Kontaktierung durch die Zwischenräume möglich ist, gegebenenfalls durch zwei Spalte.In particular, where the area between two main functional structures is closed by a fill structure or a carrier structure, gaps are created. In 4 (For example, the X, Y regions) there are structures that were generated only for the purpose of generating columns for contacts. This is done by imaging auxiliary structures that are placed so that one of their edges (taking into account the edge displacements by process biases) on the target terminals 2A . 2 B lies. In dense areas, the edges are laid so that a contact through the spaces is possible, possibly through two gaps.

Eine Implantation erfolgt, soweit notwendig, durch diese Zwischenräume entweder vor Abscheidung eines Dielektrikums (BPSG-Schicht) oder nach Ätzung eines Lochs im BPSG, oder nach einer Spacerätzung im Loch.A Implantation takes place, as far as necessary, through these intermediate spaces either before deposition of a dielectric (BPSG layer) or after etching a hole in the BPSG, or after a spacer etch in the hole.

Alternativ oder an einigen Stellen ergänzend erfolgt der Substrat-Kontakt auf Diffusionsgebiet (CD-Kontakte) durch das GC-Gebiet in isolierender Weise und die Implantation erfolgt gegebenenfalls durch das geätzte Kontaktloch. D. h. es wird durch den GC-Stack geätzt (bzw. es wird zwischen den GC-Strukturen durch die BPSG Schicht geätzt) und dann erfolgt gegebenenfalls die Implantation, wobei dann ein die Außenwand isolierender Kontaktlochspacer erzeugt wird und dann aufgefüllt wird. Alternativ kann auch nach der Spacerätzung implantiert werden. Um die GC-Stackätzung nur auf die CD-Kontakte zu begrenzen wird eine relativ kostengünstige Lithographie mit der Vorvorgänger-Gerätegeneration durchgeführt.alternative or in some places supplementary substrate contact on diffusion area (CD contacts) through the GC area in an insulating manner and the implantation is optionally performed by the etched Contact hole. Ie. it is etched by the GC stack (resp. it is etched between the GC structures by the BPSG layer) and then optionally carried out the implantation, in which case a the outer wall of insulating Kontaktlochspacer is generated and then replenished. Alternatively, even after the Spacerätzung be implanted. To the GC stack etching limiting only to the CD contacts will be a relatively inexpensive Lithography with the predecessor device generation carried out.

Mit den Ausführungsformen der vorliegenden Erfindung ist die Kontaktierung sublithographischer Strukturen möglich, wobei ein kritischer Lithographieschritt, z. B. die Entfernung von Füllstrukturen eingespart wird.With the embodiments of the present invention is the Contacting sublithographic structures possible, where a critical lithography step, e.g. B. saves the removal of filling structures becomes.

Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und der erfindungsgemäßen Struktur auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.The Invention is limited in its execution not to the preferred embodiments given above. Rather, a number of variants are conceivable that of the invention Method and structure of the invention also in fundamentally different types Make use.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - US 20060024621 A1 [0004] US 20060024621 A1 [0004]

Claims (27)

Verfahren zur Herstellung mindestens eines elektrisch leitenden Kontakteelementes zwischen zwei elektrisch leitenden Schichten eines Halbleiterbauelements, mit mindestens zwei in einer Ebene liegende benachbarte Strukturen (11, 12, 101, 102) des Halbleiterbauelements mittels einer Pattern-by-Fill-Technik hergestellt werden, wobei das mindestens eine Kontaktelement (1) zwischen den benachbarten Strukturen (11, 12, 101, 102) angeordnet ist und ein Kontakt von einem Anschluss oberhalb zu einem Anschluss (2A, 2B) in einer unterhalb des mindestens einen Kontaktelements (1) liegenden leitenden Schicht hergestellt wird.Method for producing at least one electrically conductive contact element between two electrically conductive layers of a semiconductor component, with at least two adjacent structures lying in one plane ( 11 . 12 . 101 . 102 ) of the semiconductor device are produced by means of a pattern-by-fill technique, wherein the at least one contact element ( 1 ) between the neighboring structures ( 11 . 12 . 101 . 102 ) and a contact from a port above to a port ( 2A . 2 B ) in a below the at least one contact element ( 1 ) is produced. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass oberhalb und/oder unterhalb der mindestens zwei benachbarten Strukturen (11, 12, 101, 102) eine der elektrisch leitenden Schichten angeordnet sind.Method according to claim 1, characterized in that above and / or below the at least two adjacent structures ( 11 . 12 . 101 . 102 ) One of the electrically conductive layers are arranged. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die mindestens zwei benachbarten Strukturen leitfähig sind und mindestens eine Gate-Stackstruktur (11, 12) und/oder eine Metallbahn aufweisen.Method according to claim 1 or 2, characterized in that the at least two adjacent structures are conductive and at least one gate stack structure ( 11 . 12 ) and / or have a metal track. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Metallbahn Wolfram, Polysilizium, Kobalt, Molybdän, Aluminium und/oder Kupfer aufweist.Method according to claim 3, characterized that the metal sheet tungsten, polysilicon, cobalt, molybdenum, Aluminum and / or copper has. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Kontaktlöcher einer Kontaktlochlithographie zwischen den mindestens zwei benachbarten Strukturen (11, 12, 101, 102), insbesondere zwischen zwei Gate-Stackstrukturen (11, 12) angeordnet werden.Method according to at least one of the preceding claims, characterized in that contact holes of a contact hole lithography between the at least two adjacent structures ( 11 . 12 . 101 . 102 ), in particular between two gate stack structures ( 11 . 12 ) to be ordered. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine Struktur (11, 12, 101, 102) einen Spacer (13) aufweist.Method according to at least one of the preceding claims, characterized in that at least one structure ( 11 . 12 . 101 . 102 ) a spacer ( 13 ) having. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Zwischenraum für das mindestens eine Kontaktelement (1) durch mindestens eine Dummy-Strukur geschaffen wird.Method according to at least one of the preceding claims, characterized in that at least one intermediate space for the at least one contact element ( 1 ) is created by at least one dummy structure. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Erzeugung einer Struktur (11, 12, 101, 102) und einer Füllstruktur, die beide als Dummy-Strukturen ausgebildet sind, derart erfolgt, dass der Zwischenraum genau über einer Landefläche eines Kontakts zu einer darunterliegenden Schicht und unter einer darüberliegenden kontaktierenden Leiterbahn liegt.Method according to at least one of the preceding claims, characterized in that a generation of a structure ( 11 . 12 . 101 . 102 ) and a filling structure, both formed as dummy structures, are made such that the gap is just above a landing surface of a contact with an underlying layer and below an overlying conductive trace. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass eine Dummy-Struktur zur Begrenzung einer ersten Seite des Zwischenraums mittels eines ersten Lithographieschrittes erzeugt wird und die zweite Seite des Zwischenraums durch eine strukturierende Fülltechnik erfolgtMethod according to claim 7 or 8, characterized that a dummy structure for limiting a first side of the gap is generated by a first lithography step and the second side of the gap by a structuring filling technique he follows Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zwischenraum an der Stelle angeordnet wird, an der das Kontaktloch realisiert wird.Method according to at least one of the preceding Claims, characterized in that the gap is placed at the point where realized the contact hole becomes. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Kontaktlochätzung und vor dem Einbringen des leitfähigen Materials des mindestens einen Kontaktelements (1) eine dielektrische Schicht (3) eingebracht wird, die die Seitenwand des Kontaktloches bedeckt.Method according to at least one of the preceding claims, characterized in that after the contact-hole etching and before the introduction of the conductive material of the at least one contact element ( 1 ) a dielectric layer ( 3 ) is introduced, which covers the side wall of the contact hole. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kontaktelement (1) selbstjustierend zwischen zwei Gate-Stackstrukturen (11, 12, 101, 102) eingebracht wird bevor das Dielektrikum aufgebracht wird, das dann in der Kontaktlochlithographie strukturiert wird.Method according to at least one of the preceding claims, characterized in that the contact element ( 1 ) self-aligning between two gate stack structures ( 11 . 12 . 101 . 102 ) is introduced before the dielectric is applied, which is then patterned in contact hole lithography. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Gate-Stackstrukturen (11, 12, 101, 102) in Siliziumnitrid eingekapselt sindMethod according to claim 12, characterized in that the gate stack structures ( 11 . 12 . 101 . 102 ) are encapsulated in silicon nitride Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das untere Ende des mindestens einen Kontaktelements (1) mit einem Drain-Anschluss (2A) oder einem Source-Anschluss (2B) eines Transistors elektrisch leitend verbunden ist.Method according to at least one of the preceding claims, characterized in that the lower end of the at least one contact element ( 1 ) with a drain connection ( 2A ) or a source connection ( 2 B ) of a transistor is electrically connected. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor der Auffüllung des Zwischenraums mit dem mindestens einen Kontaktelement (1) eine Implantation, insbesondere für die Herstellung eines Source-Bereiches oder Drain-Bereiches, vorgenommen wird.Method according to at least one of the preceding claims, characterized in that before the filling of the intermediate space with the at least one contact element ( 1 ) an implantation, in particular for the production of a source region or drain region, is made. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement ein Speicherchip, insbesondere ein DRAM-Speicherchip, ein NROM-Speicherchip, ein PCRAM, RAMBUS- oder ein Flash-Speicherchip, ein Mikroprozessor, ein Logik-Baustein, ein optoelektronisches Bauelement oder ein mikroelektromechanisches Bauelement ist.Method according to at least one of the preceding Claims, characterized in that the semiconductor component a memory chip, in particular a DRAM memory chip, an NROM memory chip, a PCRAM, RAMBUS or flash memory chip, a microprocessor, a logic device, an optoelectronic device or a microelectromechanical device Component is. Struktur in einem Halbleiterbauelement, mit mindestens einem elektrisch leitenden Kontaktelement (1), wobei a) mindestens zwei benachbarte Strukturen (11, 12, 101, 102) des Halbleiterbauelements mittels einer Pattern-by-Fill-Technik hergestellt werden, b) wobei das mindestens eine Kontaktelement (1) zwischen den benachbarten Strukturen (11, 12, 101, 102) angeordnet wird c) und ein Kontakt zu einem Anschluss (2A, 2B) in einer unterhalb des mindestens einen Kontaktelements (1) leitenden Schicht hergestellt wird.Structure in a semiconductor device, comprising at least one electrically conductive contact element ( 1 ), where a) at least two adjacent structures ( 11 . 12 . 101 . 102 ) of the semiconductor device are produced by means of a pattern-by-fill technique, b) wherein the at least one contact element ( 1 ) between the neighboring structures ( 11 . 12 . 101 . 102 c) and a contact to a connection ( 2A . 2 B ) in a below the at least one contact element ( 1 ) conductive layer is produced. Struktur nach Anspruch 17, dadurch gekennzeichnet, dass die mindestens zwei benachbarten Strukturen mindestens eine Gate-Stackstruktur (11, 12) aufweisen.Structure according to claim 17, characterized in that the at least two adjacent structures comprise at least one gate stack structure ( 11 . 12 ) exhibit. Struktur nach Anspruch 17 oder 18, gekennzeichnet durch einen Abstand zwischen zwei benachbarten Strukturen (11, 12, 101, 102), insbesondere zwischen zwei Gate-Stackstrukturen (11, 12) von weniger als 50 nm.Structure according to claim 17 or 18, characterized by a distance between two adjacent structures ( 11 . 12 . 101 . 102 ), in particular between two gate stack structures ( 11 . 12 ) of less than 50 nm. Struktur nach mindestens einem der Ansprüche 17 bis 19, gekennzeichnet durch einen Abstand zwischen benachbarten Strukturen (11, 12, 101, 102), insbesondere zwei Gate-Stackstrukturen (11, 12), der zwischen dem Einfachen und dem Doppelten einer Spacerbreite beträgt.Structure according to at least one of Claims 17 to 19, characterized by a spacing between adjacent structures ( 11 . 12 . 101 . 102 ), in particular two gate stack structures ( 11 . 12 ), which is between the single and double of a spacer width. Struktur nach mindestens einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass das mindestens eine Kontaktelement (1) selbstjustierend zwischen benachbarten Strukturen (11, 12, 101, 102), insbesondere zwei Gate-Stackstrukturen (11, 12), angeordnet ist.Structure according to at least one of claims 17 to 20, characterized in that the at least one contact element ( 1 ) self-aligning between adjacent structures ( 11 . 12 . 101 . 102 ), in particular two gate stack structures ( 11 . 12 ) is arranged. Struktur nach mindestens einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass das mindestens eine Kontaktelement (1) mindestens teilweise von einer dielektrischen Schicht (3) in einer SiO2- bzw. BPSG-Umgebung umgeben ist. Structure according to at least one of claims 17 to 21, characterized in that the at least one contact element ( 1 ) at least partially of a dielectric layer ( 3 ) is surrounded in a SiO 2 or BPSG environment. Struktur nach Anspruch 22 gekennzeichnet durch eine dielektrische Schicht (3), die aus SiO2 Si3N4 oder SiON besteht oder diese Substanzen aufweist.Structure according to Claim 22, characterized by a dielectric layer ( 3 ) consisting of or comprising SiO 2 Si 3 N 4 or SiON. Struktur nach mindestens einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass das Halbleiterbauelement ein Speicherchip, insbesondere ein DRAM-Speicherchip, ein NROM-Speicherchip, ein PCRAM oder Rambus-Speicherchip oder ein Flash-Speicherchip, ein Mikroprozessor, ein Logik-Baustein, ein optoelektronisches Bauelement oder ein mikroelektromechanisches Bauelement ist.Structure according to at least one of the claims 17 to 23, characterized in that the semiconductor component a memory chip, in particular a DRAM memory chip, an NROM memory chip, a PCRAM or Rambus memory chip or a flash memory chip, a Microprocessor, a logic device, an optoelectronic device or is a microelectromechanical device. Integrierte Schaltung mit mindestens einer Struktur gemäß mindestens einem der Ansprüche 17 bis 24.Integrated circuit with at least one structure according to at least one of the claims 17 to 24. Halbleiterbauelement mit einer integrierten Schaltung nach Anspruch 25.Semiconductor device with an integrated circuit according to claim 25. Halbleiterbauelement nach Anspruch 26, dadurch gekennzeichnet, dass es als Mikroprozessor, Logik-Baustein, Speicherelement, insbesondere DRAM-Speicher, PCRAM-Speicher, Flash-Speicher oder Mikroelektromechanisches Bauelement ausgebildet ist.Semiconductor component according to Claim 26, characterized that as a microprocessor, logic device, memory element, in particular DRAM memory, PCRAM memory, flash memory or microelectromechanical device is trained.
DE102007019761A 2007-04-19 2007-04-19 Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique Ceased DE102007019761A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007019761A DE102007019761A1 (en) 2007-04-19 2007-04-19 Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007019761A DE102007019761A1 (en) 2007-04-19 2007-04-19 Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique

Publications (1)

Publication Number Publication Date
DE102007019761A1 true DE102007019761A1 (en) 2008-10-23

Family

ID=39768023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007019761A Ceased DE102007019761A1 (en) 2007-04-19 2007-04-19 Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique

Country Status (1)

Country Link
DE (1) DE102007019761A1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
US5429988A (en) * 1994-06-13 1995-07-04 United Microelectronics Corporation Process for producing high density conductive lines
WO1997010612A1 (en) * 1995-09-14 1997-03-20 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US6420104B1 (en) * 1999-11-01 2002-07-16 Advanced Micro Devices, Inc. Method of reducing contact size by spacer filling
DE10228807A1 (en) * 2002-06-27 2004-01-15 Advanced Micro Devices, Inc., Sunnyvale Methods for defining the dimension of circuit elements using separation element deposition techniques
US20060024621A1 (en) 2004-07-17 2006-02-02 Infineon Technologies Ag Method of producing a structure on the surface of a substrate
US20060216938A1 (en) * 2005-03-16 2006-09-28 Osamu Miyagawa Method of forming pattern

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
US5429988A (en) * 1994-06-13 1995-07-04 United Microelectronics Corporation Process for producing high density conductive lines
WO1997010612A1 (en) * 1995-09-14 1997-03-20 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US6420104B1 (en) * 1999-11-01 2002-07-16 Advanced Micro Devices, Inc. Method of reducing contact size by spacer filling
DE10228807A1 (en) * 2002-06-27 2004-01-15 Advanced Micro Devices, Inc., Sunnyvale Methods for defining the dimension of circuit elements using separation element deposition techniques
US20060024621A1 (en) 2004-07-17 2006-02-02 Infineon Technologies Ag Method of producing a structure on the surface of a substrate
US20060216938A1 (en) * 2005-03-16 2006-09-28 Osamu Miyagawa Method of forming pattern

Similar Documents

Publication Publication Date Title
DE102014207415B4 (en) Process for the manufacture of standard densely packed cells for integrated circuit products
DE102008048651B4 (en) Method of manufacturing a semiconductor device with two capacitors
DE102011085203B4 (en) Manufacturing method for semiconductor devices with via contacts
DE102017117937A1 (en) Split rail structures located in adjacent metal layers
DE102019103777B4 (en) Method of fabricating memory cells separated by a void-free dielectric structure and associated integrated chip
DE102004021636B4 (en) A self-aligned buried contact pair semiconductor device and method of forming the same
DE102019217879B4 (en) Upper electrode connection structure and manufacturing method
WO2002097891A2 (en) Dram cell arrangement with vertical mos transistors and method for the production thereof
DE102020101247B4 (en) DEEP DITCH INSULATION STRUCTURE AND METHOD FOR MANUFACTURING IT
DE4320286A1 (en) Method for electrically contacting the active region of a semiconductor arrangement
DE60132152T2 (en) A method of producing a rimless contact on bit line contact studs with an etch stop layer
DE4445796A1 (en) Semiconductor device contg. MOSFET
DE102007011163B4 (en) Connection structure and method of manufacturing the same, non-volatile semiconductor memory device, electric memory card and electrical device
DE112014001786T5 (en) Semiconductor device and manufacturing method therefor
DE4426311B4 (en) Conductor structure of a semiconductor component and method for its production
DE102007007696B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE10246682A1 (en) Semiconductor device
DE102020124250B4 (en) Cell structure with intermetallic layers for power supplies
DE102020100001B4 (en) Integrated circuit with a plurality of memory test structures and method of manufacturing the same and memory test structure of an embedded memory device
DE102018206438B4 (en) Process for the production of contact structures
DE10309261A1 (en) Capacitor formed in a multilayer wiring structure of a semiconductor device
DE10127888A1 (en) Process for forming contact holes in contact regions of components integrated in a substrate comprises applying an insulating layer on a substrate with the integrated components, and applying a mask with openings
DE10057806B4 (en) Ferroelectric memory device and method for its production
DE102007019761A1 (en) Electrically conductive contact unit producing method for memory module, involves utilizing two adjoining structures of semiconductor component for producing contact unit using pattern-by-fill technique
DE102005051835A1 (en) Layer filling for homogeneous process processing

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection