DD272945A1 - Multichipmodul fuer hohe schaltgeschwindigkeiten - Google Patents

Multichipmodul fuer hohe schaltgeschwindigkeiten Download PDF

Info

Publication number
DD272945A1
DD272945A1 DD88316621A DD31662188A DD272945A1 DD 272945 A1 DD272945 A1 DD 272945A1 DD 88316621 A DD88316621 A DD 88316621A DD 31662188 A DD31662188 A DD 31662188A DD 272945 A1 DD272945 A1 DD 272945A1
Authority
DD
German Democratic Republic
Prior art keywords
bonding
conductor
signal
potential
chip
Prior art date
Application number
DD88316621A
Other languages
English (en)
Inventor
Guenter Turinsky
Original Assignee
Robotron Elektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robotron Elektronik filed Critical Robotron Elektronik
Priority to DD88316621A priority Critical patent/DD272945A1/de
Publication of DD272945A1 publication Critical patent/DD272945A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Multichipmodul fuer hohe Schaltgeschwindigkeiten, bei dem die elektrische Verbindung der Halbleiterchips durch Bondbruecken und vorbereitete Kontaktinseln erfolgt. Hierfuer sieht die Erfindung vor, dass die Traegerbondflaechen und die Chipbondflaechen an der Peripherie der Chips in einer solchen Reihenanordnung vorgesehen sind, dass jeder Signalleiterbondflaeche mindestens zu beiden Seiten benachbart eine Potentialleiterbondflaeche angeordnet ist, dass die Bonddraehte von den Chipbondflaechen zu den Traegerbondflaechen in jeder Reihe mit gleicher Loopform, gleicher Loophoehe ausgebildet und parallel gefuehrt sind, dass die Ankontaktierungspunkte der Bonddraehte auf den Chipbondflaechen und Traegerbondflaechen auf gleicher Linie angeordnet sind und dass die Traegerbondflaechen mit zum Rand der Traegerplatte fuehrenden Leiterzuegen in paralleler Anordnung verbunden sind. Fig. 2

Description

Hierzu 2 Seiten Zeichnungen
Anwendungsgebiet der Erfindung
Die Erfindung betrifft einen Verdrahtungsträger für die elektrische Verbindung von Halbleiterchips hoher Schaltgeschwindigkeit über Bonddrahtbrücken und vorbereitete Kontaktinseln. Solche Verdrdhtungsträger werden beispielsweise zur Aufnahme und Verdrahtung von hochintegrierten Logik- und Speicherschaltungen in Form von gehäuselosen Nacktchips benötigt, um die Packungsdichte, Verdrahtungsdichte und Zuverlässigkeit von elektronischen Geräten der Datenverarbeitung, Nachrichtentechnik und Mikrorechentechnik weiter zu erhöhen.
Charakteristik der bekannten technischen Lotungen
Von der Herstellung kompakter Raugruppen mit hochintegrierten Halbleiterchips (HL-Chips) ist es bekannt, die Kontaktierung der HL-Chips mit dem Verdrahtungsträger über Bonddrähte von automatischen Drahtbondern ausführen zu lassen. Diese Art dor Kontaktierung ist wirtschaftlich und in gewissen Grenzen frei wählbar. Außerdem ist sie für alle bekannten Verdrahtungsträger in Leiterplattentechnik, Dick- und Dünnschichttechnik einsetzbar. Ein solcher Verdrahtungsträger mit hochpoligen Halbleiter hip& ist aus dem DD-WP 243144 bekannt. Bei dieser Lösung wiiü jedes Bordfenster des Haibleherchips mit dem dazugehörigen Bondfenster auf dem Verdrahtungsträger über einen Bonddraht elektrisch verbunden. Mit der Zunahme des Integrationsgrades steigt die Anzahl der anzuschließenden Bondinseln. Dieser Trend zwingt zum Einsatz von immer kleinor werdenden Bondflächen und dünnen Bonddrähten. So kommt es, daß heute Bonddrähte von 15pm bis 500pm Dicke verarbeitet werden müssen. Deshalb wird das Dickdrahtbonden (100pm...500pm) meistens mit Aluminiumdrähten ausgeführt. Dünndrahtbonder verarbeiten aufgrund der höheren Präzision und des notwendigen Drahthandlings fast ausschließlich Golddraht. Ein Hyoridbonder ist von seiner mechanischen Konstruktion sowie seiner elektronischen Auslegung, einschließlich
Softwarteunterstützung, in der Lage, unterschiedliche Bondparameter zu akzeptieren. Die Software in Verbindung mit einem modernen Bilderkennungssystem erlaubt es, Bondparameter, wie Bondgewicht, Ultraschallenergie, Ultraschallzeit, Loophöhe, Loopform, au omatische Fokussierung bei unterschiedlichen Chipdicken und unterschiedlichen Oberflächenkontrasten, zu programmieren. Die Sondnadel kann in drei Dimensionen im Selbst-Lernverfahren frei programmiert werden. Aufgrund der Länge des Bonddrahtes, der Führung des Bonddrahtes im freien Raumund der willkürlichen Führung der Loiterzüge in den Verdrahtungsebenen des Verdrahtungsträgers ist diese Art der Herstellung einer Hybridschaltung für hochfrequente Schaltsignale nicht ausreichend. In allen bekannt gewordenen Schriften wurden HF-technische Gesichtspunkte bei der Realisierung d'-r Verdrahtung nicht beachtet. Einer Weiterverwendung der bekannten Herstellungstechnologie von Hybrid-IS bsi hochfrequenten Schaltungen stehen die Serieninduktivität, die Koppelkapazität und der unkontrollierte Wellenwiderstand entgegen. Moderne Schaltungen erfordern deshalb zur vollen Nutzung ihrer progressiven elektrischen Konnwerte eine verbesserte Bondtechnologie, die auch HF-Gesichtspunkte beachtet.
Aus der DE-OS 2104 057 ist eins elektrische Verbinderanordnung bekannt, bei der jeder Signalkontakt von Erdkontakten umgeben ist. Da in dieser Veröffentlichung lediglich auf eine Trennstelle eingegangen wird, ist eine Anleitung für die Bonddraht- und Leitungsführung und Bondstellenausbildung bei Multichipmodulen hoher Schaltgeschwindigkeit nicht zu entnehmen.
Ziel dor Erfindung
Die Erfindung hat das Ziel, die HF-Eigenschaften der Leiterverbindungen bei einem Multichipmodul zu verbessern und eine kostengünstige Herstellung bei hoher Packungsdichte zu ermöglichen.
Darlegung des Wesens der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, Störimpulse durch Übersprechen zu vermindern, den Wellenwiderstand bei den Verbindungsleitungen kontrollierbar zu gestalten und eine berechenbare Signalausbreitungsgeschwindigkeit zu schaffen. Erfindurigsgemäß wird die Aufgabe durch die im kennzeichnenden Teil der Patentansprüche angegebenen Merkmale gelöst. Das Wesen der Erfindung besteht in einer strengen Parallelführung aller Leitung&verbindungen und in der Abstimmung der elektrischen Kennwerte durch die gemischte Anwendung von Dünn- und Dickdrahtbonddrähten und Führung der Leiterzüge in vorbestimmten Verdrahtungskanälen.
Ausführungsbeispiel
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. In der Zeichnung zeigen:
Fig. 1: einen Randabschnitt eines Multichipmoduls,
Fig. 2: eine Seitenansicht des Randabschnittes gemäß Fig. 1,
Fig. 3: einen Bereich zwischen zwei Halbleiterchips.
Der Randabschnitt in Fig. 1 zeigt eine Trägerplatte 1, auf der ein Chip 2 durch die Klebefläche 3 positioniert ist. Die Trägerplatte ist beispielsweise is Keramikträger mit mehrlagiger Dünnschichtverdrahtung ausgebildet. Das Chip 2 ist auf der Oberseite an der Peripherie mit einer Reihenanordnung von Chipbondflächen 4 versehen, auf denen in bekannter Weise ein Ende von Bonddrähten 5 befestigt werden kann. (Es sind zur Erhaltung der Übersichtlichkeit nur die äußeren Bonddrähte 5 gezeigt.) Zur Anordnung der anderen Enden der Bonddrähte 5 und zur elektrischen Verbindung des Chips 2 mit den Signal- und Stromversorgungsleitbahnen und/oder den Außenanschlüssen sind auf der Trägerplatte 1 gleichviel Trägerbondflächen 6 unmittelbar an der Chipkante ausgebildet. Die Trägerbondflächen 6 werden in üblicher Verbindungstechnik mit den Verdrahtungsebenen des Keramikträgers verbunden, so daß auf eine nähere Beschreibung verzichtet werden kann. Die Trägerbondflächen 6 können durch Leiterzüge 7 auch an Anschlüsse 8 geführt werden, die sich am Rand dor Trägerplatte 1 befinden. Für die Ausführung der Anschlüsse 8 gibt es mehrere Ausbildungsformen, vom der lediglich, da die Gestaltung nicht erfindungswesentlich ist, eine auf die Trägerplattenunterseite führende Anschlußklemme dargestellt ist. In der Seitenansicht gemäß Fig. 2 sind die Anschlüsse 8 deutlicher zu sehen. Die Anordnung für die Chipbondflächen 4 und Trägerbondflächen 6 kann ein-, zwei- oder mehrreihig sein. In der Zeichnung sind drei Reihen A, B, C dargestellt. Die Verdrahtung der Reihen A, B, C stellt das Wesen der Erfindung dar.
Zur Sicherung der gewünschten guten elektrischen Eigenschaften von Signalleitern sind diese links und rechts bei Vorwendung nur einer Reihe A benachbart von Potentialleitern umgeben.
Unter dem Begriff Potentialleiter sollen Masse- und alle anderen Spannungsversorgungsleitor vorstanden werden. Um Störstellen weitgehend auszuschließen, wird die strenge Parallelanordnung von Signal- und Potentialleitorn vom Halbleiterchip beginnend bis zu den Anschlüssen 8 bzw. bis zum nächsten Halbleiterchip beibehalten. Da sich die Loopform und Loophöhe beim automatischen Drahtbonden programmieren läßt, ist die gleichförmige räumliche Zuordnung von Signal- und Potentialleitern mit engen Toleranzen möglich. Unterstützt wird dieses Verfahren durch eine standardisierte Bondstellenanordnung auf dem Chip 2 und auf der Trägerplatte 1. Die Bondstellen sind somit abwechselnd mit statischem Potential (Masse, Spannung) bzw. mit den Potential des Signalleiters belegt.
Bei ECL-Halbleiterchips kann es notwendig werden, daß zwischen zwei Potentialbonddrähten iwei Signalbonddrähte eingebettet sind. Die Fläche der Bondinseln ist der verwendeten Bonddrahtstärke angepaßt.
In qjnerWeiterentw.cklung ist vorgesehen, dnß für die Signalleiter dünne und für die Potentialleiter dicke Bonddrähte verwendet werden.
Bei einer hohen Packungsdichte und kleinem Ras'erabsland der Bondinseln ist zum Vermeiden von Kurzschlüssen zwischen benachbarten Bonddrähten eine Beabstandung dnrch einen Harzklebertropfen 9 vorgesehen. Die Bonddrähte können auch mit Isolation versehen sein.
Da die Zeichnung die Reihen A, B, C zeigt, sind auch drei Harzklebertropfen 9 dargestellt, die auch raupenförmig ausgebildet werden können. Die Bonddrähte 5 werden in jeder Reihe A, B, C mit gleicher Loopform, gleicher Loophöhe ausgebildet und parallel geführt. Die Ankontaktierungspunkte der Bonddrähte 5 auf den Chipbondflächen 4 und Trägerbondflächen 6 werden auf gleicher Linie angeordnet, z. B. genau im Zentrum der Bondflächen. Auch die Leiterzüge 7, die von den Trägerbondflächc<i 5zu den Anschlüssen 8 verlaufen, werden konsequent in paralleler Anordnung geführt. Werden die Chipbondflächen 4 und die Trägerbondflächen 6 in drei Reihen A, B, C angeordnet, dann lassen sich Signalleiter mit hohen Frequenzen mit einem Kreis von Potentialbondflächen umgeben. So wurden in Fig. 1 in den Reihen B beispielsweise die vierten und sechsten Chipbondflächen 4 und Trägorbondflächen 6 von links voll schwarz gezeichnet, während alle anderen Flächen hell dargestellt sind. Das heißt, die vierten Bondflächen und die sechsten Bondflächen gehören zu einer Signalleiter-, die anderen Bondstellen zu einer Potentialleiterverbindung. Die in der Reihe B zwischen den Bondflächen der Signalleiter befindliche Bondfläche für einen Potentialleiter (helle Bondfläche) ist also quasi beiden Signalleiterflächen gemeinsam zugeordnet. , Wie bereits dargelegt wurde, können die Bonddrähte 5 für die Chipbondflächen 4 und Trägerbondflächen 6 mit unterschiedlichem Durchmesser ausgebildet werden. Deshalb ist es zweckmäßig, für die dickeren Bonddrähte 5 der Potentialleiter euch großflächigere Bondflächen vorzusehen. Die Geometrie dieser Bondflächen kann quadratisch, rechteckig oder auch U-förmig sein, wie es in Fig. 3 dargestellt ist. Fig. 3 zeigt einen Bereich zwischen den Chips 2, die sich an den Enden der Leiterzüge 7 befinden. In der Mitte des Bereiches befindet sich ein Redundanzleitersystem 10, das keine Verbindung zu den bisher genannten Leitungsverbindungen hat aber zur Verbindung zweier Chips 2 überbrückt werden muß. Dazu befinden sich zu beiden Seiten des Redundanzleitersystems 10 Verbindungsflächen 11 für Signalleiter und Verbindungsflächen 12 für Potentialleiter. Die Verbindungsflächen 12 sind U-förmig ausgebildet und umgeben die Verbindungsflächen 11 klammerartig. Fig. 3 macht deutlich, daß auch das Redundanzleitersystem durch parallel angeordnete Bonddrähte überbrückt wird. Die mit den Verbindungsflächen 11 über Vias verbundenen Signalleiter werden in den anderen Leiterzugebenen nahe von Potentialleitern angeordnet.

Claims (10)

1. Multichipmodul mit hochdichter Mehrebenenverdrahtungsstruktur, bei dem auf dor oberen Schichtebene Chipbondflächen aufweisende Halbleiterchips befestigt und Trägerbondflächen zur elektrischen Verbindung zwischen den Chipbondfiächen der Halbleiterchips und den an den Trägerbondflächen angeschlossenen Leitungsverbindungen für Signal- und Stromversorgungsleitbahnen und/oder Außenanschlüssen mittels Bonddrahtbrücken vorgesehen sind, dadurch gekennzeichnet, daß die Trägerbondflächen (6) und die Chipbondfiächen (4) an der Peripherie derChips (2) in einer solchen Reihenanordnung vorgesehen sind, daß jeder Signalleiterbondfläche mindestens zu beiden Seiten benachbart eine Potentialleiterbondfläche angeordnet ist, daß die Bonddrähte (5) von den Chipbondfiächen (4) zu den Trägerbondflächen (6) in jeder Reihe (A, B, C) mit gleicher Loopform, gleicher Loophöhe ausgebildet und parallel geführt sind, daß die Ankontaktierungspunkte der Bonddrähte (5) auf den Chipbondfiächen (4) und Trägerbondflächen (6) auf gleicher Linie angeordnet sind und daß die Trägerbondflächen (6) mit zum Rand der Trägerplatte (1) führenden Leiterzügen (7) in paralleler Anordnung verbunden sind.
2. Muitichipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Bonddrähte (5) der Potentialleiter dicker als die Bonddrähte (5) der Signalleiter sind.
3. Multichipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Chipbondfiächen (4) und/oder Trägerbondflächen (6) des Potentials großflächiger als die der Signalleiter ausgebildet sind.
4. Multichipmodul nach Anspruch 1 und 3, dadurch gekennzeichnet, daß die Verbindungsflächen (11) der Signalleiter mit U-förmigen Veroindungsflächen (12) der Potentialleiiar umgeben sind.
5. Multichipmodul nach Anspruch 1, dadurch gekennzeichnet, daß zur Sicherung der Parallelführung die benachbarten Bonddrähte (5) mit einem Halterungsmittel beabstandet sind.
6. Multichipmodul nach Anspruch 1 und 5, dadurch gekennzeichnet, daß als Halterungsmittel ein Harzklober vorgesehen ist.
7. Multichipmodul nach Anspruch 1, dadurch gekennzeichnet, daß ein zwischen den Chips (2) befindliches Redundanzleitersystem (10) durch konsequente Parallelführung von Bonddrähten (5) überbrückt ist.
8. Multichipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Reihenanordnung aus drei Reihen (A, B, C) besteht.
9. Multichipmodul nach Anspruch 1 und 8, dadurch gekennzeichnet, daß jede Signalbondfläche von einem Kreis von Potentialbondflächen umgeben ist.
10. Multichipmodul nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die mit den Verbindungsflächen (11) über Vias verbundenen Signalleiterin den anderen Leiterzugebenen nahe von Potentialleitern angeordnet sind.
DD88316621A 1988-06-10 1988-06-10 Multichipmodul fuer hohe schaltgeschwindigkeiten DD272945A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD88316621A DD272945A1 (de) 1988-06-10 1988-06-10 Multichipmodul fuer hohe schaltgeschwindigkeiten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD88316621A DD272945A1 (de) 1988-06-10 1988-06-10 Multichipmodul fuer hohe schaltgeschwindigkeiten

Publications (1)

Publication Number Publication Date
DD272945A1 true DD272945A1 (de) 1989-10-25

Family

ID=5599921

Family Applications (1)

Application Number Title Priority Date Filing Date
DD88316621A DD272945A1 (de) 1988-06-10 1988-06-10 Multichipmodul fuer hohe schaltgeschwindigkeiten

Country Status (1)

Country Link
DD (1) DD272945A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053987A1 (en) * 2002-12-10 2004-06-24 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
EP1683196A2 (de) * 2003-10-27 2006-07-26 Freescale Semiconductor, Inc. Elektromagnetische rauschabschirmung in halbleiterkapselungen durch verwendung von käfig-verbindungsstrukturen
EP1818984A2 (de) * 2001-09-28 2007-08-15 Freescale Semiconductors, Inc. Halbleiterchip mit mehreren Reihen von Anschlussflächen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1818984A2 (de) * 2001-09-28 2007-08-15 Freescale Semiconductors, Inc. Halbleiterchip mit mehreren Reihen von Anschlussflächen
EP1818984A3 (de) * 2001-09-28 2007-10-03 Freescale Semiconductors, Inc. Halbleiterchip mit mehreren Reihen von Anschlussflächen
WO2004053987A1 (en) * 2002-12-10 2004-06-24 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
EP1683196A2 (de) * 2003-10-27 2006-07-26 Freescale Semiconductor, Inc. Elektromagnetische rauschabschirmung in halbleiterkapselungen durch verwendung von käfig-verbindungsstrukturen
EP1683196A4 (de) * 2003-10-27 2007-03-21 Freescale Semiconductor Inc Elektromagnetische rauschabschirmung in halbleiterkapselungen durch verwendung von käfig-verbindungsstrukturen

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE2920564C2 (de) Leiteranordnung eines elektronischen Leitungsmoduls und Verfahren zur Herstellung eines solchen
DE69013254T2 (de) Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur.
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE69226398T2 (de) Halbleiterchip-Verpackung
DE19709295B4 (de) Halbleiterbaugruppe
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE3850629T2 (de) Adaptierbarer Schaltkreis.
DE10324598A1 (de) Halbleitervorrichtung
DE102004001829A1 (de) Halbleitervorrichtung
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69313062T2 (de) Chip-Direktmontage
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE69321276T2 (de) Halbleiteranordnung mit einem Leitergitter
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE3930858C2 (de) Modulaufbau

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee