CN204216029U - 形成于晶圆上的修调单元 - Google Patents
形成于晶圆上的修调单元 Download PDFInfo
- Publication number
- CN204216029U CN204216029U CN201420720675.9U CN201420720675U CN204216029U CN 204216029 U CN204216029 U CN 204216029U CN 201420720675 U CN201420720675 U CN 201420720675U CN 204216029 U CN204216029 U CN 204216029U
- Authority
- CN
- China
- Prior art keywords
- pad
- wafer
- district
- gasket construction
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供一种形成于晶圆上的修调单元，其包括：第一垫片；第二垫片；连接于第一垫片和第二垫片之间的熔丝体，所述熔丝体包括与第一垫片相连的第一导引部、与第二垫片相连的第二导引部和连接于第一导引部和第二导引部之间的熔丝部，每个导引部的宽度均由垫片到熔丝部逐渐变窄，而熔丝部的宽度小于等于所述导引部最窄部分的宽度；位于所述熔丝部下方的衬垫结构区，该衬垫结构区包括在晶圆上形成于不同高度的多个层，衬垫结构区的每个层包括有多个间隔的格子区以及填充于格子区之间的绝缘区，衬垫结构区的不同层的格子区的材质不同。该衬垫结构区有助于形成阻挡层于衬底和修调单元的熔丝部之间，这样可以防止修调单元与晶圆的衬底短路，提高芯片的良率。
Description
【技术领域】
本实用新型涉及半导体技术领域，特别涉及一种形成于晶圆上的修调单元。
【背景技术】
目前经常采用金属熔丝作为修调单元。通过其未熔断和熔断来表示数字的逻辑“0”和逻辑“1”。每一个修调单元表示一个二进制数据，多个修调单元可以表示多位二进制数据。利用这些二进制数据可以对模拟电路的一些模拟量进行改变。例如，通过测量修调前的参考电压的电压值，可以计算需要熔断那些修调单元来实现参考电压准确。一般通过在熔丝两端加电压产生较大电流来熔断熔丝。由于所加电流通常很大，超过几百毫安，熔丝汽化时容易撑裂熔丝下部的绝缘层，导致与衬底短路，这样芯片可能失效。此原因会导致一定的良率损失，为了提高芯片良率有必要对现有金属熔丝结构进行改进，减少不良率。
因此需要提出一种改进方案来克服现有技术中存在的问题。
【实用新型内容】
本实用新型的目的在于提供一种修调单元，其在被熔断时不容易与晶圆的衬底短路，提高了芯片的良率。
为了解决上述问题，本实用新型提供一种形成于晶圆上的修调单元，其包括：第一垫片；第二垫片；连接于第一垫片和第二垫片之间的熔丝体，所述熔丝体包括与第一垫片相连的第一导引部、与第二垫片相连的第二导引部和连接于第一导引部和第二导引部之间的熔丝部，每个导引部的宽度均由垫片到熔丝部逐渐变窄，而熔丝部的宽度小于等于所述导引部最窄部分的宽度；位于所述熔丝部下方的衬垫结构区，该衬垫结构区包括在晶圆上形成于不同高度的多个层，衬垫结构区的每个层包括有多个间隔的格子区以及填充于格子区之间的绝缘区，衬垫结构区的不同层的格子区的材质不同。
进一步的，第一垫片、第二垫片、熔丝体由位于晶圆上的金属层形成。
进一步的，衬垫结构区的每个层为第一多晶硅层、第二多晶硅层、第一垫片所在金属层的下层金属层中的一个，相应的，衬垫结构区的每个层的格子区的材质为第一多晶硅、第二多晶硅、金属中的一种。
进一步的，第一垫片所在金属层为位于晶圆上的顶层金属层，衬垫结构区的不同层中的格子区在所述晶圆表面上的投影互不重叠。
进一步的，衬垫结构区的每个层的格子区在所述晶圆表面上的投影形状为方形、三角形、五边形或六边形中的一个。
进一步的，衬垫结构区在所述晶圆表面上的投影区域包含所述熔丝部和部分导引部在所述晶圆表面上的投影区域。
进一步的，衬垫结构区的每个层的每个格子区的电位是悬浮的。
进一步的，在所述修调单元需要被熔断时，将第一个探针与第一垫片接触，将第二个探针与第二垫片接触，在两个探针之间施加一预定电压，此时在熔丝部形成的电流使得该熔丝部熔断。第一垫片与所述晶圆上的电源端或一个器件中的一个连接端相连，第二垫片与所述晶圆上的另一个电源端或另一个器件中的一个连接端相连。所述器件为电阻。
与现有技术相比，本实用新型中的修调单元具有位于所述熔丝部下方的衬垫结构区，该衬垫结构区有助于形成阻挡层于衬底和修调单元的熔丝部之间，这样可以防止修调单元与晶圆的衬底短路，提高芯片的良率。
【附图说明】
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本实用新型中的修调单元在一个实施例中的结构图；
图2为本实用新型中的修调单元在一个实施例中的熔丝体部分的俯视局部放大示意图。
【具体实施方式】
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥 的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
图1描述了本实用新型中的修调单元100在一个实施例中的结构图。所述修调单元100形成于晶圆上，所述修调单元包括第一垫片PAD1、第二垫片PAD2、连接于第一垫片PAD1和第二垫片PAD2之间的熔丝体。
所述熔丝体包括与第一垫片PAD1相连的第一导引部11、与第二垫片PAD2相连的第二导引部12和连接于第一导引部11和第二导引部12之间的熔丝部13。第一导引部11的宽度由第一垫片PAD1到熔丝13逐渐变窄，第二导引部12的宽度由第二垫片PAD2到熔丝部13逐渐变窄，而熔丝部13的宽度小于等于所述导引部11和12最窄部分的宽度。
在一个实施例中，第一垫片PAD1与所述晶圆上的电源端或一个器件中的一个连接端相连，第二垫片PAD2与所述晶圆上的另一个电源端或另一个器件中的一个连接端相连。所述器件可以为电阻，此时可以通过修调单元来调节电阻的大小。
在需要熔断所述修调单元100时，将第一个探针与第一垫片PAD1接触，将第二个探针与第二垫片PAD2接触，在两个探针之间施加一预定电压，大电流会在熔丝部13上汇聚，其宽度最窄，电流密度最大，所以被熔断。在现有技术中，该熔丝部13熔断后会汽化而撑裂熔丝部13下的绝缘层，与晶圆的衬底短路，这种短路会导致从衬垫PAD1和PAD2(一般正常工作时有电压信号)到衬底的漏电，增大电路的静态功耗，同时会导致衬垫PAD1和PAD2的电压信号异常。
为了解决上述问题，如图2所示，本实用新型中修调单元100还包括位于所述熔丝部13下方的衬垫结构区14。该衬垫结构区14包括在晶圆上形成于不同高度的多个层，该衬垫结构区14的每个层包括有多个间隔的格子区以及填充于格子区之间的绝缘区。衬垫结构区14的不同层的格子区的材质不同。
在一个实施例中，第一垫片PAD1、第二垫片PAD2、熔丝体通常由位于晶圆上的顶层金属层形成，当然也可以是其他金属层形成。此时，衬垫结构区14的每个层可以是第一多晶硅层、第二多晶硅层、熔丝体所在金属层的下层金属层中的一个，相应的，衬垫结构区14的每个层的格子区的材质为第一多晶硅、第二多晶硅、金属中的一种。举例来说，衬垫结构区14的一个层是由第一多晶 硅层形成的，那么该层中的格子区的材质就是第一多晶硅；衬垫结构区14的一个层是由第二多晶硅层形成的，那么该层中的格子区的材质就是第二多晶硅；衬垫结构区14的一个层是由第2金属层形成的，那么该层中的格子区的材质就是金属。
其中，衬垫结构区14的每个层的每个格子区的电位是悬浮的。衬垫结构区14在所述晶圆表面上的投影区域包含所有熔丝部13和部分导引部11和12在所述晶圆表面上的投影区域。在一个特别的实施例中，衬垫结构区14的不同层中的格子区在所述晶圆表面上的投影互不重叠。
如图2所示，在此例中，熔丝体采用第3层金属形成，在衬垫结构区14中，第一类方块(填充了网格)位于第一多晶硅层，它们是由第一多晶硅形成的，这些方块的区域就是第一多晶硅层的格子区，该层的其他区域被填充了绝缘层(未图示)以形成绝缘区。第二类方块(填充了斜线)位于第二多晶硅层，它们是由第二多晶硅形成的，这些方块的区域就是第二多晶硅层的格子区，该层的其他区域被填充了绝缘层(未图示)以形成绝缘区；第三类方块(未填充)位于第一金属层，它们是由第一金属形成的，这些方块的区域就是第一金属层的格子区，该层的其他区域被填充了绝缘层(未图示)以形成绝缘区。所属领域内的普通技术人员所熟知的是，第一多晶硅层、第二多晶硅层和各个金属层是位于所述晶圆上的不同高度的层，图2是这些不同层的俯视重叠图，换句话说，图2中的第一类方块、第二类方块和第三类方块不属于同一个层，而是属于不同高度的不同层。
如图2所示，实际设计时，这些层次可以任意选择，例如：第一类方块可以为第二多晶硅层形成，第二类方块可以为第一金属层形成，第三类方块可以为第一多晶硅层形成。各个方块的电位悬浮，即未连接至任何电位。
这样，衬垫结构区14有助于形成阻挡层于晶圆的衬底和熔丝部13之间，当熔丝部13被熔断时，即便是熔丝部13向下与某些小方块(衬垫结构区14的不同层中的格子区)短路，但由于不同材质的小方块位于不同高度，相邻的小方块不易全电气连接，所以不易导致短路，这样可以有效防止熔丝部13被熔断后左右两个衬垫PAD1和PAD2仍被短路的情况。另外，衬垫结构区14防止金属层与晶圆的衬底短路。
应注意到，图2只是一种示意图，实际的衬垫结构区的不同层的格子区形 状不一定为方形，可以为其他任何形状，比如三角形、五边形或六边形等，只要是每个层被分割成多个小块，防止熔断后两个垫片PAD1和PAD2因为残余金属通过大片导体而短路。
在本实用新型中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种形成于晶圆上的修调单元，其特征在于，其包括：
第一垫片；
第二垫片；
连接于第一垫片和第二垫片之间的熔丝体，所述熔丝体包括与第一垫片相连的第一导引部、与第二垫片相连的第二导引部和连接于第一导引部和第二导引部之间的熔丝部，每个导引部的宽度均由垫片到熔丝部逐渐变窄，而熔丝部的宽度小于等于所述导引部最窄部分的宽度；
位于所述熔丝部下方的衬垫结构区，该衬垫结构区包括在晶圆上形成于不同高度的多个层，衬垫结构区的每个层包括有多个间隔的格子区以及填充于格子区之间的绝缘区，衬垫结构区的不同层的格子区的材质不同。
2.根据权利要求1所述的形成于晶圆上的修调单元，其特征在于，第一垫片、第二垫片、熔丝体由位于晶圆上的金属层形成。
3.根据权利要求2所述的形成于晶圆上的修调单元，其特征在于，衬垫结构区的每个层为第一多晶硅层、第二多晶硅层、第一垫片所在金属层的下层金属层中的一个，相应的，衬垫结构区的每个层的格子区的材质为第一多晶硅、第二多晶硅、金属中的一种。
4.根据权利要求2所述的形成于晶圆上的修调单元，其特征在于，第一垫片所在金属层为位于晶圆上的顶层金属层，衬垫结构区的不同层中的格子区在所述晶圆表面上的投影互不重叠。
5.根据权利要求1-4任一所述的形成于晶圆上的修调单元，其特征在于，衬垫结构区的每个层的格子区在所述晶圆表面上的投影形状为方形、三角形、五边形或六边形中的一个。
6.根据权利要求1-4任一所述的形成于晶圆上的修调单元，其特征在于，衬垫结构区在所述晶圆表面上的投影区域包含所述熔丝部和部分导引部在所述晶圆表面上的投影区域。
7.根据权利要求1-4任一所述的形成于晶圆上的修调单元，其特征在于，衬垫结构区的每个层的每个格子区的电位是悬浮的。
8.根据权利要求1-4任一所述的形成于晶圆上的修调单元，其特征在于，
在所述修调单元需要被熔断时，将第一个探针与第一垫片接触，将第二个探针与第二垫片接触，在两个探针之间施加一预定电压，此时在熔丝部形成的 电流使得该熔丝部熔断。
9.根据权利要求1-4任一所述的形成于晶圆上的修调单元，其特征在于，第一垫片与所述晶圆上的电源端或一个器件中的一个连接端相连，第二垫片与所述晶圆上的另一个电源端或另一个器件中的一个连接端相连。
10.根据权利要求9所述的形成于晶圆上的修调单元，其特征在于，所述器件为电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420720675.9U CN204216029U (zh) | 2014-11-25 | 2014-11-25 | 形成于晶圆上的修调单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420720675.9U CN204216029U (zh) | 2014-11-25 | 2014-11-25 | 形成于晶圆上的修调单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204216029U true CN204216029U (zh) | 2015-03-18 |
Family
ID=52984678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420720675.9U Withdrawn - After Issue CN204216029U (zh) | 2014-11-25 | 2014-11-25 | 形成于晶圆上的修调单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204216029U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409436A (zh) * | 2014-11-25 | 2015-03-11 | 无锡中星微电子有限公司 | 形成于晶圆上的修调单元 |
-
2014
- 2014-11-25 CN CN201420720675.9U patent/CN204216029U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409436A (zh) * | 2014-11-25 | 2015-03-11 | 无锡中星微电子有限公司 | 形成于晶圆上的修调单元 |
| CN104409436B (zh) * | 2014-11-25 | 2017-03-08 | 无锡中感微电子股份有限公司 | 形成于晶圆上的修调单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219322B (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
| CN205376473U (zh) | 一种电迁移测试结构 | |
| CN104051392A (zh) | 半导体晶片、半导体工艺和半导体封装 | |
| CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
| CN104849880A (zh) | 显示器面板teg测试组件及其形成方法和测试方法 | |
| CN204216029U (zh) | 形成于晶圆上的修调单元 | |
| CN103367329A (zh) | 用于测试mim电容的半导体结构 | |
| DE102008023216A1 (de) | Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens | |
| KR20210136166A (ko) | 테스트 샘플의 전기적 특성을 측정하기 위한 방법 | |
| CN103456718B (zh) | 金属互连线电迁移测试结构 | |
| CN104900629A (zh) | 一种检测偏移的测试结构 | |
| US20140131085A1 (en) | Circuit board having tie bar buried therein and method of fabricating the same | |
| CN103094255B (zh) | 互连电迁移的测试结构 | |
| CN104409436A (zh) | 形成于晶圆上的修调单元 | |
| CN109728058A (zh) | 一种显示基板及其制备方法和显示面板 | |
| CN204257633U (zh) | 一种层间金属可靠性测试结构 | |
| CN103809062B (zh) | 电迁移测试结构 | |
| CN204067309U (zh) | 一种层间介质层击穿的测试结构 | |
| CN204315570U (zh) | Eeprom工艺中的多晶硅残留监测结构 | |
| CN205376515U (zh) | 一种电迁移测试结构 | |
| CN204214930U (zh) | 可编程电子熔丝的测试结构 | |
| CN203826374U (zh) | 一种测试结构 | |
| CN211122965U (zh) | 改善了散热性的探针卡用空间变换部 | |
| CN104465621B (zh) | 双重图形化电学测试结构及监控方法 | |
| CN205177791U (zh) | 金属桥连缺陷的检测结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: A 530 Taihu international science and Technology Park building 214028 Qingyuan Road in Jiangsu province Wuxi City District 10 layer Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: A 530 Taihu international science and Technology Park building 214028 Qingyuan Road in Jiangsu province Wuxi City District 10 layer Patentee before: Wuxi Vimicro Co., Ltd. |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20150318 Effective date of abandoning: 20171114 |
|
| AV01 | Patent right actively abandoned |