CN116435336B - 沟槽型mosfet电场保护结构及制备方法 - Google Patents

沟槽型mosfet电场保护结构及制备方法 Download PDF

Info

Publication number
CN116435336B
CN116435336B CN202310287851.8A CN202310287851A CN116435336B CN 116435336 B CN116435336 B CN 116435336B CN 202310287851 A CN202310287851 A CN 202310287851A CN 116435336 B CN116435336 B CN 116435336B
Authority
CN
China
Prior art keywords
trench
type
groove
conductivity type
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310287851.8A
Other languages
English (en)
Other versions
CN116435336A (zh
Inventor
陈开宇
王小文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202310287851.8A priority Critical patent/CN116435336B/zh
Publication of CN116435336A publication Critical patent/CN116435336A/zh
Application granted granted Critical
Publication of CN116435336B publication Critical patent/CN116435336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种沟槽型MOSFET电场保护结构及制备方法，通过形成底部具有斜角的所述沟槽，以及在所述沟槽下方采用自对准离子注入形成覆盖所述沟槽的底部及所述底部斜角的所述第二导电类型电场保护层，从而可通过优化所述沟槽的底部形状以及所述第二导电类型电场保护层改善所述沟槽底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。

Description

沟槽型MOSFET电场保护结构及制备方法
技术领域
本发明属于半导体技术领域，涉及一种沟槽型MOSFET电场保护结构及制备方法。
背景技术
功率MOSFET(metal oxide semiconductor field-effect transistor)种类繁多，其中，以沟槽型(trench)功率MOSFET为主，沟槽型MOSFET是一种具有垂直导电沟道的器件，没有平面型MOSFET中的JFET区电阻，且沟槽型MOSFET具有垂直方向的沟道迁移率较高、栅漏电流小、开关速率高、击穿电压高、导通电阻低等优点，这些优点使其在工业控制、航天、通信、新能源汽车、光伏、储能、计算机及便携式电器、家电、办公用品等领域得到了广泛应用。
但常规沟槽MOSFET中存在沟槽底部电场较高的问题，会导致器件的击穿电压以及反偏可靠性较差的问题。
因此，提供一种沟槽型MOSFET电场保护结构及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型MOSFET电场保护结构及制备方法，用于解决现有技术中沟槽栅MOSFET中存在沟槽底部电场较高的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽型MOSFET电场保护结构，所述沟槽型MOSFET电场保护结构包括：
第一导电类型衬底；
第一导电类型漂移区，所述第一导电类型漂移区位于所述第一导电类型衬底上；
第二导电类型阱区，所述第二导电类型阱区位于所述第一导电类型漂移区中；
第一导电类型源区，所述第一导电类型源区位于所述第二导电类型阱区中；
沟槽，所述沟槽贯穿所述第一导电类型源区及所述第二导电类型阱区，且所述沟槽的底部延伸至所述第一导电类型漂移区中，所述沟槽的底部宽度小于所述沟槽的开口宽度，所述沟槽的底部与所述沟槽的竖直侧壁通过倾斜侧壁连接形成底部斜角；
第二导电类型电场保护层，所述第二导电类型电场保护层位于所述第一导电类型漂移区中，且所述第二导电类型电场保护层包覆所述沟槽的底部及所述底部斜角。
可选地，所述底部斜角的角度范围为30°～60°。
可选地，所述倾斜侧壁部分对应的所述沟槽的深度与所述沟槽的宽度比为1/5～1/3；所述沟槽的底部宽度为所述沟槽的开口宽度的1/4以上。
可选地，所述沟槽的开口宽度为0.5μm～1μm，所述竖直侧壁部分对应的所述沟槽的深度为0.8μm～1.2μm，所述倾斜侧壁部分对应的所述沟槽的深度为0.1μm～0.3μm，所述沟槽的底部宽度为0.2μm～0.8μm。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或所述第一导电类型为P型，所述第二导电类型为N型。
可选地，所述第一导电类型衬底包括掺杂的SiC衬底、掺杂的Si衬底、掺杂的GaN衬底或掺杂的GaAs衬底。
本发明还提供一种沟槽型MOSFET电场保护结构的制备方法，包括以下步骤：
提供第一导电类型衬底；
于所述第一导电类型衬底上形成第一导电类型漂移区；
于所述第一导电类型漂移区中形成第二导电类型阱区；
于所述第二导电类型阱区中形成第一导电类型源区；
形成沟槽，所述沟槽贯穿所述第一导电类型源区及所述第二导电类型阱区，且所述沟槽的底部延伸至所述第一导电类型漂移区中，所述沟槽的底部宽度小于所述沟槽的开口宽度，所述沟槽的底部与所述沟槽的竖直侧壁通过倾斜侧壁连接形成底部斜角；
于所述沟槽中形成自对准掩膜层，所述自对准掩膜层覆盖所述沟槽的所述竖直侧壁及所述倾斜侧壁且显露所述沟槽的底部；
进行第二导电类型离子注入形成第二导电类型电场保护层，所述第二导电类型电场保护层位于所述第一导电类型漂移区中，且所述第二导电类型电场保护层包覆所述沟槽的底部及所述底部斜角。
可选地，形成所述沟槽的步骤包括：于所述第一导电类型漂移区上形成硬掩膜层，进行光刻，采用湿法刻蚀及干法刻蚀相结合的方法形成斜角沟槽硬掩膜层，采用等离子体干法刻蚀形成所述沟槽。
可选地，形成所述自对准掩膜层及进行第二导电类型离子注入形成所述第二导电类型电场保护层的方法包括：
于所述沟槽中淀积掩膜层；
采用干法刻蚀去除位于所述沟槽的底部的所述掩膜层，形成自对准掩膜层；
采用原位掩膜进行离子注入形成所述第二导电类型电场保护层。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或所述第一导电类型为P型，所述第二导电类型为N型；所述第一导电类型衬底包括掺杂的SiC衬底、掺杂的Si衬底、掺杂的GaN衬底或掺杂的GaAs衬底。
如上所述，本发明的所述沟槽型MOSFET电场保护结构及制备方法，通过形成底部具有斜角的所述沟槽，以及在所述沟槽下方采用自对准离子注入形成覆盖所述沟槽的底部及所述底部斜角的所述第二导电类型电场保护层，从而可通过优化所述沟槽的底部形状以及所述第二导电类型电场保护层改善所述沟槽底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。
附图说明
图1显示为实施例中沟槽型MOSFET电场保护结构的制备工艺流程示意图。
图2显示为实施例中形成第一导电类型漂移区后的结构示意图。
图3显示为实施例中形成沟槽后的结构示意图。
图4显示为实施例中形成自对准掩膜层后的结构示意图。
图5显示为实施例中形成第二导电类型电场保护层后的结构示意图。
图6显示为实施例中沟槽型MOSFET电场保护结构的结构示意图。
元件标号说明
100 N型衬底
200 N型漂移区
300 P型阱区
400 N型源区
500 沟槽
600 自对准掩膜层
700 P型电场保护层
800 沟槽栅
901 源金属电极
902 漏金属电极
θ 底部斜角
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种沟槽型MOSFET电场保护结构的制备方法，包括以下步骤：
S1：提供第一导电类型衬底；
S2：于所述第一导电类型衬底上形成第一导电类型漂移区；
S3：于所述第一导电类型漂移区中形成第二导电类型阱区；
S4：于所述第二导电类型阱区中形成第一导电类型源区；
S5：形成沟槽，所述沟槽贯穿所述第一导电类型源区及所述第二导电类型阱区，且所述沟槽的底部延伸至所述第一导电类型漂移区中，所述沟槽的底部宽度小于所述沟槽的开口宽度，所述沟槽的底部与所述沟槽的竖直侧壁通过倾斜侧壁连接形成底部斜角；
S6：于所述沟槽中形成自对准掩膜层，所述自对准掩膜层覆盖所述沟槽的所述竖直侧壁及所述倾斜侧壁且显露所述沟槽的底部；
S7：进行第二导电类型离子注入形成第二导电类型电场保护层，所述第二导电类型电场保护层位于所述第一导电类型漂移区中，且所述第二导电类型电场保护层包覆所述沟槽的底部及所述底部斜角。
本实施例通过形成底部具有斜角的所述沟槽，以及在所述沟槽下方采用自对准离子注入形成覆盖所述沟槽的底部及所述底部斜角的所述第二导电类型电场保护层，从而可通过优化所述沟槽的底部形状以及所述第二导电类型电场保护层改善所述沟槽底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。
作为示例，所述沟槽型MOSFET电场保护结构可包括N型结构或P型结构，即第一导电类型可为N型，对应的第二导电类型为P型，但并非局限于此，如第一导电类型也可为P型，对应的第二导电类型为N型。
本实施例中，仅以第一导电类型为N型，对应的第二导电类型为P型作为示例，可以理解当第一导电类型为P型，对应的第二导电类型为N时，可参阅本实施例进行对应的导电类型的替换即可。
以下结合附图2～附图6，对有关所述沟槽型MOSFET电场保护结构的制备方法作进一步的介绍。具体可包括：
首先，参阅图1及图2，执行步骤S1，提供N型衬底100。
作为示例，所述N型衬底100可包括掺杂的Si衬底、掺杂的SiC衬底、掺杂的GaN衬底、掺杂的GaAs衬底。
具体的，当采用SiC衬底制备SiC MOSFET时，由于可具有高击穿电压、低导通电阻等优势，在新能源汽车、光伏、储能等新型工业领域已有广泛应用，因此，本实施例中，所述衬底优选为SiC衬底，但并非局限于此，但常规沟槽型SiC MOSFET中存在沟槽底部电场较高的问题，导致器件的击穿电压以及反偏可靠性较差，为解决沟槽型SiC MOSFET的沟槽底部电场较高的问题，本实施例通过在所述沟槽500下方形成底部具有斜角的所述沟槽500，以及在所述沟槽500下方采用自对准离子注入形成覆盖所述沟槽500的底部及所述底部斜角θ的所述P型电场保护层700，从而可通过优化所述沟槽500的底部形状以及所述P型电场保护层700改善所述沟槽500底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。
接着，参阅图1及图2，执行步骤S2，于所述N型衬底100上形成N型漂移区200，关于所述N型漂移区200的制备、厚度等此处不作限定。
接着，参阅图1及图3，执行步骤S3，于所述N型漂移区200中形成P型阱区300，以及参阅图1及图3，执行步骤S4，于所述第二导电类P型阱区300中形成N型源区400。关于所述P型阱区300以及所述N型源区400的制备、尺寸等此处不作限定。
接着，参阅图1及图3，执行步骤S5，形成沟槽500，所述沟槽500贯穿所述N型源区400及所述P型阱区300，且所述沟槽500的底部延伸至所述N型漂移区200中，所述沟槽500的底部宽度小于所述沟槽500的开口宽度，所述沟槽500的底部与所述沟槽500的竖直侧壁通过倾斜侧壁连接形成底部斜角θ。
作为示例，形成所述沟槽500的步骤可包括：
于所述N型漂移区200上形成硬掩膜层(未图示)；
进行光刻；
采用湿法刻蚀及干法刻蚀相结合的方法形成斜角沟槽硬掩膜层(未图示)；
采用等离子体干法刻蚀形成所述沟槽500。
其中，所述硬掩膜层可采用如PECVD的方法淀积1μm～2μm的氧化硅硬掩膜层，如1μm、1.5μm、2μm等，而后，经过光刻使得所述氧化硅硬掩膜层图形化，再结合湿法腐蚀与干法刻蚀形成斜角沟槽掩膜结构层，以在进行等离子体干法刻蚀后形成所述沟槽500。关于所述沟槽500的制备方法并非局限于此，可根据需要进行选择，其中优选所述斜角沟槽硬掩膜层的厚度与所述沟槽500的深度的比为1:1。
接着，参阅图1、图4及图5，执行步骤S6，于所述沟槽500中形成自对准掩膜层600，所述自对准掩膜层600覆盖所述沟槽500的所述竖直侧壁及所述倾斜侧壁且显露所述沟槽500的底部。
作为示例，形成所述自对准掩膜层600的方法可包括：
于所述沟槽500中淀积掩膜层；
采用干法刻蚀去除位于所述沟槽500的底部的所述掩膜层，形成自对准掩膜层600。
其中，在去除步骤S5中的所述斜角沟槽硬掩膜层后，可采用如LPCVD法淀积厚度为0.8μm～1μm厚的氧化硅层作为所述掩膜层，以保证在所述沟槽500的两侧的侧壁形成厚度不小于0.3μm厚的氧化硅覆盖，而后采用如ICP等离子体干法刻蚀去除位于所述沟槽500底部的所述氧化硅层，而留存侧壁的氧化硅覆盖层，从而形成后续离子注入所需要的所述自对准掩膜层600。
作为示例，所述底部斜角θ的角度范围可为30°～60°，如30°、45°、60°。
作为示例，所述倾斜侧壁部分对应的所述沟槽500的深度与所述沟槽500的宽度比为1/5～1/3，如1/5、1/4、1/3；所述沟槽500的底部宽度为所述沟槽500的开口宽度的1/4以上，如1/4、1/3等。
作为示例，所述沟槽500的开口宽度为0.5μm～1μm，如0.5μm、0.8μm、1μm等，所述竖直侧壁部分对应的所述沟槽500的深度为0.8μm～1.2μm，如0.8μm、1μm、1.2μm等，所述倾斜侧壁部分对应的所述沟槽500的深度为0.1μm～0.3μm，如0.1μm、0.2μm、0.3μm等，所述沟槽500的底部宽度为0.2μm～0.8μm，如0.2μm、0.4μm、0.6μm、0.8μm等。
接着，参阅图1及图5，执行步骤S7，进行P型离子注入形成P型电场保护层700，所述P型电场保护层700位于所述N型漂移区200中，且所述P型电场保护层包覆所述沟槽500的底部及所述底部斜角θ。
作为示例，形成所述P型电场保护层700的方法包括采用原位掩膜进行离子注入形成。
具体的，可采用如原位掩膜进行离子注入Al杂质，形成所述P型电场保护层700，使得所述P型电场保护层700能够覆盖两个所述底部斜角θ，但不覆盖所述竖直侧壁及所述倾斜侧壁之间的两个角。
进一步的，还可包括于所述沟槽500中形成沟槽栅800以及形成金属电极的步骤。
具体的，如图6，还可包括于所述沟槽500中形成沟槽栅800，如包括栅氧化层及多晶硅栅的沟槽栅结构，以及形成金属电极，如图6中的源金属电极901以及漏金属电极902的步骤。
本实施例还提供一种沟槽型MOSFET电场保护结构，所述沟槽型MOSFET电场保护结构可采用上述方法制备，但并非局限于此，本实施例中，所述沟槽型MOSFET电场保护结构采用上述方法制备，因此有关所述沟槽型MOSFET电场保护结构的制备及材料等均可参阅上述内容。
作为示例，所述沟槽型MOSFET电场保护结构可包括N型结构或P型结构，即第一导电类型可为N型，对应的第二导电类型为P型，但并非局限于此，如第一导电类型也可为P型，对应的第二导电类型为N型。
本实施例中，仅以第一导电类型为N型，对应的第二导电类型为P型作为示例，可以理解当第一导电类型为P型，对应的第二导电类型为N时，可参阅本实施例进行对应的导电类型的替换即可，此处不作赘述。
具体的，参阅附图2～附图6，所述沟槽型MOSFET电场保护结构包括N型衬底100、N型漂移区200、P型阱区300、N型源区400、沟槽500及P型电场保护层700。
其中，所述N型漂移区200位于所述N型衬底100上；所述P型阱区300位于所述N型漂移区200中；所述N型源区400位于所述P型阱区300中；所述沟槽500贯穿所述N型源区400及所述P型阱区300，且所述沟槽500的底部延伸至所述N型漂移区200中，所述沟槽500的底部宽度小于所述沟槽500的开口宽度，所述沟槽500的底部与所述沟槽500的竖直侧壁通过倾斜侧壁连接形成底部斜角θ；所述P型电场保护层700位于所述N型漂移区200中，且所述P型电场保护层700包覆所述沟槽500的底部及所述底部斜角θ。
作为示例，所述底部斜角θ的角度范围可为30°～60°，如30°、45°、60°。
作为示例，所述倾斜侧壁部分对应的所述沟槽500的深度与所述沟槽500的宽度比为1/5～1/3，如1/5、1/4、1/3；所述沟槽500的底部宽度为所述沟槽500的开口宽度的1/4以上，如1/4、1/3等。
作为示例，所述沟槽500的开口宽度为0.5μm～1μm，如0.5μm、0.8μm、1μm等，所述竖直侧壁部分对应的所述沟槽500的深度为0.8μm～1.2μm，如0.8μm、1μm、1.2μm等，所述倾斜侧壁部分对应的所述沟槽500的深度为0.1μm～0.3μm，如0.1μm、0.2μm、0.3μm等，所述沟槽500的底部宽度为0.2μm～0.8μm，如0.2μm、0.4μm、0.6μm、0.8μm等。
作为示例，所述N型衬底100可包括掺杂的SiC衬底、掺杂的Si衬底、掺杂的GaN衬底或掺杂的GaAs衬底。
具体的，当采用SiC衬底制备SiC MOSFET时，由于可具有高击穿电压、低导通电阻等优势，在新能源汽车、光伏、储能等新型工业领域已有广泛应用，因此，本实施例中，所述衬底优选为SiC衬底，但并非局限于此，但常规沟槽型SiC MOSFET中存在沟槽底部电场较高的问题，导致器件的击穿电压以及反偏可靠性较差，为解决沟槽型SiC MOSFET的沟槽底部电场较高的问题，本实施例通过在所述沟槽500下方形成底部具有斜角的所述沟槽500，以及在所述沟槽500下方采用自对准离子注入形成覆盖所述沟槽500的底部及所述底部斜角θ的所述P型电场保护层700，从而可通过优化所述沟槽500的底部形状以及所述P型电场保护层700改善所述沟槽500底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。
进一步的，还可包括于所述沟槽500中形成沟槽栅800以及形成金属电极的步骤。
具体的，如图6，还可包括于所述沟槽500中形成沟槽栅800，如包括栅氧化层及多晶硅栅的沟槽栅结构，以及形成金属电极，如图6中的源金属电极901以及漏金属电极902的步骤。
综上所述，本发明的所述沟槽型MOSFET电场保护结构及制备方法，通过形成底部具有斜角的所述沟槽，以及在所述沟槽下方采用自对准离子注入形成覆盖所述沟槽的底部及所述底部斜角的所述第二导电类型电场保护层，从而可通过优化所述沟槽的底部形状以及所述第二导电类型电场保护层改善所述沟槽底部电场较高的问题，以解决器件击穿电压及反偏可靠性较差的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种沟槽型MOSFET电场保护结构，其特征在于，所述沟槽型MOSFET电场保护结构包括：
第一导电类型衬底；
第一导电类型漂移区，所述第一导电类型漂移区位于所述第一导电类型衬底上；
第二导电类型阱区，所述第二导电类型阱区位于所述第一导电类型漂移区中；
第一导电类型源区，所述第一导电类型源区位于所述第二导电类型阱区中；
沟槽，所述沟槽贯穿所述第一导电类型源区及所述第二导电类型阱区，且所述沟槽的底部延伸至所述第一导电类型漂移区中，所述沟槽的底部宽度小于所述沟槽的开口宽度，所述沟槽的底部与所述沟槽的竖直侧壁通过倾斜侧壁连接形成底部斜角；
第二导电类型电场保护层，所述第二导电类型电场保护层位于所述第一导电类型漂移区中，且所述第二导电类型电场保护层包覆所述沟槽的底部及所述底部斜角，且所述第二导电类型电场保护层显露所述竖直侧壁与所述倾斜侧壁之间的夹角。
2.根据权利要求1所述的沟槽型MOSFET电场保护结构，其特征在于：所述底部斜角的角度范围为30°～60°。
3.根据权利要求1所述的沟槽型MOSFET电场保护结构，其特征在于：所述倾斜侧壁部分对应的所述沟槽的深度与所述沟槽的宽度比为1/5～1/3；所述沟槽的底部宽度为所述沟槽的开口宽度的1/4以上。
4.根据权利要求1所述的沟槽型MOSFET电场保护结构，其特征在于：所述沟槽的开口宽度为0.5μm～1μm，所述竖直侧壁部分对应的所述沟槽的深度为0.8μm～1.2μm，所述倾斜侧壁部分对应的所述沟槽的深度为0.1μm～0.3μm，所述沟槽的底部宽度为0.2μm～0.8μm。
5.根据权利要求1所述的沟槽型MOSFET电场保护结构，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或所述第一导电类型为P型，所述第二导电类型为N型。
6.根据权利要求1所述的沟槽型MOSFET电场保护结构，其特征在于：所述第一导电类型衬底包括掺杂的SiC衬底、掺杂的Si衬底、掺杂的GaN衬底或掺杂的GaAs衬底。
7.一种沟槽型MOSFET电场保护结构的制备方法，其特征在于，包括以下步骤：
提供第一导电类型衬底；
于所述第一导电类型衬底上形成第一导电类型漂移区；
于所述第一导电类型漂移区中形成第二导电类型阱区；
于所述第二导电类型阱区中形成第一导电类型源区；
形成沟槽，所述沟槽贯穿所述第一导电类型源区及所述第二导电类型阱区，且所述沟槽的底部延伸至所述第一导电类型漂移区中，所述沟槽的底部宽度小于所述沟槽的开口宽度，所述沟槽的底部与所述沟槽的竖直侧壁通过倾斜侧壁连接形成底部斜角；
于所述沟槽中形成自对准掩膜层，所述自对准掩膜层覆盖所述沟槽的所述竖直侧壁及所述倾斜侧壁且显露所述沟槽的底部；
进行第二导电类型离子注入形成第二导电类型电场保护层，所述第二导电类型电场保护层位于所述第一导电类型漂移区中，且所述第二导电类型电场保护层包覆所述沟槽的底部及所述底部斜角，且所述第二导电类型电场保护层显露所述竖直侧壁与所述倾斜侧壁之间的夹角。
8.根据权利要求7所述的沟槽型MOSFET电场保护结构的制备方法，其特征在于形成所述沟槽的步骤包括：于所述第一导电类型漂移区上形成硬掩膜层，进行光刻，采用湿法刻蚀及干法刻蚀相结合的方法形成斜角沟槽硬掩膜层，采用等离子体干法刻蚀形成所述沟槽。
9.根据权利要求7所述的沟槽型MOSFET电场保护结构的制备方法，其特征在于形成所述自对准掩膜层及进行第二导电类型离子注入形成所述第二导电类型电场保护层的方法包括：
于所述沟槽中淀积掩膜层；
采用干法刻蚀去除位于所述沟槽的底部的所述掩膜层，形成自对准掩膜层；
采用原位掩膜进行离子注入形成所述第二导电类型电场保护层。
10.根据权利要求7所述的沟槽型MOSFET电场保护结构的制备方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或所述第一导电类型为P型，所述第二导电类型为N型；所述第一导电类型衬底包括掺杂的SiC衬底、掺杂的Si衬底、掺杂的GaN衬底或掺杂的GaAs衬底。
CN202310287851.8A 2023-03-22 2023-03-22 沟槽型mosfet电场保护结构及制备方法 Active CN116435336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310287851.8A CN116435336B (zh) 2023-03-22 2023-03-22 沟槽型mosfet电场保护结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310287851.8A CN116435336B (zh) 2023-03-22 2023-03-22 沟槽型mosfet电场保护结构及制备方法

Publications (2)

Publication Number Publication Date
CN116435336A CN116435336A (zh) 2023-07-14
CN116435336B true CN116435336B (zh) 2024-01-12

Family

ID=87093570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310287851.8A Active CN116435336B (zh) 2023-03-22 2023-03-22 沟槽型mosfet电场保护结构及制备方法

Country Status (1)

Country Link
CN (1) CN116435336B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057905A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 沟槽栅场效应晶体管及制造方法
CN109686791A (zh) * 2017-10-19 2019-04-26 丰田自动车株式会社 开关元件及其制造方法
CN115207128A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
KR20230009248A (ko) * 2021-07-08 2023-01-17 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106967B4 (de) * 2016-04-15 2024-07-04 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057905A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 沟槽栅场效应晶体管及制造方法
CN109686791A (zh) * 2017-10-19 2019-04-26 丰田自动车株式会社 开关元件及其制造方法
KR20230009248A (ko) * 2021-07-08 2023-01-17 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
CN115207128A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法

Also Published As

Publication number Publication date
CN116435336A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US7361558B2 (en) Method of manufacturing a closed cell trench MOSFET
CN103928516B (zh) 具有双平行沟道结构的半导体器件及其制造方法
JP2013125827A (ja) 半導体装置およびその製造方法
US10396149B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
CN108155237B (zh) 一种半导体器件及其制造方法和电子装置
CN115513297A (zh) 碳化硅平面mosfet器件及其制造方法
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN102945806A (zh) 集成肖特基二极管的mos器件的制造方法
KR20170107396A (ko) 반도체 트랜지스터 및 그 제조 방법
CN211700291U (zh) 自对准的沟槽式场效应晶体管
CN116581150B (zh) 非对称双沟槽SiC MOSFET元胞结构、器件及制备方法
CN116435336B (zh) 沟槽型mosfet电场保护结构及制备方法
CN116895531A (zh) 碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN111211171A (zh) 横向扩散金属氧化物半导体装置
CN116435335B (zh) 沟槽型mosfet电场屏蔽保护结构及制备方法
CN115224111A (zh) 沟槽栅器件的制备方法及沟槽栅器件
CN113764525A (zh) 一种mosfet器件及制备方法
TW201114035A (en) Improved trench termination structure
TWI817719B (zh) 半導體結構及其形成方法
TWI808856B (zh) 帶有遮罩電極的底部源極溝槽mosfet
US20240250168A1 (en) High voltage semiconductor device and method of manufacturing same
US20240096962A1 (en) Semiconductor device and method for the same
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant