CN115064582A - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents

横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDF

Info

Publication number
CN115064582A
CN115064582A CN202210944541.4A CN202210944541A CN115064582A CN 115064582 A CN115064582 A CN 115064582A CN 202210944541 A CN202210944541 A CN 202210944541A CN 115064582 A CN115064582 A CN 115064582A
Authority
CN
China
Prior art keywords
region
drift region
field plate
well region
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210944541.4A
Other languages
English (en)
Other versions
CN115064582B (zh
Inventor
余山
赵东艳
王于波
陈燕宁
付振
刘芳
王帅鹏
王凯
吴波
邓永峰
刘倩倩
郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210944541.4A priority Critical patent/CN115064582B/zh
Publication of CN115064582A publication Critical patent/CN115064582A/zh
Application granted granted Critical
Publication of CN115064582B publication Critical patent/CN115064582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区；场板，形成漂移区的顶部，具有向上突出于漂移区表面的台阶部和向下凹陷至漂移区内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型；至少两个具有第一导电类型的反型体，反型体为月牙型构型，形成于场板的突出部的下方且位于突出部的两端位置；源极形成于体区内，漏极形成于漂移区内远离源极的一侧，栅极形成于漂移区和体区的上表面，且栅极的多晶硅覆盖部分场板。通过本发明提供的晶体管，能够降低场板两端的表面电场，提高击穿电压，提升器件的可靠性。

Description

横向双扩散场效应晶体管、制作方法、芯片及电路
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管（Lateral Double-Diffused MOSFET，LDMOS）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
现有技术中，为了提高击穿电压，横向双扩散场效应晶体管通常会设计场板结构。但是在制作场板时，氧原子也进行横向扩散与氮化硅下的硅反应生成氧化物，在场板的两端形成尖锐的鸟嘴状结构，分别在漂移区的漏端和靠近沟道端形成较大的表面电场，产生了较大的热电子效应，降低了器件的可靠性和击穿电压。
发明内容
针对现有技术中横向双扩散场效应晶体管的场板两端表面电场大，产生了较大的热电子效应，降低了器件的可靠性和击穿电压，本发明提供了一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路，采用该方法制备出的横向双扩散场效应晶体管能够减小场板两端的表面电场，提高击穿电压，提高器件的可靠性。
为实现上述目的，本发明一方面提供一种横向双扩散场效应晶体管，包括：衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区，所述第一阱区和所述第二阱区间隔设置，所述体区和漂移区并排形成于所述第一阱区内，所述衬底、所述第二阱区和所述体区具有第一导电类型，所述第一阱区和所述漂移区具有第二导电类型；场板，形成于所述漂移区的顶部，具有向上突出于所述漂移区表面的台阶部和向下凹陷至所述漂移区内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型；至少两个具有第一导电类型的反型体，所述反型体为月牙型构型，形成于所述场板的突出部的下方且位于所述突出部的两端位置；源极、漏极和栅极，所述源极形成于所述体区内，所述漏极形成于所述漂移区内远离所述源极的一侧，所述栅极形成于所述漂移区和所述体区的上表面，且所述栅极的多晶硅覆盖部分场板。
进一步地，所述场板的最大厚度介于1100~1400nm。
进一步地，所述反型体的最大厚度介于50~100nm。
进一步地，所述反型体的掺杂浓度大于所述漂移区的掺杂浓度。
进一步地，所述反型体的掺杂浓度介于1e18cm-3~3e18cm-3。
进一步地，所述漂移区和所述第一阱区之间形成有第一浅槽隔离，所述第一阱区与所述衬底之间形成有第二浅槽隔离。
进一步地，所述横向双扩散场效应晶体管包括两个源极；两个源极之间、以及第二阱区内形成有第一保护环，所述第一保护环具有第一导电类型；所述第一浅槽隔离与所述第二浅槽隔离之间形成有第二保护环，所述第二保护环具有第二导电类型。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：形成衬底，并在所述衬底内形成第一阱区、第二阱区、体区和漂移区，所述第一阱区和所述第二阱区间隔设置，所述体区和漂移区并排形成于所述第一阱区内，所述衬底、所述第二阱区和所述体区具有第一导电类型，所述第一阱区和所述漂移区具有第二导电类型；形成场板和至少两个具有第一导电类型的反型体，所述场板形成于所述漂移区的顶部，具有向上突出于所述漂移区表面的台阶部和向下凹陷至所述漂移区内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型，所述反型体为月牙型构型，形成于所述场板的突出部的下方且位于所述突出部的两端；形成源极、漏极和栅极，所述源极形成于所述体区内，所述漏极形成于所述漂移区内远离所述源极一侧，所述栅极形成于所述漂移区和所述体区的上表面，且所述栅极的多晶硅覆盖部分场板。
进一步地，所述形成场板和至少两个具有第一导电类型的反型体，包括：在所述衬底表面形成氮化硅层，所述氮化硅层在所述漂移区表面具有热氧化窗口；通过所述热氧化窗口对所述漂移区进行热氧化，形成第一氧化介质层，所述第一氧化介质层为中间厚两端薄的构型；通过湿法刻蚀同步减薄所述第一氧化介质层的整体厚度，形成第二氧化介质层，所述第二氧化介质层的构型与所述第一氧化介质层的构型相同；通过扩散工艺在所述漂移区形成至少两个具有第一导电类型的反型体，所述反型体位于所述第二氧化介质层的两端位置；在氮化硅层表面化学气相沉积二氧化硅介质，二氧化硅介质至少填满所述热氧化窗口；通过化学机械抛光去除氮化硅层表面的二氧化硅介质；通过刻蚀去除氮化硅层和部分二氧化硅介质，形成所述场板。
进一步地，所述场板的最大厚度介于1100~1400nm。
进一步地，所述反型体的最大厚度介于50~100nm。
进一步地，所述反型体的掺杂浓度大于所述漂移区的掺杂浓度。
进一步地，所述反型体的掺杂浓度介于1e18cm-3~3e18cm-3。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案，本发明至少具有如下技术效果：
本发明的横向双扩散场效应晶体管包括一衬底，衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区。第一阱区和所述第二阱区间隔设置，体区和漂移区并排形成于第一阱区内，衬底、第二阱区和体区具有第一导电类型，第一阱区和漂移区具有第二导电类型。在漂移区的顶部形成有场板，场板具有向上突出于漂移区表面的台阶部和向下凹陷至漂移区内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型。在场板的突出部的下方且位于突出部的两端位置分别形成有具有第一导电类型的反型体，反型体为月牙型构型。源极形成于体区内，漏极形成于漂移区内远离源极的一侧，所述形成于漂移区和体区的上表面，且栅极的多晶硅覆盖部分场板。通过本发明提供的横向双扩散场效应晶体管，能够降低两端的表面电场，提高击穿电压，提高器件的可靠性。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的衬底、第一阱区和第二阱区的剖面图；
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的浅槽隔离的剖面图；
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一氧化介质层的剖面图；
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第二氧化介质层的剖面图；
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的反型体的剖面图；
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的场板的剖面图；
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的剖面图；
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-衬底；2-第一阱区；3-第二阱区；4-漂移区；5-体区；6-第一浅槽隔离；7-第二浅槽隔离；8-氮化硅层；9-第一氧化介质层；10-第二氧化介质层；11-反型体；12-场板；13-栅极；14-源极；15-漏极；16-第一保护环；17-第二保护环。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图7，本发明实施例提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：衬底1，衬底1内形成有第一阱区2、第二阱区3、体区5和漂移区4，所述第一阱区2和所述第二阱区3间隔设置，所述体区5和漂移区4并排形成于所述第一阱区2内，所述衬底1、所述第二阱区3和所述体区5具有第一导电类型，所述第一阱区2和所述漂移区4具有第二导电类型；
场板12，形成于所述漂移区4的顶部，具有向上突出于所述漂移区4表面的台阶部和向下凹陷至所述漂移区4内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型；
至少两个具有第一导电类型的反型体11，所述反型体11为月牙型构型，形成于所述场板12的突出部的下方且位于所述突出部的两端位置；
源极14、漏极15和栅极13，所述源极14形成于所述体区5内，所述漏极15形成于所述漂移区4内远离所述源极14的一侧，所述栅极13形成于所述漂移区4和所述体区5的上表面，且所述栅极13的多晶硅覆盖部分场板12。
具体地，本发明实施方式中衬底1内形成有第一阱区2、第二阱区3、体区5和漂移区4，第一阱区2和第二阱区3间隔设置，体区5和漂移区4并排形成于第一阱区2内，衬底1、第二阱区3和体区5具有第一导电类型，第一阱区2和漂移区4具有第二导电类型。源极14形成于体区5内，漏极15形成于漂移区4内远离源极14的一侧。在漂移区4的顶部形成有场板12，场板12具有向上突出于漂移区4表面的台阶部和向下凹陷至漂移区4内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型，即场板12底部中间向两端平缓过渡。在场板12的突出部的下方且位于突出部的两端位置分别形成有具有第一导电类型的反型体11，反型体11为与场板12的突出部的两端构型相匹配的月牙型构型，反型体11能够使漂移区4更容易耗尽，降低表面横向电场，具有更小导通电阻，更大导通电流，降低击穿电压。而且反型体11和场板12的制作工艺简单，可依次通过热氧化、刻蚀、扩散、外延工艺一次性制成。
在漂移区4和体区5的上表面形成有栅极13，且栅极13的多晶硅覆盖部分场板12。本发明实施方式中具有两个反型体11，反型体11对称设置在场板12的两端，也可以根据实际情况设置多个反型体11，比如场板12左端设置两个，右端设置一个，或者两端分别设置两个。
根据本发明提供的横向双扩散场效应晶体管，能够降低场板两端的表面电场，提高击穿电压，提升器件的可靠性。
进一步地，所述场板12的最大厚度介于1100~1400nm。
具体地，本发明实施方式中，场板12为中间厚两边薄的构型，中间位置厚度即最大厚度介于1100~1400nm。若场板12的最大厚度过厚，则会降低漂移区4的表面电场，增加体区5和漂移区4所形成的PN的电压，降低击穿电压；若场板12的最大厚度过薄，则场板12容易击穿。
进一步地，所述反型体11的最大厚度介于50~100nm。
具体地，本发明实施方式中，反型体11为中间厚两端薄的月牙形构型，反型体11中间的厚度即最大厚度介于50~100nm，如果反型体11的最大厚度过厚，则会增加漂移区4的电阻，导致导通电阻增加；如果反型体11的最大厚度过薄，则无法减小场板12两端的表面电场，击穿电压低。
进一步地，反型体11距离漂移区4表面的最大深度介于100nm-150nm。反型体11的最大深度控制在该范围内能够方便调整场板12的厚度，且如果深度过大则无法减小场板12两端的表面电场，击穿电压低。
进一步地，所述反型体11的掺杂浓度大于所述漂移区4的掺杂浓度。
具体地，本发明实施方式中，反型体11的掺杂浓度大于漂移区4的掺杂浓度，如果反型体11的掺杂浓度太小，则无法将漂移区4反型形成反型体11，无法提高击穿电压；如果反型体11的掺杂浓度太大，则击穿电压低。
进一步地，所述反型体11的掺杂浓度介于1e18cm-3~3e18cm-3。可以根据实际情况分别调整两端的反型体11的掺杂浓度。
进一步地，所述漂移区4和所述第一阱区2之间形成有第一浅槽隔离6，所述第一阱区2与所述衬底1之间形成有第二浅槽隔离7。第一浅槽隔离6和第二浅槽隔离7用于进行隔离。
进一步地，所述横向双扩散场效应晶体管包括两个源极14；两个源极14之间、以及第二阱区3内形成有第一保护环16，所述第一保护环16具有第一导电类型；所述第一浅槽隔离6与所述第二浅槽隔离7之间形成有第二保护环17，所述第二保护环17具有第二导电类型。
具体地，本发明实施方式中，横向双扩散场效应晶体管包括两个源极14，两个源极14之间、以及第二阱区3内形成有第一保护环16，第一保护环16具有第一导电类型。第一浅槽隔离6与第二浅槽隔离7之间形成有第二保护环17，第二保护环17具有第二导电类型。第一保护环16和第二保护环17能够对横向双扩散场效应晶体管进行电压保护。
请参考图1~图8，本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：
S101：形成衬底1，并在所述衬底1内形成第一阱区2、第二阱区3、体区5和漂移区4，所述第一阱区2和所述第二阱区3间隔设置，所述体区5和漂移区4并排形成于所述第一阱区2内，所述衬底1、所述第二阱区3和所述体区5具有第一导电类型，所述第一阱区2和所述漂移区4具有第二导电类型；S102：形成场板12和至少两个具有第一导电类型的反型体11，所述场板12形成于所述漂移区4的顶部，具有向上突出于所述漂移区4表面的台阶部和向下凹陷至所述漂移区4内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型，所述反型体11为月牙型构型，形成于所述场板12的突出部的下方且位于所述突出部的两端；S103：形成源极14、漏极15和栅极13，所述源极14形成于所述体区5内，所述漏极15形成于所述漂移区4内远离所述源极14的一侧，所述栅极13形成于所述漂移区4和所述体区5的上表面，且所述栅极13的多晶硅覆盖部分场板12。
首先执行步骤S101：形成衬底1，并在所述衬底1内形成第一阱区2、第二阱区3、体区5和漂移区4，所述第一阱区2和所述第二阱区3间隔设置，所述体区5和漂移区4并排形成于所述第一阱区2内，所述衬底1、所述第二阱区3和所述体区5具有第一导电类型，所述第一阱区2和所述漂移区4具有第二导电类型。
具体地，本发明实施方式中提供的横向双扩散场效应晶体管即能为N型横向双扩散场效应晶体管，也能为P型横向双扩散场效应晶体管。当该横向双扩散场效应晶体管为N型横向双扩散场效应晶体管时，第一掺杂类型为P型，第二掺杂类型为N型；当该横向双扩散场效应晶体管为P型横向双扩散场效应晶体管时，第一掺杂类型为N型，第二掺杂类型为P型，本发明对此不作限制，下文本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
首先提供P型衬底1，在衬底1上氧化一层薄的二氧化硅，对衬底1进行保护，然后在衬底1表面形成光刻胶，并对光刻胶进行刻蚀，形成第一阱区2的注入窗口，然后通过该注入窗口进行N型离子注入，去除光刻胶。然后再形成一层光刻胶，并对光刻胶进行刻蚀形成第二阱区3的注入窗口，然后通过该注入窗口进行P型离子注入。高温推进，形成第一阱区2和第二阱区3，如图1所示。
请参考图2，然后形成一层光刻胶，并对光刻胶进行刻蚀，形成漂移区4的注入窗口，通过该注入窗口进行N型离子注入，去除光刻胶。再在表面形成一层光刻胶，并对光刻胶进行刻蚀，形成体区5的注入窗口，然后通过该注入窗口进行P型离子注入。高温推进，形成漂移区4和体区5。然后进行浅槽隔离的制作：先形成一层薄氧化层，低压化学气相沉积一层氮化硅，在氮化硅表面形成光刻胶，并对光刻胶进行刻蚀，形成氮化硅刻蚀窗口，通过氮化硅刻蚀窗口干法刻蚀氮化硅，接着干法刻蚀薄氧化层，然后干法刻蚀硅，形成第一浅槽隔离6和第二浅槽隔离7的凹槽，去除光刻胶，高密度等离子体化学气相淀积一层二氧化硅，化学机械抛光表面的二氧化硅，保留凹槽内的二氧化硅，湿法刻蚀剩余的氮化硅。
接着执行步骤S102：形成场板12和至少两个具有第一导电类型的反型体11，所述场板12形成于所述漂移区4的顶部，具有向上突出于所述漂移区4表面的台阶部和向下凹陷至所述漂移区4内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型，所述反型体11为月牙型构型，形成于所述场板12的突出部的下方且位于所述突出部的两端。
进一步地，所述形成场板12和至少两个具有第一导电类型的反型体11，包括：在所述衬底1表面形成氮化硅层8，所述氮化硅层8在所述漂移区4表面具有热氧化窗口；通过所述热氧化窗口对所述漂移区4进行热氧化，形成第一氧化介质层9，所述第一氧化介质层9为中间厚两端薄的构型；通过湿法刻蚀同步减薄所述第一氧化介质层9的整体厚度，形成第二氧化介质层10，所述第二氧化介质层10的构型与所述第一氧化介质层9的构型相同；通过扩散工艺在所述漂移区4形成至少两个具有第一导电类型的反型体11，所述反型体11位于所述第二氧化介质层10的两端位置；在氮化硅层8表面化学气相沉积二氧化硅介质，二氧化硅介质至少填满所述热氧化窗口；通过化学机械抛光去除氮化硅层8表面的二氧化硅介质；通过刻蚀去除氮化硅层8和部分二氧化硅介质，形成所述场板12。
具体地，本发明实施方式中，低压化学沉积一层氮化硅，在氮化硅表面形成一层光刻胶，并对光刻胶进行刻蚀，形成刻蚀窗口，通过刻蚀窗口干法刻蚀氮化硅，形成在漂移区4表面具有热氧化窗口的氮化硅层8，去除光刻胶。接着通过热氧化窗口对漂移区4进行热氧化，形成图3所示的第一氧化介质层9，第一氧化介质层9为中间厚两端薄的构型。通过湿法刻蚀同步减薄第一氧化介质层9的整体厚度，形成第二氧化介质层10，暴露出第二氧化介质层10两端与氮化硅层8之间的漂移区4，第二氧化介质层10的构型与第一氧化介质层9的构型相同，如图4所示。通过扩散工艺或者离子注入工艺在第二氧化介质层10两端与氮化硅层8之间暴露出的漂移区4形成P型反型体11，如图5所示。
在氮化硅层8表面化学气相沉积二氧化硅介质，二氧化硅介质至少填满热氧化窗口，通过化学机械抛光去除氮化硅层8表面的二氧化硅介质，保留热氧化窗口内的二氧化硅介质，通过刻蚀去除氮化硅层8，湿法刻蚀窗口内剩余的二氧化硅介质，减薄二氧化硅介质至需要的厚度，形成场板12，如图6所示。反型体11和场板12的制作工艺简单，可依次通过热氧化、刻蚀、扩散、外延工艺一次性制成。
最后执行步骤S103：形成源极14、漏极15和栅极13，所述源极14形成于所述体区5内，所述漏极15形成于所述漂移区4内远离所述源极14的一侧，所述栅极13形成于所述漂移区4和所述体区5的上表面，且所述栅极13的多晶硅覆盖部分场板12。
具体地，本发明实施方式中，在漂移区4和体区5的上表面形成栅极13，进行N+离子注入，在体区5内形成两个源极14，在漂移区4内远离源极14的一侧形成漏极15，在第一浅槽隔离6和第二浅槽隔离7之间形成N+第二保护环17，该保护环接高电平，对横向双扩散场效应晶体管进行电压保护。进行P+离子注入，在两个源极14之间、以及第二阱区3内形成第一保护环16，该保护环接低电平并与衬底相连，对横向双扩散场效应晶体管进行电压保护。
进一步地，所述场板12的最大厚度介于1100~1400nm。
进一步地，所述反型体11的最大厚度介于50~100nm。
进一步地，所述反型体11的掺杂浓度大于所述漂移区4的掺杂浓度。
进一步地，所述反型体11的掺杂浓度介于1e18cm-3~3e18cm-3。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (15)

1.一种横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管包括：
衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区，所述第一阱区和所述第二阱区间隔设置，所述体区和漂移区并排形成于所述第一阱区内，所述衬底、所述第二阱区和所述体区具有第一导电类型，所述第一阱区和所述漂移区具有第二导电类型；
场板，形成于所述漂移区的顶部，具有向上突出于所述漂移区表面的台阶部和向下凹陷至所述漂移区内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型；
至少两个具有第一导电类型的反型体，所述反型体为月牙型构型，形成于所述场板的突出部的下方且位于所述突出部的两端位置；
源极、漏极和栅极，所述源极形成于所述体区内，所述漏极形成于所述漂移区内远离所述源极的一侧，所述栅极形成于所述漂移区和所述体区的上表面，且所述栅极的多晶硅覆盖部分场板。
2.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述场板的最大厚度介于1100~1400nm。
3.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述反型体的最大厚度介于50~100nm。
4.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述反型体的掺杂浓度大于所述漂移区的掺杂浓度。
5.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述反型体的掺杂浓度介于1e18cm-3~3e18cm-3。
6.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述漂移区和所述第一阱区之间形成有第一浅槽隔离，所述第一阱区与所述衬底之间形成有第二浅槽隔离。
7.根据权利要求6所述的横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管包括两个源极；两个源极之间、以及第二阱区内形成有第一保护环，所述第一保护环具有第一导电类型；
所述第一浅槽隔离与所述第二浅槽隔离之间形成有第二保护环，所述第二保护环具有第二导电类型。
8.一种横向双扩散场效应晶体管制作方法，其特征在于，所述横向双扩散场效应晶体管制作方法包括：
形成衬底，并在所述衬底内形成第一阱区、第二阱区、体区和漂移区，所述第一阱区和所述第二阱区间隔设置，所述体区和漂移区并排形成于所述第一阱区内，所述衬底、所述第二阱区和所述体区具有第一导电类型，所述第一阱区和所述漂移区具有第二导电类型；
形成场板和至少两个具有第一导电类型的反型体，所述场板形成于所述漂移区的顶部，具有向上突出于所述漂移区表面的台阶部和向下凹陷至所述漂移区内的突出部，所述台阶部具有同一水平高度，所述突出部为中间厚两端薄的构型，所述反型体为月牙型构型，形成于所述场板的突出部的下方且位于所述突出部的两端；
形成源极、漏极和栅极，所述源极形成于所述体区内，所述漏极形成于所述漂移区内远离所述源极一侧，所述栅极形成于所述漂移区和所述体区的上表面，且所述栅极的多晶硅覆盖部分场板。
9.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述形成场板和至少两个具有第一导电类型的反型体，包括：
在所述衬底表面形成氮化硅层，所述氮化硅层在所述漂移区表面具有热氧化窗口；
通过所述热氧化窗口对所述漂移区进行热氧化，形成第一氧化介质层，所述第一氧化介质层为中间厚两端薄的构型；
通过湿法刻蚀同步减薄所述第一氧化介质层的整体厚度，形成第二氧化介质层，所述第二氧化介质层的构型与所述第一氧化介质层的构型相同；
通过扩散工艺在所述漂移区形成至少两个具有第一导电类型的反型体，所述反型体位于所述第二氧化介质层的两端位置；
在氮化硅层表面化学气相沉积二氧化硅介质，二氧化硅介质至少填满所述热氧化窗口；
通过化学机械抛光去除氮化硅层表面的二氧化硅介质；
通过刻蚀去除氮化硅层和部分二氧化硅介质，形成所述场板。
10.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述场板的最大厚度介于1100~1400nm。
11.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述反型体的最大厚度介于50~100nm。
12.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述反型体的掺杂浓度大于所述漂移区的掺杂浓度。
13.根据权利要求8所述的横向双扩散场效应晶体管制作方法，其特征在于，所述反型体的掺杂浓度介于1e18cm-3~3e18cm-3。
14.一种芯片，其特征在于，该芯片包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
15.一种电路，其特征在于，该电路包括权利要求1-7中任一项所述的横向双扩散场效应晶体管。
CN202210944541.4A 2022-08-08 2022-08-08 横向双扩散场效应晶体管、制作方法、芯片及电路 Active CN115064582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210944541.4A CN115064582B (zh) 2022-08-08 2022-08-08 横向双扩散场效应晶体管、制作方法、芯片及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210944541.4A CN115064582B (zh) 2022-08-08 2022-08-08 横向双扩散场效应晶体管、制作方法、芯片及电路

Publications (2)

Publication Number Publication Date
CN115064582A true CN115064582A (zh) 2022-09-16
CN115064582B CN115064582B (zh) 2022-10-25

Family

ID=83208380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210944541.4A Active CN115064582B (zh) 2022-08-08 2022-08-08 横向双扩散场效应晶体管、制作方法、芯片及电路

Country Status (1)

Country Link
CN (1) CN115064582B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863397A (zh) * 2023-01-19 2023-03-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115881778A (zh) * 2023-01-19 2023-03-31 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118248738A (zh) * 2024-05-28 2024-06-25 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118263328A (zh) * 2024-05-28 2024-06-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118610267A (zh) * 2024-08-08 2024-09-06 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771073A (zh) * 2010-01-15 2010-07-07 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
CN102263029A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 横向扩散型金属氧化物半导体晶体管及其制作方法
CN102496627A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 超高压bcd工艺中的ldmos结构
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件
CN106611786A (zh) * 2015-10-23 2017-05-03 苏州远创达科技有限公司 一种mos管器件
CN112909081A (zh) * 2021-02-09 2021-06-04 电子科技大学 一种横向功率器件
CN112909082A (zh) * 2021-02-09 2021-06-04 电子科技大学 一种高压低阻功率ldmos
CN113889523A (zh) * 2020-07-01 2022-01-04 苏州华太电子技术有限公司 基于立体栅场板结构的半导体器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771073A (zh) * 2010-01-15 2010-07-07 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
CN102263029A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 横向扩散型金属氧化物半导体晶体管及其制作方法
CN102496627A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 超高压bcd工艺中的ldmos结构
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件
CN106611786A (zh) * 2015-10-23 2017-05-03 苏州远创达科技有限公司 一种mos管器件
CN113889523A (zh) * 2020-07-01 2022-01-04 苏州华太电子技术有限公司 基于立体栅场板结构的半导体器件及其制作方法
CN112909081A (zh) * 2021-02-09 2021-06-04 电子科技大学 一种横向功率器件
CN112909082A (zh) * 2021-02-09 2021-06-04 电子科技大学 一种高压低阻功率ldmos

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863397A (zh) * 2023-01-19 2023-03-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115881778A (zh) * 2023-01-19 2023-03-31 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115863397B (zh) * 2023-01-19 2023-04-21 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118248738A (zh) * 2024-05-28 2024-06-25 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118263328A (zh) * 2024-05-28 2024-06-28 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118248738B (zh) * 2024-05-28 2024-08-06 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118263328B (zh) * 2024-05-28 2024-09-24 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118610267A (zh) * 2024-08-08 2024-09-06 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Also Published As

Publication number Publication date
CN115064582B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN115064582B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
JP6667893B2 (ja) 半導体装置および半導体装置の製造方法
US10074743B2 (en) Trench MOSFET shield poly contact
US7795675B2 (en) Termination for trench MIS device
US10186610B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8748977B2 (en) Semiconductor device and method for producing same
CN108074818B (zh) 半导体器件的制造方法
JP4183620B2 (ja) 半導体装置およびその製造方法
CN115642182B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115513297B (zh) 碳化硅平面mosfet器件及其制造方法
CN114420760B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
JP6750969B2 (ja) 半導体装置の製造方法
CN115911100B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115528117A (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN111384174A (zh) 沟槽型mos场效应晶体管及方法、电子设备
CN111276545A (zh) 一种新型沟槽碳化硅晶体管器件及其制作方法
CN117542880B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US10615079B2 (en) Semiconductor device and method for manufacturing the same
CN115863397B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN114373800B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN113809162B (zh) 功率元件
JP2012248760A (ja) トレンチゲートパワー半導体装置及びその製造方法
CN118263328B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115881778B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN118248738B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant