CN113204438B - 一种amp系统核间通讯方法及系统 - Google Patents

一种amp系统核间通讯方法及系统 Download PDF

Info

Publication number
CN113204438B
CN113204438B CN202110313847.5A CN202110313847A CN113204438B CN 113204438 B CN113204438 B CN 113204438B CN 202110313847 A CN202110313847 A CN 202110313847A CN 113204438 B CN113204438 B CN 113204438B
Authority
CN
China
Prior art keywords
channel
data
core
hdlc
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110313847.5A
Other languages
English (en)
Other versions
CN113204438A (zh
Inventor
李小军
吴闽华
孟庆晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202110313847.5A priority Critical patent/CN113204438B/zh
Publication of CN113204438A publication Critical patent/CN113204438A/zh
Application granted granted Critical
Publication of CN113204438B publication Critical patent/CN113204438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种AMP系统核间通讯方法及系统，所述方法包括：主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。本发明可以实现核间通讯，不需要内存拷贝，从而满足高性能系统的核间通讯的要求。

Description

一种AMP系统核间通讯方法及系统
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及一种AMP系统核间通讯方法、系统及计算机可读存储介质。
背景技术
在嵌入式多核系统领域，存在两种技术，一是AMP(Asymmetric Multi-Processing)，即非对称多处理(在这种架构下，存在多个处理器；每个中央处理器在某个特定时间内，被指定一个特定的任务去执行)，另外一种是SMP(Symmetric Multi-Processing)，即对称多处理(在一个计算机上汇集了一组处理器，即多CPU，各CPU之间共享内存子系统以及总线结构)。SMP系统上的每个CPU共享系统所有资源，包括串口在内，SMP系统只要一个控制台就够了。而AMP每个CPU有独立的运行代码，任务的调度也是独立的，对整个系统资源的访问也是互斥的，每个CPU上运行的操作系统(OS)甚至完全不一样。
一个硬件CPU上的两个内核，各自运行自己的操作系统和应用软件。虽然两个核运行各自独立的系统，但是两个核必然有通讯的需求，这就是核间通讯。
为了实现核间通讯，人们通常用到几种常用方法，方法一：如图1所示，主从核共享内存，这也是最容易想到的方法。即分配一片内存，主从核都可以访问，一个核把要通讯的数据写入共享内存，另外一个核从共享内存中读取该数据即可。方法二，如图2所示，是借助网络协议，主从核作为独立的网络主机节点互相通讯。主核系统和从核系统均创建用于通讯的socket，一方要发消息给另外一方，只需往本端的socket写入数据，对端通过自己的socket即可收到该消息块。
以上两种方法，都存在内存拷贝若干次的问题，并且主从双核系统均需要内存拷贝，在要求性能的系统中，这两种方法均不可取。
因此，现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种AMP系统核间通讯方法、系统及计算机可读存储介质，旨在解决现有技术中实现核间通讯存在内存拷贝若干次的问题。
为实现上述目的，本发明提供一种AMP系统核间通讯方法，所述AMP系统核间通讯方法包括如下步骤：
主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；
设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；
将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。
可选地，所述的AMP系统核间通讯方法，其中，所述HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成，之后还包括：
创建HDLC的第一通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示从核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
从核成功接收主核的数据并处理。
可选地，所述的AMP系统核间通讯方法，其中，所述AMP系统核间通讯方法还包括：
从核发送数据给主核前，设置HDLC的第二通道的SI为环回模式，并设置SI RAM为预设值；
设置HDLC的第二通道的BD参数和通道属性，初始化HDLC的第二通道；
将发送数据所在的物理地址挂载到HDLC的第二通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成。
可选地，所述的AMP系统核间通讯方法，其中，所述HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成，之后还包括：
创建HDLC的第二通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示主核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
主核成功接收从核的数据并处理。
可选地，所述的AMP系统核间通讯方法，其中，所述AMP系统核间通讯方法还包括：
将CPU中HDLC的第一通道和第二通道均设置为环回模式；
所述第一通道由主核发送数据，从核从所述第一通道接收数据；
所述第二通道由从核发送数据，主核从所述第二通道接收数据。
可选地，所述的AMP系统核间通讯方法，其中，所述环回模式为串口发送数据被串口自身接收。
可选地，所述的AMP系统核间通讯方法，其中，所述AMP系统核间通讯方法还包括：
将需要发送的数据存放在外部内存中，按通道存放；
UCC将MURAM中保存的每个通道的发送缓存打包到发送FIFO中，经过SI RAM的路由指示，由TDM接口发送到线路E1线路上。
可选地，所述的AMP系统核间通讯方法，其中，所述AMP系统核间通讯方法还包括：
TDM接口从E1线路上接收收到数据，根据SI RAM中的路由配置决定E1每个时隙的选择通道接收；UCC的接收FIFO将数据分发到具体时隙MURAM指向的外部内存中。
此外，为实现上述目的，本发明还提供一种系统，其中，所述系统包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的AMP系统核间通讯程序，所述AMP系统核间通讯程序被所述处理器执行时实现如上所述的AMP系统核间通讯方法的步骤。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，其中，所述计算机可读存储介质存储有AMP系统核间通讯程序，所述AMP系统核间通讯程序被处理器执行时实现如上所述的AMP系统核间通讯方法的步骤。
本发明中，主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。本发明可以实现核间通讯，不需要内存拷贝，从而满足高性能系统的核间通讯的要求。
附图说明
图1是现有技术中主从核共享内存实现核间通讯的原理示意图；
图2是现有技术中借助网络协议主从核作为独立的网络主机节点互相通讯的原理示意图；
图3是本发明AMP系统核间通讯方法的较佳实施例的流程图；
图4是本发明AMP系统核间通讯方法的较佳实施例中主核发送数据给从核的流程图；
图5是本发明AMP系统核间通讯方法的较佳实施例中从核接收主核发来的HDLC数据的处理流程图；
图6是本发明AMP系统核间通讯方法的较佳实施例中从核发送数据给主核的流程图；
图7是本发明AMP系统核间通讯方法的较佳实施例中主核接收从核发来的串口数据的处理流程图；
图8是本发明AMP系统核间通讯方法的较佳实施例中主核发送数据给从核的过程示意图；
图9是本发明AMP系统核间通讯方法的较佳实施例中从核发送数据给主核的过程示意图；
图10为本发明系统的较佳实施例的运行环境示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明较佳实施例所述的AMP系统核间通讯方法，如图3，所述AMP系统核间通讯方法包括以下步骤：
步骤S10、主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；
步骤S20、设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；
步骤S30、将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；
步骤S40、设置当前发送BD为就绪状态；
步骤S50、HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。
具体地，如图4所示，图4为主核发送数据给从核的流程图，设置HDLC通道1(即第一通道)的SI环回模式(所述环回模式为串口发送数据被串口自身接收)，SI RAM[LOOP]等1；设置HDLC通道1的BD(Buffer Description，缓存描述符))参数，通道属性等，初始化HDLC通道1；将发送数据所在的物理地址挂载到HDLC通道1的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将要发送的数据发送出去，环回后被通道1自己接收；发送完毕，主核发送数据给从核成功。
进一步地，如图5所示，图5为从核接收主核发来的HDLC数据的处理流程图，创建HDLC的第一通道的接收任务，轮询接收BD是否存在状态为满的BD；如果当前接收BD状态为满，则表示从核已接收到数据；将当前数据所在的内存地址传递给上层处理；申请空闲接收内存，并将内存物理地址挂载到当前BD；从核成功接收主核的数据并处理。
具体地，创建HDLC通道1(即第一通道)的接收任务HDLC_RecvTask，不停的轮询接收BD是否有满的；如果当前接收BD状态为满，则表示收到了数据；将当前数据所在的内存地址传递给上层处理；申请空闲接收内存，并将内存物理地址挂载到当前BD；成功接收主核的数据并处理。
进一步地，如图6所示，图6为从核发送数据给主核的流程图，从核发送数据给主核前，设置HDLC的第二通道的SI为环回模式，并设置SI RAM为预设值；设置HDLC的第二通道的BD参数和通道属性，初始化HDLC的第二通道；将发送数据所在的物理地址挂载到HDLC的第二通道的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成。
具体地，设置HDLC通道2(即第二通道)的SI环回模式，SI RAM[LOOP]等于1；设置HDLC通道2的BD参数，通道属性等，初始化HDLC通道1；将发送数据所在的物理地址挂载到HDLC通道2的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将要发送的数据发送出去，环回后被通道2自己接收；发送完毕，从核发送数据给主核成功。
进一步地，如图7所示，图7为主核接收从核发来的串口数据的处理流程图，创建HDLC的第二通道的接收任务，轮询接收BD是否存在状态为满的BD；如果当前接收BD状态为满，则表示主核已接收到数据；将当前数据所在的内存地址传递给上层处理；申请空闲接收内存，并将内存物理地址挂载到当前BD；主核成功接收从核的数据并处理。
具体地，创建HDLC通道2(即第二通道)的接收任务HDLC_RecvTask，不停的轮询接收BD是否有满的；如果当前接收BD状态为满，则表示收到了数据；将当前数据所在的内存地址传递给上层处理；申请空闲接收内存，并将内存物理地址挂载到当前BD；成功接收从核的数据并处理。
本发明预先将CPU中HDLC的第一通道和第二通道均设置为环回模式；所述第一通道由主核发送数据，从核从所述第一通道接收数据；所述第二通道由从核发送数据，主核从所述第二通道接收数据。
进一步地，如图8、9所示，将需要发送的数据存放在外部内存中，按通道存放；UCC将MURAM中保存的每个通道的发送缓存打包到发送FIFO中，经过SI RAM的路由指示，由TDM接口发送到线路E1线路上。TDM接口从E1线路上接收收到数据，根据SI RAM中的路由配置决定E1每个时隙的选择通道接收(即SI RAM中的路由配置决定了E1每个时隙的会由哪个通道接收)；UCC的接收FIFO将数据分发到具体时隙MURAM指向的外部内存中。SI RAM的重要作用是每个通道的路由，同时支持通道环回功能。某通道如果在SI RAM设置了环回，那么其发送的数据会被自己接收到。
进一步地，如图10所示，基于上述AMP系统核间通讯方法，本发明还相应提供了一种系统，所述系统包括处理器10、存储器20及显示器30。图10仅示出了系统的部分组件，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。
所述存储器20在一些实施例中可以是所述系统的内部存储单元，例如系统的硬盘或内存。所述存储器20在另一些实施例中也可以是所述系统的外部存储设备，例如所述系统上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器20还可以既包括所述系统的内部存储单元也包括外部存储设备。所述存储器20用于存储安装于所述系统的应用软件及各类数据，例如所述安装系统的程序代码等。所述存储器20还可以用于暂时地存储已经输出或者将要输出的数据。在一实施例中，存储器20上存储有AMP系统核间通讯程序40，该AMP系统核间通讯程序40可被处理器10所执行，从而实现本申请中AMP系统核间通讯方法。
所述处理器10在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)，微处理器或其他数据处理芯片，用于运行所述存储器20中存储的程序代码或处理数据，例如执行所述AMP系统核间通讯方法等。
所述显示器30在一些实施例中可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。所述显示器30用于显示在所述系统的信息以及用于显示可视化的用户界面。所述系统的部件10-30通过系统总线相互通信。
在一实施例中，当处理器10执行所述存储器20中AMP系统核间通讯程序40时实现以下步骤：
主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；
设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；
将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。
其中，所述HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成，之后还包括：
创建HDLC的第一通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示从核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
从核成功接收主核的数据并处理。
其中，所述AMP系统核间通讯方法还包括：
从核发送数据给主核前，设置HDLC的第二通道的SI为环回模式，并设置SI RAM为预设值；
设置HDLC的第二通道的BD参数和通道属性，初始化HDLC的第二通道；
将发送数据所在的物理地址挂载到HDLC的第二通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成。
其中，所述HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成，之后还包括：
创建HDLC的第二通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示主核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
主核成功接收从核的数据并处理。
其中，所述AMP系统核间通讯方法还包括：
将CPU中HDLC的第一通道和第二通道均设置为环回模式；
所述第一通道由主核发送数据，从核从所述第一通道接收数据；
所述第二通道由从核发送数据，主核从所述第二通道接收数据。
其中，所述环回模式为串口发送数据被串口自身接收。
其中，所述AMP系统核间通讯方法还包括：
将需要发送的数据存放在外部内存中，按通道存放；
UCC将MURAM中保存的每个通道的发送缓存打包到发送FIFO中，经过SI RAM的路由指示，由TDM接口发送到线路E1线路上。
其中，所述AMP系统核间通讯方法还包括：
TDM接口从E1线路上接收收到数据，根据SI RAM中的路由配置决定E1每个时隙的选择通道接收；UCC的接收FIFO将数据分发到具体时隙MURAM指向的外部内存中。
本发明还提供一种计算机可读存储介质，其中，所述计算机可读存储介质存储有AMP系统核间通讯程序，所述AMP系统核间通讯程序被处理器执行时实现如上所述的AMP系统核间通讯方法的步骤。
综上所述，本发明提供一种AMP系统核间通讯方法及系统，所述方法包括：主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；设置当前发送BD为就绪状态；HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成。本发明可以实现核间通讯，不需要内存拷贝，从而满足高性能系统的核间通讯的要求。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的计算机可读存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的计算机可读存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (4)

1.一种AMP系统核间通讯方法，其特征在于，所述AMP系统核间通讯方法包括：
主核发送数据给从核前，设置HDLC的第一通道的SI为环回模式，并设置SI RAM为预设值；
所述SI RAM用于使每个通道的路由同时支持通道环回功能，通道在SI RAM设置环回，则发送的数据被所述通道自身接收到；
设置HDLC的第一通道的BD参数和道属性，初始化HDLC的第一通道；
将发送数据所在的物理地址挂载到HDLC的第一通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成；
所述HDLC控制器将需要发送的数据发送出去，环回后被第一通道接收，则数据发送完成，之后还包括：
创建HDLC的第一通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示从核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
从核成功接收主核的数据并处理；
所述AMP系统核间通讯方法还包括：
从核发送数据给主核前，设置HDLC的第二通道的SI为环回模式，并设置SI RAM为预设值；
所述SI RAM的重要作用是每个通道的路由同时支持通道环回功能，通道在SI RAM设置环回，则发送的数据会被所述通道自身接收到；
设置HDLC的第二通道的BD参数和通道属性，初始化HDLC的第二通道；
将发送数据所在的物理地址挂载到HDLC的第二通道的当前发送BD上；
设置当前发送BD为就绪状态；
HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成；
所述HDLC控制器将需要发送的数据发送出去，环回后被第二通道接收，则数据发送完成，之后还包括：
创建HDLC的第二通道的接收任务，轮询接收BD是否存在状态为满的BD；
如果当前接收BD状态为满，则表示主核已接收到数据；
将当前数据所在的内存地址传递给上层处理；
申请空闲接收内存，并将内存物理地址挂载到当前BD；
主核成功接收从核的数据并处理；
所述AMP系统核间通讯方法还包括：
将CPU中HDLC的第一通道和第二通道均设置为环回模式；
所述第一通道由主核发送数据，从核从所述第一通道接收数据；
所述第二通道由从核发送数据，主核从所述第二通道接收数据；
所述AMP系统核间通讯方法还包括：
将需要发送的数据存放在外部内存中，按通道存放；
UCC将MURAM中保存的每个通道的发送缓存打包到发送FIFO中，经过SI RAM的路由指示，由TDM接口发送到线路E1线路上；
所述AMP系统核间通讯方法还包括：
TDM接口从E1线路上接收收到数据，根据SI RAM中的路由配置决定E1每个时隙的选择通道接收；UCC的接收FIFO将数据分发到具体时隙MURAM指向的外部内存中；
若所述第一通道或所述第二通道在SI RAM设置了环回，则发送的数据被自己接收到。
2.根据权利要求1所述的AMP系统核间通讯方法，其特征在于，所述环回模式为串口发送数据被串口自身接收。
3.一种计算机系统，其特征在于，所述计算机系统包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的AMP系统核间通讯程序，所述AMP系统核间通讯程序被所述处理器执行时实现如权利要求1-2任一项所述的AMP系统核间通讯方法的步骤。
4.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有AMP系统核间通讯程序，所述AMP系统核间通讯程序被处理器执行时实现如权利要求1-2任一项所述的AMP系统核间通讯方法的步骤。
CN202110313847.5A 2021-03-24 2021-03-24 一种amp系统核间通讯方法及系统 Active CN113204438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110313847.5A CN113204438B (zh) 2021-03-24 2021-03-24 一种amp系统核间通讯方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313847.5A CN113204438B (zh) 2021-03-24 2021-03-24 一种amp系统核间通讯方法及系统

Publications (2)

Publication Number Publication Date
CN113204438A CN113204438A (zh) 2021-08-03
CN113204438B true CN113204438B (zh) 2023-08-01

Family

ID=77025584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313847.5A Active CN113204438B (zh) 2021-03-24 2021-03-24 一种amp系统核间通讯方法及系统

Country Status (1)

Country Link
CN (1) CN113204438B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894092A (zh) * 2010-07-28 2010-11-24 杭州华三通信技术有限公司 多核cpu及其核间通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222430B (zh) * 2008-01-24 2011-01-19 中兴通讯股份有限公司 一种高速多协议数据传输系统和方法
CN101330354B (zh) * 2008-07-23 2011-05-18 北京佳讯飞鸿电气股份有限公司 一种通过e1传输数据的方法
US9058191B2 (en) * 2010-03-22 2015-06-16 Qualcomm Incorporated Direct transfer of executable software image to memory allocated by target processor based on transferred image header
CN111427813A (zh) * 2020-03-05 2020-07-17 深圳震有科技股份有限公司 一种基于串口的核间通讯方法、终端及存储介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894092A (zh) * 2010-07-28 2010-11-24 杭州华三通信技术有限公司 多核cpu及其核间通信方法

Also Published As

Publication number Publication date
CN113204438A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
EP3798835B1 (en) Method, device, and system for implementing hardware acceleration processing
CN101115054B (zh) 用于网络接口控制器的存储器映射的缓冲器
US5282272A (en) Interrupt distribution scheme for a computer bus
US20090165003A1 (en) System and method for allocating communications to processors and rescheduling processes in a multiprocessor system
CN116302617B (zh) 共享内存的方法、通信方法、嵌入式系统以及电子设备
JP2009265963A (ja) 情報処理システム及びタスクの実行制御方法
US10932202B2 (en) Technologies for dynamic multi-core network packet processing distribution
US7640549B2 (en) System and method for efficiently exchanging data among processes
CN116243995B (zh) 通信方法、装置、计算机可读存储介质以及电子设备
WO2016189294A1 (en) Single-chip multi-processor communication
CN103282888A (zh) 数据处理方法、图像处理器gpu及第一节点设备
CN111290983A (zh) Usb传输设备及传输方法
CN112822299B (zh) 基于rdma的数据传输方法、装置及电子设备
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
CN113204438B (zh) 一种amp系统核间通讯方法及系统
CN116383127B (zh) 节点间通信方法、装置、电子设备及存储介质
CN108055186B (zh) 一种主从处理器通信方法及装置
KR20050080704A (ko) 프로세서간 데이터 전송 장치 및 방법
CN111427813A (zh) 一种基于串口的核间通讯方法、终端及存储介质
CN115827517A (zh) 控制方法、设备及计算设备
CN115878333A (zh) 进程组间的一致性判断方法、装置及设备
CN115437811A (zh) 进程间通信方法、装置、设备及存储介质
CN111427815A (zh) 一种基于spi接口的核间通讯方法、终端及存储介质
CN117149472B (zh) 通信方法、装置、计算机可读存储介质以及电子设备
CN117076409B (zh) 文件共享方法、装置、系统、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant