CN109791787B - 模拟数字接口sram结构 - Google Patents

模拟数字接口sram结构 Download PDF

Info

Publication number
CN109791787B
CN109791787B CN201780053154.9A CN201780053154A CN109791787B CN 109791787 B CN109791787 B CN 109791787B CN 201780053154 A CN201780053154 A CN 201780053154A CN 109791787 B CN109791787 B CN 109791787B
Authority
CN
China
Prior art keywords
bit
local memory
analog
stored
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780053154.9A
Other languages
English (en)
Other versions
CN109791787A (zh
Inventor
金昌贤
朴俊荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhixin Guangdong Semiconductor Intelligent Technology Co ltd
Original Assignee
Zhixin Guangdong Semiconductor Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhixin Guangdong Semiconductor Intelligent Technology Co ltd filed Critical Zhixin Guangdong Semiconductor Intelligent Technology Co ltd
Publication of CN109791787A publication Critical patent/CN109791787A/zh
Application granted granted Critical
Publication of CN109791787B publication Critical patent/CN109791787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明是在已存SRAM的IO回路和位线构造基础上，改进了开关的构造而使储存的数字数据解读成模拟数据，并可以把模拟数据变换成数字数据而储存的模拟数字接口SRAM结构，为了能够各自选择竖向本地存储单元而存在的一侧的位线和对侧的位线进行均匀分配的位元开关在位线上形成的存储单元数组，一边选择横向本地存储单元，同时选择竖向复数的本地存储单元，能够进行多重访问的多重译码器和把从外部输入的模拟数据变换成数字数据并且使之存储在本地存储单元，把在本地存储单元储存的数字数据变换成模拟数据且构成使之能够输出到外部的输入输出回路。根据本发明即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，可以减少根据变换过程而消耗的能量。

Description

模拟数字接口SRAM结构
技术领域
本发明涉及电路结构领域，尤其涉及一种模拟数字接口SRAM结构。
背景技术
通常Mixed-SignalProcessing是将从bio-sensor温度感应器这样的模拟感应器那儿获得的数据变换成为数字数据，然后处理复杂的运算或者将数字数据变换成为模拟数据从而做出有效率的模拟处理。
在生物医学用集成电路，低功率神经网络集成电路等方面，这样的Mixed-SignalProcessing被使用。
在这个过程中，为了将模拟数据变换成为数字数据的模拟-数字变换器(ADC)和将数字数据变换成为模拟数据的数字-模拟变换器(DAC)是需要的。
并且在很多的情况中，被转换成了数字或者把将要被转换的数据储存在缓冲区，为了储存很多的量，在作为晶载记忆体而被使用的SRAM上储存数据。
ADC是将通过电压的大小来表现的模拟数据转换成为通过比特来表现的数字数据，其中具有代表性的是SARADC；SARADC是由Capacitive DAC，Comparator，Register还有SAR控制器组成的。
CapacitiveDAC是把数字比特转换成为模拟电压的转化器。
由1C，2C，4C，8C，…的电容器组成的，根据数字比特的位数，符合的电容器被分配。
比如说，代表12的数字比特，利用电容性的DAC将D＝1100(2)转换成为模拟电压的时候，符合D[3]的电容器是8C，D[2]则是4C，D[1]则是2C，D[0]则是符合C，根据所属比特的值来决定是否通过VDD将电容器进行充电，以及是否通过0来放电。
据此，各个电容器的电容量根据各个电容器的电压和电容器的大小积数而决定，通过合计各个电容器里储存的电容量，可以输出符合数字比特的电压。
在电容性DAC中形成的电压和通过比较器的输入电压进行比较，按照顺序地在上位MSB中，通过折半查找法找到下位LSB，然后储存在寄存器中，再去寻找和模拟数据有关的数字数据。
SRAM中有储存比特的存储单元的阵列，这个阵列，通过在行方向的字线，将存储单元以行为单位进行选择，选择的一行的存储单元，通过以列为单位的位线来解读数据。
一列有两个位线，在解读存储单元的数据之前，通过VDD电压进行充电，并且字线如果被打开，各个存储单元把位线放电或者使维持VDD状态。
此时，BL和BLB解读相反的比特。
比如说，如果在选择的存储单元中，0被储存的话，BL就会放电，BLB就会维持VDD状态。
如果1被储存的话，BL就会维持，BLB就会放电。
每个BL，BLB中都有读出放大器，比较BL和BLB大小关系，然后判断存储单元中储存的值是0还是1再输出。
在Mixed-SignalProcessing中，为了数据的转换，使用ADC和DAC。
但是，因为这样的变换器的面积非常大，使用Multi-Channel的生物传感器应用程序或者Mixed-SignalProcessing神经网络应用程序这样的情况，为了一次就能转换很多数据，就会使用多个转换器，因此就会占据很多的面积。
并且为了让通过ADC变形的数据存储在晶载记忆体上，主要使用SRAM，通过DAC将数字数据转换成为模拟数据的时候，在SRAM中读取数据，经历转换的过程，在SRAM，ADC，DAC中，有一个发生很多的能量消耗的问题点。
发明内容
本发明的目的在于提供一种模拟数字接口SRAM结构，为了解决上述的问题点而被构想出来的，为了具现Mixed-SignalProcessing，即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，使通过模拟写的值可以通过数字来解读，并且通过数字写的值可以通过模拟来解读，可以减少为了使ADC和DAC这样的变化器在On-Chip上具现而需要的面积，提供可以减少根据转换过程而消耗的能量的模拟数字接口SRAM构造。
本发明采用的技术是：
为了达成上述目的的本发明的模拟数字接口SRAM结构，使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，或者使本地存储单元中储存的数字数据转换成为模拟数据，在没有被分离的其它的模拟数字转换器或者数字模拟转换器的情况下，为了将模拟数据作为数字数据来储存或者数字数据能够通过模拟数据来解读，为了通过多重译码器以及操控位线的位元开关，使本地存储单元按照顺序地被分成2的n次方的比率。
为了达成上述目的的本发明的模拟数字接口SRAM结构，使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，或者使本地存储单元中储存的数字数据转换成为模拟数据，在SRAM结构中，包括输出模拟信号或者数字信号的输入输出回路，以及横向，竖向复数的本地存储单元的形成，还包含了把为了能够选择竖向复数本地存储单元而存在的位线，和复数的本地存储单元进行竖向区分而把位线进行均匀分配的位线上形成的位元开关的存储单元数组；一边选择横向本地存储单元，同时操控位元开关，竖向选择复数的本地存储单元，包含能够竖向地多重访问的多重译码器。
上述多重译码器关于竖向操控位元开关，以2的n次方的比率，本地存储单元按照顺序地被分配，形成位线，在各自的位线上，储存形成4比特数据的比特中的一个比特的本地存储单元，一个一个地被配置，属于第一个位数上的本地存储单元被配置在以8的比率来区分的位线上，属于第二个位数上的本地存储单元被配置在以4的比率来区分的位线上，属于第三个位数上的本地存储单元被配置在以2的比率来区分的位线上，属于第四个位数上的本地存储单元被配置在以1的比率来区分的位线上。
使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，关于竖向，通过多重译码器被选择的数字数据，将要储存的4个本地存储单元，使之清零，紧接着，通过多重译码器的操控，生成属于2进数1000B的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在最上面的第一个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0，紧接着，通过操控多重译码器，生成属于2进数{(D[3]),100}的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第二个位置的第二个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0，紧接着，通过操控多重译码器，生成属于2进数{(D[3],D[2]),10}的基准电压。通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第三个位置的第三个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0，紧接着，通过操控多重译码器，生成属于2进数{(D[3],D[2],D[1]),1}的基准电压。通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第四个位置的第四个本地存储单元上，储存1，输入电压更小或者二者相同的话，就可以储存0。
为了使储存在本地存储单元的数字数据转换成为模拟数据且输出到外部，以关闭对侧位线的位元开关的状态，通过VDD电压给对侧位线充电，紧接着，操控位元开关，将对侧位线分成带有8:4:2:1的比率的四个位线的同时，使带有8:4:2:1的比率的寄生电容生成，紧接着，通过多重译码器，激活属于配置在4个位线上的4个本地存储单元的字线，紧接着，关闭位元开关，通过电荷共享，生成4比特分辨率的模拟输出电压，再通过输入输出回路，输出到外部。
与现有技术相比，本发明的有益效果是：
如上所述，根据本发明的模拟数字变换器接口SRAM构造结构，为了具现Mixed-SignalProcessing，即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，模拟写的值可以通过数字来解读，并且数字写的值可以通过模拟来解读，可以减少ADC和DAC这样的变化器在On-Chip上具现而需要的面积，还有可以减少根据变换过程而消耗的能量。
附图说明
图1和图2是表现出根据本发明的实施例的模拟数字接口SRAM结构的框图；
图3到图5是为了说明根据本发明的实施例的本地存储单元的连接状态的框图；
图6和图7是为了说明根据本发明的实施例的输入输出回路的框图；
图8到图11是为了说明根据本发明的实施例的将数字数据转换成为模拟数据的过程的示例图；
图12到图17是为了说明根据本发明的实施例的将模拟数据转换成为数字数据的过程的示例图；
图18是为了说明根据本发明的实施例的本地存储单元的连接状态的其它例子的示例图；
图19是表现出历来的SARADC的框图；
图中：100:存储单元数组；110:位线；111:位元开关；150:位线；151:位元开关；170:字线；300:多重译码器；500:输入输出回路。
具体实施方式
以下，为了让在本发明所属的技术领域具有通常的知识的人，能够容易的实施本发明，故而进行详细的说明，参照添加了本发明可取的实施例的图纸进行详细的说明。
本申请中单独与数字字符出现的“B”用于表示“B”前面的字符为二进制形式，例如，1000B与1000(2)所代表的含义相同，均用于说明“1000”为二进制数。
根据本发明的实施例的模拟数字接口SRAM，如同图1展示的那样，包含存储单元数组(100)，多重译码器(300)以及输入输出回路(500)，以及所有芯片形态构成的集成电路。
根据通过这个所具现的本发明的模拟数字接口SRAM，每个横向数据向量都可以通过模拟来解读，并且经过5时钟，将4比特分辨率的模拟数据转换成为数字数据来使用，每行都是可能的。
上述存储单元数组(100)，横向和竖向复数的本地存储单元形成，如同图2和图3所展示的那样，为了各自选择上述竖向本地存储单元的一侧位线以及均匀分配对侧位线的位元开关在位线上各自形成。
使用位元开关，使位线在中间断落或者连接。
被均匀分配的各个位线具有统一的个数的本地存储单元，各个本地存储单元每个阵列都具备寄生电容。
寄生电容与本地存储单元的个数成比例变大。
并且关于各个竖向，操控位元开关，是位线能够以8:4:2:1的形态的比率被分配，这时各个位线具备8C:4C:2C:1C的寄生电容值。
即，关于一个竖向，以2的n次方的比率形成的各个位线，具备2的n次方的电容比率。
并且在各个位线上，储存着形成4比特数据的比特中的一个比特的本地存储单元一个一个地被配置。
属于第一个位数上的本地存储单元被配置在以8的比率来区分的位线上，属于第二个位数上的本地存储单元被配置在以4的比率来区分的位线上，属于第三个位数上的本地存储单元被配置在以2的比率来区分的位线上，属于第四个位数上的本地存储单元被配置在以1的比率来区分的位线上。
上述多重译码器如同图4展示的那样，通过字线一边横向选择本地存储单元，同时对于竖向，操控位元开关，为了使本地存储单元，以2的n次方的比率，按照顺序地进行分配而形成位线，关于本地存储单元的多重访问是可能的。
已存译码器特定的地址输入进来的话，属于那里的字线，只有一个进行访问，本发明的多重译码器，如同图4和图5所展示的那样，为了一次性横向选择许多个的本地存储单元，就会使用能够多重访问的译码器。
上述输入输出回路如同图6所展示的那样，接收从外部输入的模拟数据，转换成为数字数据之后，使之在本地存储单元上储存。本地存储单元上储存的数字数据如果转换成为模拟数据，就将其传达，向外部进行输出的这样一个回路。
基本上来讲，在已存的SRAM的输入输出回路这样的构造上，在write驱动上，储存比值器的输出量的触发器的输出量，以及为了可以根据种类选择接收数字输入的触发器数据，追加了MUX。
将模拟数据转换成为数字数据且使之储存在本地存储单元上的过程，和已存SARADC是相同的，在SARADC中，将电容性DAC替换成本发明中的位线，把比值器替换成读出放大器，把储存结果的寄存器替换成本地存储单元，活用已存的SRAM构造，提高了面积效率。
并且，输入输出回路如同图6所展示的那样，作为经过5时钟，将4比特分辨率的模拟数据转换成为数字数据然后输入的过程中使用的输入输出回路，发挥出比较在位线上生成的基准电压和输入电压而再将转换的数字数据，输入到本地存储单元的作用。
所以，就像图7所展示的模拟结果一样，将模拟数据和基准电压进行比较之后，决定4比特数字数据，储存在被决定的4比特数据所属位置的本地存储单元上。
即，已存的输入输出回路发挥出接收从外部输入的数字数据，输入到Bit存储单元，或者在Bit存储单元上，通过位线接收的数字数据向外部传达的作用。
但是，在本发明的输入输出回路，不仅是数字数据，而且将模拟数据转换成为数字数据，然后再储存在本地存储单元上。
如上所述，在所构成的模拟数据接口SRAM构造上，为了将储存在本地存储单元的数字数据转换成为模拟数据然后再向外部输出，首先，如同图8所展示的那样，以关闭对侧位线的位元开关的状态，通过VDD电压给对侧位线进行充电。
紧接着，如同图9所展示的那样，操控位元开关，为了将对侧位线分配成为带有8:4:2:1的比率的4个位线，而打开所属位元开关。
这样子被分配的各个位线，具备各个8:4:2:1的寄生电容。
紧接着，如同图10所展示的那样，在被分配成4个位线的状态下，激活属于在通过多重译码器来解读的4个位线上被配置的4个本地存储单元的字线。
此时，各个位线根据储存在本地存储单元上的各个数据而放电或者维持电荷并且维持VDD的电压。
紧接着，如同图11所展示的那样，关闭位元开关，通过电荷共享，生成4比特分辨率的模拟输出电压。
此时，模拟输出电压通过数学式1也可以生成。
【数学式1】VAout＝8/15VDD；
在此处VAout是模拟输出电压，VDD是数字输出电压。
为了将模拟数据转换成为数字数据且使之储存在本地存储单元上，如图12所示，通过输入输出回路比较模拟电压和基准电压且利用大小关系来判断所属Bit是1还是0。
首先，如图13所示，关于竖向，将要储存数字数据的4个本地存储单元初始化为0，紧接着，如图14所示，通过一侧的位线，生成属于2进数1000B的基准电压，和通过输入输出回路输入的输入电压进行对比，输入电压更大的情况下，在最上面的第一个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0。
紧接着，如图15所示，生成属于2进数{(D[3]),100}B的基准电压，和通过输入输出回路输入的输入电压进行对比，输入电压更大的情况下，在第二个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0。
紧接着，如图16所示，生成属于2进数{(D[3],D[2]),10}B的基准电压，和通过输入输出回路输入的输入电压进行对比，输入电压更大的情况下，在第三个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0。
紧接着，如图17所示，生成属于2进数{(D[3],D[2],D[1]),1}B的基准电压，和通过输入输出回路输入的输入电压进行对比，输入电压更大的情况下，在第四个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0。
并且，为了形成基准电压，根据顺序，所属位数的比特应该维持1，那上面的数据依靠在前面写的数据，那后面的位数固定为0。
为了生成属于这个的基准电压，将刚开始的时候，数据被写的本地存储单元初始化为0，属于在各个顺序上的比特的本地存储单元不会打开字线，维持通过VDD充电的电荷。
除此之外的本地存储单元打开字线，在前面写的数据，位线放电为0或者维持。
那之后，和模拟输出的时候一样，利用电荷共享来生成基准电压。
作为参考，在图2中，属于8N和4N的本地存储单元展现出来自于一侧位线的本地存储单元电流的流淌的状态，且展现出这样子一来，一侧位线和本地存储单元之间就会产生电压差异，根据这个电流流淌，所以一侧位线的电荷流淌出来然后成为0。
反面，属于4N和N的本地存储单元，展现出来自于一侧位线的本地存储单元电流的不流淌的状态，且展现出这样子一来，一侧位线和本地存储单元之间电压是相同的，所以没有电压差异，因而展现出电荷照原样地留在一侧位线上。
在本发明中，以8:4:2:1的比率来竖向分配本地存储单元的话，各个区间就可以储存一个位数的比特，此时，1N区间的情况，在一个本地存储单元全部都可以储存，但是8N区间的情况，7N个的本地存储单元剩下来，发生不均衡的问题。
图18是为了解决储存配置在位线上的各个位数的空间是以8:4:2：1的比率构成的不均衡问题的数据储存构造图。
如图18所示，储存4比特数据的话，和配置0，1，2，3一起，调节开关，将位线以8:4:2:1的比率进行分配，然后就可以关于一行解读模拟数据。
即，利用由N个Bit存储单元形成的本地存储单元开关，来分配一个位线，如图18所示，将比特开关调到开或者关，利用4个配置来制成，利用比特开关的多样的构成，可以将本地存储单元捆绑成为1M:2M:4M:8M，通过各个比特开关连接的本地存储单元中，一个地方储存一个比特。
在图18中，在4个开关配置中，用线条来分开就是开关打开，连接断开了的意思，没有用线条来分开就是开关打开，连接成功的意思。
图19展示了由电容性DAC，电容器，寄存器，SAR控制器等形成的历来的逐次比较形模拟数字转换回路。
在本发明中，将历来的逐次比较形模拟数字转换回路的电容性DAC替换成位线电容，将电容替换成读出放大器，将控制器替换成本地存储单元，已存的SRAM构造依然使用，做出像逐次比较形模拟数字转换回路这样的动作，将模拟数据转换成为数字，然后马上可以储存在本地存储单元上。
所以，本发明即使没有追加的ADC和DAC，模拟和数字数据也能在SRAM上写并且解读。
根据如上所示的本发明的模拟数字接口SRAM结构，为了具现Mixed-SignalProcessing，即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，模拟写的值可以通过数字来解读，并且数字写的值可以通过模拟来解读，可以减少ADC和DAC这样的变化器在On-Chip上具现而需要的面积，还有可以减少根据变换过程而消耗的能量，所以在生物医学用集成电路，低电率神经网络集成电路等方面被使用。

Claims (4)

1.模拟数字接口SRAM结构，其特征在于，使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，或者使在本地存储单元中储存的数字数据转换成为模拟数据，在没有被分离的其它的模拟数字转换器或者数字模拟转换器，将模拟数据作为数字数据来储存或者数字数据能够通过模拟数据来解读，通过多重译码器以及操控位线的位元开关，使本地存储单元按照顺序地被分成2的n次方的比率；
所述多重译码器关于竖向操控位元开关，以2的n次方的比率，本地存储单元按照顺序地被分配，形成位线，在各自的位线上，储存形成4比特数据的比特中的一个比特的本地存储单元，一个一个地被配置，属于第一个位数上的本地存储单元被配置在以8的比率来区分的位线上，属于第二个位数上的本地存储单元被配置在以4的比率来区分的位线上，属于第三个位数上的本地存储单元被配置在以2的比率来区分的位线上，属于第四个位数上的本地存储单元被配置在以1的比率来区分的位线上。
2.根据权利要求1所述的模拟数字接口SRAM结构，其特征在于，使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，或者使本地存储单元中储存的数字数据转换成为模拟数据的，在SRAM结构中，包括输出模拟信号或者数字信号的输入输出回路，以及横向，竖向复数的本地存储单元，还包含了选择竖向复数本地存储单元的位线，和本地存储单元进行竖向区分而把位线进行均匀分配的位线上形成的位元开关的存储单元数组；一边选择横向本地存储单元，同时操控位元开关，竖向选择复数的本地存储单元，包含能够竖向地多重访问的多重译码器。
3.根据权利要求2所述的模拟数字接口SRAM结构，其特征在于，使从外部输入的模拟数据转换成为数字数据并在本地存储单元中储存，关于竖向，通过多重译码器被选择的数字数据，将要储存的4个本地存储单元，使之清零；
紧接着，通过多重译码器的操控，生成属于2进数1000B的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在最上面的第一个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0；
紧接着，通过操控多重译码器，生成属于2进数{(D[3]),100}B的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第二个位置的第二个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0；
紧接着，通过操控多重译码器，生成属于2进数{(D[3],D[2]),10}B的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第三个位置的第三个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0；
紧接着，通过操控多重译码器，生成属于2进数{(D[3],D[2],D[1]),1}B的基准电压，通过输入输出回路，比较基准电压和输入电压，输入电压更大的情况下，在是第四个位置的第四个本地存储单元上，储存1，输入电压更小或者二者相同的话，就储存0。
4.根据权利要求3所述的模拟数字接口SRAM结构，其特征在于，使储存在本地存储单元的数字数据转换成为模拟数据且输出到外部，以关闭对侧位线的位元开关的状态，通过VDD电压给对侧位线充电；
紧接着，操控位元开关，将对侧位线分成带有8:4:2:1的比率的四个位线的同时，使带有8:4:2:1的比率的寄生电容生成，紧接着，通过多重译码器，激活属于配置在4个位线上的4个本地存储单元的字线；
紧接着，关闭位元开关，通过电荷共享，生成4比特分辨率的模拟输出电压，再通过输入输出回路，输出到外部。
CN201780053154.9A 2016-07-06 2017-07-04 模拟数字接口sram结构 Active CN109791787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0085736 2016-07-06
KR1020160085736A KR101907028B1 (ko) 2016-07-06 2016-07-06 아날로그 디지털 인터페이스 sram 구조
PCT/KR2017/007097 WO2018008946A1 (ko) 2016-07-06 2017-07-04 아날로그 디지털 인터페이스 sram 구조

Publications (2)

Publication Number Publication Date
CN109791787A CN109791787A (zh) 2019-05-21
CN109791787B true CN109791787B (zh) 2023-08-18

Family

ID=60912976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053154.9A Active CN109791787B (zh) 2016-07-06 2017-07-04 模拟数字接口sram结构

Country Status (3)

Country Link
KR (1) KR101907028B1 (zh)
CN (1) CN109791787B (zh)
WO (1) WO2018008946A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4223541A3 (en) 2019-02-06 2023-08-16 Hewlett-Packard Development Company, L.P. Print component with memory circuit
MX2021008895A (es) 2019-02-06 2021-08-19 Hewlett Packard Development Co Componente de impresion de comunicacion.
CN113316518B (zh) 2019-02-06 2022-10-14 惠普发展公司，有限责任合伙企业 流体分配设备部件及其形成方法、以及流体分配系统
US11787173B2 (en) 2019-02-06 2023-10-17 Hewlett-Packard Development Company, L.P. Print component with memory circuit
CN113412191B (zh) 2019-02-06 2022-10-14 惠普发展公司，有限责任合伙企业 流体喷射设备
KR102207909B1 (ko) 2019-02-25 2021-01-26 연세대학교 산학협력단 비트라인의 전하 공유에 기반하는 cim 장치 및 그 동작 방법
US11081168B2 (en) 2019-05-23 2021-08-03 Hefei Reliance Memory Limited Mixed digital-analog memory devices and circuits for secure storage and computing
CN111816234B (zh) * 2020-07-30 2023-08-04 中科南京智能技术研究院 一种基于sram位线同或的电压累加存内计算电路
KR20220056022A (ko) 2020-10-27 2022-05-04 삼성전자주식회사 정적 램 메모리 장치 및 이의 동작 방법
CN112765926B (zh) * 2021-01-25 2024-07-09 中国科学院微电子研究所 一种sram的版图布局方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415882A (en) * 1981-07-13 1983-11-15 Nippon Telegraph & Telephone Public Corporation Analog to digital converter
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
CN1373479A (zh) * 2001-03-05 2002-10-09 三菱电机株式会社 利用电阻值的变化来存储数据的数据读出容限大的存储器
CN1459153A (zh) * 2001-03-17 2003-11-26 皇家菲利浦电子有限公司 用于射频电路与基带电路之间数字信号交换的接口概念
CN104992723A (zh) * 2015-06-11 2015-10-21 北京时代民芯科技有限公司 一种高可靠sram编译器控制电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594036B1 (en) * 1998-05-28 2003-07-15 Sandisk Corporation Analog/multi-level memory for digital imaging
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8004887B2 (en) 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
KR101993139B1 (ko) * 2013-07-24 2019-06-27 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법
US9172389B2 (en) * 2014-01-09 2015-10-27 Mediatek Inc. High-speed successive approximation analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415882A (en) * 1981-07-13 1983-11-15 Nippon Telegraph & Telephone Public Corporation Analog to digital converter
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
CN1373479A (zh) * 2001-03-05 2002-10-09 三菱电机株式会社 利用电阻值的变化来存储数据的数据读出容限大的存储器
CN1459153A (zh) * 2001-03-17 2003-11-26 皇家菲利浦电子有限公司 用于射频电路与基带电路之间数字信号交换的接口概念
CN104992723A (zh) * 2015-06-11 2015-10-21 北京时代民芯科技有限公司 一种高可靠sram编译器控制电路

Also Published As

Publication number Publication date
KR20180005525A (ko) 2018-01-16
CN109791787A (zh) 2019-05-21
WO2018008946A1 (ko) 2018-01-11
KR101907028B1 (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
CN109791787B (zh) 模拟数字接口sram结构
US11948659B2 (en) Sub-cell, mac array and bit-width reconfigurable mixed-signal in-memory computing module
US20210295905A1 (en) Efficient reset and evaluation operation of multiplying bit-cells for in-memory computing
US5165009A (en) Neural network processing system using semiconductor memories
EP3985670A1 (en) Subunit, mac array, and analog and digital combined in-memory computing module having reconstructable bit width
US20140085122A1 (en) Successive approximation register analog-to-digital converter
US11354569B2 (en) Neural network computation circuit including semiconductor storage elements
CN103684459B (zh) 连续渐进式模拟数字转换器及模拟数字转换方法
CN115048075A (zh) 基于电容耦合的sram存算一体芯片
JPS58500147A (ja) ２つ以上の状態を記憶できるメモリセルを有するメモリ装置
WO2023056779A1 (zh) 一种用于卷积神经网络的内存计算eDRAM加速器
CN110247658A (zh) 通过动态元素匹配来线性化传递特性的方法
CN110365338B (zh) 用于跳过复位的模数转换器（adc）和模数转换方法
JPH0467259A (ja) 情報処理装置
US20030052809A1 (en) Analog/digital converter
US11645503B2 (en) Multibit neural network
CN117831589B (zh) 一种基于rram的高密度数模混合存算阵列
CN101534115A (zh) 全二进制权电容的分段电容阵列
CN107835023B (zh) 一种逐次逼近型数模转换器
CN115775570A (zh) 存算转换电路及阻变存储器
CN104734718A (zh) 混合型dac电容阵列结构
KR900005464B1 (ko) 언트림된 12비트 단조 전 용량성 아날로그/디지탈 변환기
CN115910152A (zh) 电荷域存内计算电路以及具有正负数运算功能的存算电路
US20240028297A1 (en) Semiconductor device performing a multiplication and accumulation operation
US20230370082A1 (en) Shared column adcs for in-memory-computing macros

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230717

Address after: 518000 A3401, building 11, shenzhenwan science and technology ecological park, No.16, Keji South Road, high tech community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Zhixin (Guangdong) Semiconductor Intelligent Technology Co.,Ltd.

Address before: No. 182,704 Banqiao Station Road, Pentang District, Gyeonggi Daocheng, South Korea (Sanpingdong)

Applicant before: UX FACTORY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant