CN108572926B - 一种用于同步中央处理器所属缓存的方法和装置 - Google Patents

一种用于同步中央处理器所属缓存的方法和装置 Download PDF

Info

Publication number
CN108572926B
CN108572926B CN201710147292.5A CN201710147292A CN108572926B CN 108572926 B CN108572926 B CN 108572926B CN 201710147292 A CN201710147292 A CN 201710147292A CN 108572926 B CN108572926 B CN 108572926B
Authority
CN
China
Prior art keywords
central processing
processing unit
cache
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710147292.5A
Other languages
English (en)
Other versions
CN108572926A (zh
Inventor
张扬
罗犇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba Cloud Computing Ltd
Original Assignee
Alibaba Group Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba Group Holding Ltd filed Critical Alibaba Group Holding Ltd
Priority to CN201710147292.5A priority Critical patent/CN108572926B/zh
Publication of CN108572926A publication Critical patent/CN108572926A/zh
Application granted granted Critical
Publication of CN108572926B publication Critical patent/CN108572926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种用于同步中央处理器所属缓存的方法，包括：确定源中央处理器和目的中央处理器；将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。能够将中央处理器所属缓存中的数据直接复制同步到其他中央处理器所属缓存的相应区域，确保程序运行的时候，其他中央处理器可以直接从本地缓存里面访问到数据，有效降低开销，提高程序运行效率。

Description

一种用于同步中央处理器所属缓存的方法和装置
技术领域
本发明涉及一种用于中央处理器所属缓存同步的方法。
背景技术
一台机器上采用多个物理中央处理器(CPU)的架构在服务器领域越来越普遍(业界称为NUMA架构)，每个中央处理器都有自己的缓存(cache)资源，而且每个CPU访问自己的cache比访问其他CPU的cache要快很多，但这部分缓存仅其所述CPU能够访问，对其他CPU可能是不可见的。
如果一个应用程序在CPU0上运行但是要访问的数据目前在CPU1的cache 里面，现有的方式为CPU通过被称为窥探(snoop)的机制来维持cache，内存 (memory)之间的同步。
当CPU0需要去访问一个数据的时候，会触发snoop的方式来探知最新的数据在哪里。例如，当最新的数据位于另外一个CPU1的cache中时，需要CPU1 先将cache同步到内存中，然后CPU0再读取内存到cache，这个过程是从CPU0 发起访问请求开始的，所以对CPU0来说整个访问带来的开销将体现在CPU0上发起请求的进程的执行延时上。
snoop的方式是一种被动方式，当需要访问非本地cache存储的数据时，除了snoop本身的开销外，一旦探知到最新的数据在其他CPU的cache里面，那么还需要引入额外的数据同步开销。
可见，目前的访问不同CPU的cache的数据的方式存在开销大，运行效率低的问题。
发明内容
本发明提供一种用于同步中央处理器所属缓存的方法，包括：
确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
可选地，所述确定源中央处理器和目的中央处理器的操作前还包括：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，执行后续操作。
可选地，所述判断是否满足进行中央处理器所属缓存间同步的条件包括：
判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述判断是否满足进行中央处理器所属缓存间同步的条件包括：
判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，所述指令指定目的中央处理器和内存的指定区域；
若获取到，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述确定源中央处理器和目的中央处理器包括：
将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器；
确定目的中央处理器。
可选地，所述将所述源中央处理器的指定的缓存区域的数据同步到目的中央处理器的相应的缓存区域的操作前，还包括：
执行写回或写穿标记所对应的操作。
可选地，所述确定源中央处理器和目的中央处理器包括：
利用同步内存和中央处理器所属缓存的模块确定源中央处理器；
确定目的中央处理器。
可选地，所述确定源中央处理器和目的中央处理器包括：
确定源处理器；
查找所述内存的指定区域所对应的关联中央处理器；
将所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
可选地，所述将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属相应的缓存区域包括：
利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
可选地，所述利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域的操作前，还包括：
判断同步内存和中央处理器所属缓存的模块是否空闲。
可选地，所述同步内存和中央处理器缓存的模块部署于：中央处理器内或独立于中央处理器单独部署。
可选地，所述将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域包括：
利用快速通道连接，将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
本发明还提供一种用于触发同步中央处理器所属缓存的方法，包括：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则触发进行同步中央处理器所属缓存的操作。
可选地，所述触发进行同步中央处理器所属缓存的操作前还包括：
执行写回或写穿标记所对应的操作。
本发明还提供一种用于启动同步中央处理器所属缓存的方法，包括：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送所述指令启动同步中央处理器所属缓存。
本发明还提供一种操作内存的方法，包括：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域。
本发明还提供一种用于同步中央处理器所属缓存的装置，包括：
确定单元，用于确定源中央处理器和目的中央处理器；
同步单元，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
可选地，还包括：
判断单元，用于判断是否满足进行中央处理器所属缓存间同步的条件。
可选地，所述判断单元包括：
第一判断子单元，用于判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断子单元，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
包括子单元，用于若包括，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述判断单元包括：
第二判断子单元，用于判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，所述指令指定目的中央处理器和内存的指定区域；
获取到子单元，用若获取到，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述确定单元包括：
源确定子单元，用于将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器；
目的确定子单元，用于确定目的中央处理器。
可选地，还包括：
相应操作执行单元，用于执行写回或写穿标记所对应的操作。
可选地，所述确定单元包括：
源确定第二子单元，用于利用同步内存和中央处理器所属缓存的模块确定源中央处理器；
目的确定子单元，用于确定目的中央处理器。
可选地，所述确定单元包括：
源确定子单元，用于确定源处理器；
查找子单元，用于查找所述内存的指定区域所对应的关联中央处理器；
作为子单元，用于将所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
可选地，所述同步单元具体用于：
利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
可选地，还包括：
空闲判断单元，用于判断同步内存和中央处理器所属缓存的模块是否空闲。
本发明还提供一种用于触发同步中央处理器所属缓存的装置，包括：
判断单元，用于判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断单元，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
触发单元，用于若包括，则触发进行同步中央处理器所属缓存的操作。
可选地，还包括：
执行单元，用于执行写回或写穿标记所对应的操作。
本发明还提供一种用于启动同步中央处理器所属缓存的装置，包括：
生成单元，用于生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送单元，用于发送所述指令启动同步中央处理器所属缓存。
本发明还提供一种操作内存的装置，包括：
设置单元，用于将内存的指定区域的标记设置为同步；
同步单元，用于根据所述标记，同步中央处理器所属缓存的相应区域。
本发明还提供一种机器可读的存储介质，所述存储介质存储或携带有用于同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
本发明还提供一种机器可读的存储介质，所述存储介质存储或携带有用于触发同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作。
本发明还提供一种机器可读的存储介质，所述存储介质存储或携带有用于启动同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送所述指令启动同步中央处理器所属缓存。
本发明还提供一种机器可读的存储介质，所述存储介质存储或携带有操作内存的指令，所述指令被执行会导致下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域。
本发明还提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现用于同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
本发明还提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现用于触发同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于触发同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作。
本发明还提供一种电子设备，包括存储介质和处理器，本发明还提供所述存储介质存储或携带有实现用于启动同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于启动同步中央处理器所属缓存的方法的程序后，执行下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送所述指令启动同步中央处理器所属缓存。
本发明还提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现操作内存的方法的程序，该设备通电并通过所述处理器运行所述实现操作内存的方法的程序后，执行下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域。
本发明还提供一种用于多中央处理器架构的缓存操作访问的方法，包括：根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
本发明还提供一种用于多中央处理器架构的缓存操作访问的装置，包括：确定单元，用于根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器；
同步单元，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
操作单元，用于所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问。
与现有技术相比，本发明提供的一种用于同步中央处理器所属缓存的方法具有以下优点:能够将中央处理器所属缓存中的数据直接复制同步到其他中央处理器所属缓存的相应区域，确保程序运行的时候，其他中央处理器可以直接从本地缓存里面访问到数据，有效降低开销，提高程序运行效率。
与现有技术相比，本发明提供的一种用于触发同步中央处理器所属缓存的方法具有以下优点:通过对内存标记的判断触发开始同步中央处理器所属缓存。能够充分利用内存标记的功能，实现容易，效率高。
与现有技术相比，本发明提供的一种用于启动同步中央处理器所属缓存的方法具有以下优点:采用指令的方式启动同步中央处理器所属缓存。能够为程序提供灵活的中央处理器缓存同步得方式。
与现有技术相比，本发明提供的一种用于同步中央处理器所述缓存区域的方法具有以下优点:通过标记内存的指定区域为同步并根据所述标记同步中央处理器所属缓存的相应区域，能够为中央处理器的缓存同步提供灵活的触发条件。
与现有技术相比，本发明提供的用于多中央处理器架构的缓存操作访问的方法具有以下优点:能够将其他中央处理器缓存同步到本地缓存后操作访问，提高了效率。
附图说明
图1是本申请第一实施例一种用于同步中央处理器所属缓存的方法的示意图；
图2是本申请第一实施例一种用于同步中央处理器所属缓存的方法的流程示意图；
图3是本申请第二实施例一种用于触发同步中央处理器所属缓存的方法的流程示意图；
图4是本申请第三实施例一种用于启动同步中央处理器所属缓存的方法的流程示意图；
图5是本申请第四实施例一种操作内存的方法的流程示意图；
图6是本申请第五实施例一种用于同步中央处理器所属缓存的装置的结构框图；
图7是本申请第六实施例一种用于触发同步中央处理器所属缓存的装置的结构框图；
图8是本申请第七实施例一种用于启动同步中央处理器所属缓存的装置的结构框图；
图9是本申请第八实施例一种操作内存的装置的结构框图；
图10是本申请第十七实施例提供的一种用于多中央处理器架构的缓存操作访问的方法的流程示意图；
图11是申请第十八实施例提供的一种用于多中央处理器架构的缓存操作访问的装置的结构框图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施的限制。
本申请第一实施例提供一种用于同步中央处理器所属缓存的方法，其应用场景如图1所示，
在具有多个中央处理器计算机系统中，每个中央处理器(CPU0和CPU1) 具有自己所属的缓存(Cache)，应用程序所用到的数据(DATA)除了被存储在内存(Memory)中，还可能同时存在于中央处理器所属指定的缓存区域中(CPU0 或CPU1所属的缓存的相应区域)以便中央处理器对其进行的处理。
所述中央处理器所属的指定的缓存区域为内存的指定区域对应的中央处理器所属的缓存区域。所述内存的指定区域可以由内存的地址所指定。即图中内存中数据(DATA)所在区域对应于CPU0和CPU1的存储所述数据的缓存区域。内存的所述区域由内存的地址所确定。
所述数据被中央处理器处理后可能会被更新为不同的值，如图中内存中的数据(DATA)被读入CPU0所属缓存中后经过任务0(TASK0)处理后更新为最新的值(DATA’)，当其他中央处理器(如CPU1)的任务1(TASK1)需要访问所述数据的最新的值(DATA’)的时候，需要启动查找所述数据的最新的值 (DATA’)的位置(CPU0所属的缓存中)并将其拷贝到相应的中央处理器(CPU1) 所属的相应的缓存区域中的一系列操作。
除了需要在内存和各个中央处理器所属缓存中查找最新数据的位置外，当所述最新的数据存在于其他中央处理器所属缓存中时(图中位于CPU0所属的缓存中)，在本申请之前现有的将所述数据的最新的值拷贝到相应的中央处理器的相应缓存区域中的方式只能是先将其从所述中央处理器的缓存同步到内存中再从内存中同步到需要访问所述数据的中央处理器(CPU1)的缓存中。
可见，现有的方式时间开销较大，速度慢，效率低。
本申请例提供的方法能够在所述最新的数据被其他中央处理器用到之前将其拷贝到所述中央处理器的缓存中。其流程示意图如图2所示。
在进行框101所示的确定源中央处理器和目的中央处理器的操作前，还可以先对系统当前情况进行判断，判断是否满足进行中央处理器所属缓存间同步的条件。
具体地，本实施例提供下述两种判断是否满足进行中央处理器所属缓存间同步的条件的方法：
方法一，通过内存指定区域的标记来判断是否满足进行中央处理器所属缓存间同步的条件。具体地，可以采取以下操作来判断：
首先判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新。如，可以利用系统中同步内存和中央处理器所属缓存的模块来判对数据的更新情况进行判断。
所述同步内存和中央处理器所属缓存的模块监控各个中央处理器的缓存和内存中的数据，能够获得数据被更新的信息，知道最新数据的位置。利用其判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新简便易行，无需额外的开发成本。例如，多中央处理器系统的Agent模块为窥探机制中监控中央处理器所属缓存数据并同步中央处理器所属缓存和内存的模块，可以利用其获知中央处理器所属的相应缓存内数据是否被更新。
当获知所述数据被更新后，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记。
在多中央处理器的系统中，内存类型寄存器(Memory Type Range Register，简称MTRR)由一些类型寄存器(MSR寄存器)构成的，对系统内存不同区域的属性加以标记，用以提示CPU的内存访问行为，如是否需要缓存(cache)，是否需要立即同步到内存等。
通过对MTRR进行设置，能够将系统内存不同区域打上上述标签之一，在系统开启了paging模式情况下，页表项(Page Table Entry，简称PTE)中也会带有相应的标签。这些标签用来提示CPU在访问数据后的行为。
所述内存区域的属性标记可以包括：UC(UnCacheable)，WC(Write Combining)，WP(Write Protected)，WT(Write Through)，WB(Write Back) 等。
PTE和MTRR对内存的标记可能不同，不一样时，选择对数据安全最严格的方式进行操作，比如MTRR标记为WB，但是PTE为WT时，CPU将选择WT，即将数据写入cache的同时也写入内存。
本实施例中，当MTRR或PTE二者之一对所述指定的内存区域的标记为表示同步的标记(例如Remote Sync，简称RS)，并且另一个标记为WB或WT时，则认为满足进行中央处理器所属缓存间同步的条件。如果MTRR或者PTE二者之一将所述内存指定的区域标记为UC/WP/WC的一种，则不管另一个标记是否为表示同步的标记，都不满足进行中央处理器所属缓存间同步的条件。
例如MTRR中对所述内存的指定区域标记为RS且PTE中对所述内存的指定区域标记为WT时，或者MTRR中对所述内存的指定区域标记为WB且PTE中对所述内存的指定区域标记为RS时，则认为满足进行中央处理器所属缓存间同步的条件。
方法二，通过判断是否获取到启动同步操作的指令来判断是否满足进行中央处理器所属缓存间同步的条件。
应用程序或软件自身往往对自己的行为更加了解，能够准确预测自己对数据的访问行为。
能够运行在多个中央处理器上的应用软件或程序知道哪些数据可能被多个中央处理器访问，知道什么时候哪个中央处理器需要访问哪些数据，以及所述数据是否有可能存在于其他中央处理器所属的缓存中。
中上述应用程序或软件在中央处理器需要用到可能存储于其他中央处理器缓存中的数据前，可以发送启动同步操作的指令。本实施例的方法通过是否获取到所述指令来判断是否满足进行中央处理器所属缓存间同步的条件。
若没有获取到所述指令，则认为还不满足进行中央处理器所属缓存间同步的条件，继续等待并判断是否获取到所述指令；若获取到所述指令则认为满足进行中央处理器所属缓存间同步的条件。
还可以将上述的两种方法结合起来判断满足进行中央处理器所属缓存间同步的条件。如当其中一种方法判断出满足进行中央处理器所属缓存间同步的条件就可以认为当前系统满足进行中央处理器所属缓存间同步的条件。也可以当上述两种方法都得出满足进行中央处理器所属缓存间同步的条件的情况认为系统当前满足进行中央处理器所属缓存间同步的条件。具体的情况可以根据应用场景来确定。
上述两种方法能够提供灵活的判断是否满足进行中央处理器所属缓存间同步的条件。便于配置和调用。
当判断出系统当前状态满足进行中央处理器所属缓存间同步的条件后，再确定同步操作相对应地源中央处理器和目的中央处理器。在后续操作前对当前状态满足进行中央处理器所属缓存间同步的条件进行判断能够使得后续操作的效率更高。
框101，确定源中央处理器和目的中央处理器。
确定源中央处理器的方式可以有多种，本实施例提供下述两种确定源中央处理器的方式：
对于前文中采用方法一判断得出满足进行中央处理器所属缓存间同步的条件的情况，可以将将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器。
对于前文中采用方法二判断得出满足进行中央处理器所属缓存间同步的条件的情况，可以利用方法一中所述的同步内存和中央处理器所属缓存的模块确定源中央处理器：将所述内存的指定区域的数据对应的缓存中数据最新的中央处理器作为源中央处理器。
所述同步内存和中央处理器所属缓存的模块(如Agent模块)，能够获得数据被更新的信息，知道最新数据的位置，因此利用其确定源中央处理器方便快捷。
确定目的中央处理器的方式同样可以有多种，例如对于采用前文中方法二，通过判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，判断得出满足进行中央处理器所属缓存间同步的条件的情况，所述指令中指定了目的中央处理器的标识，据此可以确定木器中央处理器。
此外，对于还没有确定目的中央处理器的情况，本实施例还提供下述的方式来确定目的中央处理器：查找所述内存的指定区域所对应的关联中央处理器。
具体地，可以配置MSR寄存器，用来记录一段内存的基地址，这一段内存相当于一个内存指定区域与关联中央处理器的对应表，其中每一条记录的内容是：内存地址以及所述内存地址对应的关联中央处理器的标识。
所述内存地址对应于内存的指定区域，所述关联中央处理器为可能存储有所述内存指定区域的数据或其更新值的中央处理器。
查找所述对应表，所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
例如所述对应表内内存地址为A对应中央处理器0，中央处理器1，中央处理器2和中央处理器3，而源中央处理器为中央处理器0，则将中央处理器1，中央处理器2和中央处理器3作为目的中央处理器。
至此能够确定源中央处理器和目的中央处理器，可以进行框102所述的相应的同步操作。
在进行框102所述的同步操作前，对于前文所述通过内存指定区域的标记判断得出满足进行中央处理器所属缓存间同步的条件的情况，还可以执行相应的写回或写穿标记所对应的操作。
例如，对于MTRR和PTE中内存标记为写穿(WT)和标识同步的标记(如 RS)时，进行后续中央处理器所属的缓存区域前，先执行WT所对应的操作，将数据写入缓存的同时也写入内存中。
上述操作能够按照内存标记的含义对内存和其相应的中央处理器所属缓存进行同步，不影响后续不同中央处理器属缓存间的同步。
框102，将所述源中央处理器指定的缓存区域的数据同步到目的中央处理器相应的缓存区域。
确定了同步操作所对应的源中央处理器和目的中央处理器后，可以进行同步操作，具体地，可以利用前文所述的同步内存和中央处理器所属缓存的模块 (如Agent)，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。所述中央处理器所属指定的缓存区域为内存指定区域所对应的缓存区域。
所述同步内存和中央处理器所属缓存的模块能够将内存中的数据与中央处理器缓存中相应的数据进行同步，利用其直接在不同的中央处理器的缓存间同步数据方便快捷。
利用所述同步内存和中央处理器所属缓存的模块记性同步操作前，还可以判断其状态是否空闲，仅当其状态为空闲时才利用其进行相应的同步。这样能够不影响内存的读写性能。
所述同步内存和中央处理器所述缓存的模块既可以部署在中央处理器内 (如每个中央处理内都部署也可以仅在某个中央处理器中部署)，也可以部署于中央处理器外作为独立的模块工作。
本框所述的同步操作还可以是利用快速通道连接(QPI)，将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。这样可以不必通过内存直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
本申请第二实施例提供一种用于触发同步中央处理器所属缓存的方法，其流程示意图如图3所示，包括下述操作：
框201，判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新。
通过监控所述内存指定区域与对应的中央处理器所属指定缓存区域的数据，可以获知数据是否被更新，本框中所述的操作可以利用同步内存和中央处理器所属缓存的模块获得数据被更新的信息，更详细的说明可以参考本申请第一实施例中相关的描述，在此不做赘述。
框202，若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记。
当获得了数据被更新的信息后，对内存指定区域的标记，如MTRR和PTE 进行判断，更详细的说明可以参考本申请第一实施例中相关的描述，在此不做赘述。
框203，若包括，则触发进行同步中央处理器所属缓存的操作。
当所述内存的指定区域的标记包括表示同步的标记和写回标记或同步标记和写穿标记时，触发进行同步中央处理器所属缓存的操作。
当所述内存的指定区域的标记包括表示同步的标记和写回标记或同步标记和写穿标记时，在进行同步中央处理器所属缓存前，还可以执行写回或写穿标记所对应的操作。从而不会影响系统对内存操作。
本申请第三实施例提供一种用于启动同步中央处理器所属缓存的方法，其流程示意图如图4所示，包括下述操作：
框301，生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识。
当可能需要对内存指定区域所对应的中央处理器所属缓存区域中的最新数据时进行同步时，生成指令，所述指令指定需要使用用到所述最新数据的中央处理器和所述内存的指定区域。
例如可以指定中央处理器的标识和内存的地址来制定所述中央处理器和所述内存的指定区域。
更详细的说明可以参考本申请第一实施例中相关的描述，在此不做赘述。
框302，发送所述指令启动同步中央处理器所属缓存。
生成所述指令后，将其发送给预先设定的管理同步的接收者，以启动相应的同步操作。
本申请第四实施例提供一种操作内存的方法，其流程示意图如图5所示，包括下述操作：
框401，将内存的指定区域的标记设置为同步。
将所述内存区域标记为预先设定的表示同步的标记。例如可以将MTRR或 PTE中内存的标记设置为RS等，内存的指定区域可以又内存的地址来指定。详细的说明可以参考本申请第一实施例中相关的描述，在此不做赘述。
框402，根据所述标记，同步中央处理器所属缓存的相应区域。
将内存的指定区域的标记设置为同步后，在可能需要进行中央处理器所属缓存的同步操作时，根据所述标记进行相应的操作。
本申请第五实施例提供一种用于同步中央处理器所属缓存的装置，其结构框图如图6所示，包括：
确定单元501，用于确定源中央处理器和目的中央处理器；
同步单元502，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
可选地，所述用于同步中央处理器所属缓存的装置，还包括：
判断单元，用于判断是否满足进行中央处理器所属缓存间同步的条件。
可选地，所述判断单元可以包括：
第一判断子单元，用于判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断子单元，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
包括子单元，用于若包括，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述判断单元也可以包括：
第二判断子单元，用于判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，所述指令指定目的中央处理器和内存的指定区域；
获取到子单元，用若获取到，则满足进行中央处理器所属缓存间同步的条件。
可选地，所述确定单元包括：
源确定子单元，用于将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器；
目的确定子单元，用于确定目的中央处理器。
可选地，所述装置还可以包括：
相应操作执行单元，用于执行写回或写穿标记所对应的操作。
可选地，所述确定单元也可以包括：
源确定第二子单元，用于利用同步内存和中央处理器所属缓存的模块确定源中央处理器；
目的确定子单元，用于确定目的中央处理器。
可选地，所述确定单元也可以包括：
源确定子单元，用于确定源处理器；
查找子单元，用于查找所述内存的指定区域所对应的关联中央处理器；
作为子单元，用于将所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
可选地，所述同步单元可以具体用于：
利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
可选地，所述装置还可以包括：
空闲判断单元，用于判断同步内存和中央处理器所属缓存的模块是否空闲。
本申请第六实施例提供一种用于触发同步中央处理器所属缓存的装置，其结构框图如图7所示，特征在于，包括：
判断单元601，用于判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断单元602，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
触发单元603，用于若包括，则触发进行同步中央处理器所属缓存的操作。
可选地，所述装置还可以包括执行单元，用于执行写回或写穿标记所对应的操作。
本申请第七实施例提供一种用于启动同步中央处理器所属缓存的装置，其结构框图如图8所示，包括：
生成单元701，用于生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送单元702，用于发送所述指令启动同步中央处理器所属缓存。
本申请第八实施例提供一种操作内存的装置，其结构框图如图9所示，包括：
设置单元801，用于将内存的指定区域的标记设置为同步；
同步单元802，用于根据所述标记，同步中央处理器所属缓存的相应区域。
本申请第九实施例提供一种机器可读的存储介质，所述存储介质存储或携带有用于同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
本申请第十实施例提供一种机器可读的存储介质，所述存储介质存储或携带有用于触发同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作。
本申请第十一实施例提供一种机器可读的存储介质，所述存储介质存储或携带有用于启动同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送所述指令启动同步中央处理器所属缓存。
本申请第十二实施例提供一种机器可读的存储介质，所述存储介质存储或携带有操作内存的指令，所述指令被执行会导致下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域。
本申请第十三实施例提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现用于同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
本申请第十四实施例提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现用于触发同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于触发同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作。
本申请第十五实施例提供一种电子设备，包括存储介质和处理器所述存储介质存储或携带有实现用于启动同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于启动同步中央处理器所属缓存的方法的程序后，执行下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；
发送所述指令启动同步中央处理器所属缓存。
本申请第十六实施例提供一种电子设备，包括存储介质和处理器，所述存储介质存储或携带有实现操作内存的方法的程序，该设备通电并通过所述处理器运行所述实现操作内存的方法的程序后，执行下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域。
本申请第十七实施例提供一种用于多中央处理器架构的缓存操作访问的方法，其流程示意图如图10所示，包括一下操作：
框1001，根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器。
所述设定的条件包括对源中央处理器的选择条件，对目的中央处理器的选择条件以及执行本方法的条件等，如时间是否满足执行本方法的时间要求或系统软硬件状态是否满足执行本方法的要求等。本操作的具体说明可以参考本申请第一实施例中的详细描述，在此不做赘述。
框1002，将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
本操作的具体说明可以参考本申请第一实施例中的详细描述，在此不做赘述。
框1003，所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问。
目的中央处理器所述缓存的所述区域的数据被更新后，目的中央处理器可以对所述缓存区域的数据进行读取，写入等操作。
本申请地十八实施例提供一种用于多中央处理器架构的缓存操作访问的装置，其结构框图如图11所示，包括：
确定单元1101，用于根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器。
同步单元1102，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
操作单元1103，用于所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (40)

1.一种用于同步中央处理器所属缓存的方法，特征在于，包括：
利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；
若是，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
2.根据权利要求1所述的用于同步中央处理器所属缓存的方法，特征在于，所述确定源中央处理器和目的中央处理器的操作前还包括：
判断是否满足进行中央处理器所属缓存间同步的条件；
若满足，执行后续操作。
3.根据权利要求2所述的用于同步中央处理器所属缓存的方法，特征在于，所述判断是否满足进行中央处理器所属缓存间同步的条件包括：
判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则满足进行中央处理器所属缓存间同步的条件。
4.根据权利要求2所述的用于同步中央处理器所属缓存的方法，特征在于，所述判断是否满足进行中央处理器所属缓存间同步的条件包括：
判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，所述指令指定目的中央处理器和内存的指定区域；
若获取到，则满足进行中央处理器所属缓存间同步的条件。
5.根据权利要求3所述的用于同步中央处理器所属缓存的方法，特征在于，所述确定源中央处理器和目的中央处理器包括：
将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器；
确定目的中央处理器。
6.根据权利要求3所述的用于同步中央处理器所属缓存的方法，特征在于，所述将所述源中央处理器的指定的缓存区域的数据同步到目的中央处理器的相应的缓存区域的操作前，还包括：
执行写回或写穿标记所对应的操作。
7.根据权利要求1所述的用于同步中央处理器所属缓存的方法，特征在于，所述确定源中央处理器和目的中央处理器包括：
利用同步内存和中央处理器所属缓存的模块确定源中央处理器；
确定目的中央处理器。
8.根据权利要求1所述的用于同步中央处理器所属缓存的方法，特征在于，所述确定源中央处理器和目的中央处理器包括：
确定源处理器；
查找所述内存的指定区域所对应的关联中央处理器；
将所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
9.根据权利要求1所述的用于同步中央处理器所属缓存的方法，特征在于，所述将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属相应的缓存区域包括：
利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
10.根据权利要求9所述的用于同步中央处理器所属缓存的方法，特征在于，所述利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域的操作前，还包括：
判断同步内存和中央处理器所属缓存的模块是否空闲。
11.根据权利要求9所述的用于同步中央处理器所属缓存的方法，特征在于，所述同步内存和中央处理器缓存的模块部署于：中央处理器内或独立于中央处理器单独部署。
12.根据权利要求1所述的用于同步中央处理器所属 缓存的方法，特征在于，所述将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域包括：
利用快速通道连接，将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
13.一种用于触发同步中央处理器所属缓存的方法，特征在于，包括：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新，包括：利用同步内存和中央处理器所属缓存的模块判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则触发进行同步中央处理器所属缓存的操作；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
14.根据权利要求13所述的用于触发同步中央处理器所属缓存的方法，特征在于，所述触发进行同步中央处理器所属缓存的操作前还包括：
执行写回或写穿标记所对应的操作。
15.一种用于启动同步中央处理器所属缓存的方法，特征在于，包括：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到所述目的中央处理器所属的相应的缓存区域；
发送所述指令启动同步中央处理器所属缓存；
其中，在启动同步中央处理器所属缓存之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
16.一种操作内存的方法，特征在于，包括：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域；其中，所述同步中央处理器所属缓存的相应区域，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
其中，在同步中央处理器所属缓存的相应区域之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
17.一种用于同步中央处理器所属缓存的装置，特征在于，包括：
确定单元，用于确定源中央处理器和目的中央处理器；
同步单元，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
其中，在确定源中央处理器和目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则所述确定单元确定源中央处理器和目的中央处理器。
18.根据权利要求17所述的用于同步中央处理器所属缓存的装置，特征在于，还包括：
判断单元，用于判断是否满足进行中央处理器所属缓存间同步的条件。
19.根据权利要求18所述的用于同步中央处理器所属缓存的装置，特征在于，所述判断单元包括：
第一判断子单元，用于判断所述内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断子单元，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
包括子单元，用于若包括，则满足进行中央处理器所属缓存间同步的条件。
20.根据权利要求18所述的用于同步中央处理器所属缓存的装置，特征在于，所述判断单元包括：
第二判断子单元，用于判断是否获取到将中央处理器所属的指定的缓存区域进行同步的指令，所述指令指定目的中央处理器和内存的指定区域；
获取到子单元，用若获取到，则满足进行中央处理器所属缓存间同步的条件。
21.根据权利要求19所述的用于同步中央处理器所属缓存的装置，特征在于，所述确定单元包括：
源确定子单元，用于将所述内存的指定区域对应的中央处理器所属缓存区域被更新的中央处理器作为源中央处理器；
目的确定子单元，用于确定目的中央处理器。
22.根据权利要求19所述的用于同步中央处理器所属缓存的装置，特征在于，还包括：
相应操作执行单元，用于执行写回或写穿标记所对应的操作。
23.根据权利要求17所述的用于同步中央处理器所属缓存的装置，特征在于，所述确定单元包括：
源确定第二子单元，用于利用同步内存和中央处理器所属缓存的模块确定源中央处理器；
目的确定子单元，用于确定目的中央处理器。
24.根据权利要求17所述的用于同步中央处理器所属缓存的装置，特征在于，所述确定单元包括：
源确定子单元，用于确定源处理器；
查找子单元，用于查找所述内存的指定区域所对应的关联中央处理器；
作为子单元，用于将所述关联中央处理器中除源中央处理器外的其他中央处理器作为目的中央处理器。
25.根据权利要求17所述的用于同步中央处理器所属缓存的装置，特征在于，所述同步单元具体用于：
利用同步内存和中央处理器所属缓存的模块，不通过内存，直接将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
26.根据权利要求25所述的用于同步中央处理器所属缓存的装置，特征在于，还包括：
空闲判断单元，用于判断同步内存和中央处理器所属缓存的模块是否空闲。
27.一种用于触发同步中央处理器所属缓存的装置，特征在于，包括：
判断单元，用于判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；其中，所述判断单元，具体用于：利用同步内存和中央处理器所属缓存的模块判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
标记判断单元，用于若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
触发单元，用于若包括，则触发进行同步中央处理器所属缓存的操作；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
28.根据权利要求27所述的用于触发同步中央处理器所属缓存的装置，特征在于，还包括：
执行单元，用于执行写回或写穿标记所对应的操作。
29.一种用于启动同步中央处理器所属缓存的装置，特征在于，包括：
生成单元，用于生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到所述目的中央处理器所属的相应的缓存区域；
发送单元，用于发送所述指令启动同步中央处理器所属缓存；
其中，在启动同步中央处理器所属缓存之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
30.一种操作内存的装置，特征在于，包括：
设置单元，用于将内存的指定区域的标记设置为同步；
同步单元，用于根据所述标记，同步中央处理器所属缓存的相应区域；其中，所述同步中央处理器所属缓存的相应区域，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
其中，在同步中央处理器所属缓存的相应区域之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
31.一种机器可读的存储介质，特征在于，所述存储介质存储或携带有用于同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件，包括：利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
32.一种机器可读的存储介质，特征在于，所述存储介质存储或携带有用于触发同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新，包括：利用同步内存和中央处理器所属缓存的模块判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
33.一种机器可读的存储介质，特征在于，所述存储介质存储或携带有用于启动同步中央处理器所属缓存的指令，所述指令被执行后，导致下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到所述目的中央处理器所属的相应的缓存区域；
发送所述指令启动同步中央处理器所属缓存；
其中，在启动同步中央处理器所属缓存之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
34.一种机器可读的存储介质，特征在于，所述存储介质存储或携带有操作内存的指令，所述指令被执行会导致下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域；其中，所述同步中央处理器所属缓存的相应区域，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
其中，在同步中央处理器所属缓存的相应区域之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
35.一种电子设备，包括存储介质和处理器，特征在于，所述存储介质存储或携带有实现用于同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断是否满足进行中央处理器所属缓存间同步的条件，包括：利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步的条件；
若满足，确定源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
36.一种电子设备，包括存储介质和处理器，特征在于，所述存储介质存储或携带有实现用于触发同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于触发同步中央处理器所属缓存的方法的程序后，执行下述操作：
判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新，包括：利用同步内存和中央处理器所属缓存的模块判断内存的指定区域对应的中央处理器所属缓存区域的数据是否被更新；
若被更新，判断所述内存的指定区域的标记是否包括同步标记和下述标记的至少一种：写回标记或写穿标记；
若包括，则进行同步中央处理器所属缓存的操作；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。
37.一种电子设备，包括存储介质和处理器，特征在于，所述存储介质存储或携带有实现用于启动同步中央处理器所属缓存的方法的程序，该设备通电并通过所述处理器运行所述实现用于启动同步中央处理器所属缓存的方法的程序后，执行下述操作：
生成启动同步中央处理器所属缓存的指令，所述指令包括目的中央处理器的标识和内存的指定区域的标识；其中，所述同步中央处理器所属缓存，包括：将源中央处理器所属指定的缓存区域的数据同步到所述目的中央处理器所属的相应的缓存区域；
发送所述指令启动同步中央处理器所属缓存；
其中，在启动同步中央处理器所属缓存之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
38.一种电子设备，包括存储介质和处理器，特征在于，所述存储介质存储或携带有实现操作内存的方法的程序，该设备通电并通过所述处理器运行所述实现操作内存的方法的程序后，执行下述操作：
将内存的指定区域的标记设置为同步；
根据所述标记，同步中央处理器所属缓存的相应区域；其中，所述同步中央处理器所属缓存的相应区域，包括：将源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
其中，在同步中央处理器所属缓存的相应区域之前确定目的中央处理器，在确定目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则确定目的中央处理器。
39.一种用于多中央处理器架构的缓存操作访问的方法，特征在于，包括：
利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；
若是，根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器；
将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问；
所述中央处理器所属的指定的缓存区域包括内存的指定区域对应的中央处理器所属的缓存区域。
40.一种用于多中央处理器架构的缓存操作访问的装置，特征在于，包括：
确定单元，用于根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器；
同步单元，用于将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域；
操作单元，用于所述目的中央处理器对其所属缓存的所述区域的数据进行操作及访问；
其中，在确定源中央处理器和目的中央处理器之前，利用同步内存和中央处理器所属缓存的模块获得对数据的更新情况以判断是否进行数据同步；若是，则所述确定单元根据设定条件确定多中央处理器架构中源中央处理器和目的中央处理器。
CN201710147292.5A 2017-03-13 2017-03-13 一种用于同步中央处理器所属缓存的方法和装置 Active CN108572926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710147292.5A CN108572926B (zh) 2017-03-13 2017-03-13 一种用于同步中央处理器所属缓存的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710147292.5A CN108572926B (zh) 2017-03-13 2017-03-13 一种用于同步中央处理器所属缓存的方法和装置

Publications (2)

Publication Number Publication Date
CN108572926A CN108572926A (zh) 2018-09-25
CN108572926B true CN108572926B (zh) 2022-02-22

Family

ID=63577367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710147292.5A Active CN108572926B (zh) 2017-03-13 2017-03-13 一种用于同步中央处理器所属缓存的方法和装置

Country Status (1)

Country Link
CN (1) CN108572926B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111340202B (zh) * 2018-12-18 2023-06-09 上海寒武纪信息科技有限公司 运算方法、装置及相关产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752045A (en) * 1995-07-14 1998-05-12 United Microelectronics Corporation Power conservation in synchronous SRAM cache memory blocks of a computer system
CN103559095A (zh) * 2013-10-30 2014-02-05 武汉烽火富华电气有限责任公司 用于继电保护领域的双核多处理器架构的数据同步方法
CN104090795A (zh) * 2014-07-08 2014-10-08 三星电子（中国）研发中心 实现多核移动终端升级的方法、系统及装置
CN105095116A (zh) * 2014-05-19 2015-11-25 华为技术有限公司 缓存替换的方法、缓存控制器和处理器
CN105528308A (zh) * 2014-10-24 2016-04-27 中兴通讯股份有限公司 掉电处理方法、装置及电子设备
CN105930100A (zh) * 2016-04-15 2016-09-07 烽火通信科技股份有限公司 一种优化usim卡文件读写速度及频率的实现方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0809252B1 (en) * 1992-09-18 2003-11-26 Hitachi, Ltd. Data processing system with synchronous dynamic memory in integrated circuit technology
JP2737820B2 (ja) * 1992-09-24 1998-04-08 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリアクセス方法およびシステム
US7546422B2 (en) * 2002-08-28 2009-06-09 Intel Corporation Method and apparatus for the synchronization of distributed caches
JP4276028B2 (ja) * 2003-08-25 2009-06-10 株式会社日立製作所 マルチプロセッサシステムの同期方法
CN100399288C (zh) * 2005-09-30 2008-07-02 联想(北京)有限公司 一种内存备份装置和方法
CN100549971C (zh) * 2007-07-23 2009-10-14 北京中星微电子有限公司 一种读取cpu代码的方法及装置
CN101776983B (zh) * 2009-01-13 2015-09-16 中兴通讯股份有限公司 磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统
US9785554B2 (en) * 2014-05-30 2017-10-10 International Business Machines Corporation Synchronizing updates of page table status indicators in a multiprocessing environment
CN104503868B (zh) * 2014-12-29 2017-10-27 成都致云科技有限公司 数据同步方法、装置以及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752045A (en) * 1995-07-14 1998-05-12 United Microelectronics Corporation Power conservation in synchronous SRAM cache memory blocks of a computer system
CN103559095A (zh) * 2013-10-30 2014-02-05 武汉烽火富华电气有限责任公司 用于继电保护领域的双核多处理器架构的数据同步方法
CN105095116A (zh) * 2014-05-19 2015-11-25 华为技术有限公司 缓存替换的方法、缓存控制器和处理器
CN104090795A (zh) * 2014-07-08 2014-10-08 三星电子（中国）研发中心 实现多核移动终端升级的方法、系统及装置
CN105528308A (zh) * 2014-10-24 2016-04-27 中兴通讯股份有限公司 掉电处理方法、装置及电子设备
CN105930100A (zh) * 2016-04-15 2016-09-07 烽火通信科技股份有限公司 一种优化usim卡文件读写速度及频率的实现方法

Also Published As

Publication number Publication date
CN108572926A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US8688951B2 (en) Operating system virtual memory management for hardware transactional memory
US7360069B2 (en) Systems and methods for executing across at least one memory barrier employing speculative fills
KR100861691B1 (ko) 미러링된 로크 캐시들을 사용한 데이터 전파
JP5065298B2 (ja) 効率的なメモリ階層管理
US8195881B2 (en) System, method and processor for accessing data after a translation lookaside buffer miss
US11042469B2 (en) Logging trace data for program code execution at an instruction level
JP2009521767A (ja) 有限トランザクションメモリシステム
US7363435B1 (en) System and method for coherence prediction
US8578104B2 (en) Multiprocessor system with mixed software hardware controlled cache management
JP2007011580A (ja) 情報処理装置
US8601240B2 (en) Selectively defering load instructions after encountering a store instruction with an unknown destination address during speculative execution
US8352646B2 (en) Direct access to cache memory
US20080313427A1 (en) Directory-based data transfer protocol for multiprocessor system
CN108536473B (zh) 读取数据的方法和装置
CN108572926B (zh) 一种用于同步中央处理器所属缓存的方法和装置
JP4594889B2 (ja) 複数の処理装置を備えたシステム上で実行されるプログラムのトレース方法、および、複数の処理装置を備えたシステム
JP6740719B2 (ja) 情報処理装置、情報処理方法、およびプログラム
EP3332329B1 (en) Device and method for prefetching content to a cache memory
US20230280904A1 (en) Monitoring memory locations to identify whether data stored at the memory locations has been modified
JP4974638B2 (ja) シミュレーション装置及びシミュレーション方法
CN117971722B (zh) 一种取数指令的执行方法及其装置
CN118227055A (zh) 一种数据处理方法及装置
JPH10133902A (ja) 計算機システムの性能評価方法
JP2001202286A (ja) キャッシュメモリのフラッシュ制御回路及びその制御方法
JPH1185614A (ja) 情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1260916

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230605

Address after: Room 1-2-A06, Yungu Park, No. 1008 Dengcai Street, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Patentee after: Aliyun Computing Co.,Ltd.

Address before: Box 847, four, Grand Cayman capital, Cayman Islands, UK

Patentee before: ALIBABA GROUP HOLDING Ltd.

TR01 Transfer of patent right