CN108492844B - 一种双分离栅闪存阵列及其编程方法 - Google Patents

一种双分离栅闪存阵列及其编程方法 Download PDF

Info

Publication number
CN108492844B
CN108492844B CN201810254478.5A CN201810254478A CN108492844B CN 108492844 B CN108492844 B CN 108492844B CN 201810254478 A CN201810254478 A CN 201810254478A CN 108492844 B CN108492844 B CN 108492844B
Authority
CN
China
Prior art keywords
memory cell
line voltage
control gate
programming
unselected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810254478.5A
Other languages
English (en)
Other versions
CN108492844A (zh
Inventor
杨光军
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810254478.5A priority Critical patent/CN108492844B/zh
Publication of CN108492844A publication Critical patent/CN108492844A/zh
Application granted granted Critical
Publication of CN108492844B publication Critical patent/CN108492844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开一种双分离栅闪存阵列及其编程方法，所述双分离栅闪存阵列包括M*N的存储单元，每个存储单元的控制栅线CG0/CG1与位线BL0/BL1平行而与字线WL垂直，本发明之双分离栅闪存阵列及其编程方法适合于低功耗的场合。

Description

一种双分离栅闪存阵列及其编程方法
技术领域
本发明涉及一种闪存及其编程方法，特别是涉及一种双分离栅闪存阵列及其编程方法。
背景技术
图1为一种双分离栅闪存的单元结构示意图。如图1所示，一种双分离栅闪存单元，包括：半导体P型衬底(P_sub)10，其上设置N阱(N-Well)11，N阱11上具有间隔设置的源极区域(S)110和漏极区域(D)120及沟道区130；沟道区130，位于源极区域(S)110和漏极区域(D)120之间；第一位线BL0和第二位线BL1，分别连接于源极区域110和漏极区域120；第一浮栅210，设置于源极区域110右上方之沟道区130上方；第二浮栅220，设置于漏极区域120左上方之沟道区130上方，第一浮栅210和第二浮栅220分别构成第一存储位单元和第二存储位单元；第一控制栅310和第二控制栅320，分别设置于第一浮栅210和第二浮栅220上方，第一和第二控制栅线分别连接第一控制栅310和第二控制栅320；字线区40，位于第一浮栅210和第二浮栅220之间的沟道区130上方，字线WL连接字线区40。
现有技术对图1所示双分离栅闪存编程时一般采用源极注入方式(Source Sideinjection)，假设右侧存储位a(椭圆圈处存储位)被选中，设置字线电压WL＝1.4V，第二位线电压BL1＝5V，第二控制栅线电压CG1＝8V，第一控制栅线电压CG0＝5V，第一位线BL0为偏置电压Vdp，这种方式编程速度很快，但编程时位线电流Idp较高，不适合低功耗的场合。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种双分离栅闪存阵列及其编程方法，以适合低功耗的场合。
为达上述及其它目的，本发明提出一种双分离栅闪存阵列，包括M*N的存储单元，每个存储单元的控制栅线CG0/CG1与位线BL0/BL1平行而与字线WL垂直。
进一步地，在列方向，第一控制栅线CG0j和第二控制栅线CG1j分别连接至每一列的存储单元的第一控制栅区和第二控制栅区，j＝0，1，2，3，……，N-1，位线BL0连接至第一列的存储单元的源极端，位线BLj连接至第j列的存储单元的漏极端和第j+1列的存储单元的源极端，j＝1，2，3，……，N-1，位线BLN连接至第N列的存储单元的漏极端。
进一步地，于编程时，对选中的存储单元，使其位线电流为0，以适合低功耗的场合。
进一步地，于编程时，对选中的存储单元，设置其字线电压WL＝-5V～-10V，第一位线BL0和第二位线电压BL1＝BL0＝0V，第一控制栅线电压CG0＝0～-8V，第二控制栅线电压CG1＝5V～10V。
进一步地，对于选中存储单元所在行的其他未选中存储单元，该类存储单元的字线电压为WL＝-5V～-10V，其列方向上的控制栅线电压CG0/1＝0，因此该类存储单元上不会发生隧穿效应从而不会发生编程动作。
进一步地，对于选中存储单元所在列的其他未选中存储单元或存储位，该类存储单元的第二控制栅线电压为CG1＝5V～10V、第一控制栅线电压为CG0＝0～-8V，若不在同一列，则字线电压WL＝0V，在该类存储单元上不会发生隧穿效应从而不会发生编程动作，若不在同一列即选中存储单元的另一存储位，虽然字线电压WL＝-5V～-10V，但对应的第一控制栅线电压CG0＝0～-8V，在该存储位上不会发生隧穿效应从而不会发生编程动作。
进一步地，对于非选中存储单元所在行和所在列，行方向上，字线电压WL＝0V，列方向上，第一和第二控制栅线电压CG0/1＝0V，在该类存储单元上都不会发生隧穿效应从而不会发生编程动作。
进一步地，于编程时采用多晶硅反转的隧道效应的方式。
进一步地，于编程时，对选中的存储单元，使其位线电流为0，以适合低功耗的场合。
进一步地，于编程时，对选中的存储单元，设置其字线电压WL＝-5V～-10V，第一位线BL0和第二位线电压BL1＝BL0＝0V，第一控制栅线电压CG0＝0～-8V，第二控制栅线电压CG1＝5V～10V。
与现有技术相比，本发明一种双分离栅闪存阵列及其编程方法，其可以适用于低功耗场合。
附图说明
图1为一种双分离栅闪存的单元结构示意图；
图2为本发明一种双分离栅闪存阵列之阵列架构示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
本发明一种双分离栅闪存阵列的编程方法对图1所示双分离栅闪存编程时采用多晶硅反转(Reverse poly to poly)的隧道效应(Fowler-Nordheim tunneling)的方式，假设右侧存储位a(椭圆圈处存储位)被选中，设置字线电压WL＝-5V～-10V(较佳地，WL＝-8V)，第一位线BL0和第二位线电压BL0＝BL1＝0V，第一控制栅线电压CG0＝0～-8V(较佳地CG0＝-4V)，第二控制栅线电压CG1＝5～10V(较佳地，CG1＝8V)。
这种方式编程时位线电流为0，适合低功耗的场合。
图2为本发明一种双分离栅闪存阵列之阵列架构示意图。如图2所示，本发明一种双分离栅闪存阵列，包括M*N的存储阵列，在行方向，字线WLi连接至每一行的存储单元的字线区(i＝0，1，2，……，M-1)，在列方向，第一控制栅线CG0j和第二控制栅线CG1j分别连接至每一列的存储单元的第一控制栅区和第二控制栅区(j＝0，1，2，3，……，N-1)，位线BL0连接至第一列的存储单元的源极端，位线BLj连接至第j列的存储单元的漏极端和第j+1列的存储单元的源极端(j＝1，2，3，……，N-1)，位线BLN连接至第N列的存储单元的漏极端，即本发明阵列的控制栅线CG0/CG1与位线BL0/1平行而与字线WL垂直，以实现对单bit的编程操作。
对其他未选中的存储单元或存储位(bit)，假设选中存储位a，分三类：
第一类，选中存储单元所在行的其他未选中存储单元，这类存储单元的字线电压为WL＝-8V，但列方向上，其控制栅线电压CG0/1＝0，在这类存储单元上不会发生隧穿效应从而不会发生编程动作；
第二类，选中存储单元所在列的其他未选中存储单元或存储位，这类存储单元的第二控制栅线电压为,CG1＝8V、第一控制栅线电压为CG0＝-4V，若不在同一列，则字线电压WL＝0V，在这类存储单元上不会发生隧穿效应从而不会发生编程动作，若不在同一列即选中存储单元的另一存储位，虽然字线电压WL＝-8V，但对应的第一控制栅线电压CG0＝-4V，在该存储位上不会发生隧穿效应从而不会发生编程动作；
第三类，非选中存储单元所在行和所在列，行方向上，字线电压WL＝0V，列方向上，第一和第二控制栅线电压CG0/1＝0V，在这类存储单元上都不会发生隧穿效应从而不会发生编程动作。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种双分离栅闪存阵列，包括M*N的存储单元，其特征在于：每个存储单元的控制栅线CG0/CG1与位线BL0/BL1平行而与字线WL垂直，每个存储单元包括两个存储位，同一存储单元的两个存储位分别对应一控制栅且每个控制栅分别连接不同的控制栅线。
2.如权利要求1所述的一种双分离栅闪存阵列，其特征在于：在列方向，第一控制栅线CG0j和第二控制栅线CG1j分别连接至每一列的存储单元的第一控制栅区和第二控制栅区，j＝0，1，2，3，……，N-1，位线BL0连接至第一列的存储单元的源极端，位线BLj连接至第j列的存储单元的漏极端和第j+1列的存储单元的源极端，j＝1，2，3，……，N-1，位线BLN连接至第N列的存储单元的漏极端。
3.如权利要求2所述的一种双分离栅闪存阵列，其特征在于：于编程时，对选中的存储单元，使其位线电流为0，以适合低功耗的场合。
4.如权利要求3所述的一种双分离栅闪存阵列，其特征在于：于编程时，对选中的存储单元，设置其字线电压WL＝-5V～-10V，第一位线BL0和第二位线电压BL1＝BL0＝0V，第一控制栅线电压CG0＝0～-8V，第二控制栅线电压CG1＝5V～10V。
5.如权利要求4所述的一种双分离栅闪存阵列，其特征在于：对于选中存储单元所在行的其他未选中存储单元，该未选中存储单元的字线电压为WL＝-5V～-10V，该未选中存储单元列方向上的控制栅线电压CG0和CG1均为0V，因此该未选中存储单元上不会发生隧穿效应从而不会发生编程动作。
6.如权利要求4所述的一种双分离栅闪存阵列，其特征在于：对于选中存储单元所在列的其他未选中存储单元，该未选中存储单元的第二控制栅线电压为CG1＝5V～10V、第一控制栅线电压为CG0＝0～-8V，若不在同一行，则字线电压WL＝0V，在该未选中存储单元上不会发生隧穿效应从而不会发生编程动作，对于选中存储单元的未选中存储位，虽然字线电压WL＝-5V～-10V，但该未选中存储位对应的第一控制栅线电压CG0＝0～-8V，在该未选中存储位上不会发生隧穿效应从而不会发生编程动作。
7.如权利要求4所述的一种双分离栅闪存阵列，其特征在于：对于未 选中存储单元所在行和所在列，行方向上，字线电压WL＝0V，列方向上，第一和第二控制栅线电压CG0、CG1均为0V，在该未选中存储单元上都不会发生隧穿效应从而不会发生编程动作。
8.一种双分离栅闪存阵列的编程方法，其特征在于：所述编程方法用于对如权利要求1-7任意一项所述的双分离栅闪存阵列进行编程，且于编程时采用多晶硅反转的隧道效应的方式。
9.如权利要求8所述的一种双分离栅闪存阵列的编程方法，其特征在于：于编程时，对选中的存储单元，使其位线电流为0，以适合低功耗的场合。
10.如权利要求9所述的一种双分离栅闪存阵列的编程方法，其特征在于：于编程时，对选中的存储单元，设置其字线电压WL＝-5V～-10V，第一位线BL0和第二位线电压BL1＝BL0＝0V，第一控制栅线电压CG0＝0～-8V，第二控制栅线电压CG1＝5V～10V。
CN201810254478.5A 2018-03-26 2018-03-26 一种双分离栅闪存阵列及其编程方法 Active CN108492844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810254478.5A CN108492844B (zh) 2018-03-26 2018-03-26 一种双分离栅闪存阵列及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810254478.5A CN108492844B (zh) 2018-03-26 2018-03-26 一种双分离栅闪存阵列及其编程方法

Publications (2)

Publication Number Publication Date
CN108492844A CN108492844A (zh) 2018-09-04
CN108492844B true CN108492844B (zh) 2020-10-16

Family

ID=63337875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810254478.5A Active CN108492844B (zh) 2018-03-26 2018-03-26 一种双分离栅闪存阵列及其编程方法

Country Status (1)

Country Link
CN (1) CN108492844B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109859782B (zh) * 2019-01-22 2021-04-06 上海华虹宏力半导体制造有限公司 双分离栅闪存的参考电流产生方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134196A (zh) * 1993-09-30 1996-10-23 塞瑞斯逻辑公司 隔层快速单元工艺
CN1147314A (zh) * 1994-03-03 1997-04-09 罗姆有限公司 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元
US6765825B1 (en) * 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
CN101208751A (zh) * 2004-12-17 2008-06-25 桑迪士克3D公司 使用地址相关条件的用于存储器操作的设备与方法
CN101986389A (zh) * 2010-10-12 2011-03-16 上海宏力半导体制造有限公司 闪存单元、闪存装置及其编程方法
CN102385920A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种存储器阵列及编程方法
CN103236269A (zh) * 2013-03-22 2013-08-07 上海宏力半导体制造有限公司 存储器及其存储阵列、访问控制方法和访问控制电路
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134196A (zh) * 1993-09-30 1996-10-23 塞瑞斯逻辑公司 隔层快速单元工艺
CN1147314A (zh) * 1994-03-03 1997-04-09 罗姆有限公司 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元
US6765825B1 (en) * 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
CN101208751A (zh) * 2004-12-17 2008-06-25 桑迪士克3D公司 使用地址相关条件的用于存储器操作的设备与方法
CN102385920A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种存储器阵列及编程方法
CN101986389A (zh) * 2010-10-12 2011-03-16 上海宏力半导体制造有限公司 闪存单元、闪存装置及其编程方法
CN103236269A (zh) * 2013-03-22 2013-08-07 上海宏力半导体制造有限公司 存储器及其存储阵列、访问控制方法和访问控制电路
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法

Also Published As

Publication number Publication date
CN108492844A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
US11017859B2 (en) Sequential write and sequential write verify in memory device
US10923163B2 (en) Sequential memory operation without deactivating access line signals
US20090316487A1 (en) Apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
EP3172733A1 (en) System and method to inhibit erasing of portion of sector of split gate flash memory cells
JP7129312B2 (ja) 不揮発性メモリ装置
CN107481758B (zh) 一种存储器的操作方法
CN107910033B (zh) 一种eeprom及其擦除、编程和读方法
CN1773629A (zh) 与非型闪存器件的擦除确认方法及其与非型闪存器件
CN115249502A (zh) Nor闪存阵列及其数据写入方法、读取方法及擦除方法
US20150194217A1 (en) Method of controlling memory array
CN108492844B (zh) 一种双分离栅闪存阵列及其编程方法
CN116072191A (zh) 组对结构非易失性存储器及其操作方法
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
CN106205703B (zh) 存储器阵列及其读、编程、擦除操作方法
TW201349243A (zh) 純邏輯相容非揮發性記憶體
CN108346448B (zh) 闪存存储器及其控制方法
CN107221350B (zh) 存储器系统、存储器阵列及其读和编程操作方法
US20140211559A1 (en) Programming a split gate bit cell
CN108198818A (zh) Sonos闪存单元及其操作方法
CN118262754B (zh) 单边工作模式的组对结构非易失性存储器及其操作方法
US20240069749A1 (en) Asymmetric pass through voltage for reduction of cell-to-cell interference
KR20140086566A (ko) 비휘발성 메모리 장치
WO2016014166A1 (en) System and method to inhibit erasing of portion of sector of split gate flash memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant