CN106129119A - 集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 - Google Patents
集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 Download PDFInfo
- Publication number
- CN106129119A CN106129119A CN201610793478.3A CN201610793478A CN106129119A CN 106129119 A CN106129119 A CN 106129119A CN 201610793478 A CN201610793478 A CN 201610793478A CN 106129119 A CN106129119 A CN 106129119A
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- domain structure
- schottky diode
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 229910016570 AlCu Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000011084 recovery Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001528553 Malus asiatica Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成肖特基二极管的超结功率VDMOS的版图结构，该版图结构包括N+衬底、N外延层以及在N外延层上形成的P+区域，所述P+区域由若干个矩形p‑pillar构成并且相邻两个矩形p‑pillar之间设置有间距，所述间距的区域内势垒金属Ti在p‑pillar之间的N外延层形成肖特基接触，构成肖特基二极管；还公开了一种集成肖特基二极管的超结功率VDMOS的版图结构的制作方法，通过本发明比传统的线性原胞设计的超结VDMOS体二极管正向压降更低，从而降低器件的开通损耗；本发明设计的超结VDMOS体二极管反向恢复电流峰值更小，使得体二极管的di/dt变小，从而减少器件的失效率。
Description
技术领域
本发明属于超结功率场效应管技术领域，具体涉及一种集成肖特基二极管的超结功率VDMOS的版图结构及其制作方法。
背景技术
高压超结功率器件的技术目前主要有两种：1）以Infineon和ST为代表的多次外延和注入技术。2）以Toshiba和华虹宏力为代表的沟槽回填技术。因为超结单位面积的导通电阻相比传统的高压平面功率场效应管(VDMOS)小很多，因此当电阻相同的情况下，可以采用更小的封装。或者在同样芯片面积的情况下，导通电阻更小，从而系统可以得到更高的效率。
正因为超结VDMOS的这些优点，近几年它在LED照明、LCD电视，智能手机充电器等领域内，迅速取代传统的高压平面VDMOS。在超结功率场效应管的很多应用中，会用到其体二极管的反向恢复。但是超结VDMOS的体二极管反向恢复特性比较差，反向恢复电流比较大容易引起比较大的di/dt，导致管子很容易失效。
发明内容
有鉴于此，本发明的主要目的在于提供一种集成肖特基二极管的超结功率VDMOS的版图结构及其制作方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种集成肖特基二极管的超结功率VDMOS的版图结构，该版图结构包括N+衬底、N外延层以及在N外延层上形成的P+区域，所述P+区域由若干个矩形p-pillar构成并且相邻两个矩形p-pillar之间设置有间距，所述间距的区域内势垒金属Ti在p-pillar之间的N外延层形成肖特基接触，构成肖特基二极管。
上述方案中，所述P+区域与 contact区域的第一交叠区域进行Pplus注入，并且所述交叠区域在Ti/TiN/AlCu的淀积后形成欧姆接触。
上述方案中，所述间距内N外延层与contact区域的第二交叠区域在Ti/TiN/AlCu的淀积后形成肖基特接触。
本发明实施例还提供一种集成肖特基二极管的超结功率VDMOS的版图结构的制作方法，该方法通过以下步骤实现：
步骤1：在N+衬底上形成N外延层；
步骤2：对N外延层进行注入或者沟槽刻蚀和回填形成形成由若干个矩形p-pillar构成的P+区域；
步骤3：body 注入并退火；
步骤4：Poly gate淀积并回刻；
步骤5：nsource注入和退火；
步骤6：层间介质淀积；
步骤7：contact区域的刻蚀；
步骤8：通过光刻版在P+区域与contact区域注入pplus，在P+区域表面形成欧姆接触；
步骤9：进行Ti/TiN/AlCu的淀积和光刻，势垒金属Ti/TiN/AlCu在相邻矩形结构之间的N外延层形成肖特基接触。
与现有技术相比，本发明的有益效果：
本发明的超结VDMOS的体二极管正向压降会比传统的线性原胞设计的超结VDMOS体二极管正向压降更低，从而降低器件的开通损耗；本发明设计的超结VDMOS体二极管反向恢复电流峰值更小，使得体二极管的di/dt变小，从而减少器件的失效率。
附图说明
图1为本发明实施例提供一种集成肖特基二极管的超结功率VDMOS的版图结构的结构示意图；
图2为本发明实施例提供一种集成肖特基二极管的超结功率VDMOS的版图结构的局部放大图；
图3为图2的X方向结构示意图；
图4为图2的Y方向结构示意图；
图5为本发明700V超结VDMOS产品的反向仿真击穿情况；
图6为本发明的超结VDMOS体二极管和传统的线性原胞设计的超结VDMOS体二极管的仿真I-V曲线图；
图7为本发明的超结VDMOS体二极管反向恢复特性和传统的线性原胞设计的超结VDMOS体二极管情况对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种集成肖特基二极管的超结功率VDMOS的版图结构，如图1所示，该版图结构包括N+衬底、N外延层（N-EPI）以及在N外延层上形成的P+区域，所述P+区域由若干个矩形p-pillar构成并且相邻两个矩形p-pillar之间设置有间距，所述间距的区域内势垒金属在p-pillar之间的N外延层形成肖特基接触，构成肖特基二极管。
如图2所示，所述P+区域与contact区域的第一交叠区域进行Pplus注入，并且所述交叠区域在Ti/TiN/AlCu的淀积后形成欧姆接触。
所述间距内N外延层与contact区域的第二交叠区域在Ti/TiN/AlCu的淀积后形成肖基特接触。
本发明实施例还提供一种集成肖特基二极管的超结功率VDMOS的版图结构的制作方法，该方法通过以下步骤实现：
步骤1：在N+衬底上形成N外延层；
步骤2：对N外延层进行注入或者沟槽刻蚀和回填形成形成由若干个矩形p-pillar构成的P+区域；
步骤3：body 注入并退火；
步骤4：Poly gate淀积并回刻；
步骤5：nsource注入和退火；
步骤6：层间介质淀积；
步骤7：contact区域的刻蚀；
步骤8：通过光刻版在P+区域与contact区域注入pplus，在P+区域表面形成欧姆接触；
步骤9：进行Ti/TiN/AlCu的淀积和光刻，势垒金属Ti在相邻矩形结构之间的N外延层形成肖特基接触。
最后形成的器件在X方向结构如图3所示，在Y方向上截面结构如图4所示。
当器件的漏极上加上高的反压时，相邻的矩形p-pillar和N-EPI耗尽形成超结，器件的反向漏电比较低。当超结VDMOS的体二极管正向偏置时，实际上此时的体二极管是p-pillar/N-EPI 结二极管（P/N结二极管）和肖特基二极管的并联，其特性由两者共同决定，特别是在正向压降较低时，这个肖特基管起主要作用。肖特基二极管与普通的P/N结二极管相比其特点是正向导通压降较低、正向导通电流大、速度快，肖特基二极管的引入，会使得超结VDMOS体二极管的特性有明显的改善：因为肖特基二极管起了作用，正向电流相同的情况下，本发明的超结VDMOS的体二极管正向压降会比传统的线性原胞设计的超结VDMOS体二极管正向压降更低，从而降低器件的开通损耗；本发明设计的超结VDMOS体二极管反向恢复特性和传统的线性原胞设计的超结VDMOS体二极管情况对比，本发明设计的超结VDMOS体二极管反向恢复电流峰值更小，使得体二极管的di/dt变小，从而减少器件的失效率。
本发明中以700V超结VDMOS产品为例，对本发明的超结VDMOS及传统的线性原胞设计的超结VDMOS分别仿真一个原胞的体二极管来做对比说明：图5为本发明700V超结VDMOS产品的反向仿真击穿情况，仿真击穿电压可以达到800V，可以满足700V产品对击穿电压的需求。图6为本发明设计的超结VDMOS体二极管和传统的线性原胞设计的超结VDMOS体二极管的仿真I-V曲线，可以从图中看出：正向电流都为5e-7A的时候，本发明设计的超结VDMOS体二极管的正向压降为0.51V，而传统的线性原胞设计的超结VDMOS体二极管正向压降为0.61V，即正向电流相同的情况下本发明设计的超结VDMOS体二极管正向导通压降更低。图7为本发明设计的超结VDMOS体二极管反向恢复特性和传统的线性原胞设计的超结VDMOS体二极管情况对比，可以看出，本发明设计的超结VDMOS体二极管的反向恢复电流峰值为6.1A，而传统的线性原胞设计的超结VDMOS体二极管的反向恢复电流峰值为10.1A，本发明设计的超结VDMOS体二极管的反向恢复电流更小。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (4)
1.一种集成肖特基二极管的超结功率VDMOS的版图结构，其特征在于，该版图结构包括N+衬底、N外延层以及在N外延层上形成的P+区域，所述P+区域由若干个矩形p-pillar构成并且相邻两个矩形p-pillar之间设置有间距，所述间距的区域内势垒金属Ti在p-pillar之间的N外延层形成肖特基接触，构成肖特基二极管。
2.根据权利要求1所述的集成肖特基二极管的超结功率VDMOS的版图结构，其特征在于：所述P+区域与 contact区域的第一交叠区域进行Pplus注入，并且所述交叠区域在Ti/TiN/AlCu的淀积后形成欧姆接触。
3.根据权利要求1或2所述的集成肖特基二极管的超结功率VDMOS的版图结构，其特征在于：所述间距内N外延层与contact区域的第二交叠区域在Ti/TiN/AlCu的淀积后形成肖基特接触。
4.一种集成肖特基二极管的超结功率VDMOS的版图结构的制作方法，其特征在于，该方法通过以下步骤实现：
步骤1：在N+衬底上形成N外延层；
步骤2：对N外延层进行注入或者沟槽刻蚀和回填形成形成由若干个矩形p-pillar构成的P+区域；
步骤3：body 注入并退火；
步骤4：Poly gate淀积并回刻；
步骤5：nsource注入和退火；
步骤6：层间介质淀积；
步骤7：contact区域的刻蚀；
步骤8：通过光刻版在P+区域与contact区域注入pplus，在P+区域表面形成欧姆接触；
步骤9：进行Ti/TiN/AlCu的淀积和光刻，势垒金属Ti/TiN/AlCu在相邻矩形结构之间的N外延层形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610793478.3A CN106129119A (zh) | 2016-08-31 | 2016-08-31 | 集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610793478.3A CN106129119A (zh) | 2016-08-31 | 2016-08-31 | 集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106129119A true CN106129119A (zh) | 2016-11-16 |
Family
ID=57271035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610793478.3A Pending CN106129119A (zh) | 2016-08-31 | 2016-08-31 | 集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129119A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354780A (zh) * | 2020-03-19 | 2020-06-30 | 浙江大学 | 一种带有反型注入侧壁的超级结终端及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569207A (zh) * | 2010-12-27 | 2012-07-11 | 上海华虹Nec电子有限公司 | 超级结mosfet中集成肖特基二极管的方法 |
| CN102610523A (zh) * | 2011-01-19 | 2012-07-25 | 上海华虹Nec电子有限公司 | 在超级结mosfet中集成肖特基二极管的方法 |
| JP2013201450A (ja) * | 2013-05-31 | 2013-10-03 | Rohm Co Ltd | 半導体装置 |
-
2016
- 2016-08-31 CN CN201610793478.3A patent/CN106129119A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569207A (zh) * | 2010-12-27 | 2012-07-11 | 上海华虹Nec电子有限公司 | 超级结mosfet中集成肖特基二极管的方法 |
| CN102610523A (zh) * | 2011-01-19 | 2012-07-25 | 上海华虹Nec电子有限公司 | 在超级结mosfet中集成肖特基二极管的方法 |
| JP2013201450A (ja) * | 2013-05-31 | 2013-10-03 | Rohm Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354780A (zh) * | 2020-03-19 | 2020-06-30 | 浙江大学 | 一种带有反型注入侧壁的超级结终端及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208336235U (zh) | 半导体器件 | |
| CN103972281B (zh) | 包括边缘区域的半导体器件和制造半导体器件的方法 | |
| CN103441148B (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| CN102318071B (zh) | 双极穿通半导体器件和制造这种半导体器件的方法 | |
| CN104752423B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN103579351A (zh) | 一种具有超结埋层的横向扩散金属氧化物半导体器件 | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN103594503A (zh) | 具有浮结结构的igbt | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN103594504A (zh) | 具有半超结结构的igbt | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN106298970A (zh) | 一种高压快速软恢复二极管及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN108598151A (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN106129119A (zh) | 集成肖特基二极管的超结功率vdmos的版图结构及其制作方法 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 | |
| CN112349769A (zh) | 改善雪崩能力的超结终端结构及制造方法 | |
| CN110473872A (zh) | 一种带有多数载流子二极管的碳化硅mos器件 | |
| CN102881595B (zh) | 一种超结高压功率器件的制造方法 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN103872110B (zh) | 逆导型igbt的背面结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161116 |
|
| RJ01 | Rejection of invention patent application after publication |