CN104752400B - 互连介质层、其制作方法及包括其的半导体器件 - Google Patents
互连介质层、其制作方法及包括其的半导体器件 Download PDFInfo
- Publication number
- CN104752400B CN104752400B CN201310754177.6A CN201310754177A CN104752400B CN 104752400 B CN104752400 B CN 104752400B CN 201310754177 A CN201310754177 A CN 201310754177A CN 104752400 B CN104752400 B CN 104752400B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier
- sicn
- connected medium
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种互连介质层、其制作方法及包括其的半导体器件。该互连介质层包括衬底,以及依次设置于衬底上的阻挡层和介质层,其中至少一层阻挡层为N掺杂SiC层形成的SiCN层。该制作方法包括提供衬底,以及在衬底上依次形成阻挡层和介质,其中至少一层阻挡层为SiCN层,所述SiCN层的形成步骤为:形成SiC材料层;以及对SiC材料层进行N掺杂处理形成SiCN层。该制作方法通过对SiC阻挡层进行氮掺杂处理,形成了具有优良的抗氧化性、抗腐蚀性和热稳定性能的SiCN层。该SiCN层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
Description
技术领域
本申请涉及半导体集成电路制作技术领域,具体而言,涉及一种互连介质层、其制作方法及包括其的半导体器件。
背景技术
随着超大规模集成电路的发展,集成电路金属互连介质层的RC延迟及串扰成为制约集成电路速度进一步提高的主要因素。采用Cu/低K介质取代传统的Al/SiO2系统可使集成电路性能大幅提高。然而由于Cu在Si及其氧化物以及大部分介质中的扩散速度相当快,且Cu一旦进入器件结构中即形成深能级杂质,对器件中的载流子具有很强的陷阱效应,从而造成器件性能退化甚至失效。
因此,在Cu与互连介质层之间需要增加一个扩散阻挡层,来阻止Cu的扩散,且要求阻挡层具有良好的热稳定性,能够与Cu及介质层形成良好的结合。现有的介质阻挡材料主要为氧化硅、氮化硅和氮氧硅等。然而这些材料的阻挡作用较差,比如采用氮氧硅作为阻挡层时,在450℃热应力作用下便开始有Cu扩散穿过阻挡层并进入器件结构。
碳化硅具有高致密性、高可靠性和化学稳定性等特征,已成为最有应用前景的阻挡层材料。在互连介质层的制作过程中,在形成阻挡层之后,需要以有机硅烷和氧气为反应气体,在阻挡层上形成互连材料。在形成互连材料的过程中,SiC阻挡层会被部分氧化生成SiCO。在后续对互连层进行湿法清洗的过程中,SiCO很容易被清洗试剂腐蚀形成缺口,使得导电金属在阻挡层中产生横向扩散,进而降低了互连介质层的隔离效果。
发明内容
本申请旨在提供一种互连介质层、其制作方法及包括其的半导体器件,以解决现有技术中存在的SiC阻挡层因后续工艺受到损伤的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种互连介质层,包括衬底,以及依次设置于衬底上的阻挡层和介质层,阻挡层为一层或多层,其中至少一层阻挡层为N掺杂SiC层形成的SiCN层。
进一步地,在本申请上述的互连介质层中,互连介质层包括多层阻挡层时,N掺杂SiC层形成的SiCN层靠近介质层一侧设置。
进一步地,在本申请上述的互连介质层中,互连介质层包括多层阻挡层时,各阻挡层均为N掺杂SiC层形成的SiCN层。
进一步地,在本申请上述的互连介质层中,在SiCN层中,N的掺杂量为1×1018~2×1019atoms/cm3。
进一步地,在本申请上述的互连介质层中,阻挡层为一层或多层,且阻挡层的总厚度为与其相邻的介质层总厚度的1/10~1/3。
根据本申请的另一方面,提供了一种互连介质层的制作方法,包括提供衬底,以及在衬底上依次形成阻挡层和介质层的步骤,形成阻挡层的步骤包括形成一层阻挡层或多层阻挡层,其中至少一层阻挡层为SiCN层,且SiCN层的形成步骤为:形成SiC材料层;以及对SiC材料层进行N掺杂处理形成SiCN层。
进一步地,在本申请上述的互连介质层的制作方法中,互连介质层包括多层阻挡层时,至少在靠近介质层一侧形成一层SiC材料层,并对所述SiC材料层进行N掺杂处理形成SiCN层。
进一步地,在本申请上述的互连介质层的制作方法中,互连介质层包括多层阻挡层,且各阻挡层均为SiCN层时,形成多层阻挡层的步骤包括:形成一层SiC材料层;对所形成的SiC材料层进行N掺杂处理形成SiCN层;重复上述步骤,至形成多层阻挡层。
进一步地,在本申请上述的互连介质层的制作方法中,氮掺杂处理采用NH3、N2和N2H4中的一种或多种作为反应气体。
进一步地,在本申请上述的互连介质层的制作方法中,氮掺杂处理为等离子工艺,氮掺杂处理步骤为:通入流量为100~2000sccm的反应气体,控制反应室的压力为0.5~10torr;然后在溅射功率为100~3000W、反应室的温度为300~400℃的条件下,对SiC材料层进行氮掺杂处理5~60s。
本申请还提供了一种半导体器件,包括衬底,设置于衬底上的器件区,设置于器件区上的互连介质层,以及设置于互连介质层内的导电层,其中互连介质层为本申请提供的互连介质层。
应用本申请的技术方案,通过对SiC阻挡层进行氮掺杂处理,形成具有优良的抗氧化性、抗腐蚀性和热稳定性的SiCN层。因此,SiCN层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,在互连介质层的制备过程中存在SiC阻挡层因后续工艺受到损伤,导致互连介质层的隔离效果降低的问题,本申请的发明人针对上述问题进行研究,提供了一种互连介质层。该互连介质层包括衬底,以及依次设置于衬底上的阻挡层和介质层,其中阻挡层为一层或多层,且至少一层阻挡层为N掺杂SiC层形成的SiCN层。
本申请提供的上述互连介质层中,N掺杂不会改变SiC的晶体结构,所形成的SiCN与SiC具有相同的晶体结构,比如六方晶格结构或立方晶格结构。同时,掺杂N原子会占据SiC晶体结构中Si原子或C原子的位置,从而形成Si-N或C=N键。所形成的Si-N或C=N键具有很高的化学键能,使得所形成的SiCN层具有优良的抗氧化性、抗腐蚀性和热稳定性。因此,具有上述结构的SiCN阻挡层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
在本申请上述的互连介质层中,本领域的技术人员可以根据实际工艺需求设置互连介质层中阻挡层的种类和层数。其中阻挡层可以为多层,比如1层,2层,3层。在这多层阻挡层中各阻挡层的材料可以相同,也可以不同,例如可以选择SiC、SiCN和Si3N4中的一种或多种。当互连介质层包括多层阻挡层时,在本申请的一种优选的实施方式中,N掺杂SiC层形成的SiCN层靠近介质层一侧设置。此时,靠近介质层一侧的SiCN层能够对位于其下方的SiC层形成保护作用,避免SiC层被氧化。进而使得具有上述结构的阻挡层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
在本申请上述的互连介质层中,当互连介质层包括多层阻挡层时,又一种优选的实施方式中,可以将各阻挡层均设置为N掺杂SiC层形成的SiCN层。此时,各个SiCN层之间形成紧密的界面结合,使得具有上述结构的阻挡层的抗氧化效果最好。因此,有上述结构的阻挡层更不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,进一步提高了互连介质层的隔离效果。
在本申请上述的互连介质层中,SiCN层中N的掺杂量与实际工艺条件有关,本领域的技术人员可以根据具体工艺要求设置N的掺杂量。在本申请的一种优选实施方式中,SiCN层中N的掺杂量为1×1018~2×1019atoms/cm3。具有上述掺杂量的SiCN层的抗氧化性能最好。假如SiCN层中N的掺杂量小于1×1018atoms/cm3,SiCN层的抗氧化性能会降低。假如SiCN层中N的掺杂量大于2×1019atoms/cm3,掺杂N原子可能会导致SiCN层中产生过多的缺陷,甚至使得SiCN层的晶体结构发生改变,进而降低SiCN层的抗氧化性能。
在本申请上述的互连介质层中,本领域的技术人员可以根据导电金属的类型和性质,以及介质层的类型和性质等设置阻挡层的厚度。在本申请的一种优选实施方式中,阻挡层为一层或多层,且阻挡层的总厚度为与其相邻的介质层总厚度(与其相邻的各阻挡层厚度的总和)的1/10~1/3。具有上述厚度的互连介质层能阻止导电金属向介质层以及介质层上方的器件扩散,提高了互连介质层的隔离效果。
同时,本申请还提供了一种互连介质层的制作方法。该制作方法包括:提供衬底,以及在衬底上依次形成阻挡层和介质层,其中形成阻挡层的步骤包括形成一层阻挡层或多层阻挡层,且至少一层阻挡层为SiCN层,SiCN层的形成步骤为:形成SiC材料层;以及对SiC材料层进行氮掺杂处理,形成SiCN。
在本申请上述的互连介质层的制作方法中,通过对SiC材料层进行氮掺杂处理,形成了具有优良抗氧化性能的SiCN层。上述对SiC材料层进行的N掺杂不会改变SiC的晶体结构,所形成的SiCN与SiC具有相同的晶体结构,比如六方晶格结构或立方晶格结构。同时,掺杂N原子会占据SiC晶体结构中Si原子或C原子的位置,从而形成具有很高的化学键能的Si-N或C=N键。所形成的Si-N或C=N键具有很高的化学键能,使得所形成的SiCN层具有优良的抗氧化性、抗腐蚀性和热稳定性,不会被后续工艺中的清洗试剂腐蚀形成缺口,从而避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。。同时,该制作方法的工艺简单,且仅需要对现有工艺稍作调整即可产量化应用。
在上述形成阻挡层的步骤中,本领域的技术人员可以根据实际工艺需求设置互连介质层中阻挡层的层数,比如1层,2层,3层。当互连介质层包括多层阻挡层时,一种优选的实施方式为:至少在靠近介质层一侧形成一层SiC材料层,并对SiC材料层进行N掺杂处理形成SiCN层。此时,靠近介质层一侧的SiCN层能够对位于其下方的SiC层形成保护作用,避免SiC层被氧化。进而使得具有上述结构的阻挡层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
在上述形成阻挡层的步骤中,当互连介质层包括多层阻挡层,且各阻挡层均为SiCN层时,形成多层阻挡层的步骤包括:形成一层SiC材料层,对所形成的SiC材料层进行N掺杂处理形成SiCN层;重复上述步骤,至形成多层阻挡层。此时,各个SiCN层之间形成紧密的界面结合,使得具有上述结构的阻挡层的抗氧化效果最好。因此,有上述结构的阻挡层更不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,进一步提高了互连介质层的隔离效果。
在上述形成阻挡层的步骤中,本领域的技术人员可以根据现有技术,选择氮掺杂处理所采用的反应气体。在本申请的一种优选实施方式中,氮掺杂处理所采用的反应气体选自NH3、N2和N2H4中的一种或多种。采用上述反应气体进行氮掺杂处理时,不会在掺杂形成的SiCN层中引入杂质,所形成的SiCN层结构均匀、致密,使得清洗试剂很难渗透进入致密的SiCN层。进而使得阻挡层很难被后续工艺中的清洗试剂腐蚀,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
除了反应气体之外,本领域的技术人员可以根据现有技术,选择氮掺杂处理所采用的工艺方法。在本申请的一种优选实施方式中,采用等离子工艺进行上述氮掺杂处理。采用等离子工艺进行氮掺杂所形成的SiCN层结构均匀、致密,使得清洗试剂很难渗透进入致密的SiCN层。进而使得阻挡层很难被后续工艺中的清洗试剂腐蚀,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
当然,本领域的技术人员还可以根据现有技术,设置等离子工艺的步骤及工艺条件。在本申请的一种优选实施方式中,采用等离子工艺进行氮处理的步骤为:通入流量为100~2000sccm的反应气体,控制反应室的压力为0.5~10torr;然后在溅射功率为100~3000W、反应室的温度为300~400℃的条件下,对SiC材料层进行氮掺杂处理5~60s。采用上述工艺步骤所形成的SiCN层结构均匀、致密,使得清洗试剂很难渗透进入致密的SiCN层。进而使得阻挡层很难被后续工艺中的清洗试剂腐蚀,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
在上述形成阻挡层的步骤中,形成SiC材料层的工艺包括但不限于采用常规化学气相沉积、等离子增强化学气相沉积和溅射等。在本申请的一种可选实施方式中,采用等离子增强化学气相沉积工艺形成SiC材料层的步骤为:在反应腔内通入流量为800~1200标准立方厘米/分钟的氦气、500~800标准立方厘米/分钟的NH3和300~500标准立方厘米/分钟的SiH4),在射频功率为800~1200W的离子发生器发射的高频等离子和1~100torr的压力下,在衬底上沉积形成SiC材料层,沉积时间为10~60秒。采用上述工艺形成的SiC材料层结构致密,且能够与衬底形成良好的界面结合。
在本申请提供的互连介质层的制作方法中,完成在衬底上形成阻挡层的步骤之后,进一步在阻挡层上形成介质层,就完成了整个互连介质层的制作。上述介质层为低介电常数(介电常数小于1.5)的介质层,在本申请的一种可选实施方式中,上述介质层可以为以有机硅烷为前躯体形成的SiO2介质层。可选的有机硅烷选自二甲基硅烷、三甲基硅烷、四甲基硅烷、二乙基硅烷、四氧基原硅酸酯、四乙基原硅酸酯、八甲基三硅氧烷、八甲基环四硅氧烷、四甲基环四硅氧烷、甲基三乙氧基硅烷、苯基二甲基硅烷以及苯基硅烷中的一种或多种。在形成SiO2介质层的过程中,本领域的技术人员还可以根据实际工艺需求,向前驱体中通入掺杂元素,比如N和C,以形成SiON和SiOC介质层。形成上述含硅氧介质层的工艺包括但不限于采用化学气相沉积、蒸发、溅射等,上述工艺为本领域现有技术,在此不再赘述。
在本申请中所涉及的提供衬底的步骤包括:在衬底上至少形成一种结构,比如晶体管、二极管、电容器、浅沟槽结构或互连层等,从而在衬底上形成了半导体器件区。上述阻挡层和介质层形成于衬底的半导体器件区上,且对半导体器件起到隔离的作用。上述形成半导体器件区的工艺为本领域现有技术,本领域技术人员可以根据实际功能需求,在衬底上形成半导体器件区。
同时,本申请还提供了一种半导体器件,包括衬底,设置于衬底上的器件区,设置于器件区上的互连介质层,以及设置于互连介质层内的导电层,其中互连介质层为本申请提供的互连介质层。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
实施例1
本实施例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为40nm的SiC材料层,沉积时间为25秒。
采用等离子工艺对SiC材料层进行氮掺杂处理,包括以下步骤:通入流量为100sccm的N2,控制腔室的压力为0.5torr;然后在溅射功率为100W、腔室的温度为400℃的条件下,对SiC材料层进行氮掺杂处理5s,形成N的掺杂量为1×1018atoms/cm3、厚度为40nm的SiCN层。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为300nm。
实施例2
本实施例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为50nm的SiC材料层,沉积时间为25秒。
采用等离子工艺对SiC材料层进行氮处理,包括以下步骤:通入流量为2000sccm的NH3,控制腔室的压力为10torr;然后在溅射功率为3000W、腔室的温度为300℃的条件下,对SiC材料层进行氮掺杂处理60s,形成N的掺杂量为2×1019atoms/cm3、厚度为50nm的SiCN层。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为150nm。
实施例3
本实施例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为40nm的SiC材料层,沉积时间为25秒。
采用等离子工艺对SiC材料层进行氮处理,包括以下步骤:通入流量为1000sccm的N2H4,控制腔室的压力为5torr;然后在溅射功率为1500W、腔室的温度为350℃的条件下,对SiC材料层进行氮掺杂处理20s,形成N的掺杂量为1×1019atoms/cm3、厚度为40nm的SiCN层。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为400nm。
实施例4
本实施例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成第一层SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为27nm的SiC材料层,沉积时间为15秒。
停止通入上述气体,120秒后在第一层SiC材料层上沉积厚度为18nm的第二层SiC材料层,沉积时间为10秒,其他工艺条件与上述等离子增强化学气相沉积的工艺条件相同。
采用等离子工艺对第二层SiC材料层进行氮处理,包括以下步骤:通入流量为500sccm的N2H4,控制腔室的压力为3torr;然后在溅射功率为1000W、腔室的温度为350℃的条件下,对SiC材料层进行氮掺杂处理15s,形成N的掺杂量为5×1018atoms/cm3、厚度为18nm的SiCN层。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为350nm。
实施例5
本实施例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为40nm的SiC材料层,沉积时间为25秒。
采用等离子工艺对SiC材料层进行氮处理,包括以下步骤:通入流量为2100sccm的N2H4,控制腔室的压力为12torr;然后在溅射功率为3200W、腔室的温度为420℃的条件下,对SiC材料层进行氮掺杂处理65s,形成N的掺杂量为2.2×1019atoms/cm3、厚度为40nm的SiCN层。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为500nm。
对比例1
本对比例提供了一种互连介质层的制作方法,包括以下步骤:
采用等离子增强化学气相沉积工艺在衬底上形成SiC材料层,包括以下步骤:在反应腔内通入流量为1000标准立方厘米/分钟的氦气、800标准立方厘米/分钟的NH3和500标准立方厘米/分钟的SiH4,在射频功率为1000W的离子发生器发射的高频等离子和10torr的压力下,在衬底上沉积形成厚度为45nm的SiC材料层,沉积时间为25秒。
采用化学气相沉积工艺在阻挡层上形成SiO2介质层,其工艺条件为:以四甲基硅烷和氧气为反应气体,四甲基硅烷的流量为3000sccm,氧气的流量为5000sccm,基板沉积温度为700℃,沉积厚度为350nm。
测试:对实施例1至5和对比例1的互连介质层进行斜坡电压(Vramp)测试,以表征互连介质层的隔离效果可靠性。Vramp测试方法为:在互连介质层上施加斜坡电压,直至该互连介质层击穿,此时在该互连介质层上施加的电压即为即为击穿电压。相关测试结果请见表1
表1
斜坡击穿电压标准值/V | |
实施例1 | 4.32 |
实施例2 | 4.31 |
实施例3 | 4.35 |
实施例4 | 4.28 |
实施例5 | 4.22 |
对比例1 | 4.02 |
从表1可以看出,对比例1得到的互连介质层的斜坡击穿电压为4.02V,低于工业标准的4.14V。实施例1至5得到的互连介质层的斜坡击穿电压在4.22~4.32V之间,超过了工业标准的4.14V。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:通过对SiC阻挡层进行氮掺杂处理,形成具有优良的抗氧化性、抗腐蚀性和热稳定性使的SiCN层。因此,SiCN层不会被后续工艺中的清洗试剂腐蚀形成缺口,避免了导电金属在阻挡层中产生横向扩散,提高了互连介质层的隔离效果。
以上仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种互连介质层,包括衬底,以及依次设置于所述衬底上的阻挡层和介质层,所述阻挡层为一层或多层,其特征在于,至少一层所述阻挡层为N掺杂SiC层形成的SiCN层,所述SiCN具有与所述SiC相同的晶体结构;所述阻挡层为一层或多层,且所述阻挡层的总厚度为与其相邻的所述介质层总厚度的1/10~1/3。
2.根据权利要求1所述的互连介质层,其特征在于,所述N掺杂SiC层形成的SiCN层靠近所述介质层一侧设置。
3.根据权利要求1所述的互连介质层,其特征在于,所述互连介质层包括多层阻挡层时,各所述阻挡层均为N掺杂SiC层形成的SiCN层。
4.根据权利要求1所述的互连介质层,其特征在于,在所述SiCN层中,N的掺杂量为1×1018~2×1019atoms/cm3。
5.一种互连介质层的制作方法,包括提供衬底,以及在所述衬底上依次形成阻挡层和介质层的步骤,形成所述阻挡层的步骤包括形成一层所述阻挡层或多层所述阻挡层,其特征在于,至少一层所述阻挡层为SiCN层,所述SiCN层的形成步骤为:
形成SiC材料层;以及
对所述SiC材料层进行N掺杂处理形成SiCN层,且所述阻挡层的总厚度为与其相邻的所述介质层总厚度的1/10~1/3。
6.根据权利要求5所述的制作方法,其特征在于,所述互连介质层包括多层阻挡层时,至少在靠近所述介质层一侧形成一层SiC材料层,并对所述SiC材料层进行N掺杂处理形成SiCN层。
7.根据权利要求6所述的制作方法,其特征在于,所述互连介质层包括多层阻挡层,且各阻挡层均为SiCN层时,形成多层阻挡层的步骤包括:
形成一层SiC材料层;
对所形成的SiC材料层进行N掺杂处理形成所述SiCN层;
重复上述步骤,至形成多层所述阻挡层。
8.根据权利要求5所述的制作方法,其特征在于,所述氮掺杂处理采用NH3、N2和N2H4中的一种或多种作为反应气体。
9.根据权利要求8所述的制作方法,其特征在于,所述氮掺杂处理为等离子工艺,所述氮掺杂处理步骤为:通入流量为100~2000sccm的所述反应气体,控制反应室的压力为0.5~10torr;然后在溅射功率为100~3000W、反应室的温度为300~400℃的条件下,对所述SiC材料层进行氮掺杂处理5~60s。
10.一种半导体器件,包括衬底,设置于所述衬底上的器件区,设置于所述器件区上的互连介质层,以及设置于所述互连介质层内的导电层,其特征在于,所述互连介质层为权利要求1至4中任一项所述的互连介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310754177.6A CN104752400B (zh) | 2013-12-31 | 2013-12-31 | 互连介质层、其制作方法及包括其的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310754177.6A CN104752400B (zh) | 2013-12-31 | 2013-12-31 | 互连介质层、其制作方法及包括其的半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104752400A CN104752400A (zh) | 2015-07-01 |
CN104752400B true CN104752400B (zh) | 2019-06-04 |
Family
ID=53591852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310754177.6A Active CN104752400B (zh) | 2013-12-31 | 2013-12-31 | 互连介质层、其制作方法及包括其的半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752400B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021559B (zh) * | 2018-01-09 | 2021-08-24 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN113097449B (zh) * | 2021-04-02 | 2022-09-16 | 温州大学 | 一种三明治结构硅基薄膜电极体系及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1427476A (zh) * | 2001-12-18 | 2003-07-02 | 联华电子股份有限公司 | 双层硅碳化合物阻障层 |
CN103035564A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223758A (ja) * | 1996-12-06 | 1998-08-21 | Sony Corp | 半導体装置 |
JP5119606B2 (ja) * | 2006-03-31 | 2013-01-16 | 東京エレクトロン株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2009040670A2 (en) * | 2007-09-26 | 2009-04-02 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
-
2013
- 2013-12-31 CN CN201310754177.6A patent/CN104752400B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1427476A (zh) * | 2001-12-18 | 2003-07-02 | 联华电子股份有限公司 | 双层硅碳化合物阻障层 |
CN103035564A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104752400A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144535B1 (ko) | 전구체 함유 질소를 사용한 유전 장벽 증착 | |
TW544919B (en) | Manufacturing method of semiconductor device | |
US9105642B2 (en) | Interlevel dielectric stack for interconnect structures | |
JP5175261B2 (ja) | 応力を加えたSiN膜用アミノ・ビニルシラン前駆体 | |
KR101406154B1 (ko) | 산소 함유 전구체를 사용한 유전체 장벽 증착 | |
CN105336680B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN104752400B (zh) | 互连介质层、其制作方法及包括其的半导体器件 | |
US10134632B2 (en) | Low-K dielectric layer and porogen | |
US20020137323A1 (en) | Metal ion diffusion barrier layers | |
CN105514021B (zh) | 一种形成harp层间介质层的方法 | |
KR101015534B1 (ko) | 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법 | |
CN106158729B (zh) | 半导体结构的形成方法 | |
CN103928391A (zh) | 半导体结构的形成方法 | |
TW201737343A (zh) | 製造半導體裝置的方法 | |
CN105206562A (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN105575886B (zh) | 互连介质层的制作方法、互连介质层和互连层的制作方法 | |
TW200527450A (en) | Zeolite-carbon doped oxide composite low k dielectric | |
CN102312225B (zh) | 在氮化硅表面淀积氧化硅的方法 | |
TW487973B (en) | Formation method of low dielectric constant material | |
CN104752335B (zh) | 互连层、其制作方法及半导体器件 | |
TW457633B (en) | Gap filling process in integrated circuits using low dielectric constant materials | |
CN104952707B (zh) | TiN复合硬掩膜、用于形成互连层结构的硬掩及互连层的制作方法 | |
CN108155145A (zh) | 一种半导体器件及其制造方法 | |
CN103956331A (zh) | 一种用于多孔互连介质表面封孔的薄膜及其制备方法 | |
TW202123385A (zh) | 積體電路結構及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |