CN103545216A - 沟槽式栅极金氧半场效晶体管的制造方法 - Google Patents

沟槽式栅极金氧半场效晶体管的制造方法 Download PDF

Info

Publication number
CN103545216A
CN103545216A CN201210316835.9A CN201210316835A CN103545216A CN 103545216 A CN103545216 A CN 103545216A CN 201210316835 A CN201210316835 A CN 201210316835A CN 103545216 A CN103545216 A CN 103545216A
Authority
CN
China
Prior art keywords
layer
insulating barrier
conductor layer
field effect
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210316835.9A
Other languages
English (en)
Other versions
CN103545216B (zh
Inventor
詹前陵
李祈祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
Ubiq Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ubiq Semiconductor Corp filed Critical Ubiq Semiconductor Corp
Publication of CN103545216A publication Critical patent/CN103545216A/zh
Application granted granted Critical
Publication of CN103545216B publication Critical patent/CN103545216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法。此方法包括：在衬底上形成磊晶层。在磊晶层中形成沟槽。在磊晶层及沟槽的表面上顺应性地形成第一绝缘层。在沟槽的底部形成第一导体层。移除部分第一绝缘层，以形成裸露的第一导体层上部的第二绝缘层。进行氧化制程，将第一导体层氧化成第三绝缘层，上述氧化制程同时在磊晶层的表面及沟槽的侧壁上形成第四绝缘层。在沟槽中形成第二导体层。二主体层分别形成于沟槽两侧的磊晶层中。二掺杂区分别形成于沟槽两侧的主体层中。

Description

沟槽式栅极金氧半场效晶体管的制造方法
技术领域
本发明是有关于一种半导体元件的制造方法，且特别是有关于一种沟槽式栅极金氧半场效晶体管(trench gate metal-oxide-semiconductor field effecttransistor，trench gate MOSFET)的制造方法。
背景技术
沟槽式金氧半导体场效晶体管被广泛地应用在电力开关(power switch)元件上，例如电源供应器、整流器或低压马达控制器等等。一般而言，沟槽式金氧半导体场效晶体管多采取垂直结构的设计，以提升元件密度。其利用晶片的背面作为漏极，而在晶片的正面制作多个晶体管的源极以及栅极。由于多个晶体管的漏极是并联在一起的，因此其所耐受的电流大小可以相当大。
沟槽式金氧半导体场效晶体管的工作损失可分成切换损失(switchingloss)及导通损失(conducting loss)两大类，其中因输入电容Ciss所造成的切换损失会因操作频率的提高而增加。输入电容Ciss包括栅极对源极的电容Cgs以及栅极对漏极的电容Cgd。降低栅极对漏极的电容Cgd就可以有效地降低切换损失。
现有技术的一种做法是在沟槽内填入绝缘层，再以回蚀刻法移除部分绝缘层，以在沟槽的底部形成厚氧化层来降低栅极对漏极的电容Cgd。然而，此种做法非常困难，且需要精确的控制来避免通道偏移(channel offset)。
发明内容
有鉴于此，本发明提供一种能够以较佳的制程控制来形成具有厚底氧化物(thick bottom oxide，TBOX)的沟槽式金氧半导体场效晶体管的方法。
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法。在具有第一导电型的衬底上形成具有第一导电型的磊晶层。在磊晶层中形成沟槽。在磊晶层及沟槽的表面上顺应性地形成第一绝缘层及第一导体层。在沟槽中填满第二绝缘层。移除部分第一导体层，以形成第二导体层在第二绝缘层的下方。移除第二绝缘层及部分第一绝缘层，以形成第三绝缘层在第二导体层的下方。进行氧化制程，将第二导体层氧化成第四绝缘层，上述氧化制程同时在磊晶层的表面及沟槽的侧壁上形成第五绝缘层。在沟槽中形成第三导体层。在沟槽两侧的磊晶层中分别形成具有第二导电型的二主体层。在沟槽两侧的主体层中分别形成具有第一导电型的二掺杂区。
在本发明的一实施例中，形成上述第二绝缘层的方法包括：在磊晶层上形成绝缘材料层，且绝缘材料层填满沟槽；以及进行回蚀刻制程，移除部分绝缘材料层。
在本发明的一实施例中，形成上述第二导体层的方法包括以第二绝缘层为罩幕，进行非等向性干蚀刻制程。
在本发明的一实施例中，形成上述第三绝缘层的方法包括以第二导体层为罩幕，进行非等向性干蚀刻制程。
在本发明的一实施例中，形成上述第三导体层的方法包括：在磊晶层上形成导体材料层，且导体材料层填满沟槽；以及进行回蚀刻制程，移除部分导体材料层。
在本发明的一实施例中，在进行氧化制程的步骤之后以及形成第三导体层的步骤之前，上述方法还包括：移除第五绝缘层及部分第四绝缘层；以及在磊晶层及沟槽的表面上形成第六绝缘层。
在本发明的一实施例中，在形成掺杂区的步骤之后，上述方法还包括：在第三导体层及掺杂区上形成介电层；形成贯穿介电层及掺杂区的二开口；以及在介电层上形成第四导体层，其中第四导体层填入开口以与主体层电性连接。
在本发明的一实施例中，上述第四导体层的材料包括金属。
在本发明的一实施例中，上述第一导体层的材料包括未掺杂多晶硅。
在本发明的一实施例中，上述第三导体层的材料包括掺杂多晶硅。
在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电型为P型，第二导电型为N型。
本发明还提供一种沟槽式栅极金氧半场效晶体管的制造方法。在具有第一导电型的衬底上形成具有第一导电型的磊晶层。在磊晶层中形成沟槽。在磊晶层及沟槽的表面上顺应性地形成第一绝缘层。在沟槽的底部形成第一导体层。移除部分第一绝缘层，以形成裸露的第一导体层上部的第二绝缘层。进行氧化制程，将第一导体层氧化成第三绝缘层，上述氧化制程同时在磊晶层的表面及沟槽的侧壁上形成第四绝缘层。在沟槽中形成第二导体层。在沟槽两侧的磊晶层中分别形成具有第二导电型的二主体层。在沟槽的两侧的主体层中分别形成具有第一导电型的二掺杂区。
在本发明的一实施例中，形成上述第一导体层的方法包括：在磊晶层上形成导体材料层，且导体材料层填满沟槽；以及进行回蚀刻制程，移除部分导体材料层。
在本发明的一实施例中，形成上述第二绝缘层的方法包括进行回蚀刻法，直到裸露出第一导体层的2/3至4/5的高度。
在本发明的一实施例中，形成上述第二导体层的方法包括：在磊晶层上形成导体材料层，且导体材料层填满沟槽；以及进行回蚀刻制程，移除部分导体材料层。
在本发明的一实施例中，在进行氧化制程的步骤之后以及形成第二导体层的步骤之前，上述方法还包括：移除第四绝缘层、部分第三绝缘层及部分第二绝缘层；以及在磊晶层及沟槽的表面上形成第五绝缘层。
在本发明的一实施例中，在形成掺杂区的步骤之后，上述方法还包括：在第二导体层及掺杂区上形成介电层；形成贯穿介电层及掺杂区的二开口；以及在介电层上形成第三导体层，其中第三导体层填入开口以与主体层电性连接。
在本发明的一实施例中，上述第三导体层的材料包括金属。
在本发明的一实施例中，上述第一导体层的材料包括未掺杂多晶硅。
在本发明的一实施例中，上述第二导体层的材料包括掺杂多晶硅。
在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电型为P型，第二导电型为N型。
基于上述，在本发明的方法中，先在沟槽底部留下多晶硅层，再进行氧化制程将此多晶硅层转化为氧化硅层，因此能够以较佳的制程控制来形成具有厚底氧化物(TBOX)的沟槽式金氧半导体场效晶体管。本发明的步骤简单，且可精确地控制厚底氧化物的厚度，是一相当有竞争力的方法。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至1H是本发明的第一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图；
图2A至2F是本发明的第二实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
附图标记说明：
100、200：沟槽式栅极金氧半场效晶体管；
102、202：衬底；
104、204：磊晶层；
105：罩幕层；
107、206：沟槽；
108、108a、112a、114、116、208、208a、212、214：绝缘层；
110、110a、118、128、210a、218、228：导体层；
112：绝缘材料层；
120、220：主体层；
122、222：掺杂区；
124、224：介电层；
126、226：开口；
210：导体材料层。
具体实施方式
第一实施例
图1A至1H是本发明的第一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
首先，请参照图1A，在具有第一导电型的衬底102上依序形成具有第一导电型的磊晶层104及罩幕层105。衬底102例如是N型重掺杂的硅衬底。磊晶层104例如是N型轻掺杂的磊晶层，且其形成方法包括进行选择性磊晶生长(selective epitaxy growth，SEG)制程。罩幕层105的材料例如是氮化硅，且其形成方法包括进行化学气相沉积制程。接着，以罩幕层105为罩幕，进行蚀刻制程，以在磊晶层104中形成沟槽107。之后，移除罩幕层105。
然后，请参照图1B，在磊晶层104及沟槽107的表面上顺应性地形成绝缘层108及导体层110。绝缘层108的材料例如为氧化硅，且其形成方法包括进行热氧化法或化学气相沉积制程。导体层110的材料例如是未掺杂多晶硅，且其形成方法包括进行化学气相沉积制程。之后，在导体层110上形成绝缘材料层112，且绝缘材料层112填满沟槽107。绝缘材料层112的材料例如为四乙氧基硅烷(tetraethosiloxane，TEOS)氧化硅，且其形成方法包括进行化学气相沉积。
之后，请参照图1C，进行回蚀刻制程，移除部分绝缘材料层112，以形成填满沟槽107的绝缘层112a。在一实施例中，回蚀刻制程裸露出导体层110的顶面，其可使用时间模式来控制绝缘层112a的厚度。
接着，请参照图1D，移除部分导体层110，以形成导体层110a在绝缘层112a的下方。形成导体层110a的方法包括以绝缘层112a为罩幕，进行非等向性干蚀刻制程。此外，由于上述方法是以绝缘层112a为罩幕，因此为一种自对准制程(self-aligned process)，其中导体层110a位于绝缘层112a的正下方，且导体层110a与绝缘层112a的边界切齐。
然后，请参照图1E，移除绝缘层112a及部分绝缘层108，以形成绝缘层108a在导体层110a的下方。形成绝缘层108a的方法包括以导体层110a为罩幕，进行非等向性干蚀刻制程。此外，由于上述方法是以导体层110a为罩幕，因此为一种自对准制程，其中绝缘层108a位于导体层110a的正下方，且绝缘层108a与导体层110a的边界切齐。
之后，请参照图1F，进行氧化制程，将导体层110a氧化成绝缘层114，此氧化制程同时在磊晶层104的表面及沟槽107的侧壁上形成绝缘层116。绝缘层114及绝缘层116的材料例如是氧化硅。在一实施例中，上述氧化制程将导体层110a全部氧化，如图1F所示。在另一实施例中(未示出)，上述氧化制程仅将部份导体层110a氧化。
特别要说明的是，倘使上述氧化制程所形成的绝缘层116的厚度未达到制程需求(例如过厚或过薄)，也可以选择性地进行下列步骤。首先，进行蚀刻制程，以移除绝缘层116及部分绝缘层114。然后，进行热氧化制程或化学气相沉积制程，以在磊晶层104及沟槽107的表面上形成具有所需厚度的绝缘层(未示出)。
然后，请参照图1G，在沟槽107中形成导体层118。形成导体层118的方法包括在磊晶层104上形成导体材料层(未示出)，且导体材料层填满沟槽107。导体材料层的材料例如是掺杂多晶硅，且其形成方法包括进行化学气相沉积制程。然后，进行回蚀刻制程，移除部分导体材料层。
接着，请参照图1H，在沟槽107两侧的磊晶层104中分别形成具有第二导电型的二主体层120。主体层120例如是P型主体层，且其形成方法包括进行离子植入制程。然后，在沟槽107的两侧的主体层120中分别形成具有第一导电型的二掺杂区122。掺杂区122例如是N型重掺杂区，且其形成方法包括进行离子植入制程。
接下来，在导体层118及掺杂区122上形成介电层124。介电层124的材料例如是氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)，且其形成方法包括进行化学气相沉积制程。接着，形成贯穿介电层124及掺杂区122的二开口126。形成开口的方法包括进行微影蚀刻制程。之后，在介电层124上形成导体层128，其中导体层128填入开口126以与主体层120电性连接。导体层128的材料可以是诸如铝的金属，且其形成方法包括进行化学气相沉积制程。至此，完成第一实施例的沟槽式栅极金氧半场效晶体管100的制造，其中衬底102作为漏极，掺杂区122作为源极，导体层118作为栅极，且绝缘层116作为栅氧化层。另外，沟槽107底部的由绝缘层108a及绝缘层114构成的厚氧化层可以有效降低栅极对漏极的电容Cgd，提升元件的效能。
第二实施例
图2A至2F是本发明的第二实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
首先，请参照图2A，在具有第一导电型的衬底202上形成具有第一导电型的磊晶层204。衬底202例如是N型硅衬底。磊晶层204例如是N型磊晶层。然后，在磊晶层204中形成沟槽206。形成磊晶层204与沟槽206的方法请参见第一实施例，在此不再赘述。
接着，在磊晶层204及沟槽206的表面上顺应性地形成绝缘层208。绝缘层208的材料例如为氧化硅，且其形成方法包括进行热氧化法或化学气相沉积制程。然后，在绝缘层208上形成导体材料层210，且导体材料层210填满沟槽206。导体材料层210的材料例如是未掺杂多晶硅，且其形成方法包括进行化学气相沉积制程。
之后，请参照图2B，进行回蚀刻制程，移除部分导体材料层210，以在沟槽206的底部形成导体层210a。在一实施例中，回蚀刻制程裸露出绝缘层208的顶面及部分侧壁，其可使用时间模式来控制导体层210a的厚度。
接着，请参照图2C，移除部分绝缘层208，以形成裸露出导体层210a上部的绝缘层208a。形成绝缘层208a的方法包括进行回蚀刻法，直到裸露出导体层210a的2/3至4/5的高度。在一实施例中，可使用时间模式来控制导体层210a的裸露出来的高度。
接下来，请参照图2D，进行氧化制程，将导体层210a氧化成绝缘层212，此氧化制程同时在磊晶层204的表面及沟槽206的侧壁上形成绝缘层214。绝缘层212及绝缘层214的材料例如是氧化硅。在一实施例中，上述氧化制程将导体层210a全部氧化，如图2D所示。在另一实施例中(未示出)，上述氧化制程仅将部份导体层210a氧化。
特别要说明的是，倘使上述氧化制程所形成的绝缘层214的厚度未达到制程需求，也可以选择性地进行下列步骤。首先，进行蚀刻制程，以移除绝缘层214、部分绝缘层212及部分绝缘层208a。然后，进行热氧化制程或化学气相沉积制程，以在磊晶层204及沟槽206的表面上形成具有所需厚度的绝缘层(未示出)。
然后，请参照图2E，在沟槽206中形成导体层218。形成导体层218的方法包括在磊晶层204上形成导体材料层(未示出)，且导体材料层填满沟槽206。导体材料层的材料例如是掺杂多晶硅，且其形成方法包括进行化学气相沉积制程。然后，进行回蚀刻制程，移除部分导体材料层。
接着，请参照图2F，在沟槽206两侧的磊晶层204中分别形成具有第二导电型的二主体层220。主体层220例如是P型主体层。之后，在沟槽206的两侧的主体层220中分别形成具有第一导电型的二掺杂区222。掺杂区222例如是N型重掺杂区。之后，在导体层218及掺杂区222上形成介电层224。接着，形成贯穿介电层224及掺杂区222的二开口226。接着，在介电层224上形成导体层228，其中导体层228填入开口226以与主体层220电性连接。主体层220、掺杂区222及导体层228的材料及形成方法请参见第一实施例，在此不再赘述。至此，完成第二实施例的沟槽式栅极金氧半场效晶体管200的制造，其中衬底202作为漏极，掺杂区222作为源极，导体层218作为栅极，且绝缘层214作为栅氧化层。另外，沟槽206底部的由绝缘层208a及绝缘层212构成的厚氧化层可以有效降低栅极对漏极的电容Cgd，提升元件的效能。
在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明，但本发明并不以此为限。熟知此技艺者应了解，第一导电型也可以为P型，而第二导电型为N型。
综上所述，在本发明的方法中，先在沟槽底部留下多晶硅层，再进行氧化制程将此多晶硅层转化为氧化硅层，因此能够以较佳的制程控制来形成具有厚底氧化物(TBOX)的沟槽式金氧半导体场效晶体管。此厚底氧化物的厚度可以通过底绝缘层(如第一实施例的绝缘层108a或第二实施例的绝缘层208a)的厚度及后续多晶硅层(如第一实施例的导体层110a或第二实施例的导体层210a)的厚度来精确地控制，方法简单、制程裕度宽，且可避免现有技术中的通道偏移的问题。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：
在具有第一导电型的衬底上形成具有所述第一导电型的磊晶层；
在所述磊晶层中形成沟槽；
在所述磊晶层及所述沟槽的表面上顺应性地形成第一绝缘层及第一导体层；
在所述沟槽中填满第二绝缘层；
移除部分所述第一导体层，以形成第二导体层在所述第二绝缘层的下方；
移除所述第二绝缘层及部分所述第一绝缘层，以形成第三绝缘层在所述第二导体层的下方；
进行氧化制程，将所述第二导体层氧化成第四绝缘层，所述氧化制程同时在所述磊晶层的表面及所述沟槽的侧壁上形成第五绝缘层；
在所述沟槽中形成第三导体层；
在所述沟槽两侧的所述磊晶层中分别形成具有第二导电型的二主体层；以及
在所述沟槽两侧的所述主体层中分别形成具有所述第一导电型的二掺杂区。
2.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第二绝缘层的方法包括：
在所述磊晶层上形成绝缘材料层，且所述绝缘材料层填满所述沟槽；以及
进行回蚀刻制程，移除部分所述绝缘材料层。
3.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第二导体层的方法包括以所述第二绝缘层为罩幕，进行非等向性干蚀刻制程。
4.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第三绝缘层的方法包括以所述第二导体层为罩幕，进行非等向性干蚀刻制程。
5.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第三导体层的方法包括：
在所述磊晶层上形成导体材料层，且所述导体材料层填满所述沟槽；以及
进行回蚀刻制程，移除部分所述导体材料层。
6.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，在进行所述氧化制程的步骤之后以及形成所述第三导体层的步骤之前，还包括：
移除所述第五绝缘层及部分所述第四绝缘层；以及
在所述磊晶层及所述沟槽的表面上形成第六绝缘层。
7.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，在形成所述掺杂区的步骤之后，还包括：
在所述第三导体层及所述掺杂区上形成介电层；
形成贯穿所述介电层及所述掺杂区的二开口；以及
在所述介电层上形成第四导体层，其中所述第四导体层填入所述开口以与所述主体层电性连接。
8.根据权利要求7所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第四导体层的材料包括金属。
9.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一导体层的材料包括未掺杂多晶硅。
10.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第三导体层的材料包括掺杂多晶硅。
11.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一导电型为N型，所述第二导电型为P型；或所述第一导电型为P型，所述第二导电型为N型。
12.一种沟槽式栅极金氧半场效晶体管的制造方法，包括：
在具有第一导电型的衬底上形成具有所述第一导电型的磊晶层；
在所述磊晶层中形成沟槽；
在所述磊晶层及所述沟槽的表面上顺应性地形成第一绝缘层；
在所述沟槽的底部形成第一导体层；
移除部分所述第一绝缘层，以形成裸露的所述第一导体层上部的第二绝缘层；
进行氧化制程，将所述第一导体层氧化成第三绝缘层，所述氧化制程同时在所述磊晶层的表面及所述沟槽的侧壁上形成第四绝缘层；
在所述沟槽中形成第二导体层；
在所述沟槽两侧的所述磊晶层中分别形成具有第二导电型的二主体层；以及
在所述沟槽两侧的所述主体层中分别形成具有所述第一导电型的二掺杂区。
13.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第一导体层的方法包括：
在所述磊晶层上形成导体材料层，且所述导体材料层填满所述沟槽；以及
进行回蚀刻制程，移除部分所述导体材料层。
14.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第二绝缘层的方法包括进行回蚀刻法，直到裸露出所述第一导体层的2/3至4/5的高度。
15.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述第二导体层的方法包括：
在所述磊晶层上形成导体材料层，且所述导体材料层填满所述沟槽；以及
进行回蚀刻制程，移除部分所述导体材料层。
16.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，在进行所述氧化制程的步骤之后以及形成所述第二导体层的步骤之前，还包括：
移除所述第四绝缘层、部分所述第三绝缘层及部分所述第二绝缘层；以及
在所述磊晶层及所述沟槽的表面上形成一第五绝缘层。
17.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，在形成所述掺杂区的步骤之后，还包括：
在所述第二导体层及所述掺杂区上形成介电层；
形成贯穿所述介电层及所述掺杂区的二开口；以及
在所述介电层上形成第三导体层，其中所述第三导体层填入所述开口以与所述主体层电性连接。
18.根据权利要求17所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第三导体层的材料包括金属。
19.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一导体层的材料包括未掺杂多晶硅。
20.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第二导体层的材料包括掺杂多晶硅。
21.根据权利要求12所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一导电型为N型，所述第二导电型为P型；或所述第一导电型为P型，所述第二导电型为N型。
CN201210316835.9A 2012-07-13 2012-08-31 沟槽式栅极金氧半场效晶体管的制造方法 Active CN103545216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101125348 2012-07-13
TW101125348A TWI512841B (zh) 2012-07-13 2012-07-13 溝槽式閘極金氧半場效電晶體的製造方法

Publications (2)

Publication Number Publication Date
CN103545216A true CN103545216A (zh) 2014-01-29
CN103545216B CN103545216B (zh) 2016-03-02

Family

ID=49914322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210316835.9A Active CN103545216B (zh) 2012-07-13 2012-08-31 沟槽式栅极金氧半场效晶体管的制造方法

Country Status (3)

Country Link
US (2) US8927369B2 (zh)
CN (1) CN103545216B (zh)
TW (1) TWI512841B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409888A (zh) * 2015-07-31 2017-02-15 帅群微电子股份有限公司 沟槽式功率晶体管结构及其制造方法
CN106601795A (zh) * 2016-11-25 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种沟槽式场效应晶体管及其制造方法
CN109887840A (zh) * 2017-12-06 2019-06-14 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管的制造方法
CN113644125A (zh) * 2021-10-18 2021-11-12 芯长征微电子制造(山东)有限公司 能降低米勒电容的功率半导体器件及制备方法
CN115513297A (zh) * 2022-11-09 2022-12-23 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015112711A1 (en) * 2014-01-22 2015-07-30 3M Innovative Properties Company Microoptics for glazing
JP6681168B2 (ja) * 2015-10-20 2020-04-15 株式会社フジミインコーポレーテッド 溶射用スラリー、溶射皮膜および溶射皮膜の形成方法
US9741825B1 (en) * 2016-12-08 2017-08-22 Taiwan Semiconductor Co., Ltd. Method for manufacturing field effect transistor having widened trench
US11677011B2 (en) * 2020-12-18 2023-06-13 Omnivision Technologies, Inc. Fabrication process of vertical-channel, silicon, field-effect transistors
CN113838909B (zh) * 2021-08-19 2022-10-14 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416947B2 (en) * 2001-07-03 2008-08-26 Siliconix Incorporated Method of fabricating trench MIS device with thick oxide layer in bottom of trench
CN102347228A (zh) * 2010-07-21 2012-02-08 飞兆半导体公司 用于形成栅沟槽结构的方法和用于制造沟槽mosfet结构的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7382019B2 (en) * 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
US8115252B2 (en) * 2005-05-12 2012-02-14 M-Mos Sdn.Bhd Elimination of gate oxide weak spot in deep trench
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
CN102007584B (zh) * 2008-02-14 2013-01-16 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
US7872305B2 (en) * 2008-06-26 2011-01-18 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
TWI458022B (zh) * 2010-07-23 2014-10-21 Great Power Semiconductor Corp 低閘極電荷的溝槽式功率半導體製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416947B2 (en) * 2001-07-03 2008-08-26 Siliconix Incorporated Method of fabricating trench MIS device with thick oxide layer in bottom of trench
CN102347228A (zh) * 2010-07-21 2012-02-08 飞兆半导体公司 用于形成栅沟槽结构的方法和用于制造沟槽mosfet结构的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409888A (zh) * 2015-07-31 2017-02-15 帅群微电子股份有限公司 沟槽式功率晶体管结构及其制造方法
CN106601795A (zh) * 2016-11-25 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种沟槽式场效应晶体管及其制造方法
CN106601795B (zh) * 2016-11-25 2019-05-28 贵州芯长征科技有限公司 一种沟槽式场效应晶体管及其制造方法
CN109887840A (zh) * 2017-12-06 2019-06-14 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管的制造方法
CN113644125A (zh) * 2021-10-18 2021-11-12 芯长征微电子制造(山东)有限公司 能降低米勒电容的功率半导体器件及制备方法
CN115513297A (zh) * 2022-11-09 2022-12-23 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法
CN115513297B (zh) * 2022-11-09 2023-09-22 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法
WO2024098637A1 (zh) * 2022-11-09 2024-05-16 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Also Published As

Publication number Publication date
US20150072493A1 (en) 2015-03-12
US20140017864A1 (en) 2014-01-16
US8927369B2 (en) 2015-01-06
TWI512841B (zh) 2015-12-11
CN103545216B (zh) 2016-03-02
TW201403717A (zh) 2014-01-16
US8999790B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
CN103545216B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
US9406795B2 (en) Trench gate MOSFET
US9281368B1 (en) Split-gate trench power MOSFET with protected shield oxide
US8120100B2 (en) Overlapping trench gate semiconductor device
US9722071B1 (en) Trench power transistor
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
US8426275B2 (en) Fabrication method of trenched power MOSFET
TWI644428B (zh) Vdmos及其製造方法
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
CN115719759A (zh) Ldmos器件及工艺方法
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
US10418442B1 (en) Trench gate MOSFET
CN102956704A (zh) 准垂直功率mosfet及其形成方法
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
CN109786377B (zh) 功率晶体管及其制造方法
US8349691B2 (en) Method of forming power MOSFET
CN108511346B (zh) Ldmos器件的制造方法
US20110169076A1 (en) Power mosfet and method of forming the same
US11862695B2 (en) Split gate power MOSFET and split gate power MOSFET manufacturing method
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體
TW201926470A (zh) 溝槽式閘極金氧半場效電晶體
CN110875396A (zh) 沟槽式栅极金氧半场效晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190726

Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 9 Building 1

Patentee after: Upi Semiconductor Corp.

Address before: 6/F, 9 Taiyuan First Street, Zhubei City, Hsinchu County, Taiwan, China

Patentee before: UBIQ Semiconductor Corp.