CN103311102A - 制作与双重图案化技术兼容的转折布局绕线的方法 - Google Patents

制作与双重图案化技术兼容的转折布局绕线的方法 Download PDF

Info

Publication number
CN103311102A
CN103311102A CN2013100783971A CN201310078397A CN103311102A CN 103311102 A CN103311102 A CN 103311102A CN 2013100783971 A CN2013100783971 A CN 2013100783971A CN 201310078397 A CN201310078397 A CN 201310078397A CN 103311102 A CN103311102 A CN 103311102A
Authority
CN
China
Prior art keywords
pattern
sub
straight line
feature
goal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100783971A
Other languages
English (en)
Other versions
CN103311102B (zh
Inventor
袁磊
J·桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103311102A publication Critical patent/CN103311102A/zh
Application granted granted Critical
Publication of CN103311102B publication Critical patent/CN103311102B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明揭露一种制作与双重图案化技术兼容的转折布局绕线的方法，其中，揭示于本文的一示范方法涉及建立包含奇转折特征的整体目标图案，该奇转折特征有连接第一及第二直线部分的跨接区，其中，该跨接区在第一方向有大于横交于该第一方向的第二尺寸的第一尺寸，将该整体目标图案分解成第一子目标图案与第二子目标图案，其中，所述子目标图案各自包含一直线部分与该跨接区的第一部分，以及产生各自对应至该第一及该第二子目标图案的第一及第二组掩膜数据。

Description

制作与双重图案化技术兼容的转折布局绕线的方法
技术领域
本揭示内容大体涉及精密半导体装置的制造，且更特别的是，涉及制作与双重图案化技术(double patterning technique)兼容(compliant)的转折绕线布局(jogged routing layout)的各种方法以及包含此类转折绕线布局的所得到的半导体装置。
背景技术
光刻(photolithography)技术为用于制造集成电路产品的基本工艺之一。以极高的层次而言，光刻技术涉及：(1)形成一层光或辐射敏感材料，例如光阻层，于一层材料或衬底上面；(2)选择性地使辐射敏感材料暴露于光源(例如DUV或EUV光源)所产生的光线以转印掩膜或标线片(reticle)(在此为可互换的用语)所定义的图案至辐射敏感材料；以及(3)显影辐射敏感材料的暴露层以定义带图案的掩膜层。然后，对于底下的材料层或衬底，可通过该带图案的掩膜层执行各种工艺操作(例如，蚀刻或离子植入工艺)。
当然，制造集成电路的最终目标是要在集成电路产品上忠实地复制原始电路设计。从历史上看，用于集成电路产品的特征尺寸及间距(特征之间的间隔)使得所欲图案可用带单一图案的光阻屏蔽层形成。不过，近年来，装置尺寸及间距已减少到现有光刻工具(photolithographytool)(例如，193纳米(nm)波长的光刻工具)无法形成有整体目标图案的所有特征的单一带图案的掩膜层。因此，装置设计者已诉诸涉及多次曝光以在一层材料中定义单一目标图案的技术。一种此类技术大体被称为双重图案化。一般而言，涉及把(也就是，分割或分离)密集整体目标电路图案拆成两个个别较不密集图案的双重图案化为曝光方法。然后，用两个个别掩膜(在此一个掩膜用来成像一个较不密集图案，以及另一个掩膜用来成像另一个较不密集图案)，将简化较不密集的图案个别印制于晶圆上。此外，在有些情形下，印制在第一图案的直线之间的第二图案，使得，例如，成像晶圆的特征间距等于两个较不密集掩膜中之一者的一半。此技术有效地降低光刻工艺的复杂度，改善可实现的分辨率以及使得用现有光刻工具有可能印制远比其它方式还小的特征。
图1图示一示范双重图案化工艺。图1图示由9个示范沟渠特征12构成的初始整体目标图案10。每个特征12有相同的关键尺寸13。在初始整体目标图案10的特征12之间的空间使得可利用光刻工具无法用单一掩膜印制初始整体目标图案10。因此，在此示范实施例中，初始整体目标图案10分解成第一子目标图案10A(由特征1、3、5、7、9构成)与第二子目标图案10B(由特征2、4、6、8构成)。子目标图案10A、10B被称为“子目标图案”，因为它们各自包含少于初始整体目标图案10中的所有特征。选择及隔开加入子目标图案10A、10B的特征使得可利用光刻工具可轻易地形成图案10A、10B于单一屏蔽层中。最后，在掩膜设计过程完成时，对应至子目标图案10A、10B(视实际需要在设计过程期间加以修改)的数据将会提供给掩膜制造商以便制造对应至要用于光刻工具以制造集成电路产品的图案10A、10B的具体掩膜(未图示)。
图2A至图2B图示在设计集成电路装置时可使用的不同示范电路布局图案。图2A图示由多个矩形直线型特征18(例如，沟渠)及跨接(crossover)或转折特征(jogged feature)16构成的示范电路布局图案14。跨接或转折特征16为由用跨接部分16J连接在一起的直线型特征16A、16B构成的复合图案。图示于图2A的所有特征，包括跨接部分16J，都有相同的关键尺寸15。图案14包含5条示范绕线轨迹(A-E)。相邻绕线轨迹的距离可称为图案14中的特征的“间距(pitch)”。图示于图2A的跨接特征16有时被称为“偶转折”型特征，因为在图示实施例中，跨接部分16J跨越偶数个间距距离，例如，轨迹B及C的第一“间距”与轨迹C及D的“第二间距”。跨越6个间距距离(未图示)的跨接型特征也被称为偶转折型特征。反之，图示于图1的图案10的特征12没有任何此类跨接或转折特征。
图2B图示由多个矩形直线型特征19(例如，沟渠)及跨接或转折特征21构成的示范电路布局图案17。图案15也包含5条示范绕线轨迹(A-E)。跨接特征21为由用跨接部分21J连接在一起的直线型特征21A、21B构成的复合图案。图示于图2B的所有特征，包括跨接部分21J，都有相同的关键尺寸21X。跨接特征21有时被称为“奇转折(odd-jog)”型特征，因为在图示实施例中，跨接部分21J在例如轨迹B及C之间的跨越距离等于一个间距。
为了使用双重图案化技术，整体目标图案必须为所谓的双重图案化兼容型。一般而言，这意谓可将整体目标图案分解成各自可用现有光刻工具印在单层上的两个个别图案。整体目标图案可能有许多无法印刷的区域或面积，因为在这些区域中的特征彼此太靠近以致于现有光刻工具无法印刷间隔如此接近的特征成为个别特征。倘若整体目标图案有偶数个此类区域，这个图案有时会被称作“偶数周期”图案，而有奇数个此类区域的整体目标图案有时被称为“奇数周期”图案。偶数周期图案可用双重图案化技术形成，然而奇数周期图案无法用双重图案化技术形成。
一般而言，在企图开发想要兼容双重图案化的电路布局以免包含奇转折跨接特征产生奇数周期绕线布局时，使用有奇转折跨接或转折特征(例如，图示于图2B的特征21)的图案会气馁。不过，禁止使用双重图案化兼容电路布局的奇转折特征的一般限制会使绕线效率降级以及可能导致消耗额外的芯片面积，因为不使用此类奇转折特征会使电路布局的尺寸增加。
图3A至图3C图示与双重图案化技术关连的各种问题有关的其它整体目标图案。图3A图示由多个矩形直线型特征20F(例如，沟渠)及跨接或转折特征22构成的示范电路布局图案20。图案20包含5条示范绕线轨迹(A-E)。跨接特征22为由用跨接部分22J连接在一起的直线型特征22A、22B构成的复合图案。图示于图2A的所有特征，包括跨接部分22J，都有相同的关键尺寸23。图示于图3A的跨接特征22J为奇转折型特征，因为在图示实施例中，跨接部分16J在例如轨迹B及C之间的跨越距离等于一个间距。在一示范实施例中，如图3A所示，整体目标图案20可分解成两个子目标图案20A、20B。在此实施例中，跨接特征22分成两个子特征22-1(在图案20A)与22-2(在图案20B)。这两个子特征22-1、22-2的尺寸使得，在这些图案形成于产品上时，将有印制两次的区域或重迭(overlay)25或所谓的“针脚(stich)”，一次是在在使用对应至图案20A的掩膜时以及第二次是在使用对应至图案20B的掩膜时。在此实施例中，即使跨接或转折特征22为奇转折特征，仍可用双重图案化技术形成图案20，因为在子特征22-1、22-2的各自末端22E1、22E2附近或对面没有结构。
图3B图示由多个矩形直线型特征30F(例如，沟渠)及跨接或转折特征32构成的示范电路布局图案30。图案30包含5条示范绕线轨迹(A-E)。跨接特征32为由用跨接部分32J连接在一起的直线型特征32A、32B构成的复合图案。图示于图3B的所有特征，包括跨接部分32J，都有相同的关键尺寸33。图示于图3B的跨接特征32有时被称为奇转折型特征，因为在图示实施例中，跨接部分32J在例如轨迹B、E之间的跨越距离等于3个间距。在一示范实施例中，如图3B所示，整体目标图案30可分解成两个子目标图案30A、30B。在此实施例中，跨接特征32分成两个子特征32-1(在图案30A)及32-2(在图案30B)。这两个子特征32-1、32-2的尺寸使得，在这些图案形成于产品上时，有印制两次的区域或重迭35或所谓的“针脚”，一次是在在使用对应至图案30A的掩膜时以及第二次是在使用对应至图案30B的掩膜时。在此实施例中，即使跨接或转折特征32为“奇转折”特征，仍可用双重图案化技术形成图案30，因为在子特征32-1、32-1的各自末端32E1、32E2附近或对面没有结构。
图3C图示由多个矩形直线型特征40F(例如，沟渠)及跨接或转折特征42构成的示范电路布局图案40。图案40也包含5条示范绕线轨迹(A-E)。跨接特征42为由用跨接部分42J连接在一起的直线型特征42A、42B构成的复合图案。图示于图3C的所有特征，包括跨接部分42J，都有相同的关键尺寸43。图示于图3C的跨接特征42有时被称为奇转折型特征，因为在图示实施例中，跨接部分42J在例如轨迹B及C之间的跨越距离等于一个间距。在此实施例中，整体目标图案40初始可分解成两个子目标图案40A、40B。在此实施例中，跨接特征42分成两个子特征42-1(在图案40A)及42-2(在图案40B)。不过，在此实施例中，整体图案40无法用双重图案化技术形成，因为在子特征42-1、42-2的末端42E1及42E2附近或对面的区域(用虚线48A、48B图示)中有结构。也就是，各自在末端42E1、42E2之间的间隔45、47，以及附近的结构44、46各自违反最小间隔设计规则，因而图案40A、40B无法使用将用来制造此一图案的光刻工具可靠地形成。另外，在印制某些特征时，周围的结构对于能否准确地形成特征有影响。例如，已知，在企图形成类似图3C所示的图案时，例如，在末端42E1邻近直线44处，在末端42E1对面有开放空间的情形下，在印制特征42-1时有较大的差异。因此，图示于图3C的整体图案40无法用双重图案化技术形成。必须重新设计及/或重新绕线该整体目标图案，这导致时间及费用增加而且可能额外消耗半导体芯片上的面积。
本揭示内容针对制作与双重图案化技术兼容的转折绕线布局的各种方法而可解决或至少减少上述问题中之一或更多。
发明内容
为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要确认本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
本揭示内容大体针对制作双重图案化技术兼容转折绕线布局的各种方法以及包含此类转折绕线布局的所得到的半导体装置。在一具体实施例中，于此揭示一种方法，其针对可用于半导体制造的标线片的设计及制造。此一方法涉及建立由包含至少一奇转折特征的多个特征构成的一整体目标图案，其中，该奇转折特征有连接第一及第二直线部分的一跨接区。在此实施例中，该跨接区在第一方向(Y方向)有第一尺寸，该第一尺寸大于该第一及该第二直线部分各自在第二方向(横交于Y方向的X方向)的第二尺寸(也就是，关键尺寸)。该方法进一步包括下列步骤：将该整体目标图案分解成第一子目标图案与第二子目标图案，其中，该第一子目标图案包含所述直线部分中的一直线部分与该跨接区的第一部分以及其中，该第二子目标图案包含所述直线部分中的另一直线部分与该跨接区的第二部分，产生对应至该第一子目标图案的第一组掩膜数据，以及产生对应至该第二子目标图案的第二组掩膜数据。在一些具体实施例中，该方法进一步包括下列步骤：送出该第一及该第二组掩膜数据至掩膜制造商以制造对应至该第一子目标图案的第一掩膜以及制造对应至该第二子目标图案的第二掩膜。
在其它更详细的具体实施例中，揭示于本文的各种方法包括测定该跨接区的该第一尺寸在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力(resolutioncapability)。揭示于本文的各种方法也可包括测定该第一及该第二子图案的所述转折部分的重迭距离在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力。
在另一实施例中，揭示于本文的一示范方法涉及转印整体目标图案至一层材料，其中，该整体目标图案包含一奇转折特征以及其中，该整体目标图案由第一及第二子目标图案构成。此一方法可包括：通过有该第一子目标图案定义于其中的第一掩膜层，执行第一蚀刻工艺以转印该第一子目标图案至该层材料，其中，该第一子目标图案包含该第一及该第二直线部分中的一直线部分与该奇转折特征的该跨接区的第一部分，以及通过有该第二子目标图案定义于其中的第二掩膜层，执行第二蚀刻工艺以转印该第二子目标图案至该层材料，其中，该第二子目标图案包含该第一及该第二直线部分中的另一直线部分与该奇转折特征的该跨接区的第二部分。在另一实施例中，有该第一及该第二子目标图案定义于其中的该层材料则可用来转印该整体目标图案至底下材料层或半导体衬底。
附图说明
参考以下结合附图的说明可明白本揭示内容，其中类似的组件以相同的组件符号表示，且其中：
图1为示范现有技术双重图案化工艺的简图；
图2A至图2B图示涉及转折特征的不同示范现有技术电路布局；
图3A至图3C图示示范现有技术绕线布局；
图4A至图4C图示用于制作双重图案化技术兼容转折绕线布局的各种本发明方法的不同示范具体实施例；以及
图5示意图示揭示于本文用以曝光多个衬底的示范系统，其使用按本文所揭示的方式设计以及用来实施各种本发明方法的标线片。
尽管本发明容易做成各种修改及替代形式，本文仍以附图为例图示几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入由随附权利要求书定义的本发明精神及范畴内的所有修改、等价及替代性陈述。
具体实施方式
以下描述本发明的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，决不是本技艺一般技术人员在阅读本揭示内容后即可实作的例行工作。
此时以参照附图来描述本发明。示意图示于附图的各种结构、系统及装置仅供解释以及避免本领域技术人员所习知的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及片语。本文没有特别定义的术语或片语(也就是，与本领域技术人员所理解的普通惯用意思不同的定义)是想要用术语或片语的一致用法来暗示。在这个意义上，希望术语或片语具有特定的意思时(也就是，不同于本领域技术人员所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或片语的特定定义。
本揭示内容针对制作与双重图案化技术兼容的转折绕线布局的各种方法以及包含此类转折绕线布局的所得到的半导体装置。本领域技术人员在读完本申请案将会明白，揭示于本文的方法及装置可用于各种装置(例如，逻辑装置、记忆装置、ASIC等等)的制造。此时以参照附图来更详细地描述本发明方法及装置的各种示范具体实施例。
此时将用图4A至图4C描述本发明的一些方面。图4A图示包含多个矩形直线型特征60F(例如，沟渠、直线等等)及一跨接或转折特征62的示范电路布局图案60。图案60包含5条示范绕线轨迹(A-E)。跨接特征62为由用跨接区62J连接在一起的直线型特征62A、62B构成的复合图案。除跨接区62J以外，图示于图4A的所有特征60F在横交于直线型特征60F的长轴的方向(直线型特征的长轴与绕线轨迹A-E的方向对应，以下为图4A所示的“Y方向”)有相同关键尺寸63。图示于图4A的跨接区62J有时被称为奇转折型特征，因为在图示实施例中，跨接区62J在例如轨迹B及C之间的跨越距离等于一个间距。
不像各自图示于图3A、图3B及图3C的现有技术图案的跨接或转折部分22J、32J及42J，图4A的跨接区62J在Y方向有尺寸62D，其大于直线部分62A、62B在横交于Y方向的方向(以下为图4A所示的“X方向”)的关键尺寸。简言之，在图示实施例中，尺寸62D大于转折特征62的直线部分62A、62B的关键尺寸63。
在一示范实施例中，如图4A所示，整体目标图案60可分解成第一及第二子目标图案60A、60B。在此实施例中，跨接区62J分成第一及第二部分62J1(在图案60A)与62J2(在图案60B)。图4B为转折特征62的放大图。
如这些附图所反映的，第一部分62-1由直线型特征62B与跨接区62J的第一部分62J1构成。在图示实施例中，跨接部分62J的第一及第二部分62J1、62J2跟原始转折部分62J一样在Y方向有相同的尺寸62D。通过增加转折部分62J的尺寸，特征64的边缘62E1与边缘64E的关系在印刷时的表现像是边对边。第一部分62-1的边缘62E1与第一子目标图案60A的最近特征64的边缘64E隔开一段大于整体目标图案60的最小允许间隔的距离65。第二部分62-2的边缘62E2与第二子目标图案60B的最近特征66的边缘66E隔开一段大于整体目标图案60的最小允许间隔的距离67。在图案60A、60B形成于产品上时，第一及第二部分62J1、62J2的尺寸经制作成在边缘62E1、62E2之间将有区域或重迭“D”(参考图4B)。
如上述，在图示实施例中，跨接部分62J的第一及第二部分62J1、62J2跟原始转折部分62J一样在Y方向有相同尺寸62D。不过，所有应用不需要此一配置。在某些应用中，部分62J1、62J2的Y方向尺寸可小于转折部分62的整体Y方向尺寸62D。
确定转折特征62的转折部分62J的适当Y方向距离62D将会随着特定应用及各种因子而有所不同。图4C的曲线图描绘在设定转折部分62J的Y方向尺寸62D(或“H”)时可考量的至少一些因子。在图4C中，H为横轴，曲线“T”为不论使用单一图案化技术还是例如DUV光刻技术可制成的最小空间，曲线“D”为部分62J1、62J2的重迭(参考图4B)，以及曲线“S”为第一及第二子目标图案60A、60B的各种特征的间隔(图4A之中的65、67)。H的最小值在S大约等于T的地方。当然，若需要，可选择大于前述H最小值的转折部分62J的Y尺寸62D，若是绘图空间允许或有其它理由要这样做的话。换言之，在以下位置测定H的最小值：第一子目标图案中的特征的最小间隔大约等于或大于单一图案化技术的最小解析能力。同样，第一及第二个转折部分的重迭D的数量或大小是在以下位置所测定的数值：第一子目标图案中的特征的最小间隔大约等于或大于单一图案化技术的最小解析能力。同时，重迭D的数量必须足够以保证转折部分的第一(62J1)及第二(62J2)部分的连接。通过光刻建模或实际硅经验，可产生在图4C提及的数据。
基于当前技术，以下为一特定实施例的上述各种尺寸的数值范例。在一实施例中，T=64纳米(最小间隔或间距)，S=60纳米(尺寸65、67一样)以及重迭D=32纳米。在示范实施例中，H的最小值约为70纳米。当然，这只是一个数值范例以及揭示于本文的各种发明不应被视为受限于此一实施例。此外，图4C并非旨在描绘此一特定实施例。因此，使用揭示于本文的方法，即使跨接或转折特征62为左边以直线64为界及右边以直线66为界的“奇转折”特征(参考图4A)，使用对应至子目标图案60A、60B的掩膜，仍可用双重图案化技术形成图案60。
如前述，可用揭示于本文的方法形成要用来制造集成电路产品的掩膜或标线片(所述用语在此可互换使用)。此类掩膜或标线片大体包含对应至为集成电路产品的部件的电路组件的图案。用来建立此类掩膜或标线片的图案是用电脑辅助设计(CAD)程序产生，其中，此方法有时被称为电子设计自动化。大部分的CAD程序遵循一组预定设计规则以便建立功能性掩膜。这些规则的设定通过处理及设计限制。例如，设计规则定义电路装置(例如，栅极、电容器等等)或互连线之间的空间容限，以便确保电路装置或线路不会以不合意的方式相互用作。设计规则限制常被称作“关键尺寸(critical dimension)”(CD)。电路的关键尺寸可定义为线或孔的最小宽度或两线或两孔之间的最小空间。
除了上述方法以外，其它技术也可用来产生更精确的掩膜。例如，习知基于软件的光学近接修正(OPC)技术可用于第一子目标图案60A及第二子目标图案60B以努力产生能可靠及重复地产生所欲图案于目标材料或结构上的更准确掩膜。有数种OPC修正方法使用于该工业内，以及它们可大略分类成基于规则的方法与基于模拟的方法。这两类技术可用于揭示于本文的方法。另外，按本文所述设计的掩膜也可包含多个SRAF，以努力产生更有效及准确的掩膜。
图5示意图示示范系统200，其包含：示范光刻工具210(有光源211)，各自对应至子目标图案60A、60B的标线片60A-M1及60B-M2，示范衬底或晶圆214以及形成于晶圆214上面的硬掩膜层116。图示标线片60A-M1及60B-M2在示范光刻工具200中以肩并肩方式定位，然而本领域技术人员会认识到，在双重图案化工艺中可以顺序地使用标线片60A-M1及60B-M2以及可以任何次序使用它们。基于各自对应至第一子目标图案60A及第二子目标图案60B的数据，至少可产生要用于制造标线片60A-M1及60B-M2的数据部分，如上述。然后，数据可提供给标线片制造商以制造标线片60A-M1及60B-M2。然后，在传统光刻技术操作的顺序中，标线片60A-M1及60B-M2可用于光刻工具210(它可具有任何所欲配置以及使用任何所欲波长或辐射形式)，由此由标线片60A-M1及60B-M2中的特征组合定义的整体目标图案60可转印至材料层，例如图5的示范带图案的硬掩膜层116A。之后，带图案的硬掩膜层116A可用来制造或定义将形成于衬底214中或上面的集成电路产品的各种部分或区域。标线片60A-M1及60B-M2可用来形成带图案的材料层于随后随着加工继续而被加工的晶圆上面。当然，如上述，揭示于本文的方法可用来转印整体目标图案60至材料层或衬底而不需要图5的硬掩膜层116A。
在一具体实施例中，在此揭示一种方法，其可用于半导体制造的标线片的设计及制造。在一实施例中，该方法包括产生由包含至少一奇转折特征62的多个特征60F构成的整体目标图案60，其中，奇转折特征62有连接第一及第二直线部分62A、62B的跨接区62J。在此实施例中，跨接区62J在第一方向(形成于第一及第二直线部分62A、62B中的一直线部分的长轴的Y方向)有第一尺寸62D，其大于第一及第二直线部分62A、62B各自在第二方向(横交于Y方向的X方向)的第二尺寸63。该方法进一步包括下列步骤：将整体目标图案60分解成第一子目标图案60A与第二子目标图案60B，其中，第一子目标图案60A包含直线部分60A、60B中的一直线部分与跨接区62J的第一部分62J1，以及其中，第二子目标图案60B包含直线部分60A、60B中的另一直线部分，以及跨接区62J的第二部分62J2，产生对应至第一子目标图案60A的第一组掩膜数据，以及产生对应至第二子目标图案60B的第二组掩膜数据。在一些具体实施例中，该方法进一步包括下列步骤：送出第一及第二组掩膜数据至掩膜制造商以制造对应至第一子目标图案60A的第一掩膜60A-M1以及制造对应至第二子目标图案60B的第二掩膜60B-M2。
在另一实施例中，揭示于本文的一示范方法涉及转印由第一及第二子目标图案60A、60B构成的整体目标图案60至一层材料。此一方法可包括：通过有第一子目标图案60A定义于其中的第一掩膜层，执行第一蚀刻工艺以转印第一子目标图案60A至该层材料，其中，第一子目标图案60A由第一及第二直线部分62A、62B中的一直线部分与奇转折特征62的跨接区62J的第一部分62J1构成，以及通过有第二子目标图案60B定义于其中的第二掩膜层，执行第二蚀刻工艺以转印第二子目标图案60B至该层材料，其中，第二子目标图案60B包含第一及第二直线部分62A、62B中的另一直线部分与奇转折特征62的跨接区62J的第二部分62J2。在另一实施例中，带有定义于其中的第一及第二子目标图案60A、60B的材料层则可用来转印整体目标图案至底下材料层或半导体衬底。
以上所揭示的特定具体实施例均仅供图解说明，因为本领域技术人员在受益于本文的教导后显然可以不同但等价的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的工艺步骤。此外，除非在权利要求书有提及，不希望本发明受限于本文所示的构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类变体都被认为仍然是在本发明的范畴与精神内。因此，本文提出权利要求书寻求保护。

Claims (12)

1.一种方法，包含下列步骤：
建立由包含一奇转折特征的多个特征构成的一整体目标图案，该奇转折特征有连接第一及第二直线部分的一跨接区，该跨接区在平行于该第一及该第二直线部分中的一直线部分的长轴的第一方向有第一尺寸，该第一尺寸大于该第一及该第二直线部分各自在横交于该第一方向的第二方向的第二尺寸；
将该整体目标图案分解成第一子目标图案与第二子目标图案，其中，该第一子目标图案包含该第一及该第二直线部分中之一直线部分与该跨接区的第一部分以及该第二子目标图案包含该第一及该第二直线部分中的另一直线部分与该跨接区的第二部分；
产生对应至该第一子目标图案的第一组掩膜数据；以及
产生对应至该第二子目标图案的第二组掩膜数据。
2.根据权利要求1所述的方法，进一步包括提供该第一及该第二组掩膜数据给一掩膜制造商。
3.根据权利要求1所述的方法，其中，该奇转折特征的跨越距离等于该整体目标图案的一间距大小。
4.根据权利要求1所述的方法，其中，该跨接区的该第一部分的第一端与该第一子目标图案的所述特征中的最近者的一边缘隔开一段大于单一图案化技术的最小解析能力的距离。
5.根据权利要求4所述的方法，其中，该跨接区的该第二部分的第二端与该第二子目标图案的所述特征中的最近者的一边缘隔开一段大于单一图案化技术的最小解析能力的距离。
6.根据权利要求1所述的方法，进一步包括测定该第一尺寸在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力。
7.根据权利要求1所述的方法，进一步包括测定该第一及该第二子图案的所述转折部分的重迭距离在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力。
8.一种方法，包含下列步骤：
建立由包含一奇转折特征的多个特征构成的一整体目标图案，该奇转折特征有连接第一及第二直线部分的一跨接区，该跨接区在平行于该第一及该第二直线部分中的一直线部分的长轴的第一方向有第一尺寸；
将该整体目标图案分解成第一子目标图案与第二子目标图案，其中，该第一子目标图案包含该第一及该第二直线部分中的一直线部分与该跨接区的第一部分以及该第二子目标图案包含该第一及该第二直线部分中的另一直线部分与该跨接区的第二部分；
测定该第一尺寸在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力；
产生对应至该第一子目标图案的第一组掩膜数据；以及
产生对应至该第二子目标图案的第二组掩膜数据。
9.根据权利要求8所述的方法，进一步包括测定该第一及该第二子图案的所述转折部分的重迭距离在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力。
10.一种方法，包含下列步骤：
建立由包含一奇转折特征的多个特征构成的一整体目标图案，该奇转折特征有连接第一及第二直线部分的一跨接区，该跨接区在平行于该第一及该第二直线部分中的一直线部分的长轴的第一方向有第一尺寸；
将该整体目标图案分解成第一子目标图案与第二子目标图案，其中，该第一子目标图案包含该第一及该第二直线部分中的一直线部分与该跨接区的第一部分以及该第二子目标图案包含该第一及该第二直线部分中的另一直线部分与该跨接区的第二部分；
测定该第一及该第二子图案的所述转折部分的重迭距离在以下位置的数值：该第一子目标图案中的特征的最小间隔等于或大于单一图案化技术的最小解析能力；
产生对应至该第一子目标图案的第一组掩膜数据；以及
产生对应至该第二子目标图案的第二组掩膜数据。
11.一种用双重图案化工艺转印包含奇转折特征的整体目标图案至一层材料的方法，该奇转折特征有连接第一及第二直线部分的一跨接区，该跨接区在平行于该第一及该第二直线部分中的一直线部分的长轴的第一方向有第一尺寸，该第一尺寸大于该第一及该第二直线部分各自在横交于该第一方向的第二方向的第二尺寸，该整体目标图案包含第一子目标图案与第二子目标图案，该方法包括：
通过有该第一子目标图案定义于其中的第一掩膜层，执行第一蚀刻工艺以转印该第一子目标图案至该层材料，其中，该第一子目标图案包含该第一及该第二直线部分中的一直线部分与该奇转折特征的该跨接区的第一部分；以及
通过有该第二子目标图案定义于其中的第二掩膜层，执行第二蚀刻工艺以转印该第二子目标图案至该层材料，其中，该第二子目标图案包含该第一及该第二直线部分中的另一直线部分与该奇转折特征的该跨接区的第二部分。
12.根据权利要求11所述的方法，其中，该层材料为一硬掩膜层，以及其中，该方法进一步包括：通过有该第一及该第二子目标图案定义于其中的该层材料，执行第三蚀刻工艺以转印该整体目标图案至另一材料层或在该层材料下面的一结构。
CN201310078397.1A 2012-03-13 2013-03-12 制作与双重图案化技术兼容的转折布局绕线的方法 Expired - Fee Related CN103311102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/418,895 US8802574B2 (en) 2012-03-13 2012-03-13 Methods of making jogged layout routings double patterning compliant
US13/418,895 2012-03-13

Publications (2)

Publication Number Publication Date
CN103311102A true CN103311102A (zh) 2013-09-18
CN103311102B CN103311102B (zh) 2016-02-10

Family

ID=49136186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310078397.1A Expired - Fee Related CN103311102B (zh) 2012-03-13 2013-03-12 制作与双重图案化技术兼容的转折布局绕线的方法

Country Status (3)

Country Link
US (1) US8802574B2 (zh)
CN (1) CN103311102B (zh)
TW (1) TWI464531B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465497A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体装置及其制造方法
CN104465621A (zh) * 2014-11-25 2015-03-25 上海集成电路研发中心有限公司 双重图形化电学测试结构及监控方法
CN104778288A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN104867816A (zh) * 2014-02-21 2015-08-26 格罗方德半导体公司 使用多重图案化制程的图案化线式特征的方法
CN113064321A (zh) * 2021-03-26 2021-07-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935639B1 (en) * 2012-08-29 2015-01-13 Atoptech, Inc. Natively color-aware double patterning technology (DPT) compliant routing
US8866306B2 (en) 2013-01-02 2014-10-21 International Business Machines Corporation Signal path and method of manufacturing a multiple-patterned semiconductor device
US9082624B2 (en) 2013-01-02 2015-07-14 International Business Machines Corporation Signal path of a multiple-patterned semiconductor device
US9099533B2 (en) 2013-07-02 2015-08-04 International Business Machines Corporation Semiconductor device with distinct multiple-patterned conductive tracks on a same level
KR102180028B1 (ko) * 2013-10-11 2020-11-18 삼성전자 주식회사 반도체 소자 제조방법
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
US9372952B1 (en) * 2014-03-07 2016-06-21 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for enhancing metrics of electronic designs using design rule driven physical design implementation techniques
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US9991156B2 (en) 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
US20180015477A1 (en) * 2016-07-15 2018-01-18 Calvin Moore Plastic shredder

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373326A (zh) * 2007-08-24 2009-02-25 南亚科技股份有限公司 光掩模布局图
US20090087619A1 (en) * 2007-09-28 2009-04-02 Aton Thomas J System and method for making photomasks
US20090106727A1 (en) * 2004-06-23 2009-04-23 International Business Machines Corporation Methods and systems for layout and routing using alternating aperture phase shift masks
US20090217224A1 (en) * 2008-02-22 2009-08-27 Interuniversitair Microelektronica Centrum Vzw (Imec) Method and system for mask design for double patterning
CN101681811A (zh) * 2007-05-31 2010-03-24 美光科技公司 在间距加倍工艺期间隔离阵列特征的方法和具有经隔离阵列特征的半导体装置结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
US7913197B1 (en) 2007-02-21 2011-03-22 Cadence Design Systems, Inc. Method for double patterning lithography
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP2009053605A (ja) 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
WO2009078190A1 (ja) * 2007-12-17 2009-06-25 Toppan Printing Co., Ltd. パターン形成方法およびパターン形成体
US7927928B2 (en) 2008-01-16 2011-04-19 Cadence Design Systems, Inc. Spacer double patterning for lithography operations
US8132128B2 (en) 2008-10-31 2012-03-06 Synopsys, Inc. Method and system for performing lithography verification for a double-patterning process
KR20100083581A (ko) * 2009-01-14 2010-07-22 삼성전자주식회사 반도체 소자의 형성방법
US8255837B2 (en) 2009-02-03 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for cell boundary isolation in double patterning design
US8026179B2 (en) * 2009-04-09 2011-09-27 Macronix International Co., Ltd. Patterning method and integrated circuit structure
US8245174B2 (en) 2009-07-23 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning friendly lithography method and system
JP5516195B2 (ja) * 2009-08-04 2014-06-11 信越化学工業株式会社 パターン形成方法及びレジスト材料
US8402396B2 (en) 2009-09-29 2013-03-19 The Regents Of The University Of California Layout decomposition for double patterning lithography
JP5390337B2 (ja) * 2009-10-26 2014-01-15 株式会社東芝 半導体記憶装置
US8239806B2 (en) 2009-11-17 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Routing system and method for double patterning technology
US20120072875A1 (en) 2010-05-20 2012-03-22 Pradiptya Ghosh Composition Based Double-Patterning Mask Planning
US8365102B2 (en) 2010-05-27 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for checking and fixing double-patterning layout
US8252489B2 (en) 2010-08-31 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Mask-shift-aware RC extraction for double patterning design
US8119310B1 (en) 2010-08-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Mask-shift-aware RC extraction for double patterning design
TW201222303A (en) 2010-11-29 2012-06-01 Ho Chung Shan Pattern layout method
US8312394B2 (en) 2010-11-29 2012-11-13 Synopsys, Inc. Method and apparatus for determining mask layouts for a spacer-is-dielectric self-aligned double-patterning process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090106727A1 (en) * 2004-06-23 2009-04-23 International Business Machines Corporation Methods and systems for layout and routing using alternating aperture phase shift masks
CN101681811A (zh) * 2007-05-31 2010-03-24 美光科技公司 在间距加倍工艺期间隔离阵列特征的方法和具有经隔离阵列特征的半导体装置结构
CN101373326A (zh) * 2007-08-24 2009-02-25 南亚科技股份有限公司 光掩模布局图
US20090087619A1 (en) * 2007-09-28 2009-04-02 Aton Thomas J System and method for making photomasks
US20090217224A1 (en) * 2008-02-22 2009-08-27 Interuniversitair Microelektronica Centrum Vzw (Imec) Method and system for mask design for double patterning

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465497A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体装置及其制造方法
CN104778288A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN104778288B (zh) * 2014-01-13 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN104867816A (zh) * 2014-02-21 2015-08-26 格罗方德半导体公司 使用多重图案化制程的图案化线式特征的方法
CN104867816B (zh) * 2014-02-21 2018-07-13 格罗方德半导体公司 使用多重图案化制程的图案化线式特征的方法
CN104465621A (zh) * 2014-11-25 2015-03-25 上海集成电路研发中心有限公司 双重图形化电学测试结构及监控方法
CN104465621B (zh) * 2014-11-25 2018-01-26 上海集成电路研发中心有限公司 双重图形化电学测试结构及监控方法
CN113064321A (zh) * 2021-03-26 2021-07-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备
CN113064321B (zh) * 2021-03-26 2023-06-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备

Also Published As

Publication number Publication date
TW201337452A (zh) 2013-09-16
CN103311102B (zh) 2016-02-10
US8802574B2 (en) 2014-08-12
TWI464531B (zh) 2014-12-11
US20130244427A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
CN103311102B (zh) 制作与双重图案化技术兼容的转折布局绕线的方法
US20090061362A1 (en) Semiconductor device manufacturing method using double patterning and mask
KR101802605B1 (ko) 환경적 주변 인식형 광학 근접 보정
JP3993545B2 (ja) パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4266189B2 (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP5694463B2 (ja) ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法
TWI587164B (zh) 積體電路元件之多重圖案化方法
CN102542099A (zh) 用于多重图案化技术的单元布局
CN104885193A (zh) 用于双图案微影术的金属密度分布
US8735050B2 (en) Integrated circuits and methods for fabricating integrated circuits using double patterning processes
JP5355112B2 (ja) パターンレイアウト作成方法
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
TWI472015B (zh) 動態陣列結構
KR101682336B1 (ko) 생성 방법, 기억 매체 및 정보 처리 장치
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP5050618B2 (ja) 多重露光技術用フォトマスクのパタンデータ作成方法
KR100827474B1 (ko) 반도체용 마스크의 패턴 배치를 위한 모델링 데이터 생성방법과 장치
US20230284428A1 (en) Semiconductor device including trimmed-gates and method of forming same
US11501052B1 (en) Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
TW202331580A (zh) 積體電路的佈局圖的修改方法及修改系統及電腦編程產品
CN114446950A (zh) 集成电路装置与方法
KR100816194B1 (ko) 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크
JP2010135638A (ja) 電子線露光方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20200312