CN103250255B - Tft基板和tft基板的制造方法 - Google Patents

Tft基板和tft基板的制造方法 Download PDF

Info

Publication number
CN103250255B
CN103250255B CN201180057894.2A CN201180057894A CN103250255B CN 103250255 B CN103250255 B CN 103250255B CN 201180057894 A CN201180057894 A CN 201180057894A CN 103250255 B CN103250255 B CN 103250255B
Authority
CN
China
Prior art keywords
tft
oxide semiconductor
semiconductor layer
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180057894.2A
Other languages
English (en)
Other versions
CN103250255A (zh
Inventor
中泽淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103250255A publication Critical patent/CN103250255A/zh
Application granted granted Critical
Publication of CN103250255B publication Critical patent/CN103250255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明所涉及的半导体装置(100)为具有薄膜晶体管(10)的半导体装置，该半导体装置包括：薄膜晶体管(10)的栅极电极(12)；形成在栅极电极(12)之上的栅极绝缘层(13)；配置在栅极绝缘层(13)之上的氧化物半导体层(15)；和形成在氧化物半导体层(15)之上的源极电极(17)和漏极电极(18)。从与半导体装置(100)的基板面垂直的方向看时，源极电极(17)或漏极电极(18)将栅极电极(12)的边缘与氧化物半导体层(15)的边缘交叉的多个部位中的至少一个部位覆盖。

Description

TFT基板和TFT基板的制造方法
技术领域
本发明涉及具有薄膜晶体管的半导体装置、显示装置等TFT基板以及具有薄膜晶体管的半导体装置与TFT基板的制造方法。 
背景技术
有源矩阵型的液晶显示装置或有机EL(Electro Luminescence：电致发光)显示装置通常包括：在每个像素中形成有薄膜晶体管(Thin Film Transistor；下面称为“TFT”)作为开关元件的基板(下面称为“TFT基板”)；形成有对置电极和彩色滤光片(color filter)等的对置基板；和设置在TFT基板与对置基板之间的液晶层等光调制层。 
在TFT基板上形成有多个源极配线、多个栅极配线、分别配置于它们的交叉部的多个TFT、用于对液晶层等光调制层施加电压的像素电极以及辅助电容配线和辅助电容电极等。 
TFT基板的结构例如已在专利文献1中公开。下面，参照附图说明专利文献1所公开的TFT基板的结构。 
图12(a)是表示TFT基板的概略的示意俯视图，图12(b)是表示TFT基板中的一个像素的放大俯视图。另外，图13是图12所示的TFT基板中的TFT和端子部的截面图。 
如图12(a)所示，TFT基板具有多个栅极配线2016和多个源极配线2017。由这些配线2016、2017所包围的各个区域2021构成“像素”。在TFT基板中形成像素的区域(显示区域)以外的区域2040，配置有用于分别将多个栅极配线2016和源极配线2017与驱动电路连接的多个连接部2041。各连接部2041构成用于与外部配线连接的端子部。 
 如图12(b)和图13所示，以覆盖构成像素的各区域2021的方式设置有像素电极2020。另外，在各区域2021形成有TFT。TFT具有：栅极电极G；覆盖栅极电极G的栅极绝缘膜2025、2026；配置在栅极绝缘膜2026上的半导体层2019；和分别与半导体层2019的两端部连接的源极电极S和漏极电极D。TFT被保护膜2028覆盖。保护膜2028与像素电极2020之间形成有层间绝缘膜2029。TFT的源极电极S与源极配线2017连接，栅极电极G与栅极配线2016连接。另外，漏极电极D在接触孔2030内与像素电极2020连接。 
另外，与栅极配线2016平行地形成有辅助电容配线2018。辅助电容配线2018与辅助电容连接。这里，辅助电容包括：与漏极电极D由相同的导电膜形成的辅助电容电极2018b、与栅极配线2016由相同的导电膜形成的辅助电容电极2018a和位于它们之间的栅极绝缘膜2026。 
在从各栅极配线2016或源极配线2017延伸的连接部2041上，没有形成栅极绝缘膜2025、2026和保护膜2028，而是以与连接部2041的上表面接触的方式形成有连接配线2044。由此，确保连接部2041与连接配线2044的电连接。 
其中，如图13所示，在液晶显示装置中，TFT基板以夹着液晶层2015与形成有对置电极、彩色滤光片的基板2014相对的方式配置。 
另外，近年来提出：代替硅半导体膜，使用IGZO(InGaZnOx)等氧化物半导体来形成TFT的沟道层。将这样的TFT称为“氧化物半导体TFT”。由于氧化物半导体具有比非晶硅高的迁移率，所以氧化物半导体TFT能够比非晶硅TFT更高速地工作。另外，氧化物半导体膜比多晶硅膜用更简便的工序形成，因此，也能够适用于需要大面积的装置。 
专利文献2中记载有具有氧化物半导体TFT的TFT基板。在此文献的图4等中记载有用作显示装置的保护电路的氧化物半导体TFT的结构。 
现有技术文献 
专利文献 
专利文献1：日本特开2008-170664号公报 
专利文献2：日本特开2010-107977号公报 
发明内容
发明要解决的问题 
图14是表示具有与专利文献2的图4所示的结构相同的结构的氧化物半导体TFT3010的俯视图。 
如图14所示，氧化物半导体TFT3010具有：栅极电极3012；配置在栅极电极3012上的氧化物半导体层3015；以及以重叠在氧化物半导体层3015上的方式配置的源极电极3017和漏极电极3018。从与TFT基板的基板面垂直的方向看时，在栅极电极3012的边缘与氧化物半导体层3015的边缘交叉的四个部位(图中以IS表示的部分的中央附近：以下称为IS部分)，氧化物半导体层3015均未被源极电极3017或漏极电极3018覆盖。 
本发明人在考察了这种结构的氧化物半导体TFT3010的制造过程之后发现，在源极电极3017和漏极电极3018的蚀刻工序中，位于它们下方的氧化物半导体层3015由于蚀刻液(蚀刻剂)而受到破坏。这样的问题在使用由非晶硅等制得的半导体层时，没有发生。以下，参照图15和图16说明这个问题。 
图15是示意性地表示TFT3010的结构的俯视图。图16(a)表示图15中的A-A’截面的结构，图16(b)表示B-B’截面的结构，图16(c)表示C-C’截面的结构。 
当形成TFT3010的沟道部时，通常首先在氧化物半导体层3015之上形成金属层之后，通过包含湿式蚀刻处理的蚀刻法，对该金属层进行图案形成，从而形成源极电极3017和漏极电极3018。在进行该湿式蚀刻处理时，蚀刻液渗入栅极电极3012的边缘与氧化物半导体层3015的边缘交叉的部位，也对氧化物半导体层3015进行蚀刻，如图15中SE所示，出现氧化物半导体3015中产生缺陷的问题。 
例如，当对在钛(Ti)层之上层叠铝(Al)层而得到的两层结构的金属层进行蚀刻，形成源极电极3017和漏极电极3018时，首先，利用醋酸、磷酸和硝酸的混合液，对上层的铝层进行蚀刻，之后通过干式蚀刻去除钛层。此时，在栅极电极3012的边缘附近的栅极绝缘层3013、氧化物半导体层3015和钛层，形成台阶(高度差)，产生如下问题：在湿式蚀刻时，蚀刻液渗入该台阶附近的钛层，蚀刻下部的氧化物半导体层3015。可认为这是因为蚀刻液的残渣容易残留在栅极电极3012的端部上方的氧化物半导体层3015的台阶部分附近，从而蚀 刻液从台阶部分渗入而使氧化物半导体层3015受到破坏。 
参照图16说明该氧化物半导体层3015的蚀刻。首先，图16(a)表示沿着源极电极3017和漏极电极3018的长度方向通过氧化物半导体层3015的中央的A-A’截面的结构。在这部分能够看到栅极电极3012、栅极绝缘层3013、氧化物半导体层3015、源极电极3017(钛层3017A和铝层3017B)、漏极电极3018(钛层3018A和铝层3018B)和钝化层3019的层叠结构。但是，由于这部分离开图14所示的IS部分，因此，看不到氧化物半导体层3015的蚀刻所致的缺陷。 
图16(b)表示通过靠近氧化物半导体层3015的端部的位置的B-B’截面的结构。这部分本应为具有与A-A’截面的结构相同的结构的部分，但是由于靠近IS部分，看到氧化物半导体层3015的被不必要的蚀刻导致的缺陷部分SE。钝化层3019进入沟道部的缺陷SE中，源极电极3017之下的缺陷部分SE成为空洞。 
图16(c)表示通过IS部分附近的C-C’截面的结构。在该部分最终不形成源极电极3017和漏极电极3018。该部分具有栅极电极3012、栅极绝缘层3013、氧化物半导体层3015以及钝化层3019的层叠结构。然而，由于该部分靠近IS部分，因此，栅极电极3012上的氧化物半导体层3015的很多部分通过蚀刻而被去除。钝化层3019进入氧化物半导体层3015的缺陷部分SE。 
可知：像这样，在栅极电极3012的边缘的上部的各层的台阶容易残留蚀刻液，并且在该部分，经作为源极电极3017和漏极电极3018的下侧的层的钛层3017A，蚀刻液容易渗入氧化物半导体层3015。这引起氧化物半导体层3015的侵蚀和源极电极3017与漏极电极3018的剥离，成为TFT的特性恶化的主要原因。 
其中，在半导体层使用的是非晶硅的TFT的情况下，即使产生蚀刻液的渗入，与钛层相比，非晶硅层没有在短时间内被蚀刻，没有出现问题。然而，在使用氧化物半导体层的TFT中，氧化物半导体的蚀刻速度很快，出现了上述问题，因此，出于制造工序的简化等目的而采用与非晶硅TFT同样的制造方法是困难的。 
接着，参照图17(a)～(c)，说明本发明的发明人研究得到的、源极电极3017和漏极电极3018的下层的材料及其膜厚与TFT不良的 发生率之间的关系。 
图17(a)表示源极电极3017和漏极电极3018的下层使用的是钛(上层三张照片：Ti)和将氮掺入钛中的材料(下层三张照片：TiN)，并且将其厚度分别制为30nm、60nm、100nm的情况的TFT部的平面显微镜照片。图中，虚线表示上述的IS部分。图17(b)表示在与图17(a)的六张照片对应的条件下制作TFT的情况的不良发生率(EL：标本数300)。图17(c)是台阶部分IS附近的TFT截面照片。其中，在该研究中，源极电极3017和漏极电极3018的上层，使用的是厚度150nm的铝层。 
由图17(b)可知，当下层使用的是膜厚30nm的钛时，不良发生率EL为90％以上，TFT的可靠性极低。随着膜厚被加厚为60nm、100nm，不良发生率EL下降，但无法得到充分的可靠性。另外，如果加厚膜厚，则材料成本提高，蚀刻时间变长，因此，也会出现制造效率降低的问题。另外，也有可能产生蚀刻深度变得不均匀，TFT特性出现偏差的问题。 
当将下层的材料替换为钛中掺氮的金属时，膜厚为30nm时的不良发生率EL几乎没有改善。不仅如此，即使将膜厚加厚为60nm、100nm，不良发生率EL也几乎没有改善。进一步，当栅极电极3012的端部斜面的倾斜度陡峭时，由于在其上的各层也形成陡峭的斜面的台阶，因此，也有可能出现蚀刻剂渗入钛层或残留在台阶部分而进一步侵蚀氧化物半导体层3015的问题。 
本发明是鉴于上述的问题而开发的，其目的在于，减少制造氧化物半导体TFT或具有氧化物半导体的电元件时发生的对氧化物半导体层的破坏，从而以高制造效率制造TFT特性优良的半导体装置。另外，本发明的目的还在于以高性能和高制造效率制造具有这样的TFT等的显示装置。 
解决技术问题的技术方案 
本发明所涉及的半导体装置为具有薄膜晶体管的半导体装置，上述半导体装置包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述薄 膜晶体管的源极电极和漏极电极，从与上述半导体装置的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，从与上述半导体装置的基板面垂直的方向看时，上述源极电极和上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层的边缘交叉的上述多个部位全部覆盖。 
本发明所涉及的另外的半导体装置为具有薄膜晶体管的半导体装置，上述半导体装置包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极，从与上述半导体装置的基板面垂直的方向看时，上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述源极电极和上述漏极电极包含含有铝的层。 
在某实施方式中，上述源极电极和上述漏极电极包含：含有钛的第一层；和形成在上述第一层之上的含有铝的第二层。 
本发明所涉及的TFT基板为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板，上述TFT基板包括：上述辅助电容的辅助电容电极；形成在上述辅助电容电极之上的绝缘层；配置在上述绝缘层之上的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述辅助电容的辅助电容对置电极，从与上述TFT基板的基板面垂直的方向看时，上述辅助电容对置电极将上述辅助电容电极的边缘与上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
本发明所涉及的另外的TFT基板为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板，上述TFT基板包括：上述辅助电容的辅助电容电极；形成在上述辅助电容电极之上的绝缘层；配置在上述绝缘层之上的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述辅助电容的辅助电容对置电极，从与上述TFT基板的基板面垂直的方向看时，上述氧化物半导体层不与上述辅助电容电极的边缘相交而形成在上述辅助电容电极的上述边缘的内侧。 
在某实施方式中，上述TFT基板包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述薄膜晶体管的上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，上述TFT基板包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述辅助电容对置电极包含含有铝的层。 
本发明所涉及的另外的TFT基板为具有显示区域和周边区域的显示装置的TFT基板，上述显示区域包含具有薄膜晶体管的像素，上述周边区域包含形成在上述显示区域外的电元件，上述电元件包括：栅极电极；形成在上述栅极电极之上的绝缘层；配置在上述绝缘层之上的上述电元件的氧化物半导体层；和形成在上述氧化物半导体层之上的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
本发明所涉及的另外的TFT基板为具有显示区域和周边区域的显示装置的TFT基板，上述显示区域包含具有薄膜晶体管的像素，上述周边区域包含形成在上述显示区域外的电元件，上述电元件包括：栅极电极；形成在上述栅极电极之上的绝缘层；配置在上述绝缘层之上的上述电元件的氧化物半导体层；和形成在上述氧化物半导体层之上的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述TFT基板包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的上述栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述薄膜晶体管的上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述源极电极或上述漏极电极将上述薄膜晶体管的上述栅极电极的边缘与上述薄膜晶体管的上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，上述TFT基板包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的上述栅极绝缘层；配置在上述栅极绝缘层之上的、上述薄膜晶体管的氧化物半导体层；和形成在上述薄膜晶体管的上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述氧化物半导体层不与上述薄膜晶体管的上述栅极电极的边缘相交而形成在上述薄膜晶体管的上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述电元件的上述源极电极和上述漏极电极包含含有铝的层。 
本发明所涉及的半导体装置的制造方法为具有薄膜晶体管的半导体装置的制造方法，包括：工序(A)，在基板上形成上述薄膜晶体管的栅极电极；工序(B)，以覆盖上述栅极电极的方式形成栅极绝缘层；工序(C)，在上述栅极绝缘层之上形成上述薄膜晶体管的氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成上述薄膜晶体管的源极电极和漏极电极，形成为：从与上述半导体装置的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，形成为：从与上述半导体装置的基板面垂直的方向看时，上述源极电极和上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层交叉的上述多个部位全部覆盖。 
本发明所涉及的另外的半导体装置的制造方法为具有薄膜晶体管的半导体装置的制造方法，上述半导体装置的制造方法包括：工序(A)，在基板上形成上述薄膜晶体管的栅极电极；工序(B)，以覆盖上述栅 极电极的方式形成栅极绝缘层；工序(C)，在上述栅极绝缘层之上形成上述薄膜晶体管的氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成上述薄膜晶体管的源极电极和漏极电极，从与上述半导体装置的基板面垂直的方向看时，上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述工序(D)包括：形成上述源极电极和漏极电极中包含的铝层的工序；和通过湿式蚀刻对上述铝层进行图案形成的工序。 
在某实施方式中，在通过湿式蚀刻对上述铝层进行图案形成的工序中，作为蚀刻剂使用醋酸、磷酸和硝酸的混合液。 
本发明所涉及的TFT基板的制造方法为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板的制造方法，上述TFT基板的制造方法包括：工序(A)，在基板之上形成上述辅助电容的辅助电容电极；工序(B)，在上述辅助电容电极之上形成绝缘层；工序(C)，在上述绝缘层之上形成氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成上述辅助电容的辅助电容对置电极，形成为：从与上述TFT基板的基板面垂直的方向看时，上述辅助电容对置电极将上述辅助电容电极的边缘与上述氧化物半导体层交叉的多个部位中的至少一个部位覆盖。 
本发明所涉及的另外的TFT基板的制造方法为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板的制造方法，TFT基板的制造方法包括：工序(A)，在基板之上形成上述辅助电容的辅助电容电极；工序(B)，在上述辅助电容电极之上形成绝缘膜；工序(C)，在上述绝缘层之上形成氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成上述辅助电容的辅助电容对置电极，从与上述TFT基板的基板面垂直的方向看时，上述氧化物半导体层不与上述辅助电容电极的边缘相交而形成在上述辅助电容电极的上述边缘的内侧。 
在某实施方式中，在上述工序(A)中，形成上述薄膜晶体管的栅极电极，在上述工序(C)中，在上述栅极电极之上形成上述薄膜晶体管的氧化物半导体层，在上述工序(D)中，在上述薄膜晶体管的上述 氧化物半导体层之上，形成上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述薄膜晶体管的上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，在上述工序(A)中，形成上述薄膜晶体管的栅极电极，在上述工序(C)中，在上述栅极电极之上形成上述薄膜晶体管的氧化物半导体层，在上述工序(D)中，在上述薄膜晶体管的上述氧化物半导体层之上，形成上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述工序(D)包括：形成上述源极电极和漏极电极中包含的铝层的工序；和通过湿式蚀刻对上述铝层进行图案形成的工序。 
本发明所涉及的另外的TFT基板的制造方法为具有显示区域和周边区域的显示装置的TFT基板的制造方法，上述显示区域包含具有薄膜晶体管的像素，上述周边区域包含形成在上述显示区域外的电元件，上述TFT基板的制造方法包括：工序(A)，形成上述电元件的栅极电极；工序(B)，在上述栅极电极之上形成绝缘层；工序(C)，在上述绝缘层之上形成上述电元件的氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述源极电极或上述漏极电极将上述栅极电极的边缘与上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
本发明所涉及的另外的TFT基板的制造方法为具有显示区域和周边区域的显示装置的TFT基板的制造方法，上述显示区域包含具有薄膜晶体管的像素，上述周边区域包含形成在上述显示区域外的电元件，上述TFT基板的制造方法包括：工序(A)，形成上述电元件的栅极电极；工序(B)，在上述栅极电极之上形成绝缘层；工序(C)，在上述绝缘层之上形成上述电元件的氧化物半导体层；和工序(D)，在上述氧化物半导体层之上形成源极电极和漏极电极，从与上述TFT基板的 基板面垂直的方向看时，上述氧化物半导体层不与上述栅极电极的边缘相交而形成在上述栅极电极的上述边缘的内侧。 
在某实施方式中，在上述工序(A)中，形成上述薄膜晶体管的栅极电极，在上述工序(B)中，在上述薄膜晶体管的上述栅极电极之上形成栅极绝缘层，在上述工序(C)中，在上述栅极绝缘层之上形成上述薄膜晶体管的氧化物半导体层，在上述工序(D)中，在上述薄膜晶体管的上述氧化物半导体层之上，形成上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述源极电极或上述漏极电极将上述薄膜晶体管的上述栅极电极的边缘与上述薄膜晶体管的上述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。 
在某实施方式中，在上述工序(A)中，形成上述薄膜晶体管的栅极电极，在上述工序(B)中，在上述栅极电极之上形成栅极绝缘层，在上述工序(C)中，在上述栅极绝缘层之上形成上述薄膜晶体管的氧化物半导体层，在上述工序(D)中，在上述薄膜晶体管的上述氧化物半导体层之上，形成上述薄膜晶体管的源极电极和漏极电极，从与上述TFT基板的基板面垂直的方向看时，上述薄膜晶体管的上述氧化物半导体层不与上述薄膜晶体管的上述栅极电极的边缘相交而形成在上述薄膜晶体管的上述栅极电极的上述边缘的内侧。 
在某实施方式中，上述工序(D)包括：形成上述电元件的上述源极电极和漏极电极中包含的铝层的工序；和通过湿式蚀刻对上述铝层进行图案形成的工序。 
发明效果 
根据本发明，能够减少制造氧化物半导体TFT或具有氧化物半导体的电元件时产生的对氧化物半导体层的破坏，从而以高制造效率制造TFT特性优良的半导体装置。另外，根据本发明，还能够以高性能和高制造效率制造具有这样的TFT等的显示装置。 
另外，根据本发明，TFT等的电元件的栅极电极和辅助电容电极的端部上方的层的台阶部分难以残留蚀刻液的残渣，从而防止了蚀刻液从台阶部分渗入而侵蚀氧化物半导体层。因此，能够提供一种性能偏差小的高质量的TFT基板和显示装置。 
另外，根据本发明能够通过基本上与非晶硅TFT同样的制造工序形成氧化物半导体TFT，因此，能够低成本地制造氧化物半导体TFT和具有氧化物半导体TFT的半导体装置、显示装置等。 
附图说明
图1是示意性地表示本发明的实施方式所涉及的液晶显示装置1000的结构的立体图。 
图2是示意性地表示液晶显示装置1000的TFT基板(半导体装置)100的结构的俯视图。 
图3是示意性地表示TFT基板100的显示区域DA的结构的俯视图。 
图4是示意性地表示本发明的实施方式1所涉及的TFT基板100的像素50的结构的俯视图。 
图5是示意性地表示实施方式1所涉及的TFT基板100的TFT10的结构的俯视图。 
图6(a)～(g)是示意性地表示半导体装置100的制造工序的截面图。 
图7是示意性地表示本发明的实施方式2所涉及的TFT10的结构的俯视图。 
图8是示意性地表示本发明的实施方式3所涉及的TFT基板100的像素50的结构的俯视图。 
图9是示意性地表示本发明的实施方式4所涉及的TFT基板100的像素50的结构的俯视图。 
图10(a)是表示本发明的实施方式5所涉及的TFT基板100的周边电路90的结构的电路图，(b)是示意性地表示周边电路90的结构的俯视图。 
图11是示意性地表示本发明所涉及的有机EL显示装置1002的结构的俯视图。 
图12(a)是表示现有的TFT基板的概略的示意俯视图，(b)是表示(a)的TFT基板中的一个像素的放大俯视图。 
图13是图12所示的现有的TFT基板中的TFT和端子部的截面图。 
图14是示意性地表示现有的氧化物半导体TFT3010的结构的俯视图。 
图15是示意性地表示TFT3010的结构的俯视图。 
图16(a)是表示图15中的TFT3010的A-A’截面的结构的图，(b)是表示B-B’截面的结构的图，(c)是表示C-C’截面的结构的图。 
图17是表示TFT3010的问题的图，(a)是在源极电极的下层配置厚度不同的钛层和氮化钛层的情况下的TFT3010的放大照片，(b)是表示同样的配置中的不良发生率的曲线图，(c)是TFT3010的截面照片。 
具体实施方式
下面，参照附图，说明本发明的实施方式所涉及的半导体装置、显示装置以及半导体装置与显示装置的制造方法。其中，本发明的范围并不限于以下的实施方式。本发明的半导体装置是形成有氧化物半导体TFT的TFT基板，广泛包括各种显示装置、电子设备等的TFT基板。但是，在本实施方式的说明中，将半导体装置作为具有氧化物半导体TFT作为开关元件的显示装置的TFT基板进行说明。 
(实施方式1) 
图1是示意性地表示本发明的实施方式所涉及的液晶显示装置1000的结构的立体图。 
如图1所示，液晶显示装置1000包括：夹着液晶层彼此相对的TFT基板(半导体装置)100和对置基板200；配置在TFT基板100和对置基板200各自的外侧的偏光板210和220；和向TFT基板100射出显示用的光的背光源单元230。在TFT基板100上配置有驱动多个扫描线(栅极总线)的扫描线驱动电路240和驱动多个信号线(数据总线)的信号线驱动电路250。扫描线驱动电路240和信号线驱动电路250与配置在TFT基板100的内部或外部的控制电路260连接。根据控制电路260的控制，切换TFT的开-关的扫描信号从扫描线驱动电路240被供给至多个扫描线，显示信号(对像素电极施加的电压)从信号线驱动电路250供给至多个信号线。 
对置基板200具有彩色滤光片和共用电极。彩色滤光片在三原色 显示的情况下包含分别与像素对应配置的R(红色)滤光片、G(绿色)滤光片和B(蓝色)滤光片。共用电极形成为夹着液晶层与多个像素电极相对。根据共用电极与各像素电极之间施加的电位差，两电极之间的液晶分子按每个像素取向，从而进行显示。 
图2是示意性地表示TFT基板100的结构的俯视图，图3是示意性地表示TFT基板100的显示区域DA的结构的俯视图，图4是示意性地表示TFT基板100的像素50的结构的俯视图。 
如图2所示，TFT基板100具有显示部DA和位于显示部DA的外侧的周边部FA。在周边部FA，按照COG(chip on Glass：玻璃基芯片)方式配置有扫描线驱动电路240、信号线驱动电路250、电压供给电路等的电元件25。另外，在周边部FA，以与显示部DA的TFT相同的制造工序形成有TFT、二极管等电元件。另外，在周边部FA的外端部附近，配置有用于安装FPC(Flexible Printed Circuits：挠性印制电路)等外部元件的端子部30。 
在显示部DA，如图3和图4所示，多个像素50呈矩阵状配置，并且多个扫描线160和多个信号线152以相互正交的方式配置。扫描线160的一部分构成TFT10的栅极电极。在多个扫描线160与多个信号线152的各个交点的附近，按每个像素50形成有作为有源元件的薄膜晶体管(TFT)10。在各像素50，配置有与TFT10的漏极电极18电连接的、例如含有ITO(Indium Tin Oxide：铟锡氧化物)的像素电极109。另外，在相邻的两个扫描线160之间，辅助电容线(也称为Cs线)162与扫描线160平行地延伸。 
在各像素10内形成辅助电容(Cs)60，辅助电容线162的一部分构成辅助电容60的辅助电容电极(下部电极)52。由多个辅助电容电极52、辅助电容对置电极(上部电极)58和配置在两个电极之间的氧化物半导体层55构成辅助电容60。辅助电容对置电极58与TFT10的漏极电极18电连接。 
栅极电极、扫描线160、辅助电容线162和辅助电容电极52由相同材料在相同工序中形成。源极电极17、漏极电极18、信号线152、辅助电容对置电极58由相同材料在相同工序中形成。TFT10的氧化物半导体层15和辅助电容60的氧化物半导体层55由相同材料在相同工 序中形成。 
虽未图示，但是，在显示区域DA与周边区域FA的边界，形成有多个连接配线。各信号线152经与其对应形成的连接部与连接配线电连接。通过连接部，作为上层配线的信号线152与作为下层配线的连接配线连接。另外，TFT10的漏极电极18与作为辅助电容的上部电极的辅助电容对置电极58连接，辅助电容对置电极58经形成在层间绝缘层的接触孔与像素电极109连接。 
另外，在周边区域FA侧配置有另外的连接部。在周边区域FA的连接部，连接配线与周边区域FA的上层配线连接，上层配线与电元件25连接。另外，作为下层配线的扫描线160通过连接部与周边区域FA的上层配线连接之后，与电元件25连接。电元件25与端子部30通过多个配线连接。 
图5是示意性地表示TFT10中的栅极电极12、氧化物半导体层15、源极电极17和漏极电极18的配置关系的俯视图。 
如后面的图6(g)所示，TFT10包括：形成在玻璃基板等基板11之上的栅极电极12；形成在栅极电极12之上的栅极绝缘层13(有时简称为“绝缘层13”)；形成在栅极绝缘层13之上的氧化物半导体层15；夹着沟道部在氧化物半导体层15之上以相对的方式配置的源极电极17和漏极电极18；和形成在源极电极17和漏极电极18之上的保护层(钝化层)19。 
源极电极17具有在例如含有钛(Ti)的下层源极电极17A之上形成有含有铝(Al)的上层源极电极17B的两层结构(参照图6(f))。漏极电极18也同样具有在含有钛的下层漏极电极18A之上形成有含有铝的上层漏极电极18B的两层结构。栅极电极12包括钛/铝/钛的三层。栅极电极12也可以是包含钛层和形成在其上的铝层的两层结构。 
如图5所示，氧化物半导体层15以覆盖栅极电极12的一部分的方式配置成其长度方向与栅极电极12延伸的方向正交。当从与TFT基板100的基板面垂直的方向看时，源极电极17和漏极电极18将栅极电极12的边缘与氧化物半导体层15的边缘交叉的四个部位(图中的IS中心附近)覆盖。 
另外，TFT10的结构也可以为：源极电极17或漏极电极18将栅 极电极12的边缘与氧化物半导体层15的边缘所交叉的四个部位中的至少一个部位覆盖。 
接着，参照图6说明TFT基板100的制造方法。 
图6(a)～(g)是示意性地表示TFT基板100的制造工序的截面图。其中，在此，用TFT100中的TFT10的部分的截面表示制造工序。 
工序(a)： 
首先，在基板11之上通过溅射法等，例如依次使Ti层、Al层、Ti层层叠。接着，利用公知的光刻法和湿式蚀刻法，对所层叠的三个层进行图案形成(第一掩模工序)，得到如图6(a)所示的栅极电极12。此时，也同时形成未图示的扫描线160和辅助电容线162。然后，进行残留的蚀刻剂的剥离和基板的洗净。 
工序(b)： 
接着，如图6(b)所示，在基板11之上，以覆盖栅极电极12的方式形成栅极绝缘层13。栅极绝缘层13是通过使用了硅烷(SiH4)和一氧化二氮(N2O)的混合气体或四乙氧基硅烷(TEOS：tetraethoxysilane)的CVD法层叠为厚度250nm左右的氧化硅(SiO2)层。栅极绝缘层13也可以为氮化硅(SiNx)层和层叠在其上的氧化硅(SiO2)层的两层结构。 
工序(c)： 
接着，在栅极绝缘层13之上层叠氧化物半导体。氧化物半导体是利用溅射法将例如In-Ga-Zn-O类半导体(IGZO)层叠为厚度10～100nm而形成的。之后，通过光刻法和利用草酸等的湿式蚀刻法，对所层叠的氧化物半导体进行图案形成(第二掩模工序)，如图6(c)所示，得到构成TFT10的沟道层的氧化物半导体层15。之后，进行残留的抗蚀剂的剥离和基板的洗净。作为氧化物半导体，可以使用其它种类的氧化物半导体膜代替IGZO。 
工序(d)： 
接着，如图6(d)所示，在栅极绝缘层13之上，以覆盖氧化物半导体层15的方式，通过溅射法，依次使Ti层8A和Al层8B层叠。Ti层8A的厚度例如为30nm，Al层8B的厚度例如为200nm。 
工序(e)： 
接着，通过光刻法和湿式蚀刻法，对Al层8B进行图案形成，如图6(e)所示，去除氧化物半导体层15之上的Al层8B的一部分(第三掩模工序)。蚀刻剂使用醋酸、磷酸和硝酸的混合液。在此，Ti层8A起到蚀刻阻挡层的作用，因此，氧化物半导体层15不会因蚀刻而被去除。 
另外，此时，当与基板面垂直地看时，Al层8B的端部位于栅极电极12的边缘与氧化物半导体层15的边缘所交叉的四个部位的外侧。即，Al层8B以覆盖这四个部位的方式形成。因此，即使在形成于这四个部分的上方的层的台阶附近，蚀刻液从Al层8B的端部渗透至Ti层8A，也会由于侵入位置远离氧化物半导体层15，而防止氧化物半导体层15被侵蚀。 
工序(f)： 
接着，通过干式蚀刻法，去除Ti层8A的露出部分和氧化物半导体层15的露出部分的上部，从而如图6(f)所示，完成两层结构的源极电极17和漏极电极18以及具有沟道层的氧化物半导体层15。蚀刻气体使用四氟甲烷(TF4)和氧气(O2)的混合气体、氯气(Cl2)等。 
在该工序中，当从与TFT基板100的基板面垂直的方向看时，源极电极17和漏极电极18以将栅极电极12的边缘与氧化物半导体层15的边缘所交叉的四个部位全部覆盖的方式形成。源极电极17和漏极电极18也可以以将栅极电极12的边缘与氧化物半导体层15的边缘所交叉的四个部位中的至少一个部位覆盖的方式形成。这样，也能够得到至少一部分的本发明的效果。 
工序(g)： 
接着，如图6(g)所示，在基板11之上形成保护层(钝化层)19，完成TFT10。保护层19是通过利用硅烷和一氧化二氮的混合气体或四乙氧基硅烷的CVD法层叠为厚度250nm左右的氧化硅层。 
之后，在保护层19之上形成层间绝缘层，在层间绝缘层之上，由ITO等透明电极部件形成像素电极109，省略图示。像素电极109与漏极电极18经形成在层间绝缘层和保护层19的接触孔电连接。 
根据本实施方式，TFT的栅极电极12的端部上方的层的台阶部分 被源极电极17和漏极电极18覆盖，因此用于源极电极17和漏极电极18的蚀刻的蚀刻液的残渣难以残留在台阶部分，从而防止蚀刻液从接触部分渗入而侵蚀氧化物半导体层15。因此，能够提供一种性能偏差小的高质量的氧化物半导体TFT。 
另外，由于TFT的栅极电极12的端部上方的层的台阶部分的位置和氧化物半导体层15的端部位置远离源极电极17和漏极电极18的端部，因此，蚀刻液难以渗透至氧化物半导体层15，从而防止氧化物半导体层15被侵蚀。因此，能够提供一种性能偏差小的高质量的氧化物半导体TFT。 
另外，能够通过与非晶硅TFT基本相同的制造工序形成氧化物半导体TFT，因此，能够低成本地制造氧化物半导体TFT。 
接着，说明本发明所涉及的其它实施方式(实施方式2～7)。 
(实施方式2) 
图7是示意性地表示实施方式2所涉及的TFT基板的TFT10的结构的截面图。除了以下说明的部分之外，TFT基板的结构基本上与实施方式1的TFT基板100相同。对具有相同功能的构成部件标注相同的参考附图标记，省略其详细的说明。 
实施方式2的TFT10包括：栅极电极12；形成在栅极电极12之上的栅极绝缘层13(图7中省略了图示)；配置在栅极绝缘层13之上的氧化物半导体层15；和形成在氧化物半导体层15之上的源极电极17和漏极电极18。当从与TFT基板100的基板面垂直的方向看时，氧化物半导体层15形成在栅极电极12的边缘的内侧，而不与栅极电极12的边缘交叉。即，氧化物半导体层15，以不从栅极电极12伸出的方式，全部形成在栅极电极12之上。 
当制造实施方式2的TFT基板时，在实施方式1中说明的工序(c)中，当从与TFT基板的基板面垂直的方向看时，氧化物半导体层15形成在栅极电极12的边缘的内侧，不与栅极电极12的边缘交叉。 
根据本实施方式的TFT基板，当与基板面垂直地看时，氧化物半导体层15形成为不从栅极电极12伸出，因此，在栅极电极12的边缘的上部的栅极绝缘层13的台阶之上没有形成氧化物半导体层15。因此，在形成源极电极17和漏极电极18时，不会出现湿式蚀刻的蚀刻 液的渗入而侵蚀氧化物半导体层15的情况。 
根据本实施方式，氧化物半导体层15形成在栅极绝缘层13的平坦部上，而不形成在栅极绝缘层13的边缘的上部的台阶部分之上。因此，在形成源极电极17和漏极电极18时，防止了湿式蚀刻时的蚀刻液的渗入，从而氧化物半导体层15不会被侵蚀、去除。因此，与实施方式1的TFT同样，能够提供一种包括具有所希望的特性的TFT10的可靠性高的TFT基板。 
另外，由于TFT10的栅极电极12的端部上方的层的台阶部分的位置和氧化物半导体层15的端部位置远离源极电极17和漏极电极18的端部，因此，蚀刻液难以渗透至氧化物半导体层15，从而防止氧化物半导体层15被侵蚀。因此，能够提供一种性能偏差小的高质量的氧化物半导体TFT。 
另外，能够通过与非晶硅TFT基本相同的制造工序形成氧化物半导体TFT，因此，能够低成本地制造氧化物半导体TFT。 
(实施方式3) 
图8是示意性地表示实施方式3所涉及的TFT基板的像素50的结构的截面图。除了以下说明的部分之外，TFT基板的结构基本上与实施方式1的TFT基板100相同。对具有相同功能的构成部件标注相同的参考附图标记，省略其详细的说明。 
实施方式3的TFT基板具有在实施方式1中说明的结构的TFT10。实施方式3的TFT基板也可以应用实施方式2的结构的TFT10。 
实施方式3的TFT基板的辅助电容60包括：辅助电容电极52；形成在辅助电容电极52之上的氧化物半导体层55；和形成在氧化物半导体层55之上的辅助电容对置电极58。从与TFT基板的基板面垂直的方向看时，辅助电容对置电极58将辅助电容电极52的边缘与氧化物半导体层55的边缘所交叉的多个部位全部覆盖。辅助电容对置电极58也可以将辅助电容电极52的边缘与氧化物半导体层55的边缘所交叉的多个部位中的一部分覆盖。 
当制造实施方式3的TFT基板时，在实施方式1中说明的工序(a)中，在基板11之上，由与TFT10的栅极电极12相同的材料，与栅极电极12同时形成辅助电容电极52。接着，在工序(b)中，由与栅极 绝缘层13相同的材料，与栅极绝缘层13同时形成辅助电容60的绝缘层。之后，在工序(c)中，与TFT10的氧化物半导体层15同时，由相同材料形成辅助电容60的氧化物半导体层55。此时，当从与基板面垂直的方向看时，氧化物半导体层55以从辅助电容电极52伸出的方式形成。 
接着，在工序(d)～(f)中，在氧化物半导体层55之上，与TFT10的源极电极17和漏极电极18同时，通过相同的方法，由相同材料形成辅助电容对置电极58。此时，辅助电容对置电极58以覆盖辅助电容电极52的边缘与氧化物半导体层55的边缘交叉的多个部位的方式形成。 
根据本实施方式，辅助电容电极52的端部上方的层的台阶部分被辅助电容对置电极58覆盖，因此用于辅助电容对置电极58的蚀刻的蚀刻液的残渣难以残留在台阶部分，从而防止了蚀刻液从接触部分渗入而侵蚀氧化物半导体层55。因此，能够提供一种性能偏差小的高质量的辅助电容。 
另外，由于辅助电容电极52的端部上方的层的台阶部分的位置和氧化物半导体55的端部位置远离辅助电容对置电极58的端部，因此，蚀刻液难以渗透至氧化物半导体层55，从而防止了氧化物半导体层55被侵蚀。因此，能够提供一种性能偏差小的高质量的氧化物半导体TFT。 
(实施方式4) 
图9是示意性地表示实施方式4所涉及的TFT基板的像素50的结构的截面图。除了以下说明的部分之外，TFT基板的结构基本上与实施方式1的TFT基板100相同。对具有相同功能的构成部件标注相同的参考附图标记，省略其详细的说明。 
实施方式4的TFT基板具有在实施方式1中说明的结构的TFT10。实施方式4的TFT基板也可以应用实施方式2的结构的TFT10。 
实施方式4的TFT基板的辅助电容60包括：辅助电容电极52；形成在辅助电容电极52之上的氧化物半导体层55；和形成在氧化物半导体层55之上的辅助电容对置电极58。当从与TFT基板的基板面垂直的方向看时，氧化物半导体层55形成在辅助电容电极52的边缘的 内侧，不与辅助电容电极52的边缘交叉。即，氧化物半导体层55，以不从辅助电容电极52伸出的方式，全部形成在辅助电容电极52之上。辅助电容对置电极58以覆盖全部的氧化物半导体层55的方式形成。 
当制造实施方式4的TFT基板时，在实施方式1中说明的工序(a)中，在基板11之上，由与TFT10的栅极电极12相同的材料，与栅极电极12同时形成辅助电容电极52。接着，在工序(b)中，由与栅极绝缘层13相同的材料，与栅极绝缘层13同时形成辅助电容60的绝缘层。之后，在工序(c)中，与TFT10的氧化物半导体层15同时，由相同材料形成辅助电容60的氧化物半导体层55。此时，当从与基板面垂直的方向看时，氧化物半导体层55形成在辅助电容电极52的内侧。 
接着，在工序(d)～(f)中，以覆盖氧化物半导体层55的方式，与TFT10的源极电极17和漏极电极18同时，通过相同的方法，由相同材料形成辅助电容对置电极58。 
根据本实施方式的TFT基板，氧化物半导体层55形成在辅助电容电极52之上的绝缘层的平坦部上，而没有形成在辅助电容电极52的边缘的上部的绝缘层的台阶之上。因此，在形成辅助电容对置电极58时，防止了湿式蚀刻时的蚀刻液的渗入，从而氧化物半导体层55不会被侵蚀、去除。因此，能够提供一种具有能够可靠确保所希望的容量的辅助电容60的可靠性高的TFT基板。 
另外，由于辅助电容电极52的端部上方的层的台阶部分的位置和氧化物半导体55的端部位置远离辅助电容对置电极58的端部，因此，蚀刻液难以渗透至氧化物半导体层55，从而防止了氧化物半导体层55被侵蚀。因此，能够提供一种性能偏差小的高质量的氧化物半导体TFT。 
(实施方式5) 
图10是表示实施方式5所涉及的TFT基板的周边电路90的图，(a)是周边电路90的电路图，(b)是示意性地表示周边电路的结构的俯视图。 
周边电路90是具有形成在如图2所示的周边区域FA的TFT、二极管等的元件。在本实施方式中，作为具有二极管的保护电路说明周边电路90。除了以下说明的部分之外，TFT基板的结构基本上与实施 方式1的TFT基板100相同。以下，以不同部分为中心进行说明。 
实施方式5的TFT基板除参照图2和图3进行说明的TFT基板100之外，还具有周边电路90(以下也称为保护电路90)。保护电路90具有形成在信号线152与扫描线160(或这些配线的延长线)交叉的区域附近的两个二极管70A和70B。代替二极管70A和70B具有晶体管的电元件也包含在周边电路90中。 
二极管70A和70B分别包括栅极电极12、形成在栅极电极12之上的栅极绝缘层13(在图10中省略图示)、配置在栅极绝缘层13之上的氧化物半导体层15和形成在氧化物半导体层15之上的源极电极17和漏极电极18。 
二极管70A的栅极电极(栅极端子)12和漏极电极(漏极端子)18与扫描线160连接，源极电极(源极端子)17与信号线152连接。二极管70B的栅极电极(栅极端子)12和漏极电极(漏极端子)18与信号线152连接，源极电极(源极端子)17与扫描线160连接。像这样，二极管70A和70B在扫描线160与信号线152之间形成为整流方向彼此相反。其中，二极管70A的漏极电极18和二极管70B的源极电极17与扫描线160经形成在绝缘层的接触孔CH连接，二极管70B的栅极电极12与信号线152经形成在绝缘层的其它接触孔CH连接。 
在保护电路90中，当扫描线160由于静电等而相对于信号线152的电位带正电或带负电时，电流在抵消该电荷的方向流动。例如，当扫描线160带正电时，电流以使该正电荷逃逸至信号线152的方式流过。这样，能够防止与带电的扫描线160连接的TFT10的静电破坏或阈值电压的改变。另外，也能够防止扫描线160与隔着绝缘层交叉的其它配线之间的绝缘破坏。 
与实施方式1的TFT10同样，当从与TFT基板100的基板面垂直的方向看时，二极管70A和70B各自的源极电极17和漏极电极18将栅极电极12的边缘与氧化物半导体层15的边缘交叉的多个部位覆盖。 
当制造实施方式5的TFT基板时，在实施方式1中说明的工序(a)中，在基板11之上，由与TFT10的栅极电极12相同的材料，形成二极管70A和70B的栅极电极12。接着，在工序(b)中，由与栅极绝缘层13相同的材料，形成二极管70A和70B的绝缘层。之后，在工 序(c)中，与TFT10的氧化物半导体层15同时由相同材料形成二极管70A和70B的氧化物半导体层15。 
接着，在工序(d)～(f)中，在氧化物半导体层15之上，与TFT10的源极电极17和漏极电极18同时，通过相同的方法，由相同材料形成源极电极17和漏极电极18。此时，源极电极17和漏极电极18以覆盖栅极电极12的边缘与氧化物半导体层15的边缘所交叉的多个部位的方式形成。 
根据本实施方式，周边电路90的栅极电极12的端部上方的层的台阶部分被源极电极17和漏极电极18覆盖，因此用于源极电极17和漏极电极18的蚀刻的蚀刻液的残渣难以残留在台阶部分，从而防止了蚀刻液从台阶部分渗入而侵蚀氧化物半导体层15。因此，能够提供一种性能偏差小的高质量的周边电路。 
另外，由于周边电路90的栅极电极12的端部上方的层的台阶部分的位置和氧化物半导体15的端部位置远离源极电极17和漏极电极18的端部，因此，蚀刻液难以渗透至氧化物半导体层15，从而防止了氧化物半导体层15被侵蚀。因此，能够提供一种性能偏差小的高质量的周边电路90。 
另外，能够通过与非晶硅TFT基本相同的制造工序形成周边电路90的电元件，因此，能够低成本地制造氧化物半导体TFT。 
(实施方式6) 
实施方式6的TFT基板与实施方式5一样具有形成在周边区域的周边电路90。本实施方式的TFT基板与实施方式5的TFT基板的不同之处仅在于二极管70A和70B的结构，其它部分的结构与实施方式5相同。下面为了简化，省略图示，以与实施方式5不同的部分为中心进行说明。 
与如图7所示的实施方式2的TFT10同样，当从与TFT基板的基板面垂直的方向看时，二极管70A和70B各自的氧化物半导体层15在栅极电极12之上形成在栅极电极12的边缘的内侧，而不与栅极电极12的边缘交叉。 
当制造实施方式6的TFT基板时，在实施方式1中说明的工序(c)中，二极管70A和70B的氧化物半导体层15与TFT10的氧化物半导 体层15同时由相同材料形成。此时，当从与TFT基板的基板面垂直的方向看时，氧化物半导体层15形成在栅极电极12的边缘的内侧。 
根据本实施方式的TFT基板，周边电路90的氧化物半导体层15形成在绝缘层的平坦部上，而没有形成在栅极电极12的边缘的上部的绝缘层的台阶部分之上。因此，在形成源极电极17和漏极电极18时，不会出现湿式蚀刻时的蚀刻液渗入而侵蚀氧化物半导体层15的情况。因此，能够提供一种包括能够可靠地确保所希望的特性的周边电路90的可靠性高的TFT基板。 
另外，由于周边电路90的栅极电极12的端部上方的层的台阶部分的位置和氧化物半导体层15的端部位置远离源极电极17和漏极电极18的端部，因此，蚀刻液难以渗透至氧化物半导体层15，从而防止了氧化物半导体层15被侵蚀。因此，能够提供一种性能偏差小的高质量的周边电路90。 
另外，能够通过与非晶硅TFT基本相同的制造工序形成周边电路90的电元件，因此，能够低成本地制造TFT基板。 
(实施方式7) 
接着说明本发明的实施方式7所涉及的有机EL显示装置1002。 
图11是示意性地表示有机EL显示装置1002(也简称为“显示装置1002”)的结构的截面图。如图11所示，显示装置1002包括TFT基板140、设置在TFT基板140之上的空穴输送层144、设置在空穴输送层144之上的发光层146以及设置在发光层146之上的对置电极148。空穴输送层144和发光层146构成有机EL层。有机EL层通过绝缘性突起147分隔，被分隔后的有机EL层构成一个像素的有机EL层。 
TFT基板140可以具有基本上与实施方式1至6的半导体装置(或TFT基板)100相同的结构。TFT基板140具有形成在基板101之上的TFT10。TFT基板140也可以包括在实施方式1至6中说明的辅助电容60、周边电路90、电元件25和端子部30。在如图11所示的TFT基板140的一个例子中，TFT10具有形成在基板101之上的栅极电极102、栅极绝缘层103、氧化物半导体层104、源极电极106和漏极电极105。进一步，TFT基板140具有覆盖TFT10地层叠的层间绝缘层74和形成 在层间绝缘层74之上的像素电极109。像素电极109在形成于层间绝缘层74的接触孔内，与漏极电极105连接。 
TFT基板140的平面结构基本上与图2和图3所示的相同，TFT10的结构基本上与上述实施方式的相同，因此，省略其说明。其中，作为TFT基板140，也可以使用不具有辅助电容60的基板。 
当通过像素电极109和对置电极148对有机EL层施加电压时，从像素电极109产生的空穴经空穴输送层144输送至发光层146。并且同时，从对置电极148产生的电子移动至发光层146，这样的空穴与电子再次结合，由此在发光层146内引起发光。利用作为有源矩阵基板的TFT基板140按每个像素对发光层146中的发光进行控制，由此进行所希望的显示。 
空穴输送层144、发光层146和对置电极148的材料以及它们的层结构也可以使用公知的材料和结构。在空穴输送层144与发光层146之间，为了提高空穴注入效率，也可以设置空穴注入层。为了提高光的出射效率并且实现以高电子注入效率对有机EL层注入电子，对置电极148优选使用透射率高且功函小的材料。 
本实施方式的有机EL显示装置1002，由于其TFT基板使用实施方式1～6中说明的TFT10、辅助电容60和周边电路90，因此，能够得到与实施方式1～6中说明的效果同样的效果。根据本实施方式，能够以高制造效率提供一种能够进行高性能的显示的有机EL显示装置1002。 
产业上的可利用性 
本发明适用于具有薄膜晶体管的半导体装置以及TFT基板具有薄膜晶体管的液晶显示装置、有机EL显示装置、电子墨水显示装置等显示装置。 
附图标记说明 
10TFT  (薄膜晶体管) 
11  基板 
12  栅极电极 
13  栅极绝缘层 
15  氧化物半导体层 
17  源极电极 
18  漏极电极 
19  保护层 
25  电元件 
30  端子部 
50  像素 
52  Cs电极 
55  氧化物半导体层 
58  Cs对置电极 
60  辅助电容 
70A、70B  二极管 
74  层间绝缘层 
90  周边电路 
100、140  TFT基板(半导体装置) 
102  栅极电极 
103  绝缘层(栅极绝缘层) 
104  氧化物半导体层 
105  漏极电极 
106  源极电极 
109  像素电极 
152  信号线 
160  扫描线 
162  辅助电容线 
210、220  偏光板 
230  背光源单元 
240  扫描线驱动电路 
250  信号线驱动电路 
260  控制电路 
1000  液晶显示装置 
1002  有机EL显示装置 

Claims (12)

1.一种TFT基板，其特征在于：
其为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板，所述薄膜晶体管具有氧化物半导体层作为沟道，
所述TFT基板包括：
所述辅助电容的辅助电容电极；
形成在所述辅助电容电极之上的绝缘层；
配置在所述绝缘层之上的、与所述薄膜晶体管的氧化物半导体层为相同材料的氧化物半导体层；和
形成在所述氧化物半导体层之上的、所述辅助电容的辅助电容对置电极，
从与所述TFT基板的基板面垂直的方向看时，所述辅助电容对置电极将所述辅助电容电极的边缘与所述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。
2.一种TFT基板，其特征在于：
其为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板，
所述TFT基板包括：
所述辅助电容的辅助电容电极；
形成在所述辅助电容电极之上的绝缘层；
配置在所述绝缘层之上的氧化物半导体层；和
形成在所述氧化物半导体层之上的、所述辅助电容的辅助电容对置电极，
从与所述TFT基板的基板面垂直的方向看时，所述氧化物半导体层不与所述辅助电容电极的边缘相交而形成在所述辅助电容电极的所述边缘的内侧。
3.如权利要求1或2所述的TFT基板，其特征在于，包括：
所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
配置在所述栅极绝缘层之上的、所述薄膜晶体管的氧化物半导体层；和
形成在所述薄膜晶体管的所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极，
从与所述TFT基板的基板面垂直的方向看时，所述源极电极或所述漏极电极将所述栅极电极的边缘与所述薄膜晶体管的所述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。
4.如权利要求1或2所述的TFT基板，其特征在于，包括：
所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
配置在所述栅极绝缘层之上的、所述薄膜晶体管的氧化物半导体层；和
形成在所述薄膜晶体管的所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极，
从与所述TFT基板的基板面垂直的方向看时，所述薄膜晶体管的所述氧化物半导体层不与所述栅极电极的边缘相交而形成在所述栅极电极的所述边缘的内侧。
5.如权利要求1或2所述的TFT基板，其特征在于：
所述辅助电容对置电极包含含有铝的层。
6.如权利要求1或2所述的TFT基板，其特征在于：
所述氧化物半导体层由In-Ga-Zn-O类半导体形成。
7.一种TFT基板的制造方法，其特征在于：
其为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板的制造方法，所述薄膜晶体管具有氧化物半导体层作为沟道，
所述TFT基板的制造方法包括：
工序(A)，在基板之上形成所述辅助电容的辅助电容电极；
工序(B)，在所述辅助电容电极之上形成绝缘层；
工序(C)，在所述绝缘层之上形成与所述薄膜晶体管的氧化物半导体层为相同材料的氧化物半导体层；和
工序(D)，在所述氧化物半导体层之上形成所述辅助电容的辅助电容对置电极，
形成为：从与所述TFT基板的基板面垂直的方向看时，所述辅助电容对置电极将所述辅助电容电极的边缘与所述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。
8.一种TFT基板的制造方法，其特征在于：
其为具有与像素对应配置的薄膜晶体管和辅助电容的显示装置的TFT基板的制造方法，
所述TFT基板的制造方法包括：
工序(A)，在基板之上形成所述辅助电容的辅助电容电极；
工序(B)，在所述辅助电容电极之上形成绝缘层；
工序(C)，在所述绝缘层之上形成氧化物半导体层；和
工序(D)，在所述氧化物半导体层之上形成所述辅助电容的辅助电容对置电极，
从与所述TFT基板的基板面垂直的方向看时，所述氧化物半导体层不与所述辅助电容电极的边缘相交而形成在所述辅助电容电极的所述边缘的内侧。
9.如权利要求7或8所述的TFT基板的制造方法，其特征在于：
在所述工序(A)中，形成所述薄膜晶体管的栅极电极，
在所述工序(C)中，在所述栅极电极之上形成所述薄膜晶体管的氧化物半导体层，
在所述工序(D)中，在所述薄膜晶体管的所述氧化物半导体层之上，形成所述薄膜晶体管的源极电极和漏极电极，
从与所述TFT基板的基板面垂直的方向看时，所述源极电极或所述漏极电极将所述栅极电极的边缘与所述薄膜晶体管的所述氧化物半导体层的边缘交叉的多个部位中的至少一个部位覆盖。
10.如权利要求7或8所述的TFT基板的制造方法，其特征在于：
在所述工序(A)中，形成所述薄膜晶体管的栅极电极，
在所述工序(C)中，在所述栅极电极之上形成所述薄膜晶体管的氧化物半导体层，
在所述工序(D)中，在所述薄膜晶体管的所述氧化物半导体层之上，形成所述薄膜晶体管的源极电极和漏极电极，
从与所述TFT基板的基板面垂直的方向看时，所述薄膜晶体管的所述氧化物半导体层不与所述栅极电极的边缘相交而形成在所述栅极电极的所述边缘的内侧。
11.如权利要求7或8所述的TFT基板的制造方法，其特征在于：
所述工序(D)包括：
形成所述源极电极和所述漏极电极中包含的铝层的工序；和
通过湿式蚀刻对所述铝层进行图案形成的工序。
12.如权利要求7或8所述的TFT基板的制造方法，其特征在于：
在所述工序(C)中，所述氧化物半导体层由In-Ga-Zn-O类半导体形成。
CN201180057894.2A 2010-12-01 2011-11-28 Tft基板和tft基板的制造方法 Active CN103250255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010268833 2010-12-01
JP2010-268833 2010-12-01
PCT/JP2011/077322 WO2012073862A1 (ja) 2010-12-01 2011-11-28 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
CN103250255A CN103250255A (zh) 2013-08-14
CN103250255B true CN103250255B (zh) 2015-04-29

Family

ID=46171794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180057894.2A Active CN103250255B (zh) 2010-12-01 2011-11-28 Tft基板和tft基板的制造方法

Country Status (5)

Country Link
US (1) US9035298B2 (zh)
JP (1) JP5241966B2 (zh)
KR (1) KR101318601B1 (zh)
CN (1) CN103250255B (zh)
WO (1) WO2012073862A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6106024B2 (ja) 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10170826B2 (en) * 2015-10-09 2019-01-01 Sharp Kabushiki Kaisha TFT substrate, scanning antenna using same, and method for manufacturing TFT substrate
US10707350B2 (en) * 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
CN109638077A (zh) * 2018-10-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管制备方法及薄膜晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098305A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2010245118A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
CN101887684A (zh) * 2009-05-12 2010-11-17 索尼公司 显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
JP2010062233A (ja) * 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101050466B1 (ko) * 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
JP5479188B2 (ja) * 2010-03-31 2014-04-23 富士フイルム株式会社 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098305A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2010245118A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
CN101887684A (zh) * 2009-05-12 2010-11-17 索尼公司 显示装置

Also Published As

Publication number Publication date
US9035298B2 (en) 2015-05-19
KR20130077900A (ko) 2013-07-09
US20130248856A1 (en) 2013-09-26
WO2012073862A1 (ja) 2012-06-07
JP5241966B2 (ja) 2013-07-17
JPWO2012073862A1 (ja) 2014-05-19
CN103250255A (zh) 2013-08-14
KR101318601B1 (ko) 2013-10-15

Similar Documents

Publication Publication Date Title
CN103270601B (zh) 半导体装置和显示装置
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103262250B (zh) 半导体装置和显示装置
US9136288B2 (en) Display device
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103250255B (zh) Tft基板和tft基板的制造方法
US20130001546A1 (en) Display device and method for producing array substrate for display device
CN103988288B (zh) 半导体装置
US9377644B2 (en) Display device
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
JP2019129281A (ja) 表示装置及びその製造方法
JP5275517B2 (ja) 基板及びその製造方法、表示装置
KR20150077758A (ko) 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
JP2007093686A (ja) 液晶表示装置及びその製造方法
US10707240B2 (en) Display device
US20160282690A1 (en) Liquid crystal display device and related manufacturing method
US8610868B2 (en) Liquid crystal display device and manufacturing method thereof
US20110279766A1 (en) Connecting terminal and display apparatus including same
KR102278159B1 (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2011013450A (ja) 液晶表示装置及びその製造方法
JP2007139867A (ja) アクティブマトリックス基板
JP4361549B2 (ja) 表示装置
KR20170036161A (ko) 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant