CN103053027A - 薄膜晶体管基板 - Google Patents

薄膜晶体管基板 Download PDF

Info

Publication number
CN103053027A
CN103053027A CN2011800379690A CN201180037969A CN103053027A CN 103053027 A CN103053027 A CN 103053027A CN 2011800379690 A CN2011800379690 A CN 2011800379690A CN 201180037969 A CN201180037969 A CN 201180037969A CN 103053027 A CN103053027 A CN 103053027A
Authority
CN
China
Prior art keywords
film
conductive film
electrode
contact hole
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800379690A
Other languages
English (en)
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103053027A publication Critical patent/CN103053027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的在于，在薄膜晶体管基板中获得漏极电极与像素电极间的良好的接触。漏极电极(25d)具有由第一导电膜(25dp)和设置在第一导电膜(25dp)的上层且包含铝的第二导电膜(25dq)层叠而成的结构，第二导电膜(25dq)与第一接触孔(27a)分离，由此在两者之间形成与第一接触孔(27a)连通的空隙部(28a)，像素电极(29)被设置成与漏极电极(25d)中的第二导电膜(25dq)不接触。

Description

薄膜晶体管基板
技术领域
本发明涉及薄膜晶体管和具备该薄膜晶体管的液晶显示装置以及薄膜晶体管基板的制造方法，特别涉及具有使用了包含氧化物半导体的半导体层的这种薄膜晶体管的薄膜晶体管基板和液晶显示装置以及薄膜晶体管基板的制造方法。
背景技术
构成液晶显示装置的薄膜晶体管基板中，作为图像最小单位的各像素的开关元件，使用薄膜晶体管(Thin Film Transistor，以下称TFT)。以往使用半导体层包含非晶硅的TFT，但近年来，人们提出了具有包含氧化物半导体的半导体层的TFT，来代替具有非晶硅半导体层的TFT。该具有氧化物半导体层的TFT表现出高迁移率、高可靠性和低截止电流等优良的特性，因而被广为研究。
底栅结构的TFT通常包括：设置在玻璃基板上的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；以与栅极电极重叠的方式设置在该栅极绝缘膜上的半导体层；和以彼此隔开间隔地与该半导体层重叠的方式设置在栅极绝缘膜上的源极电极与漏极电极，在露出到该源极电极与漏极电极之间的半导体层部分设置有沟道部。并且，TFT被设置在源极电极和漏极电极上的层间绝缘膜覆盖。层间绝缘膜上设置有到达漏极电极的接触孔，接触孔的表面被包含透明导电膜的像素电极覆盖，从而使得像素电极与漏极电极电连接。
其中，漏极电极通常具有多层金属薄膜层叠的结构。作为漏极电极的层叠结构，例如能够列举这样的结构，即，从栅极绝缘膜一侧起依次层叠有包括钛膜的第一导电膜、包括铝膜的第二导电膜和包括氮化钼膜的第三导电膜。
在为了形成接触孔而进行蚀刻时，以从层间绝缘膜的表面贯通至漏极电极的方式设置接触孔，该蚀刻通过例如使用氟系气体作为蚀刻气体的干式蚀刻来进行。此时，当利用蚀刻气体开设的接触孔到达漏极电极时，接触孔贯通第三导电膜，第二导电膜(铝膜)露出到接触孔表面。
当露出到接触孔表面的铝膜与蚀刻气体接触时，在铝膜表面会形成氟化铝膜。氟化铝电阻较大，因而铝膜表面被高电阻膜覆盖。另外，在通过氧灰化来进行抗蚀剂的剥离的情况下，氟化铝膜的表面会被氧化，铝膜的表面被含氟的氧化铝膜(即钝化膜)覆盖。
因而，即使在接触孔表面设置ITO膜等作为像素电极，ITO膜虽与漏极电极接触，但由于漏极电极的与像素电极接触的部分被氟化铝的高电阻膜或氧化铝的钝化膜等覆盖，所以可能产生导通不良等导致质量变差。
专利文献1中公开了这样的技术内容，即，在有源矩阵基板上，利用低电阻金属层与可被栅极绝缘层的蚀刻气体除去的耐热金属层的层叠体来形成源极电极和漏极电极，并形成对绝缘栅极型晶体管的至少沟道部和信号线进行保护的部件，然后使用截面形状为倒锥形的感光性树脂图案形成通往包括栅极绝缘层的绝缘层的开口部，在将露出于开口部内的低电阻金属层除去后，以感光性树脂图案作为剥离(lift-off)剂，进行像素电极用导电性薄膜层的剥离，从而形成像素电极。
现有技术文献
专利文献
专利文献1：日本特开2006-301560号公报
发明内容
发明要解决的问题
不过，在利用专利文献1公开的方法进行有源矩阵基板的形成的情况下，在形成接触孔时，配置在漏极电极的下层的栅极绝缘层可能会被侧蚀，形成为突沿形状。这样，由于栅极绝缘层被侧蚀，所以可能会因不平坦(有台阶)而导致漏极电极与像素电极导通不良。
本发明的目的在于，在薄膜晶体管基板中获得漏极电极与像素电极间的良好的接触。
解决问题的方案
本发明的薄膜晶体管基板，其特征在于，包括：
基板；
薄膜晶体管，其具有设置在基板上的栅极电极、以覆盖栅极电极的方式设置的栅极绝缘膜、设置在栅极绝缘膜的上层且在与栅极电极相对的位置具有沟道部的氧化物半导体膜、以及在氧化物半导体膜上隔着沟道部彼此分离设置的源极电极和漏极电极；
层间绝缘膜，其以覆盖薄膜晶体管的方式设置在栅极绝缘膜的上层，具有到达所述漏极电极的第一接触孔；和
像素电极，其设置在层间绝缘膜上，通过第一接触孔与漏极电极电连接，
其中，漏极电极具有由第一导电膜和设置在第一导电膜的上层且包括铝的第二导电膜层叠而成的结构，第二导电膜与第一接触孔分离，由此在两者之间形成有与第一接触孔连通的空隙部，
像素电极被设置成与漏极电极中的第二导电膜不接触。
根据上述结构，漏极电极的表面不存在高电阻膜或钝化膜，像素电极在第二导电膜以外的部分(即第一导电膜等部分)与漏极电极接触，由此使像素电极与漏极电极电连接。因而，不会因漏极电极的表面存在高电阻膜或钝化膜等而导致产生像素电极与漏极电极的接触不良，能够获得像素电极与漏极电极的良好接触。
另外，由于第二导电膜与第一接触孔分离而在两者之间形成与第一接触孔连通的空隙部，所以包括铝膜的第二导电膜与包括ITO膜等的像素电极形成为不接触。因此，不会因铝膜与ITO膜等接触而导致铝膜发生劣化，引起导电性能降低。
本发明的薄膜晶体管基板优选的是，还包括辅助电容元件，其具有：在基板上与栅极电极设置于同一层的下部电极；以覆盖栅极电极和下部电极的方式设置的栅极绝缘膜；设置在栅极绝缘膜的上层的与下部电极相对的位置且包括氧化物半导体的蚀刻阻挡层；和在蚀刻阻挡层上与漏极电极设置于同一层的上部电极，
其中，辅助电容元件被层间绝缘膜覆盖，该层间绝缘膜还具有到达蚀刻阻挡层和上部电极的第二接触孔，
上部电极具有由第一导电膜和设置在第一导电膜的上层且包括铝的第二导电膜层叠而成的结构，第二导电膜与第二接触孔分离，由此在两者之间形成有与第二接触孔连通的空隙部，
在第二接触孔的表面，以与上部电极电连接而不与上部电极中的第二导电膜接触的方式设置有像素电极。
根据上述结构，上部电极的表面不存在高电阻膜或钝化膜，像素电极在第二导电膜以外的部分(即第一导电膜等部分)与上部电极接触，由此像素电极与上部电极电连接。因而，不会因上部电极的表面存在高电阻膜或钝化膜等而导致产生像素电极与上部电极的接触不良，能够获得像素电极与上部电极的良好接触。
另外，由于第二导电膜与第二接触孔分离而在两者之间形成有与第二接触孔连通的空隙部，所以包括铝膜的第二导电膜与包括ITO膜等的像素电极形成为不接触。因此，不会因铝膜与ITO膜等接触而导致铝膜发生劣化，引起导电性能降低。
本发明的薄膜晶体管基板中，第一导电膜可以包含高熔点金属膜。作为高熔点金属膜，例如能够列举钛(Ti)膜、钼(Mo)膜、钽(Ta)膜、钨(W)膜、铬(Cr)膜、镍(Ni)膜等金属膜或包括这些金属的合金的金属膜等。
本发明的薄膜晶体管基板也可以是，漏极电极具有除了第一导电膜和第二导电膜之外还在第二导电膜的上层设置有第三导电膜的结构。
另外，本发明的薄膜晶体管基板也可以是，漏极电极具有除了第一导电膜和第二导电膜之外还在第二导电膜的上层设置有第三导电膜的结构，
上部电极具有除了第一导电膜和第二导电膜之外还在第二导电膜的上层设置有第三导电膜的结构。
本发明的薄膜晶体管基板能够适用于包括该薄膜晶体管基板、与薄膜晶体管基板相对配置的对置基板和设置在薄膜晶体管基板与对置基板之间的液晶层的液晶显示装置。
本发明的薄膜晶体管基板的制造方法，其特征在于，包括：形成薄膜晶体管的薄膜晶体管形成工序，其中该薄膜晶体管具有设置在基板上的栅极电极、以覆盖栅极电极的方式设置的栅极绝缘膜、设置在栅极绝缘膜的上层且在与栅极电极相对的位置具有沟道部的氧化物半导体膜、以及在氧化物半导体膜上以隔着沟道部彼此分离的方式层叠设置有第一导电膜和其上层的第二导电膜的源极电极和漏极电极；
层间绝缘膜形成工序，以将薄膜晶体管形成工序中形成的薄膜晶体管覆盖的方式在栅极绝缘膜的上层形成层间绝缘膜；
第一蚀刻工序，在层间绝缘膜形成工序之后对层间绝缘膜进行干式蚀刻，形成从层间绝缘膜到达漏极电极的第一接触孔，使得第二导电膜露出到表面；
第二蚀刻工序，对第一蚀刻工序中形成的第一接触孔，使用对铝的氧化物半导体的选择比高的蚀刻液进行湿式蚀刻，使第二导电膜与第一接触孔分离，由此在两者之间形成与第一接触孔连通的空隙部；和
像素电极形成工序，在包括第二蚀刻工序中设置了空隙部的层间绝缘膜的表面和第一接触孔的表面的区域形成导电膜，以与漏极电极电连接而不与漏极电极中的第二导电膜接触的方式形成像素电极。
根据上述制造方法，第一蚀刻工序中，在形成第一接触孔之后，在作为第二导电膜的铝膜表面虽然形成了氟化铝的高电阻膜和有时会形成的氧化铝的钝化膜，但在第二蚀刻工序中使用对铝的氧化物半导体的选择比高的蚀刻液进行湿式蚀刻，使第二导电膜与第一接触孔分离，由此在两者之间形成与第一接触孔连通的空隙部，所以能够通过第二蚀刻工序除去第一蚀刻工序中形成的高电阻膜或钝化膜等。并且，像素电极形成工序中形成的像素电极在第二导电膜以外的部分(即第一导电膜等部分)与漏极电极接触，由此像素电极与漏极电极电连接。因而，不会因漏极电极的表面存在高电阻膜或钝化膜等而导致产生像素电极与漏极电极的接触不良，能够获得像素电极与漏极电极的良好接触。
本发明的薄膜晶体管基板的制造方法中，优选第二蚀刻工序中使用的蚀刻液为氨水。
发明的效果
根据本发明，在形成第一接触孔之后，在作为第二导电膜的铝膜表面虽然形成了氟化铝的高电阻膜或含氟的氧化铝的钝化膜等，但之后通过使第二导电膜与第一接触孔分离，在两者之间形成与第一接触孔连通的空隙部，能够除去高电阻膜或钝化膜。并且，使像素电极在第二导电膜以外的部分(即第一导电膜等部分)与漏极电极接触，由此像素电极与漏极电极电连接。因而，不会因漏极电极的表面存在高电阻膜或钝化膜而导致产生接触不良，能够获得像素电极与漏极电极的良好接触。
附图说明
图1是本实施方式的液晶显示装置的概略俯视图。
图2是图1中II-II线的截面图。
图3是将本实施方式的薄膜晶体管基板的主要部分放大表示的俯视图。
图4是图3中A-A线的截面图。
图5是图3中B-B线的截面图。
图6是图3中C-C线的截面图。
图7是本实施方式的薄膜晶体管基板的制造方法的说明图，其中，(a)对应于图3中A-A线的截面图，(b)对应于图3中B-B线的截面图，(c)对应于图3中C-C线的截面图。
图8是接着图7说明薄膜晶体管基板的制造方法的说明图。
图9是接着图8说明薄膜晶体管基板的制造方法的说明图。
图10是接着图9说明薄膜晶体管基板的制造方法的说明图。
图11是接着图10说明薄膜晶体管基板的制造方法的说明图。
图12是接着图11说明薄膜晶体管基板的制造方法的说明图。
图13是接着图12说明薄膜晶体管基板的制造方法的说明图。
图14是接着图13说明薄膜晶体管基板的制造方法的说明图。
具体实施方式
以下基于附图对本发明的实施方式详细进行说明。但是，本发明不限于以下实施方式，也可以为其它结构。
<液晶显示装置的结构>
图1和图2表示本实施方式的液晶显示装置10。液晶显示装置10具有彼此相对配置的TFT基板20和对置基板30。两基板20和30通过在它们的外周缘部配置成框状的密封部件40粘接。在两基板20和30之间的被密封部件40包围的空间中，设置有液晶层50作为显示层。液晶显示装置10具有形成在密封部件40的内侧且呈矩阵状地配置有多个像素的显示区域D，将其包围的区域成为边框区域F。
(TFT基板)
图3是TFT基板20的俯视图。TFT基板20在包括玻璃基板等的基板21上层叠形成有：包括栅极电极22a、下部电极22b、端子22c和栅极线22gb、导电垫(transfer pad，未图示)的第一金属层；由SiO2或SiO2与SiN的层叠体等构成的栅极绝缘膜23；包括IGZO膜等的氧化物半导体膜24a～24b；包括源极电极25s、漏极电极25d、上部电极25b和源极线25sb等的第二金属层；由SiO2、SiN、透明绝缘性树脂等构成的层间绝缘膜26；由ITO(铟锡氧化物)膜等构成的像素电极29；和由聚酰亚胺膜等构成的取向膜(未图示)。
图4是图3中A-A线的截面图。
如图4所示，栅极电极22a被栅极绝缘膜23覆盖，栅极绝缘膜23上配置有在与栅极电极22a相对的位置形成有沟道部24ac的氧化物半导体膜24a，氧化物半导体膜24a上隔着沟道部24ac彼此分离地设置有源极电极25s和漏极电极25d，由此构成薄膜晶体管TR。
栅极电极22a由第一金属层形成，例如具有自下而上依次层叠了铝膜、钛膜和氮化钛膜的结构。
源极电极25s和漏极电极25d由第二金属层形成，具有依次层叠了第一导电膜、第一导电膜上的第二导电膜和第二导电膜上的第三导电膜的结构。即，源极电极25s具有依次层叠了第一导电膜25sp、第二导电膜25sq和第三导电膜25sr的结构，漏极电极25d具有依次层叠了第一导电膜25dp、第二导电膜25dq和第三导电膜25dr的结构。第一导电膜25sp、25dp例如包括钛(Ti)膜，厚度例如为50nm。第二导电膜25sq、25dq包括铝膜，厚度例如为100nm。第三导电膜25sr、25dr例如包括氮化钼(MoN)膜等高熔点金属膜，厚度例如为150nm。另外，第一导电膜25sp、25dp和第三导电膜25sr、25dr并不限于上述金属膜，作为第一导电膜25sp、25dp，优选高熔点金属膜。作为第一导电膜25sp、25dp，除了钛(Ti)膜之外，例如能够列举钼(Mo)膜、钽(Ta)膜、钨(W)膜、铬(Cr)膜、镍(Ni)膜等金属膜或包括这些金属的合金的金属膜等。
在层间绝缘膜26设置有第一接触孔27a，从层间绝缘膜26的表面到达漏极电极25d。第一接触孔27a的表面被像素电极29覆盖，像素电极29与漏极电极25d电连接。
像素电极29被设置成与漏极电极25d中的第一导电膜25dp、第三导电膜25dr的部分接触。另一方面，像素电极29与漏极电极25d中的第二导电膜25dq的部分不接触。这是因为，在第一导电膜25dp与第三导电膜25dr之间，在第一接触孔27a的壁部以与第一接触孔27a连通的方式形成有空隙部28a，由此，漏极电极25d的第二导电膜25dq与第一接触孔27a配置成彼此分离。空隙部28a形成为自第一接触孔27a的表面起深度为50～200nm左右的空隙。
对于构成第二导电膜25dq的铝膜与构成像素电极29的ITO膜，在两者接触的情况下，铝膜会被氧化，表面被氧化铝覆盖，同时ITO膜被还原而成为富铟的膜。此时，由于铝膜的表面被氧化铝覆盖，存在导电性能降低的问题，但本发明通过配置成使得像素电极29与第二导电膜25dq不接触，因而不会发生这样的问题。
图5是图3中B-B线的截面图。
如图5所示，下部电极22b被栅极绝缘膜23覆盖，在栅极绝缘膜23上在与下部电极22b相对的位置配置有蚀刻阻挡层24b，蚀刻阻挡层24b上设置有上部电极25b，由此构成辅助电容元件Cs。
下部电极22b由第一金属层形成，例如具有自下而上依次层叠了铝膜、钛膜和氮化钛膜的结构。另外，下部电极22b与设置于端子区域T的辅助电容端子TCs连接。
上部电极25b由第二金属层形成，具有依次层叠了第一导电膜25bp、第一导电膜25bp上的第二导电膜25bq和第二导电膜25bq上的第三导电膜25br的结构。第一导电膜25bp例如包括钛(Ti)膜，厚度例如为50nm。第二导电膜25bq例如包括铝膜，厚度例如为100nm。第三导电膜25br例如包括氮化钼(MoN)膜等高熔点金属膜，厚度例如为150nm。另外，第一导电膜25bp和第三导电膜25br并不限于上述金属膜，作为第一导电膜25bp，优选高熔点金属膜。作为第一导电膜25bp，除了钛(Ti)膜之外，例如能够列举钼(Mo)膜、钽(Ta)膜、钨(W)膜、铬(Cr)膜、镍(Ni)膜等金属膜或包括这些金属的合金的金属膜等。
在层间绝缘膜26设置有第二接触孔27b，从层间绝缘膜26的表面到达上部电极25b。第二接触孔27b的表面被像素电极29覆盖，像素电极29与上部电极25b电连接。
像素电极29被设置成与上部电极25b中的第一导电膜25bp、第三导电膜25br的部分接触。另一方面，像素电极29与上部电极25b中的第二导电膜25bq的部分不接触。这是因为，在第一导电膜25bp与第三导电膜25br之间，在第二接触孔27b的壁部以与第二接触孔27b连通的方式形成有空隙部28b，由此，上部电极25b的第二导电膜25bq与第二接触孔27b配置成彼此分离。空隙部28b形成为自第二接触孔27b的表面起深度为50～200nm左右的空隙。
图6是图3中C-C线的截面图。
如图6所示，端子22c被栅极绝缘膜23和层间绝缘膜26覆盖。端子22c由第一金属层形成，例如具有自下而上依次层叠了铝膜、钛膜和氮化钛膜的结构。
在栅极绝缘膜23和层间绝缘膜26，以从层间绝缘膜26的表面到达端子22c的方式设置有第三接触孔27c。第三接触孔27c的表面被像素电极29覆盖，像素电极29与端子22c电连接，构成栅极端子部TG。
另外，图6表示的是栅极端子部TG的截面，不过源极端子部TS也具有同样的截面结构。
在TFT基板20的边框区域F的一部分，TFT基板20形成为比对置基板30突出，成为用于安装安装部件等外部连接端子(未图示)的端子区域T。边框区域F中，形成有用于对对置基板30的共用电极施加共用电位的导电垫(未图示)，各导电垫与配置在端子区域T中的导电线(未图示)连接。
在TFT基板20的与液晶层50相反的一侧的表面设置有偏振板(未图示)。
(对置基板)
关于对置基板30，在显示区域D中，在基板主体表面上按每个像素配置有红色着色层、绿色着色层和蓝色着色层等各着色层，不过图中并未示出。并且，在各着色层22R、22G、22B的上层，例如设置有厚度100nm左右的包括ITO等的共用电极，另外，以覆盖共用电极的方式设置有取向膜。其中，各着色层由红色、绿色和蓝色这三种着色层构成，但不限于此，例如也可以由红色、绿色、蓝色和黄色这四种着色层构成。
另外，对置基板30的与液晶层50相反的一侧的表面设置有偏振板(未图示)。
(密封部件)
在TFT基板20和对置基板30之间的外周缘部，以沿着边框区域F环状延伸的方式配置有密封部件40。而且，密封部件40将TFT基板20与对置基板30彼此粘接。
密封部件40由以具有流动性的热固化树脂、紫外线固化树脂等(例如丙烯酸系树脂、环氧系树脂)粘接剂为主成分的密封部件原料通过加热或紫外线的照射进行固化而得。密封部件40中例如混入有导电性的小珠，作为将共用电极与导电垫电连接的介质发挥作用。
(液晶层)
液晶层50包括具有电光学特性的向列型液晶材料等。
上述结构的液晶显示装置10构成为：按各像素电极构成一个像素，在各像素中，当从栅极线发送栅极信号而使得薄膜晶体管TR成为导通(ON)状态时，从源极线发送源极信号，经源极电极和漏极电极对像素电极写入规定的电荷，在像素电极与对置基板30的共用电极之间产生电位差，由此对由液晶层50形成的液晶电容施加规定的电压。这样，液晶显示装置10中利用液晶分子的取向状态根据该施加电压的大小而变化这一现象，调整从外部入射的光的透射率，由此显示图像。
另外，上述说明中，构成TFT基板20的源极电极25s和漏极电极25d、上部电极25b等的第二金属层，具有依次层叠了第一导电膜25sp、25dp、25bp，第二导电膜25sq、25dq、25bq和第三导电膜25sr、25dr、25br的结构，但也可以为不具有第三导电膜25sr、25dr、25br的结构(即为依次层叠了第一导电膜25sp、25dp、25bp和第二导电膜25sq、25dq、25bq这二层的结构)。
<TFT基板的制造方法>
以下对制造本实施方式的TFT基板20的方法进行说明。本实施方式的TFT基板20的制造方法包括薄膜晶体管形成工序、层间绝缘膜形成工序、第一蚀刻工序、第二蚀刻工序和图像电极形成工序。
(薄膜晶体管形成工序)
首先，在基板21上设置第一金属层，如图7(a)～(c)所示，形成栅极电极22a、下部电极22b、端子22c、栅极线22gb(参照图3)、导电垫(未图示)等。具体而言，例如使用溅射法连续地层叠形成铝膜、钛膜和氮化钛膜，然后利用光刻法使抗蚀剂图案残留在成为栅极电极22a、下部电极22b、端子22c等的部分。接着，例如通过使用了氯系气体的干式蚀刻法(RIE)对铝膜、钛膜和氮化钛膜的导电膜的层叠体进行蚀刻，之后利用抗蚀剂剥离液将抗蚀剂剥离。
然后，如图8(a)～(c)所示，作为栅极绝缘膜23，例如使用CVD法形成SiO2膜。
接着，如图9(a)～(c)所示，形成氧化物半导体膜24a和蚀刻阻挡层24b。具体而言，例如在使用溅射法形成IGZO膜等氧化物半导体膜后，利用光刻法使抗蚀剂图案残留在成为氧化物半导体膜24a和蚀刻阻挡层24b的部分。接着，例如通过使用了草酸作为蚀刻液的湿式蚀刻法对IGZO膜进行蚀刻，之后利用抗蚀剂剥离液将抗蚀剂剥离。
接着，如图10(a)～(c)所示，形成源极电极25s、漏极电极25d和上部电极25b。具体而言，例如使用溅射法连续地层叠形成作为第一导电膜25sp、25dp、25bp的钛膜(厚度50nm左右)，作为第二导电膜25sq、25dq、25bq的铝膜(厚度150nm左右)，作为第三导电膜25sr、25dr、25br的氮化钼膜(厚度100nm左右)，然后利用光刻法使抗蚀剂图案残留在成为源极电极25s、漏极电极25d和上部电极25b的部分。接着，例如通过使用了磷酸/醋酸/硝酸的混合酸溶液作为蚀刻液的湿式蚀刻，对第二导电膜和第三导电膜进行蚀刻，并通过使用了氯系气体的干式蚀刻法(RIE)对作为第一导电膜的钛膜进行蚀刻，之后利用抗蚀剂剥离液将抗蚀剂剥离。
(层间绝缘膜形成工序)
然后，如图11(a)～(c)所示，作为层间绝缘膜26，例如使用CVD法形成SiO2膜。
(第一蚀刻工序)
接着，通过对层间绝缘膜26进行干式蚀刻，而如图12(a)～(c)所示，形成第一接触孔27a、第二接触孔27b和第三接触孔27c。
具体而言，首先在层间绝缘膜26上涂敷感光性的抗蚀剂，使用光刻法使抗蚀剂残留在成为第一接触孔27a～第三接触孔27c的部分以外的部分。然后，例如通过使用了六氟化硫(SF6)、四氟化碳(CF4)或三氟甲烷(CHF3)等氟系气体的干式蚀刻法(RIE法)对层间绝缘膜26进行蚀刻，由此形成第一接触孔27a～第三接触孔27c。
此时，在薄膜晶体管TR的部分，如图12(a)所示，构成漏极电极25d的最上层的第三导电膜25dr也与层间绝缘膜26同时被蚀刻。另外，第一接触孔27a被设置在包含漏极电极25d与氧化物半导体24a的边界的区域。即，漏极电极25d和氧化物半导体膜24a两者均露出到第一接触孔27a的表面。此时，在成为第一接触孔27a的区域中的不存在漏极电极25d的部分设置有氧化物半导体膜25a，因此氧化物半导体膜24a作为蚀刻阻挡机构发挥作用。
另外，此时，与薄膜晶体管TR的部分同样地，此时在辅助电容元件Cs的部分，如图12(b)所示，构成上部电极25b的最上层的第三导电膜25br也与层间绝缘膜26同时被蚀刻。并且，第二接触孔27b被设置在包含上部电极25b与蚀刻阻挡层24b的边界的区域(即，上部电极25b和蚀刻阻挡层24b两者均露出到第二接触孔27b的表面)。此时，在成为第二接触孔27b的区域中的不存在上部电极25b的部分设置有上部电极25b，因此蚀刻阻挡层24b作为蚀刻阻挡机构发挥作用。
由于通过蚀刻而除去层间绝缘膜26和第三导电膜25dr、25br从而形成第一接触孔27a和第二接触孔27b，因此第二导电膜25dq、25bq分别露出到第一接触孔27a和第二接触孔27b的表面，第二导电膜25dq、25bq的露出的表面分别因氟系气体而导致铝被氟化，在表面形成氟化铝的高电阻膜。
继蚀刻之后，利用氧灰化来将抗蚀剂剥离。此时，如图12(a)和12(b)所示的分别露出到第一接触孔27a和第二接触孔27b的表面的第二导电膜25dq、25bq各自成为氟化铝，但会因氧灰化而被氧化，从而形成含氟的氧化铝膜，即钝化膜。
另外，如图12(c)所示，在栅极端子部TG形成有第三接触孔27c，在蚀刻时，层间绝缘膜26和栅极绝缘膜23均被除去，端子22c作为蚀刻阻挡机构发挥作用。
(第二蚀刻工序)
继第一蚀刻工序之后，如图13(a)和(b)所示，进行湿式蚀刻。此时，作为蚀刻液例如使用对铝的氧化物半导体的蚀刻选择比高的溶液。由此，在露出到第一接触孔27a和第二接触孔27b的表面的结构中，能够有选择地仅对包括铝膜的第二导电膜25dq、25bq进行蚀刻。由此形成空隙部28a、28b。作为对铝的氧化物半导体的蚀刻选择比，优选为5以上。作为该蚀刻液，例如能够列举对铝的氧化物半导体的蚀刻选择比为20以上的氨水等。
此时，因为第二导电膜25dq、25bq的表面被蚀刻，所以形成在表面的高电阻膜或钝化膜被除去。因此，不会因第二导电膜25dq、25bq的一部分为高电阻膜或钝化膜而导致导电性能变差。
其中，作为蚀刻液使用了例如氨水等不容易对钛等产生蚀刻的溶液，所以在栅极端子部TG中，如图13(c)所示，端子22c等不会因第二蚀刻工序的湿式蚀刻而受到损伤。
(像素电极形成工序)
最后，如图14(a)～14(c)所示，形成像素电极29。
具体而言，首先，例如在使用溅射法形成ITO膜等后，利用光刻法使抗蚀剂图案残留在成为像素电极29的部分。接着，例如使用草酸作为蚀刻液对ITO膜进行蚀刻，并利用抗蚀剂剥离液将抗蚀剂剥离，从而形成像素电极。
此时，在薄膜晶体管TR，如图14(a)所示，像素电极29以与漏极电极25d的第一导电膜25dp和第三导电膜25dr接触的方式设置。此处，由于存在空隙部28a，所以像素电极29与第三导电膜25dq不接触。另外，在辅助电容元件Cs，如图14(b)所示，像素电极29以与上部电极25b的第一导电膜25bp和第三导电膜25br接触的方式设置。此处，由于存在空隙部28b，所以像素电极29与第三导电膜25bq不接触。在栅极端子部TG，如图14(c)所示，像素电极29以与端子22c电连接的方式设置。
通过以上的方式，制成TFT基板20。根据上述TFT基板20的制造方法，在第一蚀刻工序中形成第一接触孔27a、第二接触孔27b后，在第二蚀刻工序中，在第一接触孔27a和第二接触孔27b的壁部的第一导电膜25dp、25bp与第三导电膜25dr、25br之间形成了空隙部28a、28b，使得第二导电膜25dq、25bq分别离开第一接触孔27a和第二接触孔27b，所以第一蚀刻工序中形成的高电阻膜或钝化膜在第二蚀刻工序中被除去。并且，在薄膜晶体管TR的部分，像素电极形成工序中形成的像素电极29，在第二导电膜25dq以外的第一导电膜25dp、第三导电膜25dr的部分与漏极电极25d接触，由此使像素电极29与漏极电极25d电连接。因而，不会因漏极电极25d的表面存在高电阻膜或钝化膜而导致产生像素电极29与漏极电极25d的接触不良，能够获得像素电极29与漏极电极25d的良好接触。另外，在辅助电容元件Cs的部分，像素电极形成工序中形成的像素电极29在第二导电膜25bq以外的第一导电膜25bp、第三导电膜25br的部分与上部电极25b接触，由此使像素电极29与上部电极25b电连接。因而，不会因上部电极25b的表面存在高电阻膜或钝化膜而导致产生像素电极29与上部电极25b的接触不良，能够获得像素电极29与上部电极25b的良好接触。
将通过上述方法制造的TFT基板20与按每个像素形成有彩色滤光片的对置基板30相对配置，利用密封部件40使它们粘合，并在两基板间填充液晶材料作为液晶层50，由此能够获得液晶显示装置10。
另外，上述说明中在第一蚀刻工序中利用氧灰化来进行抗蚀剂的除去，但并不特别限定于此，例如也可以使用抗蚀剂剥离液等来除去抗蚀剂。在使用抗蚀剂剥离液来除去抗蚀剂的情况下，虽然不会出现铝膜被氧化而导致第二导电膜25dq、25bp的表面被氧化铝膜即钝化膜覆盖的情况，但由于第二导电膜25dq、25bp的表面因蚀刻工序而被氟化铝的高电阻膜覆盖，所以会发生即使第二导电膜25dq、25bp与像素电极29接触，也会变得接触不良的问题。不过，根据本实施方式的结构的薄膜晶体管基板，在第一蚀刻工序中形成第一接触孔27a、第二接触孔27b后，在第二蚀刻工序中，在第一接触孔27a和第二接触孔27b的壁部的第一导电膜25dp、25bp与第三导电膜25dr、25br之间形成了空隙部28a、28b，使得第二导电膜25dq、25bq分别离开第一接触孔27a和第二接触孔27b，所以第一蚀刻工序中形成的高电阻膜在第二蚀刻工序中被除去。因而，不会因漏极电极25d的表面存在高电阻膜而导致产生像素电极29与漏极电极25d、上部电极25b的接触不良，能够获得良好接触。
工业可利用性
本发明对于薄膜晶体管基板和具备该薄膜晶体管基板的液晶显示装置以及薄膜晶体管基板是有用的。
附图标记说明
Cs   辅助电容元件
TR   薄膜晶体管
10   液晶显示装置
20   薄膜晶体管基板(TFT基板)
21   基板
22a  栅极电极
22b  下部电极
23   栅极绝缘膜
24a  氧化物半导体膜
24ac  沟道部
24b  蚀刻阻挡层
25a  氧化物半导体膜
25b  上部电极
25d  漏极电极
25dp、25bp  第一导电膜
25dq、25bq  第二导电膜
25dr、25br  第三导电膜
25s  源极电极
26   层间绝缘膜
27a  第一接触孔
27b  第二接触孔
28a、28b  空隙部
29   像素电极
30   对置基板
40   密封部件
50   液晶层

Claims (8)

1.一种薄膜晶体管基板，其特征在于，包括：
基板；
薄膜晶体管，其具有设置在所述基板上的栅极电极、以覆盖该栅极电极的方式设置的栅极绝缘膜、设置在该栅极绝缘膜的上层且在与所述栅极电极相对的位置具有沟道部的氧化物半导体膜、以及在该氧化物半导体膜上隔着所述沟道部彼此分离设置的源极电极和漏极电极；
层间绝缘膜，其以覆盖所述薄膜晶体管的方式设置在所述栅极绝缘膜的上层，且具有到达所述漏极电极的第一接触孔；和
像素电极，其设置在所述层间绝缘膜上，通过所述第一接触孔与所述漏极电极电连接，
其中，
所述漏极电极具有由第一导电膜和设置在该第一导电膜的上层且包括铝的第二导电膜层叠而成的结构，所述第二导电膜与所述第一接触孔分离，由此在两者之间形成有与该第一接触孔连通的空隙部，
所述像素电极被设置成与所述漏极电极中的所述第二导电膜不接触。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
还包括辅助电容元件，其具有：在所述基板上与所述栅极电极设置于同一层的下部电极；以覆盖该栅极电极和该下部电极的方式设置的所述栅极绝缘膜；设置在该栅极绝缘膜的上层的与所述下部电极相对的位置且包括氧化物半导体的蚀刻阻挡层；和在该蚀刻阻挡层上与所述漏极电极设置于同一层的上部电极，
所述辅助电容元件被所述层间绝缘膜覆盖，该层间绝缘膜还具有到达所述蚀刻阻挡层和所述上部电极的第二接触孔，
所述上部电极具有由第一导电膜和设置在该第一导电膜的上层且包括铝的第二导电膜层叠而成的结构，所述第二导电膜与所述第二接触孔分离，由此在两者之间形成有与该第二接触孔连通的空隙部，
在所述第二接触孔的表面，以与所述上部电极电连接而不与该上部电极中的所述第二导电膜接触的方式设置有所述像素电极。
3.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述第一导电膜包含高熔点金属膜。
4.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述漏极电极具有除了所述第一导电膜和第二导电膜之外还在该第二导电膜的上层设置有第三导电膜的结构。
5.如权利要求2所述的薄膜晶体管基板，其特征在于：
所述漏极电极具有除了所述第一导电膜和第二导电膜之外还在该第二导电膜的上层设置有第三导电膜的结构，
所述上部电极具有除了所述第一导电膜和第二导电膜之外还在该第二导电膜的上层设置有第三导电膜的结构。
6.一种液晶显示装置，其特征在于，包括：
权利要求1～5中任一项所述的薄膜晶体管基板；
与所述薄膜晶体管基板相对配置的对置基板；和
在所述薄膜晶体管基板与所述对置基板之间设置的液晶层。
7.一种薄膜晶体管基板的制造方法，用于制造权利要求1所述的薄膜晶体管基板，其特征在于，包括：
形成薄膜晶体管的薄膜晶体管形成工序，其中所述薄膜晶体管具有设置在所述基板上的栅极电极、以覆盖该栅极电极的方式设置的栅极绝缘膜、设置在该栅极绝缘膜的上层且在与该栅极电极相对的位置具有沟道部的氧化物半导体膜、以及在该氧化物半导体膜上以隔着该沟道部彼此分离的方式层叠设置有第一导电膜和其上层的第二导电膜的源极电极和漏极电极；
层间绝缘膜形成工序，以将所述薄膜晶体管形成工序中形成的薄膜晶体管覆盖的方式在所述栅极绝缘膜的上层形成层间绝缘膜；
第一蚀刻工序，在所述层间绝缘膜形成工序之后对所述层间绝缘膜进行干式蚀刻，形成从所述层间绝缘膜到达所述漏极电极的第一接触孔，使得所述第二导电膜露出到表面；
第二蚀刻工序，对所述第一蚀刻工序中形成的所述第一接触孔，使用对铝的氧化物半导体的选择比高的蚀刻液进行湿式蚀刻，使该第二导电膜与所述第二接触孔分离，由此在两者之间形成与该第一接触孔连通的空隙部；和
像素电极形成工序，在包括所述第二蚀刻工序中设置了所述空隙部的所述层间绝缘膜的表面和所述第一接触孔的表面的区域形成导电膜，以与所述漏极电极电连接而不与该漏极电极中的所述第二导电膜接触的方式形成像素电极。
8.如权利要求7所述的薄膜晶体管基板的制造方法，其特征在于：
所述第二蚀刻工序中使用的蚀刻液是氨水。
CN2011800379690A 2010-08-03 2011-05-26 薄膜晶体管基板 Pending CN103053027A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-174792 2010-08-03
JP2010174792 2010-08-03
PCT/JP2011/002931 WO2012017584A1 (ja) 2010-08-03 2011-05-26 薄膜トランジスタ基板

Publications (1)

Publication Number Publication Date
CN103053027A true CN103053027A (zh) 2013-04-17

Family

ID=45559110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800379690A Pending CN103053027A (zh) 2010-08-03 2011-05-26 薄膜晶体管基板

Country Status (5)

Country Link
US (1) US20130208205A1 (zh)
JP (1) JP5269254B2 (zh)
KR (1) KR101318595B1 (zh)
CN (1) CN103053027A (zh)
WO (1) WO2012017584A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122929A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 具有两个电极之间的多个绝缘层的显示装置及其制造方法
CN110676264A (zh) * 2019-09-09 2020-01-10 深圳市华星光电技术有限公司 像素电极接触孔设计
CN110941126A (zh) * 2019-12-27 2020-03-31 Tcl华星光电技术有限公司 阵列基板及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069362A1 (ja) * 2012-11-05 2014-05-08 ソニー株式会社 光学装置およびその製造方法、ならびに電子機器
TW201523877A (zh) * 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102235443B1 (ko) 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107078165B (zh) 2014-09-10 2020-10-02 夏普株式会社 半导体装置、液晶显示装置和半导体装置的制造方法
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
TWI752508B (zh) * 2020-05-26 2022-01-11 群創光電股份有限公司 顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
JP3754558B2 (ja) * 1998-04-28 2006-03-15 松下電器産業株式会社 反射型液晶表示装置
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP4197206B2 (ja) * 1998-12-25 2008-12-17 シャープ株式会社 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法
CN101384950A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796072B2 (ja) * 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
TW200938660A (en) * 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754558B2 (ja) * 1998-04-28 2006-03-15 松下電器産業株式会社 反射型液晶表示装置
JP4197206B2 (ja) * 1998-12-25 2008-12-17 シャープ株式会社 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101384950A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122929A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 具有两个电极之间的多个绝缘层的显示装置及其制造方法
TWI662339B (zh) * 2016-11-30 2019-06-11 南韓商樂金顯示科技股份有限公司 兩電極之間具有多層絕緣層的顯示裝置及其製造方法
CN108122929B (zh) * 2016-11-30 2021-12-17 乐金显示有限公司 具有两个电极之间的多个绝缘层的显示装置及其制造方法
CN110676264A (zh) * 2019-09-09 2020-01-10 深圳市华星光电技术有限公司 像素电极接触孔设计
CN110676264B (zh) * 2019-09-09 2021-11-23 Tcl华星光电技术有限公司 像素电极接触孔设计
CN110941126A (zh) * 2019-12-27 2020-03-31 Tcl华星光电技术有限公司 阵列基板及其制作方法
WO2021128565A1 (zh) * 2019-12-27 2021-07-01 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板
US11454852B2 (en) 2019-12-27 2022-09-27 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Also Published As

Publication number Publication date
WO2012017584A1 (ja) 2012-02-09
JP5269254B2 (ja) 2013-08-21
KR20130069731A (ko) 2013-06-26
KR101318595B1 (ko) 2013-10-15
JPWO2012017584A1 (ja) 2013-09-19
US20130208205A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5330603B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
JP5269254B2 (ja) 薄膜トランジスタ基板
JP3980156B2 (ja) アクティブマトリクス型表示装置
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
JP5149464B2 (ja) コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
TW200916927A (en) Liquid crystal display device and method of manufacturing the liquid crystal display device
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
US9171940B2 (en) Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
JP5505757B2 (ja) 液晶表示装置の製造方法および液晶表示装置
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
EP3002626B1 (en) Liquid crystal display and method of manufacturing the same
JP5900823B2 (ja) 液晶表示装置
JP2007065150A (ja) 液晶表示装置
JP4628393B2 (ja) アクティブマトリクス型液晶表示装置の作製方法
JPWO2013008359A1 (ja) 液晶表示装置およびその製造方法
JP2002062542A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2007193373A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
WO2013076940A1 (ja) アクティブマトリクス基板及び液晶表示装置
JP2005215276A (ja) 液晶表示装置とその製造方法
JP3803640B2 (ja) 液晶表示装置
JP4353282B2 (ja) 電気光学装置
WO1996030801A1 (fr) Affichage a cristaux liquides
JP2008242086A (ja) 電気光学装置製造方法
JP2001217426A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130417