CN102160102B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102160102B
CN102160102B CN2009801371881A CN200980137188A CN102160102B CN 102160102 B CN102160102 B CN 102160102B CN 2009801371881 A CN2009801371881 A CN 2009801371881A CN 200980137188 A CN200980137188 A CN 200980137188A CN 102160102 B CN102160102 B CN 102160102B
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
layer
wiring
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801371881A
Other languages
English (en)
Other versions
CN102160102A (zh
Inventor
山崎舜平
秋元健吾
小森茂树
鱼地秀贵
二村智哉
笠原崇广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102160102A publication Critical patent/CN102160102A/zh
Application granted granted Critical
Publication of CN102160102B publication Critical patent/CN102160102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shift Register Type Memory (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

保护电路包括非线性元件,该非线性元件包括:栅电极;覆盖栅电极的栅绝缘层;在栅绝缘层上与栅电极重叠的第一氧化物半导体层;与第一氧化物半导体层的沟道形成区域重叠的沟道保护层;以及一对第一布线层和第二布线层,其端部在沟道保护层上与栅电极重叠,并层叠有导电层和第二氧化物半导体层。在栅绝缘层上具有不同性质的氧化物半导体层彼此接合,藉此与肖特基结相比可进行稳定工作。因而,结漏可降低,并且可改善非线性元件的特性。

Description

显示装置
技术领域
本发明涉及一种包括氧化物半导体的显示装置。
背景技术
如在液晶显示装置中看到的,形成在诸如玻璃衬底等的平板上的薄膜晶体管使用非晶硅或多晶硅制造。使用非晶硅制造的薄膜晶体管具有低场效应迁移率,但是这种晶体管可在具有大面积的玻璃衬底上形成。另一方面,使用晶体硅制造的薄膜晶体管具有高场效应迁移率,但是需要进行诸如激光退火等的结晶步骤,且这种晶体管并不一定适合于大玻璃衬底。
另一方面,使用氧化物半导体制造薄膜晶体管,并将其应用于电子器件和光学器件的技术受到注目。例如,专利文献1及专利文献2公开将氧化锌(ZnO)或基于In-Ga-Zn-O的氧化物半导体用作氧化物半导体膜来制造薄膜晶体管,并将这种晶体管用作图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
发明内容
其中使用氧化物半导体来形成沟道形成区域的薄膜晶体管具有如下特性:其工作速度比包括非晶硅的薄膜晶体管快,并且其制造工艺比包括多晶硅的薄膜晶体管的制造工艺简单。换言之,使用氧化物半导体即使在300℃以下的低温下也有可能制造场效应迁移率高的薄膜晶体管。
为了利用包括工作特性优良并可以在低温下制造的氧化物半导体的显示装置的这种特性,包括适当结构的保护电路等是必要的。此外,重要的是,保证包括氧化物半导体的显示装置的可靠性。
本发明的一个实施方式的一个目的在于提供具有适合保护电路的结构。
本发明的一个实施方式的一个目的在于:在除了氧化物半导体以外还层叠绝缘层及导电膜来制造的期望有各种用途的显示装置中,增强保护电路的功能而将工作稳定化。
本发明的一个实施方式是一种显示装置,其中使用包括氧化物半导体的非线性元件形成保护电路。该非线性元件包括氧含量不同的氧化物半导体的组合。
本发明的一个示例性实施方式是一种显示装置,包括:在具有绝缘表面的衬底上彼此交叉设置的扫描线和信号线,其中像素电极排列为矩阵的像素部,以及在该像素部的外侧区域中由氧化物半导体形成的非线性元件。像素部包括其中沟道形成区域形成于第一氧化物半导体层中的薄膜晶体管。像素部中的薄膜晶体管包括:与扫描线连接的栅电极;与信号线连接并与第一氧化物半导体层接触的第一布线层;以及与像素电极连接并与第一氧化物半导体层接触的第二布线层。此外,在设置于衬底的周边部的信号输入端子和像素部之间设置有非线性元件。该非线性元件包括:栅电极;覆盖该栅电极的栅绝缘层;在栅绝缘层上与栅电极重叠的第一氧化物半导体层;与第一氧化物半导体层的沟道形成区域重叠的沟道保护层;以及第一布线层和第二布线层,其端部在沟道保护层上与栅电极重叠,并层叠有导电层和第二氧化物半导体层。非线性元件的栅电极与扫描线或信号线连接,并且该非线性元件的第一布线层或第二布线层通过第三布线层连接至栅电极以使栅电极的电位施加至该第一布线层或第二布线层。
本发明的一个示例性实施方式是一种显示装置,包括:在具有绝缘表面的衬底上彼此交叉地设置的扫描线与信号线,其中像素电极排列为矩阵的像素部,以及该像素部的外侧区域中的保护电路。像素部包括其中沟道形成区域形成于第一氧化物半导体层的薄膜晶体管。像素部中的薄膜晶体管包括:与扫描线连接的栅电极;与信号线连接并与第一氧化物半导体层接触的第一布线层;以及与像素电极连接并与第一氧化物半导体层接触的第二布线层。在像素部的外侧区域中设置有使扫描线与公共布线彼此连接的保护电路、以及使信号线和公共布线彼此连接的保护电路。保护电路包括非线性元件,该非线性元件包括:栅电极;覆盖该栅电极的栅绝缘层;在栅绝缘层上与栅电极重叠的第一氧化物半导体层;覆盖第一氧化物半导体层的沟道形成区域的沟道保护层;以及第一布线层和第二布线层,其端部在沟道保护层上与栅电极重叠,并层叠有导电层和第二氧化物半导体层。此外,非线性元件的第一布线层或第二布线层通过第三布线层连接至栅电极。
在此,第一氧化物半导体层的氧浓度高于第二氧化物半导体层的氧浓度。换言之,第一氧化物半导体层是氧过量型,并且第二氧化物半导体层是氧缺乏型。第一氧化物半导体层的导电率低于第二氧化物半导体层的导电率。第一氧化物半导体层及第二氧化物半导体层具有非单晶结构,且至少包含非晶成分。另外,在一些情形中第二氧化物半导体层在非晶结构中包含纳米晶体。
注意,为方便起见在本说明书中使用了第一、第二等序数词,但其并不表示步骤的顺序或层的层叠顺序。另外,本说明书中的序数词不表示详细说明本发明的具体名称。
根据本发明的一个实施方式,通过使用包括氧化物半导体的非线性元件构成保护电路可提供包括具有适合保护电路的结构的显示装置。与只采用金属布线的情况相比,通过在非线性元件的第一氧化物半导体层与布线层的连接结构中设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域,允许进行稳定工作。由此,可以增强保护电路的功能并实现工作的稳定化。
附图简述
在附图中:
图1说明显示装置中包括信号输入端子、扫描线、信号线、以及非线性元件的保护电路和像素部的位置关系;
图2示出保护电路的一示例;
图3示出保护电路的一示例;
图4A和4B是示出保护电路的一示例的平面图;
图5是示出保护电路的一示例的截面图;
图6A和6B是示出保护电路的一示例的平面图;
图7A和7B是示出保护电路的一示例的平面图;
图8A至8C是说明保护电路的制造工艺的截面图;
图9A至9C是说明保护电路的制造工艺的截面图;
图10是电子纸的截面图;
图11A和11B分别是说明半导体器件的框图;
图12说明信号线驱动电路的结构;
图13是信号线驱动电路的工作的时序图;
图14是信号线驱动电路的工作的时序图;
图15是说明移位寄存器的结构的示图;
图16说明图15的触发器的连接结构;
图17A1和17A2是是说明实施方式6的半导体器件的俯视图,图17B是说明实施方式6的半导体器件的截面图;
图18是说明实施方式6的半导体器件的截面图;
图19说明实施方式7的半导体器件的像素的等效电路;
图20A至20C分别说明实施方式7的半导体器件;
图21A和21B是说明实施方式7的半导体器件的俯视图及截面图;
图22A和22B说明电子纸的应用的例子;
图23是示出电子书设备的一示例的外观图;
图24A是示出电视机的示例的外观图,而图24B是示出数码相框的示例的外观图;
图25A和25B是示出游戏机的示例的外观图;
图26是示出移动电话的一示例的外观图;
图27A和27B是示出保护电路的一示例的截面图。
具体实施方式
下面,参照附图对本发明的实施方式进行说明。但是,本发明不局限于以下的说明,本领域的普通技术人员可以很容易地理解:其方式及详细内容在不脱离本发明的宗旨和范围的情况下可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限于以下所示的实施方式所记载的内容中。在以下说明的本发明的结构中,不同附图中使用相同的附图标记来表示相同的部分。
实施方式1
在实施方式1中,参照附图说明具有像素部和包括设置在像素部周边的非线性元件的保护电路的显示装置的一个示例。
图1说明显示装置中包括信号输入端子、扫描线、信号线、和非线性元件的保护电路与像素部的位置关系。在具有绝缘表面的衬底10上扫描线13与信号线14彼此交叉以构成像素部17。
像素部17包括排列为矩阵的多个像素18。像素18包括连接到扫描线13和信号线14的像素晶体管19、存储电容部20、以及像素电极21。
在在此进行例示的像素结构中,存储电容部20的一个电极与像素晶体管19连接,而另一个电极与电容线22连接。此外,像素电极21构成驱动显示元件(诸如液晶元件、发光元件、对比剂(电子墨)等)的一个电极。这种显示元件的另一个电极连接到公共端子23。
保护电路设置在像素部17与端子11和端子12之间。在实施方式1中,设置多个保护电路。因此,即使因静电等而对扫描线13、信号线14及电容总线27施加冲击电压,也不损坏像素晶体管19等。因此,保护电路具有在施加冲击电压时向公共布线29或公共布线28释放电荷的结构。
在实施方式1中,在扫描线13一侧设置保护电路24,在信号线14一侧设置保护电路25,且在电容总线27一侧设置保护电路26。毋庸赘述,保护电路的结构不限于此。
图2示出保护电路的一示例。该保护电路包括并联排列的非线性元件30和非线性元件31,且其间为扫描线13。非线性元件30和非线性元件31各自包括诸如二极管的二端子元件或诸如晶体管的三端子元件。例如,可通过与像素部的像素晶体管相同的步骤形成保护电路。例如通过连接非线性元件的栅极端子和漏极端子,可实现与二极管相似的特性。
非线性元件30的第一端子(栅极)和第三端子(漏极)连接到扫描线13,而其第二端子(源极)连接到公共布线29。此外,非线性元件31的第一端子(栅极)和第三端子(漏极)连接到公共布线29,而其第二端子(源极)连接到扫描线13。即,图2所示的保护电路包括两个晶体管,其整流方向彼此相反并使扫描线13和公共布线29相互连接。换言之,在扫描线13和公共布线29之间存在其整流方向为从扫描线13到公共布线29的晶体管和其整流方向为从公共布线29到扫描线13的晶体管。
在图2所示的保护电路中,在扫描线13因静电等而相对于公共布线29带正电或负电的情况下,电流以消除电荷的方向流动。例如,当扫描线13带正电时,电流以将其正电荷释放到公共布线29的方向流动。由于该工作,可防止连接到带电扫描线13的像素晶体管19的静电击穿或阈值电压的移动。此外,有可能防止带电扫描线13与和带电扫描线13交叉且其间有绝缘层的另一布线之间的绝缘膜的电介质击穿。
注意,在图2中,使用成对的非线性元件30和非线性元件31,非线性元件30的第一端子(栅极)连接到扫描线13而非线性元件31的第一端子(栅极)连接到公共布线29,即,非线性元件30和非线性元件31的整流方向彼此相反。公共布线29和扫描线13经由各非线性元件的第二端子(源极)和第三端子(漏极)彼此并联连接;即,非线性元件30和非线性元件31并联。作为另一结构,还可添加并联连接的非线性元件,从而可增强保护电路的工作稳定性。例如,图3示出设置在扫描线13和公共布线29之间并包括非线性元件30a和非线性元件30b以及非线性元件31a和非线性元件31b的保护电路。该保护电路包括将第一端子(栅极)分别连接到公共布线29的两个非线性元件(30b、31b)和将第一端子(栅极)分别连接到扫描线13的两个非线性元件(30a、31a)的共四个非线性元件。即,在公共布线29和扫描线13之间连接两对非线性元件,每对包括设置成使其整流方向彼此相反的两个非线性元件。换言之,在扫描线13和公共布线29之间存在其整流方向为从扫描线13至公共布线29的两个晶体管和其整流方向为从公共布线29至扫描线13的两个晶体管。当以此方式用四个非线性元件使公共布线29和扫描线13彼此连接时,即使对扫描线13施加冲击电压,甚至即使因静电等而使公共布线29带电,也有可能防止电荷直接流过扫描线13。注意,图6A示出其中四个非线性元件740a、740b、740c、740d设置在衬底上的一个示例,而图6B是其等效电路图。附图标记650表示扫描线,并且附图标记651表示公共布线。
图7A示出在衬底上使用奇数个非线性元件形成的保护电路的一个示例,而图7B是其等效电路图。在该电路中,非线性元件730b、非线性元件730a作为开关元件连接到非线性元件730c。通过以此方式串联连接非线性元件,可以分散施加给保护电路的非线性元件的瞬时负载。附图标记650表示扫描线,并且附图标记651表示公共布线。
图2示出设置在扫描线13一侧的保护电路;但是可在信号线14一侧上设置具有相似结构的保护电路。
图4A是示出保护电路的一示例的平面图,而图4B是其等效电路图。图5A和5B是沿图4A的线Q1-Q2取得的截面图。以下参照图4A和4B与图5A和5B描述保护电路的结构示例。
非线性元件170a和非线性元件170b分别包括使用与扫描线13相同的层形成的栅电极101和栅电极16。在栅电极101和栅电极16上形成有栅绝缘层102。在栅绝缘层102上形成第一氧化物半导体层103,并且在栅电极101上形成沟道保护层,其间有第一氧化物半导体层103。进而,以彼此相对的方式在沟道保护层上设置第一布线层38和第二布线层39。栅绝缘层102和沟道保护层由诸如氧化硅或氧化铝等的氧化物形成。此外,非线性元件170a和非线性元件170b在主要部分中具有相同结构。
第一氧化物半导体层103被设置成在彼此相对的第一布线层38和第二布线层39下方覆盖栅电极101且其间有栅绝缘层。即,第一氧化物半导体层103设置成与栅电极101重叠,并与栅绝缘层102的上表面和第二氧化物半导体层104a及104b的下表面接触。在此,第一布线层38具有从第一氧化物半导体层103一侧依次层叠有第二氧化物半导体层104a和导电层105a的结构,而第二布线层39具有从第一氧化物半导体层103一侧依次层叠有第二氧化物半导体层104b和导电层105b的结构。
第一氧化物半导体层103的氧浓度高于第二氧化物半导体层(104a和104b)的氧浓度。换言之,第一氧化物半导体层103是氧过量型,而第二氧化物半导体层(104a和104b)是氧缺乏型。因为通过提高第一氧化物半导体层103的氧浓度可减少供体型缺陷,所以得到载流子寿命延长和迁移率提高的有利效果。另一方面,当使第二氧化物半导体层(104a和104b)的氧浓度低于第一氧化物半导体层103的氧浓度时,可提高载流子浓度,且可利用第二氧化物半导体层(104a和104b)来形成源区及漏区。
关于氧化物半导体的结构,第一氧化物半导体层103是包含In、Ga、Zn和O的非单晶氧化物半导体层,且至少具有非晶成分,而第二氧化物半导体层(104a和104b)是各自包含In、Ga、Zn及O的非单晶氧化物半导体层,在一些情形中在非单晶结构中包括纳米晶体。并且,第一氧化物半导体层103具有其导电率低于第二氧化物半导体层(104a和104b)的导电率的特性。因此,在实施方式1的非线性元件170a和非线性元件170b中,第二氧化物半导体层(104a和104b)可具有与晶体管的源区和漏区相似的功能。用作源区的第二氧化物半导体层104a和用作漏区的第二氧化物半导体层104b具有n型导电型,且其活化能(ΔE)是0.01eV以上且0.1eV以下,并且第二氧化物半导体层(104a和104b)也可称为n+区域。
第一氧化物半导体层103及第二氧化物半导体层(104a和104b)典型地由氧化锌(ZnO)或包含In、Ga和Zn的氧化物半导体材料形成。
第二氧化物半导体层(104a和104b)设置成与第一氧化物半导体层103、导电层(105a和105b)接触并设置在其中间,且获得性质不同的氧化物半导体层的结。与在第一氧化物半导体层和导电层彼此直接接触的情形中形成的肖特基结相比,通过在第一氧化物半导体层和导电层之间设置其导电率高于第一氧化物半导体层103的第二氧化物半导体层(104a和104b),稳定工作变得有可能。即,热稳定性增高,从而稳定工作变得有可能。由此,增强了保护电路的功能并能实现工作的稳定化。此外,结漏(junction leak)可被降低,且可增强非线性元件170a和非线性元件170b的特性。
在第一氧化物半导体层103上设置有保护绝缘膜107。保护绝缘膜107由诸如氧化硅或氧化铝的氧化物形成。此外,通过在氧化硅或氧化铝上层叠氮化硅、氮化铝、氧氮化硅或氧氮化铝,可增强作为保护膜的功能。
在任一种情况下,在与第一氧化物半导体层103接触的保护绝缘膜107是氧化物时,都有可能防止从第一氧化物半导体层103抽出氧,并防止使其变成氧缺乏型。此外,通过其中第一氧化物半导体层103不与包含氮化物的绝缘层直接接触的结构,有可能防止氮化物中的氢扩散并在第一氧化物半导体层103中产生起因于羟基等的缺陷。
保护绝缘膜107设置有接触孔125及128,其中使用与栅电极101相同的层形成的扫描线13连接至非线性元件170a的第三端子(漏极)。通过由与像素部的像素电极相同的材料形成的第三布线层110形成该连接。第三布线层110由例如从氧化铟锡(ITO:indium tin oxide)、氧化锌(ZnO)、氧化锡(SnO2)等形成透明导电膜的材料形成。由此,第三布线层110具有比由金属材料形成的布线高的电阻。当保护电路包括包含这种电阻成分的布线时,有可能防止因过大量的电流流过而损坏非线性元件170a。
尽管图4A和4B及图5示出了针对扫描线13设置的保护电路的示例,相似的保护电路也可应用于信号线、电容总线等。
根据实施方式1,通过以此方式设置包括氧化物半导体的保护电路,可提供具有适合保护电路的结构的显示装置。由此,可增强保护电路的功能并实现工作的稳定化。
实施方式2
在实施方式2中,参照图8A-8C和图9A至9C对在实施方式1中图4A所示的保护电路的制造工艺的一个实施方式进行说明。图8A-8C和图9A至9C是沿图4A中的Q1-Q2线取得的截面图。
在图8A中,作为具有透光性的衬底100,可使用在市场上销售的钡硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。例如,优选按成分比而言所包含的氧化钡(BaO)大于硼酸(B2O3),且其应变点为730℃以上的玻璃衬底。这是因为即使当在700℃左右的高温下对氧化物半导体层进行热处理时玻璃衬底也不应变。
接着,在衬底100的整个面上形成导电层。然后,通过第一光刻步骤形成抗蚀剂掩模,并且通过蚀刻去除不需要的部分来形成布线和电极(诸如包括栅电极101的栅极布线、电容布线以及端子)。在此,进行蚀刻,以使至少栅电极101的端部形成为锥形。
包括栅电极101的栅极布线、电容布线、端子部的端子优选由诸如铝(Al)或铜(Cu)等的低电阻导电材料形成;然而,因为铝本身具有诸如耐热性低且容易腐蚀等确定,所以优选与耐热导电材料组合使用。作为耐热导电材料,可使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、Sc(钪)中的元素、包含这些元素的任一种的合金、包含这些元素的组合的合金膜或者包含这些元素的任一种的氮化物膜。
随后,在栅电极101的整个面上形成栅绝缘层102。栅绝缘层102通过溅射法等形成为50nm至250nm的膜厚。
例如,通过溅射法将氧化硅膜形成为100nm的厚度作为栅绝缘层102。毋庸赘言,栅绝缘层102不限于这样的氧化硅膜,且可以是由氧氮化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的另一绝缘层构成的单层或叠层。
接着,在形成第一氧化物半导体层之前对栅绝缘层102进行等离子体处理。在此,进行其中通过将氧气和氩气导入沉积室内产生等离子体的反溅射,从而使用氧自由基或氧对栅绝缘层进行处理。由此,去除附着在表面的尘埃,并且此外使栅绝缘层的表面改性为氧过量区域。对栅绝缘层的表面进行氧自由基处理从而使其表面变为氧过量区域是有效的,因为在后面步骤用于提高可靠性的热处理(200℃至600℃)中形成用于使栅绝缘层和第一氧化物半导体层之间的界面改性的氧供应源。
通过按需适当地改变引入处理室内的气体以及设置在该室内的靶,可通过溅射法不暴露于大气地连续形成栅绝缘层102、第一氧化物半导体层以及用作沟道保护层的绝缘膜。在不暴露于大气情况下的连续成膜可防止杂质的混入。在不暴露于大气的连续成膜的情况下,优选多室类型的制造装置。
特别地,优选连续形成与第一氧化物半导体层接触的栅绝缘层102和第一氧化物半导体层。通过像这样的连续膜形成,可以形成叠层之间的界面而没有受诸如水蒸气等的大气成分和大气中存在的污染杂质元素或尘屑污染。因此,可减少非线形元件和薄膜晶体管的特性中的变化。
注意,在本说明书中,术语“连续成膜”是指如下状态:在从通过溅射法进行的第一成膜步骤到通过溅射法进行的第二成膜步骤的一系列步骤中,其中放置有待处理衬底的气氛不与诸如大气等的污染气氛接触而一直控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜,可对已清洗的衬底进行成膜,而可避免水分等再附着。
在对栅绝缘层102进行等离子体处理之后,以不使进行等离子体处理的衬底暴露于大气的方式形成第一氧化物半导体层。通过不使进行等离子体处理的衬底暴露于大气的方式形成第一氧化物半导体层,可以避免尘埃或水分附着在栅绝缘层和半导体膜之间的界面的缺陷。在此,在靶为直径8英寸的包含In、Ga和Zn的半导体靶(成分比是In2O3∶Ga2O3∶ZnO=1∶1∶1),衬底和靶之间的距离设定为170mm,压力设定为0.4Pa,直流(DC)电源设定为0.5kW的条件下,在氧气氛下形成第一氧化物半导体层。注意,优选脉冲直流(DC)电源,因为可以减少尘埃,并且膜厚也可均匀。第一氧化物半导体层的厚度被设定为5nm至200nm。在实施方式2中第一氧化物半导体层的厚度为100nm。
当在与第二氧化物半导体层不同的条件下形成第一氧化物半导体层时,该第一氧化物半导体层具有与第二氧化物半导体层不同的成分;例如,第一氧化物半导体层包含比第二氧化物半导体层中的氧更多的氧。在此情形中,例如,与第二氧化物半导体层的沉积条件中的氧气流量和氩气流量相比,第一氧化物半导体层的沉积条件中的氧气体流量增大。具体而言,第二氧化物半导体层在稀有气体(诸如氩或氦等)气氛下(或者含氧气10%以下且氩气90%以上的气体)形成,而第一氧化物半导体层在氧气氛下(或者氧气流量大于氩气流量,并且其比率是1∶1以上的氧气和氩气的混合气体)形成。当第一氧化物半导体层中包含比第二氧化物半导体多的氧时,可以使其导电率低于第二氧化物半导体层的导电率。另外,因为第一氧化物半导体层包含大量的氧时,可减少截止电流的量;因此可提供导通/截止比高的薄膜晶体管。
另外,可在与先前进行反溅射的处理室相同的处理室中形成第一氧化物半导体层,或者如果可在不暴露于大气的情况下进行成膜,则可在与先前进行反溅射的处理室不同的处理室中形成第一氧化物半导体层。
接着,在半导体膜成膜之后,在第一氧化物半导体层上形成用作沟道保护层的绝缘膜。通过像这样的连续成膜,在半导体膜的和与栅极绝缘层接触的面相反一侧的区域,即所谓的背沟道部中,可以形成叠层之间的界面而没有受诸如水蒸气等的大气成分及大气中存在的杂质元素及尘屑所引起的污染。因而可以减少非线性元件的特性的变化。
使用其中设置有氧化硅(人工石英)的靶和用于氧化物半导体膜的靶的多室型溅射装置来形成氧化硅膜作为沟道保护层,而不使在前面工艺中形成的第一氧化物半导体层暴露于大气。
接着,使用利用实施方式2中的第二光掩模形成的抗蚀剂掩模,对形成在第一氧化物半导体层上的氧化硅膜选择性地进行蚀刻,来形成沟道保护层133。
接着,通过溅射法在沟道保护层133和第一氧化物半导体层上形成第二氧化物半导体层。在此,在直径8英寸靶包括成分比为1∶1∶1的氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锌(ZnO)(=In2O3∶Ga2O3∶ZnO),衬底和靶之间的距离设定为170mm,沉积室的压力设定为0.4Pa,直流(DC)电源设定为0.5kW,沉积温度设定为室温,并且氩气流量设定为40sccm的条件下进行溅射沉积。由此,形成包含In、Ga、Zn和氧为成分的半导体膜作为第二氧化物半导体层。虽然有意使用其成分比为1∶1∶1(=In2O3∶Ga2O3∶ZnO)的靶,但是常常获得刚成膜后即具有1nm至10nm大小晶粒的氧化物半导体膜。可以说,通过适当地调节反应性溅射的沉积条件,诸如靶的成分比、沉积压力(0.1Pa至2.0Pa)、电力(250W至3000W:8英寸φ)、温度(室温至100℃)等,可控制是否有晶粒和晶粒的密度,并且可将晶粒尺寸调节在1nm至10nm的范围内。第二氧化物半导体层的厚度被设定为5nm至20nm。毋庸赘言,在膜中包含晶粒的情形中,所包含的晶粒的大小不超过膜厚。在实施方式2中第二氧化物半导体层的厚度为5nm。
接着,进行第三光刻工艺以形成抗蚀剂掩模,并且对第一氧化物半导体层和第二氧化物半导体层进行蚀刻。在此,使用ITO07N(日本关东化学公司产品)执行湿法蚀刻来去除不需要的部分;由此形成第一氧化物半导体层103和第二氧化物半导体层111。注意,在此蚀刻不局限于湿法蚀刻,也可以是干法蚀刻。图8B示出该阶段中的截面。
接着,通过溅射法或真空蒸镀法在第二氧化物半导体层111和栅绝缘层102上由金属材料形成导电膜132。作为导电膜132的材料,存在选自Al、Cr、Ta、Ti、Mo、W中的元素、包括上述元素的合金、其中组合某些上述元素的合金膜等。
在进行200℃至600℃的热处理的情况下,优选导电膜具有承受该热处理的耐热性。因为铝本身具有诸如耐热性低并容易腐蚀等缺点,所以与耐热导电材料组合使用。作为可与Al组合使用的耐热导电材料,可使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、Sc(钪)中的元素、包括这些元素的任一种的合金、包括这些元素的组合的合金膜或者包括这些元素的任一种的氮化物。
在此实施方式中,导电膜132具有如下的三层结构:形成Ti膜,在该Ti膜上层叠包含Nd的铝(Al-Nd)膜,并且在其上层叠另一Ti膜。或者,导电膜132也可具有两层结构,其中在铝膜上层叠钛膜。再或者,导电膜132可具有包含硅的铝膜或钛膜的单层结构。图8C示出该阶段中的截面。
接着,进行第四光刻步骤以形成抗蚀剂掩模131,并且通过蚀刻去除导电膜132的不需要的部分。因而形成导电层105a和105b(参照图9A)。此时,湿法蚀刻或干法蚀刻可被用作蚀刻方法。在实施方式2中,采用使用SiCl4和BCl3的混合气体的干法蚀刻,对其中层叠有Ti膜、包含Nd的铝(Al-Nd)膜和Ti膜的导电膜进行蚀刻。以此方式,形成导电层105a和105b。
接着,使用与用于导电膜132的掩模相同的掩模,对导电层105a和105b之间露出的第二氧化物半导体层进行蚀刻。在此,使用ITO07N(日本关东化学公司产品)的湿法蚀刻去除不需要的部分;由此形成第二氧化物半导体层(104a和104b)。注意,此时的蚀刻不局限于湿法蚀刻而也可是干法蚀刻。另外,第一氧化物半导体层和第二氧化物半导体层溶解在相同的蚀刻剂中。从而,在第一氧化物半导体层上直接形成有第二氧化物半导体层时,难以只对第二氧化物半导体层进行选择性蚀刻。但是,在实施方式2中第二氧化物半导体层在第一氧化物半导体层上形成且其间有沟道保护层133,由此在蚀刻第二氧化物半导体层时第一氧化物半导体层103不可能被损坏。
接着,优选进行200℃至600℃,典型地300℃至500℃的热处理。在此,在炉中,在氮气氛下进行350℃、一个小时的热处理。该热处理允许包含In、Ga及Zn的半导体层的原子重新排列。由于通过该热处理消除阻挡载流子移动的畸变,因此此时的热处理(包括光退火)是重要的。对何时进行热处理没有特别的限制,只要在第一氧化物半导体层形成后执行即可;例如也可以在形成保护膜后进行热处理。通过这些步骤,可完成第一氧化物半导体层103为沟道形成区域的非线性元件170a。图9A示出该阶段中的截面图。
接着,去除抗蚀剂掩模,并且形成覆盖非线性元件170a的保护绝缘膜107。保护绝缘膜107可以通过溅射法等使用氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等形成。
接着,进行第五光刻步骤以形成抗蚀剂掩模,并且进行对保护绝缘膜107的蚀刻。由此形成到达导电层105b的接触孔125。为了减少所使用掩模的数量,优选使用相同抗蚀剂掩模对栅绝缘层102进行蚀刻,来形成到达栅电极的接触孔128。图9B示出该阶段中的截面图。
接着,去除抗蚀剂掩模,之后形成透明导电膜。作为透明导电膜的材料,可给出氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2,以下简称ITO)等,并可通过溅射法、真空蒸镀法等形成透明导电膜。利用基于盐酸的溶液进行这些材料的蚀刻处理。但是,因为尤其对ITO的蚀刻容易产生残渣,所以也可以使用氧化铟和氧化锌的合金(In2O3-ZnO),以便于改善蚀刻加工性。
接着,进行第六光刻步骤以形成抗蚀剂掩模,并且去除透明导电膜的不需要部分。因而形成未图示的像素电极。
另外,在该第六光刻步骤中,通过将栅绝缘层102及保护绝缘膜107用作为电介质,电容布线和像素电极一起形成未图示的电容部中的存储电容。
另外,在该第六光刻步骤中,抗蚀剂掩模覆盖端子部以使保留形成在端子部中的透明导电膜。透明导电膜用作用于连接到FPC的电极或布线、用作源极布线的输入端子的连接用端子电极等。
此外,在实施方式2中,用作非线性元件170a的漏电极的导电层105b经由使用透明导电膜构成的第三布线层110在接触孔125和128中连接至扫描线108,由此形成保护电路。
接着,去除抗蚀剂掩模。图9C示出该阶段中的截面图。
通过以此方式执行的六个光刻步骤,可通过使用六个光掩模完成具有多个非线性元件(在实施方式2中,具有两个非线性元件170a以及170b)的保护电路。与只使用金属布线的情况相比,在非线性元件的第一氧化物半导体层和布线层之间的连接结构中,设置接合到其导电率高于第一氧化物半导体层的第二氧化物半导体层的区域允许稳定工作。根据实施方式2,可以与非线性元件的形成一起并以同样的方法制造多个TFT。因此可同时制造包括底栅型的n沟道TFT的像素部和保护电路。换言之,根据实施方式2所述的步骤,可以制造安装有因薄膜剥离引起的缺陷较少的保护二极管的有源矩阵型显示装置用板。
另外,如果第一氧化物半导体层103受到损伤,则非线性元件的电特性也变差。但是,因为沟道保护层保护实施方式2中的非线性元件的第一氧化物半导体层的沟道形成区域,所以在对用作源电极和漏电极的导电膜132的蚀刻步骤以及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层103不可能受到损伤。因此,其沟道形成区域受沟道保护层保护的实施方式2的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的显示装置也有优异的可靠性。
实施方式3
在实施方式3中,参照图27A和27B描述具有像素部和包括像素部周边的非线性元件的保护电路的显示装置的与实施方式2不同的一个示例。
图27A是其中在相同衬底上形成有排列在像素部中的薄膜晶体管和包括非线性元件的保护电路的显示装置的截面示图。在非线性元件270a中,用作源电极和漏电极的导电层(105a和105b)设置成与第一氧化物半导体层103接触。
在非线性元件270a中,导电层105a和导电层105b优选与通过等离子体处理改性的第一氧化物半导体层103接触。在实施方式3中,在形成导电层之前,对第一氧化物半导体层103进行等离子体处理。
作为等离子体处理,例如可进行反溅射处理。通过使用氩气、氢气、或氩及氢的混合气体,可进行等离子体处理。另外,这种气体也可包含氧气。另外,也可以使用另一稀有气体代替氩气。
如图27B所示,在第一氧化物半导体层103上形成保护绝缘膜107和绝缘层136作为层间绝缘层。导电层105a和105b通过形成在保护绝缘膜107及绝缘层136中的接触孔接触第一氧化物半导体层103并与之电连接。
在图27B中,使用氧化硅层通过溅射法来形成栅绝缘层102和沟道保护层133,使用处于氧过量状态的包含In、Ga及Zn的氧化物半导体层通过溅射法来形成第一氧化物半导体层103,并且使用氮化硅层通过溅射法来形成绝缘层135。
同样在图27B中,优选在形成用作源电极和漏电极的导电层(105a和105b)之前,对第一氧化物半导体层103进行等离子体处理。可以在沟道保护层133形成于第一氧化物半导体层103上之后进行等离子体处理,或者也可以对露出于形成于保护绝缘膜107和绝缘层136中的接触孔底部的第一氧化物半导体层103进行等离子体处理。
通过形成与利用等离子体处理改性的第一氧化物半导体层103接触的用作源电极及漏电极的导电层(105a和105b),可降低第一氧化物半导体层103与用作源电极和漏电极的导电层(105a和105b)的接触电阻。另外,通过等离子体处理,第一氧化物半导体层103与用作源电极和漏电极的导电层(105a和105b)的接合强度提高,因此不容易产生起因于薄膜剥离的缺陷。
通过上述步骤,可制造具有作为非线性半导体器件的高可靠性保护电路的显示装置。
另外,如果第一氧化物半导体层103受到损伤,则非线性元件的电特性也变差。但是,因为实施方式3中的非线性元件的第一氧化物半导体层的沟道形成区域受沟道保护层保护,所以在对用作源电极和漏电极的导电层的蚀刻步骤中,第一氧化物半导体层103不可能受到损伤。因此,其中其沟道形成区域受沟道保护层保护的实施方式3的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的显示装置也有优异的可靠性。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式4
实施方式4示出在一个衬底上设置保护电路和像素部中的TFT的电子纸的示例,作为根据本发明的一个实施方式的显示装置。
图10示出有源矩阵型电子纸设备,作为根据本发明的一个实施方式的显示装置的示例。用作半导体器件的薄膜晶体管581可以与实施方式2所述的非线性元件相似的方式制造,并且电特性高,其中包含In、Ga及Zn的氧化物半导体用作半导体层以及源区和漏区。
图10中的电子纸是其中采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法,其中将分别着色为白色和黑色的球形粒子排列在是用作显示元件的电极层的第一电极层和第二电极层之间,并且在第一电极层和第二电极层之间产生电位差来控制球形粒子的方向,从而进行显示。
薄膜晶体管581具有底栅结构,其中源电极层或漏电极层电连接至形成于绝缘层585中的开口中的第一电极层587。栅绝缘层583在栅电极上,并且保护层584在沟道保护层上。在第一电极层587和第二电极层588之间设置有球形粒子589。每个球形粒子589包括黑色区590a和白色区590b,以及黑色区590a和白色区590b周围填充有液体的空洞594。球形粒子589的周边填充有树脂等的填料595。这些都在第一衬底和第二衬底之间(参照图10)。
此外,还可使用电泳元件代替扭转球。使用直径为约10μm至20μm的微囊,这些微囊填充有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中,当由第一电极层和第二电极层施加电场时,白色微粒和黑色微粒彼此向相对两侧移动,从而可以显示白色或黑色。使用这种原理的显示元件是电泳显示元件,一般称为电子纸。电泳显示元件具有比液晶显示元件高的反射率,因而不需要辅助灯。此外,功耗低,并且在昏暗的地方也能够辨别显示部。另外,即使不向显示部供电,也能够保持显示一次的图像。因此,即使使具有显示功能的半导体器件(也简称为显示装置,或设置有显示装置的半导体器件)远离例如用作电源的电波源,也能够储存显示过像。
通过上述步骤,与只采用金属布线的情况相比,在非线性元件的第一氧化物半导体层与布线层的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域允许稳定工作。由此,增强保护电路的功能并且能实现工作的稳定化。此外,有可能通过结合包括不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路来制造具有稳定工作的高可靠性电子纸。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式4的非线性元件的第一氧化物半导体层的沟道形成区域受沟道保护层保护,所以在对用作源电极和漏电极的导电膜的蚀刻以及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中其沟道形成区域受沟道保护层保护的实施方式4的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的电子纸也有优异的可靠性。
实施方式4可以与其它实施方式的任何结构适当地组合来实现。
实施方式5
实施方式5参照图11A和11B、图12、图13、图14、图15和图16描述:在作为根据本发明的一个实施方式的半导体器件的一示例的显示装置中,在一个衬底上至少制造保护电路、驱动电路的一部分和像素部中的薄膜晶体管的一个示例
与实施方式2或3中所述的非线性元件相似的方式形成在与保护电路相同的衬底上形成的像素部中的薄膜晶体管。薄膜晶体管被形成为n沟道型TFT,因此驱动电路中的可使用n沟道型TFT构成的一部分与像素部的薄膜晶体管在同一衬底上形成。
图11A示出作为根据本发明的一个实施方式的半导体器件的一示例的有源矩阵型液晶显示装置的框图的一示例。图11A所示的显示装置在衬底5300上包括:具有多个设置有显示元件的像素的像素部5301;选择像素的扫描线驱动电路5302;以及控制对所选择像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸的多条信号线S1-Sm(未图示)连接至信号线驱动电路5303,并通过从扫描线驱动电路5302在行方向上延伸的多条扫描线G1-Gn(未图示)连接至扫描线驱动电路5302。该像素部5301包括对应于信号线S1-Sm和扫描线G1-Gn的排列为矩阵的多个像素(未图示)。此外,各个像素连接至信号线Sj(信号线S1-Sm中的任一条)、扫描线Gi(扫描线G1-Gn中的任一条)。
可通过与实施方式2或3中所述的非线性元件相似的方法与之一同形成的薄膜晶体管是n沟道型TFT,且参照图12说明包括n沟道型TFT的信号线驱动电路。
图12中的信号线驱动电路包括:驱动器IC 5601;开关群5602_1至5602_M;第一布线5611;第二布线5612;第三布线5613;以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接到第一布线5611、第二布线5612、第三布线5613以及布线5621_1至5621_M。开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613以及对应于开关群5602_1至5602_M的布线5621_1至5621_M之一。布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接到三条信号线。例如,第J列的布线562_1J(布线5621_1至5621_M之一)通过开关群5602_J的第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
注意,对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意,驱动器IC 5601优选形成在单晶衬底上。开关群5602_1至5602_M优选形成在与像素部相同的衬底上。因此,驱动器IC 5601可通过FPC等连接至开关群5602_1至5602_M。
接着,参照图13的时序图说明图12中的信号线驱动电路的工作。图13的时序图示出选择第i行扫描线Gi时的时序图。第i行中扫描线Gi的选择周期被分割为第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。此外,在选择另一行的扫描线的情况下,图12的信号线驱动电路也进行与图13相似的工作。
注意,图13的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
图13的时序图示出第i行扫描线Gi被选择时的时序、第一薄膜晶体管5603a导通/截止时的时序5703a、第二薄膜晶体管5603b导通/截止时的时序5703b、第三薄膜晶体管5603c导通/截止时的时序5703c以及输入到第J列布线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3中,分别对布线5621_1至布线5621_M输入不同的视频信号。例如,在第一子选择周期T1中对布线5621_J的视频信号输入被输入到信号线Sj-1,在第二子选择周期T2中对布线5621_J的视频信号输入被输入到信号线Sj,并且在第三子选择周期T3中对布线5621_J的视频信号输入被输入到信号线Sj+1。此外,在第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3中,输入到布线5621_J的视频信号由数据_j-1、数据_j、数据_j+1标示。
如图13所示,在第一子选择周期T1中,第一薄膜晶体管5603a导通,而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时,输入到布线5621_J的数据_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择周期T2中,第二薄膜晶体管5603b导通,而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时,输入到布线5621_J的数据_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择周期T3中,第三薄膜晶体管5603c导通,而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时,输入到布线5621_J的数据_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述,在图12的信号线驱动电路中,通过将一个门选周期分割为三个,可在一个门选周期中将视频信号从一布线5621输入到三条信号线。因此,在图12的信号线驱动电路中,设置有驱动器IC 5601的衬底和设置有像素部的衬底的连接数可以为信号线数的大约1/3。连接数减少为信号线数的大约1/3,从而可提高图12的信号线驱动电路的可靠性、成品率等。
注意,只要能够如图12所示,将一个门选周期分割为多个子选择周期,并且在各子选择周期中从一布线向多条信号线输入视频信号,对于薄膜晶体管的排列、数量和驱动方法等就没有特定限制。
例如,当在三个以上子选择周期的每一个周期中从一布线将视频信号输入到三条以上的信号线时,添加薄膜晶体管和用于控制薄膜晶体管的布线即可。注意,当将一个门选周期分割为四个以上的子选择周期时,一个子选择周期变短。因此,优选将一个门选周期分割为两个或三个子选择周期。
作为另一示例,也可如图14的时序图所示,将一个门选周期分割为预充电周期Tp、第一子选择周期T1、第二子选择周期T2、以及第三子选择周期T3。图14的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a导通/截止的时序5803a、第二薄膜晶体管5603b导通/截止的时序5803b、第三薄膜晶体管5603c导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图14所示,在预充电周期Tp中,第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c导通。此时,输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择周期T1中,第一薄膜晶体管5603a导通,而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时,输入到布线5621_J的数据_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择周期T2中,第二薄膜晶体管5603b导通,而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时,输入到布线5621_J的数据_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择周期T3中,第三薄膜晶体管5603c导通,而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时,输入到布线5621_J的数据_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述,在应用了图14时序图的图12的信号线驱动电路中,视频信号可被高速写入像素,因为信号线可通过在子选择周期之前提供预充电选择周期来进行预充电。注意,在图14中,使用相同的附图标记来表示与图13相同的部分,而省略对于相同部分或具有相同功能部分的详细说明。
此外,描述扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器和缓冲器。此外,在一些情况下,扫描线驱动电路还可包括电平转移器。在扫描线驱动电路中,当对移位寄存器输入时钟信号(CLK)和起始脉冲信号(SP)时,生成选择信号。所生成的选择信号由缓冲器缓冲和放大,并且所得信号被供给到对应的扫描线。扫描线连接到一条线用的像素的晶体管的栅电极。而且,由于需要同时将一条线用的像素中的晶体管导通,因此可使用能够馈送大电流的缓冲器。
参照图15和图16描述用作扫描线驱动电路的一部分的移位寄存器的一个方式。
图15示出移位寄存器的电路结构。图15所示的移位寄存器包括多个触发器(触发器5701_1至5701_n)。该移位寄存器通过输入第一时钟信号、第二时钟信号、起始脉冲信号、以及复位信号来进行工作。
描述图15的移位寄存器的连接关系。在图15的移位寄存器中的第i级触发器5701_i(触发器5701_1至5701_n中之一)中,图16所示的第一布线5501连接到第七布线5717_i-1,图16所示的第二布线5502连接到第七布线5717_i+1,图16所示的第三布线5503连接到第七布线5717_i,并且图16所示的第六布线5506连接到第五布线5715。
此外,在奇数级的触发器中图16所示的第四布线5504连接到第二布线5712,而在偶数级的触发器中其连接到第三布线5713。图16所示的第五布线5505连接到第四布线5714。
注意,图16所示的第一级触发器5701_1的第一布线5501连接到第一布线5711。此外,图16所示的第n级触发器5701_n的第二布线5502连接到第六布线5716。
注意,第一布线5711、第二布线5712、第三布线5713、第六布线5716可分别称为第一信号线、第二信号线、第三信号线、第四信号线。第四布线5714和第五布线5715可分别称为第一电源线和第二电源线。
接着,图16示出图15所示的触发器的细节。图16所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意,第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578分别是n沟道型晶体管,并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时这些晶体管导通。
接着,下面描述图16所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极和漏电极之一)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极的另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505。第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506。第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505。第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506。第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506。第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506。第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意,第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极相连的点各自称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极相连的点各自称为节点5544。
注意,第一布线5501、第二布线5502、第三布线5503以及第四布线5504可分别称为第一信号线、第二信号线、第三信号线以及第四信号线。第五布线5505、第六布线5506可分别称为第一电源线和第二电源线。
或者,也可以仅使用可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起制造的n沟道型TFT来制造信号线驱动电路和扫描线驱动电路。因为可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起形成的n沟道型TFT的晶体管迁移率大,所以可以提高驱动电路的驱动频率。另外,可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起形成的n沟道型TFT包括利用包含铟、镓及锌的氧缺乏型氧化物半导体层形成的源区或漏区。因此,减少寄生电容,且频率特性(称为f特性)提高。包括可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起形成的n沟道型TFT的扫描线驱动电路可高速工作;因此有可能提高帧频率或实现例如黑屏插入。
此外,当增大扫描线驱动电路中晶体管的沟道宽度,或提供多个扫描线驱动电路时,可实现更高的帧频率。在提供多个扫描线驱动电路的情况下,用于驱动偶数行扫描线的扫描线驱动电路设置在一侧,而用于驱动奇数行扫描线的扫描线驱动电路设置在相反一侧;由此可实现帧频率的提高。
在制造作为根据本发明的一个实施方式的半导体器件的一示例的有源矩阵型发光显示装置的情况下,因为至少在至少一个像素中安排多个薄膜晶体管,所以优选安排多个扫描线驱动电路。图11B示出有源矩阵型发光显示装置的框图的一示例。
图11B所示的发光显示装置在衬底5400上包括:包括多个设置有显示元件的像素的像素部5401;选择各像素的第一扫描线驱动电路5402和第二扫描线驱动电路5404;以及控制对所选择像素的视频信号输入的信号线驱动电路5403。
在数字视频信号输入到图11B所示的发光显示装置的像素的情况下,通过切换晶体管的导通和截止,像素被置于发光或非发光状态。因此,可以采用面积比灰度法或时间比灰度法进行灰度级显示。面积比灰度法是一种驱动法,通过该驱动法将一个像素分割为多个子像素并根据视频信号分别驱动各子像素来进行灰度级显示。此外,时间比灰度法是一种驱动法,通过该驱动法控制像素处于发光状态的周期来进行灰度级显示。
因为发光元件的响应时间比液晶元件等短,所以液晶元件适合时间比灰度法。具体而言,在通过时间比灰度法进行显示的情况下,将一个帧周期分割为多个子帧周期。然后,响应于视频信号,在各子帧周期中将像素中的发光元件置于发光或非发光状态。通过将一个帧分割为多个子帧,可以利用视频信号控制在一个帧周期中像素实际发光的总时间长度以显示灰度级。
注意,在图11B所示的发光显示装置中,在一个像素包括两个TFT,即开关TFT和电流控制TFT的情况下,从第一扫描线驱动电路5402生成输入到用作开关TFT的栅极布线的第一扫描线的信号,并且从第二扫描线驱动电路5404生成输入到用作电流控制TFT的栅极布线的第二扫描线的信号。但是,可从一个扫描线驱动电路一起生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外,例如取决于开关元件中所包括的晶体管的数量,可能会在每个像素中设置多条用来控制开关元件的工作的第一扫描线。在此情况下,既可以从一个扫描线驱动电路生成输入到第一扫描线的所有信号,又可以从多个扫描线驱动电路生成输入到第一扫描线的所有信号。
甚至在发光显示装置中,也可将能使用n沟道型TFT构成的驱动电路的一部分连同像素部的薄膜晶体管设置在一个衬底上。另外,也可以仅使用可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起形成的n沟道型TFT制造信号线驱动电路和扫描线驱动电路。
上述驱动电路不仅可用于液晶显示装置或发光显示装置,而且可用于通过利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优点:与纸相同的易读性、功耗比其他的显示装置低、可设置为薄且轻的形状。
电泳显示器可具有各种方式。电泳显示器包含分散在溶剂或溶质中的包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊。通过对微囊施加电场,微囊中的粒子向相反方向移动,且仅显示集合在一侧的粒子的颜色。注意,第一粒子或第二粒子各自包含染料,且在没有电场时不移动。此外,第一粒子和第二粒子的颜色彼此不同(包含无色或色素缺乏)。
以此方式,电泳显示器是利用所谓的介电电泳效应的显示器,藉由该介电电泳效应中介电常数高的物质移动到高电场区。电泳显示器不需要使用液晶显示装置所需的偏振片和对置衬底,从而可以使其厚度和重量是液晶显示装置的一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水。该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外,还有可能通过使用滤色片或具有色素的粒子来进行彩色显示。
此外,通过在有源矩阵衬底上适当地设置多个微囊以使微囊夹在两个电极之间来完成有源矩阵型显示装置,并且当对微囊施加电场时可以进行显示。例如,可以使用利用可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起形成的薄膜晶体管获得的有源矩阵衬底。
注意,微囊中的第一粒子及第二粒子可由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合形成。
通过上述步骤,在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,与只采用金属布线的情况相比,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域或设置通过等离子体处理改性的区域,允许进行稳定工作。因此,可以提高保护电路的功能且可使工作稳定化。此外,有可能通过包括具有不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路,来制造具有工作稳定性的高可靠性显示装置。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式5的非线性元件的第一氧化物半导体层中的沟道形成区域受沟道保护层保护,所以在对用作源电极和漏电极的导电膜的蚀刻步骤及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中沟道形成区域被沟道保护层保护的实施方式5的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的显示装置也有优异的可靠性。
实施方式5可与其他实施方式的任何结构适当地组合来实施。
实施方式6
薄膜晶体管可与根据本发明的一个实施方式的非线性元件一起制造,并且该薄膜晶体管可用作像素部以及驱动电路,从而可制造具有显示功能的半导体器件(也称为显示装置)。此外,根据本发明的一个实施方式的非线性元件和薄膜晶体管可用作驱动电路的一部分或整体,与像素部形成在一个衬底上,从而可形成面板上系统(system-on-panel)。
显示装置包括显示元件。作为显示元件,可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。在其范围内发光元件包括通过电流或电压控制其亮度的元件,具体而言,包括无机电致发光(EL)、有机EL元件等。此外,也可以使用电子墨水等的其对比度因电作用而变化的显示介质。
此外,显示装置包括密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。本发明的一个实施方式涉及在制造显示装置的过程中完成显示元件之前的一个方式的元件衬底,并且该元件衬底设置有在多个像素中分别用于将电流供给到显示元件的装置。具体而言,元件衬底可以处于只设置有显示元件的像素电极的状态,形成用作像素电极的导电膜之后且蚀刻导电膜以形成像素电极之前的状态,或其它任何状态。
本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外,显示装置还包括以下模块的任一种:包括连接器诸如柔性印刷电路(FPC)、载带自动接合(TAB)带或载带封装(TCP)的模块;具有印刷线路板设置于其端部的TAB带或TCP的模块;具有通过玻璃上芯片(COG)方式直接安装到显示元件上的IC(集成电路)的模块。
在实施方式6中,将参照图17A和17B描述作为根据本发明的一个实施方式的显示装置的一个方式的液晶显示面板的外观和截面。图17是面板的俯视图,其中利用密封材料4005将可通过与用于制造非线性元件的方法相似的方法一起制造的电特性高的薄膜晶体管4010、4011和液晶元件4013密封在第一衬底与第二衬底4006之间。图17B对应于沿着图17A1、17A2的M-N取得的截面图。
密封材料4005设置成围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004。在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002和扫描线驱动电路4004以及液晶层4008用密封材料4005密封在第一衬底4001和第二衬底4006之间。在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003,该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在单独制备的衬底上。
注意,对于单独形成的驱动电路的连接方法没有特别的限制,而可以采用已知的COG方法、引线键合方法或TAB方法等。图17A1示出通过COG方法安装信号线驱动电路4003的例子,而图17A2示出通过TAB方法安装信号线驱动电路4003的例子。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。图17B例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010和4011上设置有绝缘层4020、4021。
薄膜晶体管4010和4011各自具有高电特性,其中包含In、Ga和Zn的氧化物半导体被用作半导体层及其源区和漏区,且可通过与用于制造实施方式2或3所述的非线性元件的方法相似的方法与之一起制造。在实施方式6中,薄膜晶体管4010、4011是n沟道型薄膜晶体管。
液晶元件4013所包括的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008彼此重叠的部分对应于液晶元件4013。注意,像素电极层4030和对置电极层4031分别设置有用作取向膜的绝缘层4032和4033,且其间具有液晶层4008,而在液晶层4008与像素电极层4030和对置电极层4031之间分别具有绝缘层4032和4033。
注意,第一衬底4001和第二衬底4006可由玻璃、金属(典型为不锈钢)、陶瓷、或塑料形成。作为塑料,可以包括纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯薄膜或丙烯酸树脂膜。此外,还可使用具有将铝箔夹在PVF膜和聚酯膜之间的结构的薄板。
通过对绝缘层选择性地进行蚀刻而形成的柱状间隔物4035被设置成控制像素电极层4030和对置电极层4031之间的距离(单元间隙)。或者,可使用球状间隔物。
或者,可使用没有取向膜的蓝相液晶。蓝相是液晶相的一种,是指当胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。蓝相只出现在较窄的温度范围内;因此,为了扩展温度范围,利用混合有5重量%以上的手性试剂的液晶组分形成液晶层4008。包含蓝相液晶和手性试剂的液晶组分的响应时间短,为10μs至100μs,并且是光学各向同性的;因此,不需要取向处理从而视角依赖性小。
注意,实施方式6描述透射型液晶显示装置的例子;但是,本发明的一个实施方式可应用于反射型液晶显示装置,或半透射型液晶显示装置。
虽然实施方式6的液晶显示装置具有设置在衬底的外侧(观看者一侧)的偏振片,以及依次设置在内侧的彩色层和显示元件的电极层,但是也可在衬底的内侧设置偏振片。偏振片和彩色层的叠层结构也不局限于实施方式6所述的结构,并且可根据偏振片和彩色层的材料以及制造工艺条件适当地设定。另外,还可设置用作黑矩阵的遮光膜。
在实施方式6中,使用保护膜或用作平坦化绝缘膜的绝缘层(绝缘层4020和绝缘层4021)覆盖实施方式2或3所述的非线性元件、以及可通过与用于制造非线性元件的方法相似的方法与之一起形成的薄膜晶体管,以降低薄膜晶体管表面的不均匀性并提高薄膜晶体管的可靠性。注意,保护膜设置成防止大气中存在的有机物、金属物、水蒸气等污染杂质的侵入,因此优选采用致密的膜。利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层可形成保护膜。虽然在实施方式6中示出利用溅射法形成保护膜,但是该方法不限于一种特定方法,而可从各种方法中选择。
在此,形成叠层结构的绝缘层4020作为保护膜。在此,通过溅射法形成氧化硅膜作为绝缘层4020的第一层。用作为保护膜的氧化硅膜提供防止用作源电极层和漏电极层的铝膜的小丘的有利效果。
另外,形成绝缘层作为保护膜的第二层。在此,通过溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时,有可能抑制诸如钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外,也可在形成保护膜之后进行对IGZO半导体层的退火(300℃至400℃)。
另外,形成绝缘层4021作为平坦化绝缘膜。绝缘层4021可由具有耐热性的有机材料形成,诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧树脂等。作为此类有机材料的替代,有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷基树脂可包括氟、烷基和芳基、以及氢中的至少一种作为取代基。注意,也可通过层叠多个由这些材料形成的绝缘膜来形成绝缘层4021。
注意,硅氧烷基树脂是以硅氧烷基材料为起始材料而形成的具有Si-O-Si键的树脂。硅氧烷基树脂可包括氟、烷基和芳香烃、以及氢中的至少一种作为取代基。
绝缘层4021的形成方法不限于一特定方法,并且可取决于绝缘层4021的材料使用以下方法:溅射法、SOG法、旋涂、浸涂、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂、幕涂、刮刀涂布等。在使用材料液形成绝缘层4021的情况下,可在焙烧步骤的同时进行对IGZO半导体层的退火(300℃至400℃)。通过同时执行绝缘层4021的焙烧和IGZO半导体层的退火,可高效地制造半导体器件。
像素电极层4030和对置电极层4031可由透光性导电材料形成,诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面称为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
包含导电高分子(也称为导电聚合物)的导电组分可用于像素电极层4030和对置电极层4031。由导电组分形成的像素电极的薄层电阻优选为10000Ω/□以下,并且其波长为550nm时的透射率优选为70%以上。另外,导电组分所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子,可以使用所谓的π电子共轭类导电聚合物。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外,各种信号和电位从FPC 4018供给到单独形成的信号线驱动电路4003、扫描线驱动电路4004和像素部4002。
在实施方式6中,连接端子电极4015使用与液晶元件4013所包括的像素电极层4030相同的导电膜形成。端子电极4016使用与薄膜晶体管4010和4011所包括的源电极层和漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC 4018的端子。
虽然图17A和17B示出单独形成信号线驱动电路4003并将其安装在第一衬底4001上的例子,但是实施方式6不局限于该结构。可以单独形成扫描线驱动电路且安装,也可以单独仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分且安装。
图18示出其中使用根据本发明的一个实施方式制造的TFT衬底2600来将液晶显示模块构成为半导体器件的一示例。
图18示出液晶显示模块的一示例,其中利用密封材料2602将TFT衬底2600和对置衬底2601彼此固定,并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、以及彩色层2605来形成显示区。彩色层2605对于彩色显示是必要的。在RGB系统的情形中,对各个像素分别设置对应于红色、绿色、蓝色的彩色层。在TFT衬底2600和对置衬底2601的外侧设置有偏振片2606、偏振片2607和扩散板2613。光源包括冷阴极管2610和反射板2611,并且电路板2612通过柔性线路板2609与TFT衬底2600的布线电路部2608连接,且包括诸如控制电路和电源电路的外部电路。偏振片和液晶层可与其间的阻滞板层叠。
对于液晶显示模块,可使用TN(扭曲向列)模式、IPS(平面内转换)模式、FFS(边缘电场转换)模式、MVA(多畴垂直取向)模式、PVA(垂直取向构型)模式、ASM(轴对称排列微胞)模式、OCB(光学补偿双折射)模式、FLC(铁电性液晶)模式、AFLC(反铁电性液晶)模式等。
通过上述步骤,与只采用金属布线的情况相比,在非线性元件的第一氧化物半导体层与布线层的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域或设置通过等离子体处理改性的区域允许稳定工作。由此,可以增强保护电路的功能并且可使工作稳定化。此外,有可能通过包括具有不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路,来制造具有工作稳定性的高可靠性液晶显示面板。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式6的非线性元件的第一氧化物半导体层中的沟道形成区域受沟道保护层保护,所以在对用作源电极和漏电极的导电膜的蚀刻步骤及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中沟道形成区域受沟道保护层保护的实施方式6的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的液晶显示装置也有优异的可靠性。
实施方式6可与其他实施方式的任何结构适当地组合来实施。
实施方式7
薄膜晶体管与根据本发明的一个实施方式的非线性元件一起形成,并且通过将该薄膜晶体管用于像素部和驱动电路,可制造具有显示功能的半导体器件(也称为显示装置)。
实施方式7描述作为根据本发明的一个实施方式的显示装置的发光显示装置的一示例。在此,作为显示装置的显示元件的一示例,使用利用电致发光的发光元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来分类。一般来说,前者称为有机EL元件,而后者称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子和空穴从一对电极注入到包含发光有机化合物的层,因而电流流过。然后,那些载流子(即电子和空穴)重新结合,因而发光有机化合物被激发。当发光有机化合物从该激发态回复到基态时,光发射。根据这种机理,这种发光元件称为电流激励型发光元件。
根据其元件的结构,无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有在粘合剂中分散有发光材料的粒子的发光层,且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有其中发光层夹在电介质层之间、电介质层又夹在电极之间的结构,并且其发光机理是利用金属离子的内壳层电子跃迁的定域型发光。注意,在实施方式7中,使用有机EL元件作为发光元件。
图19示出可应用数字时间灰度级驱动的像素结构的一示例,作为根据本发明的一个实施方式的半导体器件的示例。
对能够应用数字时间灰度级驱动的像素的结构和工作进行描述。在实施方式7中,一个像素包括两个n沟道型晶体管,在每个n沟道型晶体管中沟道形成区域包括IGZO半导体层,并且每个n沟道型晶体管可通过与用于制造实施方式2所述的非线性元件的方法相似的方法与之一起形成。
像素6400包括:开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接到扫描线6406,第一电极(源电极和漏电极之一)连接到信号线6405,第二电极(源电极和漏电极中的另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电源线6407,驱动晶体管6402的第一电极连接到电源线6407,并且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。
发光元件6404的第二电极(公共电极6408)被设定为低电源电位。低电源电位是指当以设定至电源线6407的高电源电位为基准时满足低电源电位<高电源电位的电位。作为低电源电位,例如也可采用GND、0V等。该高电源电位和低电源电位之间的电位差被施加至发光元件6404,并且电流被提供给发光元件6404,以使发光元件6404发光。在此,为了使发光元件6404发光,各电位被设置成使高电源电位和低电源电位之间的电位差大于或等于正向阈值电压。
可以使用驱动晶体管6402的栅电容器代替电容器6403,从而省略电容器6403。驱动晶体管6402的栅电容器可在沟道形成区域和栅电极之间形成。
在电压输入电压驱动方法的情况下,对驱动晶体管6402的栅极输入视频信号以使驱动晶体管6402处于充分导通或截止的两个状态的任一个。即,使驱动晶体管6402工作在线性区域中。因为驱动晶体管6402工作在线性区域中,所以对驱动晶体管6402的栅极施加比电源线6407的电压高的电压。注意,对信号线6405施加大于或等于(电源线电压+驱动晶体管6402的Vth)的电压。
在进行模拟灰度级驱动代替数字时间灰度级驱动的情况下,通过改变信号输入可使用与图19相同的像素结构。
在进行模拟灰度级驱动的情况下,对驱动晶体管6402的栅极施加大于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压。发光元件6404的正向电压是指得到期望亮度时的电压,且至少包括正向阈值电压。输入通过其使驱动晶体管6402工作在饱和区域中的视频信号,以使电流可向发光元件6404供给。为了使驱动晶体管6402工作在饱和区域中,将电源线6407的电位设定成高于驱动晶体管6402的栅极电位。当使用模拟视频信号时,有可能根据视频信号将电流馈送至发光元件6404并进行模拟灰度级驱动。
图19所示的像素结构不局限于此。例如,也可对图19所示的像素添加开关、电阻器、电容器、晶体管或逻辑电路等。
接着,参照图20A至20C描述发光元件的结构。在此,通过举n型驱动TFT为例来描述像素的截面结构。用作图20A、20B和20C所示的半导体器件的驱动TFT的TFT 7001、7011、7021可以通过与用于制造实施方式2所述的非线性元件的方法相似的方法与之一起形成。TFT 7001、7011、7021的电特性高,其中包含In、Ga和Zn的氧化物半导体被用于半导体层、源区和漏区。
此外,为了提取从发光元件发射的光,阳极和阴极中的至少之一应当是透明的以透射光。在衬底上形成薄膜晶体管和发光元件。发光元件可具有:通过与衬底相反的面提取发光的顶部发射结构、通过衬底一侧上的表面提取发光的底部发射结构、或者通过衬底一侧以及与衬底相反的面提取发光的双面发射结构。根据本发明的一个实施方式的像素结构可应用于具有任何发射结构的发光元件。
参照图20A描述具有顶部发射结构的发光元件。
图20A是当用作驱动TFT的TFT 7001是n沟道型TFT,并且发光元件7002中生成的光发射至阳极7005一侧时的像素的截面图。在图20A中,发光元件7002的阴极7003电连接至用作驱动TFT的TFT 7001,并且在阴极7003上按顺序层叠有发光层7004和阳极7005。阴极7003可由各种导电材料的任一种形成,只要其具有的功函数小且反射光即可。例如,优选采用Ca、Al、CaF、MgAg、AlLi等。发光层7004既可以使用单层构成,又可以通过层叠多个层构成。在发光层7004使用多个层构成时,通过在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层形成发光层7004。形成所有这些层并非是必要的。使用如下透光导电材料形成阳极7005:包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面称为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
发光元件7002对应于其中阴极7003和阳极7005夹住发光层7004的区域。在图20A所示的像素的情形中,光如图20A箭头所示那样从发光元件7002发射到阳极7005一侧。
接着,参照图20B描述底部发射结构的发光元件。图20B示出在驱动TFT 7011是n沟道型,并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图20B中,在与驱动TFT 7011电连接的透光性导电膜7017上形成有发光元件7012的阴极7013,并且在阴极7013上按顺序层叠有发光层7014和阳极7015。在阳极7015具有透光性时,可形成用于反射或遮挡光的遮光膜7016以覆盖在阳极上。与图20A的情况同样,对于阴极7013可以使用各种材料,只要阴极7013是功函数小的导电膜即可。注意,阴极7013形成为具有可透光的厚度(优选约为5nm至30nm)。例如,可将膜厚为20nm的铝膜用作阴极7013。与图20A的情形相同地,发光层7014既可以由单层构成,又可以通过层叠多个层构成。阳极7015不需要透射光,但是与图20A的情形相同可以使用透光导电材料形成。对于遮光膜7016,可以使用反射光的金属等;但是不局限于金属膜。例如,也可以使用添加有黑色颜料的树脂等。
发光元件7012对应于其中阴极7013和阳极7015夹住发光层7014的区域。在图20B所示的像素的情形中,光如图20B的箭头所示那样从发光元件7012发射到阴极7013一侧。
接着,参照图20C描述双面发射结构的发光元件。在图20C中,发光元件7022的阴极7023在与驱动TFT 7021电连接的透光导电膜7027上形成,而在阴极7023上按顺序层叠发光层7024和阳极7025。与图20A的情况同样地,阴极7023可以使用各种材料,只要是功函数小的导电材料即可。注意,阴极7023形成为其厚度可透射光。例如,可以将膜厚为20nm的Al膜用作阴极7023。与图20A的情况同样地,发光层7024既可以由单层构成,又可以通过层叠多个层构成。阳极7025可以与图20A的情况同样地使用透光导电材料形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025彼此重叠的区域。在图20C所示的像素的情形中,光如图20C的箭头所示那样从发光元件7022发射到阳极7025一侧和阴极7023一侧两者。
虽然在此有机EL元件被描述为发光元件,但是也可以有选择地将无机EL元件设置为发光元件。
注意,实施方式7描述其中控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接至发光元件的示例,但是可采用其中在驱动TFT和发光元件之间连接有电流控制TFT的结构。
实施方式7中所述的半导体器件不局限于图20A至20C所示的结构,并且可根据本发明的技术思想进行各种变形。
接着,参照图21A和21B描述对应于根据本发明的半导体器件的一个方式的发光显示面板(也称为发光面板)的外观和截面。图21A是一种面板的俯视图,其中用密封材料在第一衬底与第二衬底之间密封通过与用于制造根据本发明的一个实施方式的非线性元件的方法相似的方法制造的电特性高的薄膜晶体管和发光元件,其中包含In、Ga和Zn的氧化物半导体用作其半导体层及其源区和漏区,而图21B是沿着图21A的H-I取得的截面图。
密封材料4505设置成围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b。此外,在像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a、4504b上形成第二衬底4506。因此,像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b与填料4507一起通过第一衬底4501、密封材料4505和第二衬底4506密封。以此方式,优选使用气密性高且漏气少的保护膜(诸如贴合膜、紫外线固性树脂膜等)或覆盖材料进行封装(密封),以使像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b不暴露于空气中。
在第一衬底4501上形成的像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b各自包括多个薄膜晶体管,并且在图21B中,包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509被示为示例。
薄膜晶体管4509和4510各自具有高电特性,其中包含In、Ga和Zn的氧化物半导体用作半导体层、源区和漏区,并且可以用与用于制造实施方式2所述的非线性元件的方法相似的方法与之一起制造。在实施方式7中,薄膜晶体管4509和4510是n沟道型薄膜晶体管。
此外,附图标记4511标示发光元件。作为发光元件4511所包括的像素电极的第一电极层4517与薄膜晶体管4510的源电极层和漏电极层电连接。注意,虽然发光元件4511的结构是第一电极层4517、电致发光层4512和第二电极层4513的叠层结构,但是发光元件4511的结构不局限于实施方式7所述的结构。可根据从发光元件4511提取光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是,使用感光材料和在第一电极层4517上形成的开口部形成分隔壁4520,以使开口部的侧壁形成为具有连续曲率的倾斜面。
电致发光层4512既可以由单层构成,又可以通过层叠多个层构成。
也可在第二电极层4513和分隔壁4520上形成保护膜,以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC(类金刚石)膜等。
另外,各种信号和电位从FPC 4518a和4518b供给到信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b或像素部4502。
在实施方式7中,连接端子电极4515由与发光元件4511所包括的第一电极层4517相同的导电膜形成。端子电极4516使用与薄膜晶体管4509和4510所包括的源电极层和漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接至FPC4518a所包括的端子。
位于从发光元件4511提取光的方向的第二衬底4506应当具有透光性。在此情况下,使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜等的透光性材料。
作为填料4507,可使用紫外线固性树脂或热固性树脂,以及诸如氮或氩等的惰性气体。例如,可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在实施方式7中,使用填料4507的氮。
另外,若有需要,也可在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、阻滞板(λ/4片、λ/2片)、滤色片等的光学薄膜。另外,也可以在偏振片或圆偏振片上设置抗反射膜。例如,可以进行抗眩光处理,通过该处理反射光在表面的凹凸中扩散并减少眩光。
作为信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b,可以安装通过在单独制备的衬底上使用单晶半导体膜或多晶半导体膜形成的驱动电路。此外,也可以单独仅形成信号线驱动电路或其一部分或者扫描线驱动电路或其一部分来安装。实施方式7不局限于图21A和21B中所示的结构。
通过上述步骤,与只采用金属布线的情况相比,在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域或设置通过等离子体处理改性的区域允许稳定工作。由此,可以增强保护电路的功能并实现工作的稳定化。此外,通过包括具有不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路,有可能制造具有工作稳定性的高可靠性发光显示装置(显示面板)。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式7的非线性元件的第一氧化物半导体层中的沟道形成区域受沟道保护层保护,所以在对用作源电极及漏电极的导电膜的蚀刻步骤以及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中沟道形成区域被沟道保护层保护的实施方式7的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的显示装置也有优异的可靠性。
实施方式7可以与其他实施方式的任何结构适当地组合来实施。
实施方式8
根据本发明的一个实施方式的显示装置可以应用于电子纸。电子纸可以用作用于显示信息的所有领域的电子设备。例如,可以将电子纸用于电子书籍(电子书)、海报、列车等的交通工具中的车厢广告、信用卡等的各种卡片中的显示等。图22A和22B以及图23示出这种电子设备的一示例。
图22A示出使用电子纸形成的海报2631。在广告介质是纸质印刷物的情况下通过人力进行广告的替换,但是当使用根据本发明的一个实施方式的电子纸时,就能在短时间内改变广告的显示内容。此外,可以获得稳定的图像而不会有显示退化。注意,海报也可无线地收发信息。
图22B示出列车等的交通工具中的车厢广告2632。在广告介质是纸质印刷物的情况下通过人力进行广告的替换,但是当使用根据本发明的一个实施方式的电子纸时,就能在短时间内不需要许多人力地改变广告的显示内容。此外,可以得到稳定的图像而不会有显示退化。注意,车辆中的广告也可无线地收发信息。
图23示出电子书设备2700的一示例。例如,电子书设备2700由两个壳体,即壳体2701和壳体2703构成。壳体2701和壳体2703通过轴部2711成为一体,沿该轴部2711电子书设备2700可开关。通过这种结构,可实现如纸质书籍那样的工作。
壳体2701中结合有显示部2705,而壳体2703中结合有显示部2707。显示部2705和显示部2707可显示一个图像,或者可显示不同的图像。在其中显示部显示不同图像的结构中,例如右侧显示部(图23中的显示部2705)可显示文章,而左侧显示部(图23中的显示部2707)可显示图像。
图23示出其中壳体2701设置有操作部等的例子。例如,壳体2701设置有电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意,可在与壳体的显示部相同的平面上设置键盘、定位装置等。另外,壳体的背面或侧面可设置有外部连接端子(耳机端子、USB端子、或可与诸如AC适配器或USB电缆等的各种电缆连接的端子等)、记录介质插入部等。此外,电子书设备2700可具有电子词典的功能。
此外,电子书设备2700可无线地收发信息。可无线地从电子书服务器购买和下载所需书籍数据等。
在非线性元件的第一氧化物半导体层与布线层的连接结构中,与只采用金属布线的情况相比,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域或设置通过等离子体处理改性的区域允许稳定工作。由此,可以增强保护电路的功能并实现工作的稳定化。此外,有可能通过包括具有不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路,制造具有工作稳定性的高可靠性电子纸。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式8的非线性元件的第一氧化物半导体层中的沟道形成区域受沟道保护层保护,所以在对用作源电极及漏电极的导电膜的蚀刻步骤以及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中沟道形成区域受沟道保护层保护的实施方式8的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的电子纸也有优异的可靠性。
实施方式8可与其他实施方式的任何结构适当地组合来实施。
实施方式9
根据本发明的一个实施方式的半导体器件可以应用于各种电子设备(包括游戏机)。作为电子设备,例如可以举出电视机(也称为电视或电视接收机)、用于计算机等的监视器、诸如数码相机等的照相机、数码摄像机、数码相框、移动电话(也称为移动电话机、便携式电话装置)、便携式游戏机、便携式信息终端、音频回放装置、诸如弹珠机等的大型游戏机等。
图24A示出电视机9600的一示例。在电视机9600的壳体9601中,结合有显示部9603。显示部9603可以显示图像。在此,壳体9601支撑在支架9605上。
通过壳体9601的操作开关或单独的遥控器9610进行电视机9600的操作。通过遥控器9610的操作键9609可控制频道和音量,并且可控制在显示部9603中显示像。此外,遥控器9610可具备其中显示从该遥控器9610输出的信息的显示部9607。
注意,电视机9600设置有接收机、调制解调器等。通过利用接收机,可接收一般的电视广播。此外,当显示设备通过调制解调器有线或无线地连接到通信网络时,可进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图24B示出数码相框9700的一示例。例如,在数码相框9700的壳体9701中,结合有显示部9703。显示部9703可显示各种图像,例如显示通过使用数码相机等拍摄的图像数据,以使数码相框可发挥与一般相框同样的功能。
注意,数码相框9700设置有操作部、外部连接用端子(诸如USB端子、可与包括USB电缆等的各种电缆连接的端子等)、记录介质插入部等。这些结构也可以结合到与显示部相同的平面上;但是因为改进了设性,所以优选将它们设置在显示部的侧面或背面上。例如,储存有由数码相机拍摄的图像数据的存储器被插入数码相框的记录介质插入部,由此图像数据可被传送至数码相框9700并显示在显示部9703上。
数码相框9700可无线地收发信息。可采用其中无线地将所需图像数据传送给数码相框9700以进行显示的结构。
图25A示出一种便携式游戏机,其包括壳体9881和壳体9891,这两个壳体通过连接器9893接合从而能够开关。显示部9882和显示部9883分别结合在壳体9881和壳体9891中。图25A所示的便携式游戏机还包括扬声器部9884、记录介质插入部9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(包括测量以下量功能:力、位移、位置、速度、加速度、角速度、转数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾角、振动、气味或红外线)以及话筒9889)等。毋庸赘言,便携式游戏机的结构不局限于上述结构,并且只要设置有根据本发明的一个实施方式的半导体器件就可以是任何结构。此外,可适当地设置另一附件。图25A所示的便携式游戏机具有如下功能:读出储存在记录介质中的程序或数据以将它显示在显示部上;以及通过无线通信与其他便携式游戏机共享信息。图25A所示的便携式游戏机所具有的功能不局限于此,而可以具有各种各样的功能。
图25B示出作为大型游戏机的自动贩卖机9900的一示例。在自动贩卖机9900的壳体9901中结合有显示部9903。另外,自动贩卖机9900还包括诸如起动手柄或停止开关等的操作装置、投币孔、扬声器等。毋庸赘言,自动贩卖机9900的结构不局限于此,并且只要设置有根据本发明的一个实施方式的至少一个半导体器件就可以是任何结构。此外,可以适当地设置另一附件。
图26示出移动电话1000的一示例。移动电话1000包括结合有显示部1002的壳体1001,还包括操作按钮1003、外部连接端口1004、扬声器1005、话筒1006等。
通过用手指等触摸显示部1002,可将信息输入至图26所示的移动电话1000。此外,可通过用手指等触摸显示部1002来打电话或文本消息传送等的操作。
显示部1002主要有三个屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入诸如文字等的信息的输入模式。第三模式是混合显示模式和输入模式的两个模式的显示与输入模式。
例如,在打电话或文本消息传送的情况下,显示部1002被设定为主要进行文字输入的文字输入模式,并在屏幕上进行文字输入操作。在此情况下,优选在显示部1002的几乎整个屏幕上显示键盘或数字按钮。
当在移动电话1000的内部设置包括诸如陀螺仪或加速度传感器等用于检测倾斜度的传感器的检测装置时,通过判断移动电话1000的方向(针对竖向模式或横向模式将移动电话1000置于竖向还是横向),可对显示部1002的屏幕显示进行自动切换。
另外,通过触摸显示部1002或对壳体1001的操作按钮1003进行操作,切换屏幕模式。或者,可根据显示在显示部1002上的图像种类来切换屏幕模式。例如,当显示在显示部上的图像信号为动态图像的数据时,将屏幕模式切换成显示模式。当显示在显示部上的图像信号为文字数据时,将屏幕模式切换成输入模式。
另外,在输入模式中,当在检测出显示部1002的光电传感器所检测的信号的一定时段内没有执行通过显示部1002的触摸的输入时,也可控制屏幕模式以便于从输入模式切换至显示模式。
还可将显示部1002用作图像传感器。例如,通过用手掌或手指触摸显示部1002,来拍摄掌纹、指纹等图像,藉此可以进行个人识别。此外,当在显示部中设置发射近红外光的背光灯或发射近红外光的感测用光源时,也可以拍摄手指静脉、手掌静脉等的图像或数据。
在非线性元件的第一氧化物半导体层与布线层的连接结构中,,与只采用金属布线的情况相比,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域或设置通过等离子体处理改性的区域,允许稳定工作。由此,可以增强保护电路的功能并实现工作的稳定化。此外,通过包括具有不容易产生起因于薄膜剥离的缺陷的非线性元件的保护电路,可制造具有工作稳定性的高可靠性的电子设备。
另外,如果第一氧化物半导体层受到损伤,则非线性元件的电特性也变差。但是,因为实施方式9的非线性元件的第一氧化物半导体层中的沟道形成区域受沟道保护层保护,所以在对用作源电极和漏电极的导电膜的蚀刻步骤以及对第二氧化物半导体层的蚀刻步骤中,第一氧化物半导体层不可能受到损伤。因此,其中沟道形成区域被沟道保护层保护的实施方式9的非线性元件有优异的可靠性,并且包括使用该非线性元件的保护电路的电子设备也有优异的可靠性。
本实施方式可以与其他实施方式的任何结构适当地组合来实施。
本申请基于2008年9月19日向日本特许厅递交的日本专利申请S/N.2008-241743,该申请的全部内容通过引用结合在本说明书中。

Claims (18)

1.一种显示装置,包括在衬底上彼此交叉的多条扫描线和多条信号线,所述显示装置包括:
所述衬底上的像素部,所述像素部包括排列为矩阵的多个像素电极;
所述衬底的周边部的信号输入端子;以及
所述像素部和所述信号输入端子之间的非线性元件,
其中,所述像素部包括薄膜晶体管,
其中,所述薄膜晶体管包括:
包括沟道形成区域的第一氧化物半导体层;
连接到所述多条扫描线之一的第一栅电极;
连接所述多条信号线之一和所述第一氧化物半导体层的第一布线层;以及
连接所述多个像素电极之一和所述第一氧化物半导体层的第二布线层,
其中,所述非线性元件包括:
连接到所述多条扫描线之一或所述多条信号线之一的第二栅电极;
覆盖所述第二栅电极的栅绝缘层;
所述栅绝缘层上的第二氧化物半导体层,所述第二氧化物半导体层与所述第二栅电极重叠;
所述第二氧化物半导体层上的沟道保护层,所述沟道保护层与所述第二氧化物半导体层的沟道形成区域重叠,其中所述沟道保护层包含氧化物;
所述沟道保护层和所述第二氧化物半导体层上的第三布线层,其中所述第三布线层的端部与所述第二栅电极重叠,并且所述第三布线层包括第一导电层和第三氧化物半导体层的叠层;
所述沟道保护层和所述第二氧化物半导体层上的第四布线层,其中所述第四布线层的端部与所述第二栅电极重叠,并且所述第四布线层包括第二导电层和第四氧化物半导体层的叠层;以及
连接所述第二栅电极与所述第三布线层和所述第四布线层之一的第五布线层。
2.一种显示装置,包括在衬底上彼此交叉的多条扫描线和多条信号线,所述显示装置包括:
所述衬底上的像素部,所述像素部包括排列为矩阵的多个像素电极;
连接所述多条扫描线之一和第一公共布线的第一保护电路;以及
连接所述多条信号线之一和第二公共布线的第二保护电路,
其中,所述像素部包括薄膜晶体管,
其中,所述薄膜晶体管包括:
包括沟道形成区域的第一氧化物半导体层;
连接到所述多条扫描线之一的第一栅电极;
连接所述多条信号线之一和所述第一氧化物半导体层的第一布线层;以及
连接所述多个像素电极之一和所述第一氧化物半导体层的第二布线层,
其中,所述第一保护电路和所述第二保护电路分别包括非线性元件,
其中,所述非线性元件包括:
连接到所述多条扫描线之一或所述多条信号线之一的第二栅电极;
覆盖所述第二栅电极的栅绝缘层;
所述栅绝缘层上的第二氧化物半导体层,所述第二氧化物半导体层与所述第二栅电极重叠;
所述第二氧化物半导体层上的沟道保护层,所述沟道保护层与所述第二氧化物半导体层的沟道形成区域重叠,其中所述沟道保护层包含氧化物;
所述沟道保护层和所述第二氧化物半导体层上的第三布线层,其中所述第三布线层的端部与所述第二栅电极重叠,并且所述第三布线层包括第一导电层和第三氧化物半导体层的叠层;
所述沟道保护层和所述第二氧化物半导体层上的第四布线层,其中所述第四布线层的端部与所述第二栅电极重叠,并且所述第四布线层包括第二导电层和第四氧化物半导体层的叠层;以及
连接所述第二栅电极与所述第三布线层和所述第四布线层之一的第五布线层。
3.一种显示装置,包括:
衬底上的第一布线层;
所述衬底上的像素;以及
所述衬底上的保护电路,
其中,所述像素包括:
薄膜晶体管,其中所述薄膜晶体管的栅电极连接到所述第一布线层;以及
连接到所述薄膜晶体管的源电极或漏电极的像素电极,
其中,所述保护电路包括:
所述第一布线层上的栅绝缘膜;
所述栅绝缘膜上的第一氧化物半导体层;
所述第一氧化物半导体层上的沟道保护层,其中所述沟道保护层包含氧化物;
所述第一氧化物半导体层和所述沟道保护层上的第二氧化物半导体层;
所述第一氧化物半导体层和所述沟道保护层上的第三氧化物半导体层;
所述第二氧化物半导体层上的第二布线层;
所述第三氧化物半导体层上的第三布线层;以及
连接所述第一布线层和所述第二布线层的第四布线层。
4.根据权利要求1所述的显示装置,其特征在于,所述第二氧化物半导体层的氧浓度高于所述第三氧化物半导体层和所述第四氧化物半导体层的氧浓度。
5.根据权利要求2所述的显示装置,其特征在于,所述第二氧化物半导体层的氧浓度高于所述第三氧化物半导体层和所述第四氧化物半导体层的氧浓度。
6.根据权利要求3所述的显示装置,其特征在于,所述第一氧化物半导体层的氧浓度高于所述第二氧化物半导体层和所述第三氧化物半导体层的氧浓度。
7.根据权利要求1所述的显示装置,其特征在于,所述第二氧化物半导体层的导电率低于所述第三氧化物半导体层和所述第四氧化物半导体层的导电率。
8.根据权利要求2所述的显示装置,其特征在于,所述第二氧化物半导体层的导电率低于所述第三氧化物半导体层和所述第四氧化物半导体层的导电率。
9.根据权利要求3所述的显示装置,其特征在于,所述第一氧化物半导体层的导电率低于所述第二氧化物半导体层和所述第三氧化物半导体层的导电率。
10.根据权利要求1所述的显示装置,其特征在于,所述第二氧化物半导体层是氧过量型,并且所述第三氧化物半导体层和所述第四氧化物半导体层是氧缺乏型。
11.根据权利要求2所述的显示装置,其特征在于,所述第二氧化物半导体层是氧过量型,并且所述第三氧化物半导体层和所述第四氧化物半导体层是氧缺乏型。
12.根据权利要求3所述的显示装置,其特征在于,所述第一氧化物半导体层是氧过量型,并且所述第二氧化物半导体层和所述第三氧化物半导体层是氧缺乏型。
13.根据权利要求1所述的显示装置,其特征在于,所述第一氧化物半导体层、所述第二氧化物半导体层、所述第三氧化物半导体层和所述第四氧化物半导体层包含铟、镓及锌。
14.根据权利要求2所述的显示装置,其特征在于,所述第一氧化物半导体层、所述第二氧化物半导体层、所述第三氧化物半导体层和所述第四氧化物半导体层包含铟、镓及锌。
15.根据权利要求3所述的显示装置,其特征在于,所述第一氧化物半导体层、所述第二氧化物半导体层和所述第三氧化物半导体层包含铟、镓及锌。
16.根据权利要求1所述的显示装置,其特征在于,所述第五布线层由与所述多个像素电极之一相同的材料形成。
17.根据权利要求2所述的显示装置,其特征在于,所述第五布线层由与所述多个像素电极之一相同的材料形成。
18.根据权利要求3所述的显示装置,其特征在于,所述第四布线层由与所述像素电极相同的材料形成。
CN2009801371881A 2008-09-19 2009-08-31 显示装置 Active CN102160102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-241743 2008-09-19
JP2008241743 2008-09-19
PCT/JP2009/065542 WO2010032638A1 (en) 2008-09-19 2009-08-31 Display device

Publications (2)

Publication Number Publication Date
CN102160102A CN102160102A (zh) 2011-08-17
CN102160102B true CN102160102B (zh) 2013-11-06

Family

ID=42036716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801371881A Active CN102160102B (zh) 2008-09-19 2009-08-31 显示装置

Country Status (7)

Country Link
US (5) US9048320B2 (zh)
EP (1) EP2327070B1 (zh)
JP (9) JP5436108B2 (zh)
KR (5) KR101636755B1 (zh)
CN (1) CN102160102B (zh)
TW (1) TWI550806B (zh)
WO (1) WO2010032638A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101778513B1 (ko) * 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011132351A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102947871B (zh) * 2010-06-24 2014-03-26 夏普株式会社 半导体装置及其制造方法
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
TWI431388B (zh) 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構,以及顯示裝置製造方法
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102683276B (zh) * 2012-03-02 2015-03-11 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、阵列基板
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140031671A (ko) 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
TWI757837B (zh) 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR20240105514A (ko) 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103199513B (zh) * 2013-02-22 2016-04-06 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
WO2015194322A1 (ja) * 2014-06-17 2015-12-23 三菱電機株式会社 液晶表示装置およびその製造方法
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR102661474B1 (ko) * 2016-04-11 2024-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP7118948B2 (ja) 2017-03-13 2022-08-16 株式会社半導体エネルギー研究所 半導体装置
KR102517092B1 (ko) * 2017-08-02 2023-04-04 삼성전자주식회사 가요성 디스플레이 패널을 포함하는 전자 장치
CN109903690B (zh) * 2018-09-06 2021-04-09 友达光电股份有限公司 传感显示设备
WO2020168797A1 (zh) * 2019-02-21 2020-08-27 京东方科技集团股份有限公司 平板探测基板及其制备方法、平板探测器
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20220010682A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1933293A1 (en) * 2005-10-05 2008-06-18 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2687667B2 (ja) 1990-04-17 1997-12-08 日本電気株式会社 マトリクス電極基板およびその製造方法
JP3179451B2 (ja) 1991-03-25 2001-06-25 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JPH0588198A (ja) * 1991-09-27 1993-04-09 Nec Corp 液晶表示装置
JP3357699B2 (ja) * 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08179262A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネルの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09265111A (ja) 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JP4022783B2 (ja) * 1996-04-19 2007-12-19 富士通株式会社 酸化物電子装置
JPH09297321A (ja) * 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
US6104450A (en) * 1996-11-07 2000-08-15 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JPH11183876A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd 液晶表示装置及びその駆動方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4264675B2 (ja) 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW457690B (en) 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4390991B2 (ja) * 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
GB0119299D0 (en) 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JPWO2003087924A1 (ja) 2002-04-12 2005-08-25 シチズン時計株式会社 液晶表示パネル
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4188728B2 (ja) 2003-03-07 2008-11-26 三菱電機株式会社 液晶表示回路の保護回路
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
JP4640916B2 (ja) * 2004-02-23 2011-03-02 シャープ株式会社 表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
KR101116816B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
DE102004058163A1 (de) * 2004-12-02 2006-06-08 Kennametal Inc. Bohr-/Faswerkzeug
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
KR101201310B1 (ko) * 2005-06-30 2012-11-14 엘지디스플레이 주식회사 반투과형 액정표시소자의 제조방법
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7501393B2 (en) * 2005-07-27 2009-03-10 Allergan, Inc. Pharmaceutical compositions comprising cyclosporins
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042775A (ja) 2005-08-02 2007-02-15 Sanyo Epson Imaging Devices Corp 保護ダイオード、保護ダイオードの製造方法、及び電気光学装置
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP2007293072A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2007293073A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100977978B1 (ko) * 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7714535B2 (en) * 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171990A (ja) 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタとその製造方法
JP2008171989A (ja) 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
CN103258512B (zh) * 2007-11-29 2017-03-01 株式会社半导体能源研究所 液晶显示器件和电子器件
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치
TWI329777B (en) * 2008-04-23 2010-09-01 Au Optronics Corp Active device array substrate, liquid crystal display panel, electro-optical device, and methods of manufacturing and driving the same
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1933293A1 (en) * 2005-10-05 2008-06-18 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate

Also Published As

Publication number Publication date
KR101803264B1 (ko) 2017-12-28
KR101762112B1 (ko) 2017-07-27
JP5436108B2 (ja) 2014-03-05
JP2021119599A (ja) 2021-08-12
JP2015232720A (ja) 2015-12-24
US20230170345A1 (en) 2023-06-01
EP2327070A4 (en) 2013-03-27
JP5781584B2 (ja) 2015-09-24
JP6856795B2 (ja) 2021-04-14
EP2327070B1 (en) 2018-10-17
JP7167221B2 (ja) 2022-11-08
US20150236007A1 (en) 2015-08-20
JP2023017819A (ja) 2023-02-07
KR101636755B1 (ko) 2016-07-06
US20190081031A1 (en) 2019-03-14
KR20170087962A (ko) 2017-07-31
KR20110076942A (ko) 2011-07-06
JP2017208551A (ja) 2017-11-24
WO2010032638A1 (en) 2010-03-25
JP2010097203A (ja) 2010-04-30
TW201030922A (en) 2010-08-16
EP2327070A1 (en) 2011-06-01
JP2024041759A (ja) 2024-03-27
KR20120048033A (ko) 2012-05-14
JP2019036746A (ja) 2019-03-07
US9048320B2 (en) 2015-06-02
US20200350308A1 (en) 2020-11-05
KR20160078522A (ko) 2016-07-04
US20100072470A1 (en) 2010-03-25
JP2020170840A (ja) 2020-10-15
KR20170038936A (ko) 2017-04-07
KR101722409B1 (ko) 2017-04-03
JP6423046B2 (ja) 2018-11-14
KR101408715B1 (ko) 2014-06-17
TWI550806B (zh) 2016-09-21
JP2014112683A (ja) 2014-06-19
US10229904B2 (en) 2019-03-12
CN102160102A (zh) 2011-08-17
US10756080B2 (en) 2020-08-25
JP6676723B2 (ja) 2020-04-08

Similar Documents

Publication Publication Date Title
CN102160102B (zh) 显示装置
JP6946484B2 (ja) 半導体装置及び表示装置
CN102160103B (zh) 显示装置
JP6775659B2 (ja) 表示装置
CN101713897B (zh) 显示装置
CN102160104B (zh) 半导体装置
CN102160105B (zh) 显示装置及其制造方法
CN101645463B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN102160184B (zh) 显示装置
CN101714547B (zh) 显示装置
CN101645462B (zh) 半导体装置及半导体装置的制造方法
JP2021145128A (ja) 半導体装置
CN101640220B (zh) 半导体装置及其制造方法
CN101719493B (zh) 显示装置
CN105870200B (zh) 半导体装置及其制造方法
CN102169906B (zh) 半导体装置
CN101740634B (zh) 半导体装置及其制造方法
CN103928476A (zh) 显示装置及其制造方法
CN102598283A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant