CN102035165B

CN102035165B - 用于短路保护的系统和方法

Info

Publication number: CN102035165B
Application number: CN200910175706.0A
Authority: CN
Inventors: 杨兆昂; 刘海洋; 涂仲轩; 张建新
Original assignee: STMicroelectronics Shanghai R&D Co Ltd
Current assignee: STMicroelectronics Shanghai Co Ltd; STMicroelectronics Shanghai R&D Co Ltd
Priority date: 2009-09-29
Filing date: 2009-09-29
Publication date: 2014-07-30
Anticipated expiration: 2029-09-29
Also published as: US8724279B2; US20110075308A1; CN102035165A

Abstract

本发明公开了一种用于提供短路保护的系统和方法。所述系统具有供电电路和串联开关。供电电路具有供电输入端和供电输出端，并且配置成在供电输出端处递送输出电流，并且如果输出电流超出第一电流限度则禁用供电输出端。串联开关耦合在供电电路的供电输出端和供电节点之间，并且供电节点配置成耦合到负载。所述方法包括通过串联晶体管向负载供应电流；确定到所述负载的所述电流是否超出了第一阈值；以及如果所述电流超出了所述第一阈值，则断开具有耦合到所述串联晶体管的控制节点的输出节点的控制晶体管，其中所述控制晶体管断开所述串联晶体管。此外，还公开了一种用于向负载提供短路保护的电路。

Description

用于短路保护的系统和方法

技术领域

本发明一般地涉及电子电路，并且更具体地涉及用于短路保护的系统和方法。

背景技术

用于例如信用卡、身份卡以及对计算机系统和交通的安全接入之类的应用的智能卡技术正在变得越来越普遍。通常，智能卡包含小型外部供电的集成电路，例如安装在口袋大小的卡上的微处理器。集成电路可以编程成与智能卡读卡器接口连接以便例如验证金融交易、提供对计算机系统的安全接入以及核实身份。由于智能卡内部的集成电路是外部供电的，因此智能卡通常在其卡面上具有多个电触点，其可以与智能卡读卡器内的数据和电源接口的相应触点接口连接。

典型的智能卡接口包括八个金属触点。这些触点中有电源触点和地触点，地触点通常与读卡器内的电源系统共用。然而，如果将具有短路触点的损坏的智能卡或金属薄片插入到读卡器内，则可能导致智能卡读卡器内的电源触点和地触点之间的短路。这种短路可能将禁用智能卡接口并且可能断开耦合到智能卡接口的系统。这种系统断开会造成问题，特别是在执行金融交易(例如，自动提款机或银行事务计算机)的系统中。

在过去，通过使用一次性熔丝、自复原熔丝或隔离的电源，已经解决了智能卡读卡器内的短路保护的问题。一次性熔丝会造成问题，因为熔丝的结构要花费长时间来反应，由此在智能卡电源接口处的短路开始后，触发系统复位。进一步，一次性熔丝对于系统维护也造成困难，因为触发过的一次性熔丝通常需要技术人员来更换或手动复位，这将造成停工期并且损失来自于创造收入的机器的利润。

使用自复原熔丝的智能卡系统可以在短路条件被去除时立即重启。然而，自复原熔丝可能需要太长的时间来触发，并且可能无法对整个智能卡系统提供足够的保护。

处理智能卡读卡器的电源触点之间的短路问题的另一种途径是将智能卡电源与主电源进行隔离，例如，通过使用分离和独立的电源。因此，智能卡接口上的短路将不会影响用于整个智能卡系统的电源。制造额外的电源更加昂贵，并且仍将使得智能卡电源易于受到短路所造成的破坏。

图1图示出根据现有技术的智能卡读卡器系统100。系统100具有电源102、连接器接口106以及智能卡读卡器电子组件104。电源102向整个智能卡读卡器系统供电，并且智能卡读卡器电子组件104包含例如微处理器或微控制器、存储器和接口电子组件以执行智能卡读卡器的功能。连接器接口106物理地配置成接受智能卡并且具有多个连接器端子108、110、112、114、116、118、120和122，其用于与智能卡(未示出)进行接触。对智能卡供电是通过电源管脚108和地管脚110来提供的。全局地101被提供给电源102、智能卡读卡器电子组件104和连接器接口106。

如果电源管脚108连接到地管脚110从而形成短路130，则将生成大电流I_SS。这种短路例如可以通过将有故障的或已遭破坏的智能卡插入到连接器接口106、或通过将金属块或金属薄片插入到连接器接口106来形成。如果I_SS和系统的剩余部分所吸收的电流的和超出电源102的额定电流，则将造成对电源102的破坏和/或系统故障。

在电源的领域内，所需要的是成本有效的系统和方法，其快速检测和禁用系统的一部分中的短路条件而不会影响系统的其余部分的性能。

发明内容

在一个实施方式中，公开了一种用于提供短路保护的系统。所述系统具有供电电路和串联开关。供电电路具有供电输入端和供电输出端，并且配置成在供电输出端处递送输出电流，并且如果输出电流超出第一电流限度则禁用供电输出端。串联开关耦合在供电电路的供电输出端和供电节点之间，并且供电节点配置成耦合到负载。

在另一个实施方式中，公开了一种用于向负载提供短路保护的电路。所述电路具有第一晶体管、第二晶体管、第一电阻器、第二电阻器和第三电阻器。第一晶体管具有耦合到供电输入端的输入端子，耦合到供电输出端的输出端子，以及控制端子。第二晶体管具有耦合到第一供电参考电势的输入端子，耦合到第一晶体管的控制端子的输出端子，以及控制端子。第一电阻器耦合在供电输入端和第一晶体管的控制端子之间，第二电阻器耦合在供电输出端和第二晶体管的控制端子之间，并且第三电阻器耦合在供电输入端和第二晶体管的控制端子之间。

在另外的实施方式中，公开了一种用于提供电源的短路保护的方法。所述方法具有下面的步骤：通过串联晶体管向负载供应电流并且确定所述电流是否超出了第一阈值。如果所述电流超出了第一阈值，则执行断开控制晶体管的步骤使得控制晶体管断开串联晶体管，所述控制晶体管具有耦合到串联晶体管的控制节点的输出节点。

上文相对宽泛地总结了本公开的特征。下文将描述本公开的附加特征，其形成了本发明的权利要求的主题。本领域技术人员应该理解这里公开的概念和具体实施方式可以容易地用作修改或设计用于实施本发明的相同目的的其他结构或过程的基础。本领域技术人员还应该意识到此类的等同构造并不偏离于如在所附权利要求书中所描述的本发明的精神和范围。

附图说明

为了更为完整地理解本公开及其优势，现在将参考结合附图所做出的下文描述，其中：

图1图示出现有技术读卡器系统的示意图；

图2图示出读卡器系统的一个实施方式的示意图；

图3图示出短路保护电路的一个实施方式的示意图；

图4图示出电源系统的一个实施方式的示意图；以及

图5图示出短路保护电路的另一实施方式的示意图。

除非特别指出，不同附图中的相应标号和符号通常代表相应的部件。附图被绘制成清晰地图示出本发明的实施方式的相关方面并且并未按比例绘制。为了更为清晰地图示出某些实施方式，指示相同结构、材料或过程步骤的变形的字母可以跟随附图标号。

具体实施方式

下面将详细描述实施方式的实现和使用。然而，应该理解本发明提供了许多可应用的创造性概念，其可以具体实施在各种特定的环境中。所讨论的具体实施方式仅仅是实现和使用本发明的特定方式的示意性说明，并不是限制本发明的范围。

将参考特定环境中的实施方式来描述本公开，该特定的环境即用于IC卡读卡器系统(例如智能卡系统)的短路保护的系统和方法。本发明的实施方式也可以应用于需要针对短路和高电流条件进行保护的其他电路和系统。

图2图示出根据本公开的一个实施方式的智能卡读卡器系统200。系统200具有电源102、智能卡读卡器电子组件204、连接器接口106和短路保护电路206。在一个实施方式中，短路保护电路206在信号CTL是低时(例如，处于地电势或零伏特)的常规操作期间提供Vin和Vout之间的低串联电阻。如果通过连接器106中的管脚108(VCC)吸收的电流超出某个电流阈值，则Vin和Vout之间的阻抗将变得很高，由此有效地断开连接器106处的电源。在本公开的实施方式中，短路条件130(例如，连接器106的电源管脚108和地管脚110之间)仅造成短时间段内的短路电流Iss，该时间段取决于短路保护电路内的选择的晶体管的断开速度，例如在短路保护电路206达到高阻抗状态前的5ns到15ns之间。在本发明的可选实施方式中，根据实现和系统需要，短路保护电路206可以更快或更慢地断开。

在示例性实施方式中，在系统启动期间，智能卡读卡器电子组件204将信号CTL设置成高，由此在加电时禁止供应电源到VCC。到智能卡读卡器电子组件204的感应输入端在启动期间询问连接器106处的电源电压VCC以检查在VCC管脚108处的电压是否经由上拉电阻器R而处于电源电压VDD。如果VCC管脚108的电压处于或高于VDD，或超出某个阈值，则智能卡读卡器电子组件204将通过令信号CTL变低来启用短路保护电路206。如果从VCC管脚108到GND管脚110的路径最近被短路，则电容器C将处于放电状态并且智能卡电子组件204将等待直到电容器C经由上拉电阻器R再次被充电。智能卡电子组件204中的感应特征阻止了VCC管脚108处的电源在存在短路条件的情况下被启用。在示例的实施方式中，上拉电阻R的值大约是10KΩ并且C的值大约是1μF，这产生了大约10ms的稳定时间。在可选的实施方式中，其他的值和/或时间常数可以用于电阻器R和电容器C。

在可选的实施方式中，CTL可以是活跃的高，或完全被去除。在另外的实施方式中，可以使用其他的阈值、电压和电流等级。除了智能卡读卡器以外，短路保护电路可以用于为其他系统和应用提供短路保护，例如计算机、蜂窝电话等的商业或消费类电子产品。

转向图3，其图示出短路保护电路300的一个实施方式的示意图。该实施方式的短路保护电路300的主要布局使用PMOS晶体管Q 1、NMOS晶体管Q2以及电阻器R1、R2和R3来自动地检测Vout处的短路条件。电阻器R2优选地具有比电阻器R3低得多的电阻值，例如电阻器R3是R2电阻值的100倍。额外的PMOS晶体管Q3用作为耦合到Vout的负载进行上电ON和断电OFF的开关。电阻器R4向Q3的栅极提供保护，并且上拉电阻器R5将电容器C1充电到电压Vin以提供如上所述的检测最近短路条件的方式。通过选择合适的组件参数，将保护耦合到Vin的主电源免于在Vout被短路的时间期间发生故障状况。

根据一个实施方式，在将电源供应给耦合到Vout的负载前，信号SWITCH(开关)被设置成高，由此断开PMOS器件Q3。因为Q3的漏源电阻R_DS处于高阻抗，NMOS器件Q2的栅极被充电到Vin，这将接通NMOS器件Q2。当Q2接通时，PMOS器件Q1的栅极将被拉低到地，由此接通PMOS器件Q1，从而在Q1的漏极处的电压大约等于在Vin处的电压。在可选的实施方式中，除了MOSFET以外，其他的器件类型(例如BJT或JFET器件)也可以用于例如晶体管Q1、Q2和Q3。在另外的实施方式中，取决于系统及其要求，例如在使用负电源电压的系统中，NMOS和PMOS器件的极性可以被翻转。

当将信号SWITCH设置为低时，PMOS器件Q3被接通，电流经由PMOS器件Q1和Q3供给RLOAD。由于R2比R3小得多并且RLOAD没有被短路，所以NMOS器件Q2的栅极将保持高并且电源将持续供应给负载。只要NMOS器件Q2的栅极电压高于Q2的阈值，NMOS器件Q2就将保持接通。Q2的栅极电压主要由Q2的漏极电压造成，其等于Vin减去PMOS器件Q1的v_SD。

然而，如果智能卡或将要保护的电路的Vcc被短路到地，则将经由R2将NMOS器件Q2的栅极拉低。这将导致断开Q2，由此允许经由上拉电阻R1将Q1的栅极拉到Vin，由此断开Q1以将RLOAD与主电源进行隔离。R3优选地具有最优的值范围。如果R3太小，则在负载被短路的期间，功耗将增加。如果另一方面，R3太大，则可能将阻止NMOS器件Q2接通。

在一个示例实施方式中，选择Q2、Q3、R2和R3的组件参数以确保当开关晶体管Q3断开时，Q2接通。在启动时，当下面的条件得到满足时，Q2接通：

V_{GS 2} = V_{IN} \frac{R_{2} + R_{DS (off) 3} + R_{LOAD}}{R_{3} + R_{2} + R_{DS (off) 3} + R_{LOAD}} > V_{GS (th) 2}

其中V_IN是输入电压，V_GS2是Q2的栅源电压，V_GS(th)2是Q2的阈值电压，R_DS(off)3是Q3的静态漏源断开电阻，并且R_LOAD是额定负载电阻。

当接通Q3并且没有发生短路时，并且电源工作在标称条件下时，下面的条件要得到满足以将Q1和Q2保持在ON(接通)状态，从而向负载提供电源：

V_{GS 2} = V_{IN} \frac{R_{2} + R_{DS (on) 3} + R_{LOAD}}{R_{3} + R_{2} + R_{DS (on) 3} + R_{LOAD}} + V_{D 1} \frac{R_{3}}{R_{2} + R_{3}} > V_{GS (th) 2}

其中R_DS(on)3是Q3的静态漏源导通电阻，而V_D1是Q1的漏极电压。

总之，图3的电路至少在三种模式中操作。第一种模式是当晶体管Q3被断开时，在该情况中，晶体管Q1和Q2自身自动地接通并且没有电源提供给智能卡(或要被保护的电路)。第二种模式是当Q3被接通并且短路发生时。在该情况中，Q1和Q2自动地断开以切断对智能卡(或要被保护的电路)的供电，从而电源与主电源Vin隔离。第三种模式是Q3接通并且智能卡(或要被保护的电路)常规地工作。

转向图4，其图示出电源系统400的实施方式。该系统具有电源102、短路保护块406、微处理器402和由RLOAD代表的负载404。这里，微处理器402经由信号CTL接口连接以控制短路保护电路406的ON(开启)/OFF(关闭)状态。由微处理器的SENSE(感应)输入端来感应电源以确保在经由短路保护块406接通电源前，负载404未被短路。图4的实施方式适用于使用在智能卡读取系统中以及需要短路保护的其他系统中。

图5图示出根据一个实施方式的短路保护电路500。图5的实施方式的布局类似于图3的布局，在表1中列出了组件参数。

项目	值
		Vin	5V/3.3V
R1	10KΩ
		R2	1KΩ
R3	100KΩ
		R4	330Ω

R5	10KΩ
		C1	1μF
Q1	BSS84
		Q2	2N7002
Q3	BSS84

表1-电路参数

表2列出2N7002NMOS器件的参数，并且表3列出在图5的实施方式中使用的BSS84PMOS器件的参数。

表2-BSS84的参数

表3-2N7002的参数

可以使用下面的变量来分析短路保护电路500：

V_DS(th)x Qx的栅极阈值电压；

V_DS(on)x Qx的静态漏源电压；

R_DS(off)x Qx的静态漏源断开电阻；

R_DS(on)x Qx的静态漏源导通电阻；

R_LOAD 负载电阻；

V_A 节点A处的电压；

V_B 节点B处的电压；

V_C 节点C处的电压；以及

V_D 节点D处的电压。

当系统电源接通而Q3断开时，这对应于其中智能卡(或要被保护的电路)没有被加电的情况：

V_IN＝5V，

V_{GS 2} = V_{IN} \frac{R_{2} + R_{DS (off) 3} + R_{LOAD}}{R_{3} + R_{2} + R_{DS (off) 3} + R_{LOAD}} > V_{GS (th) 2},

R_DS(off)3＞＞R₃，

从上面可以看出Q2的栅源电压是：

V_GS2≈V_IN＝5V＞V_GS(th)2

该条件将导致Q2在若干个纳秒内接通，这导致：

V_B＝V_DS(on)2≈0，并且

|V_GS1|≈V_IN＞V_GS(th)1.

其中Q1的栅极大于其阈值，Q1也将在若干个纳秒内接通，导致：

V_D＝V_IN-V_DS(on)1≈V_IN

在该点处，电压准备按常规工作。

当负载短路发生而晶体管Q3接通时，假设在该情况下，V_DS(ON)3≈0并且R_LOAD＝0，因此：

V_{GS 2} = V_{IN} \frac{R_{2} + R_{DS (on) 3} + R_{LOAD}}{R_{3} + R_{2} + R_{DS (on) 3} + R_{LOAD}}

代入组件值：

V_{GS 2} = V_{IN} \frac{1,000 + 5 + 0}{100,000 + 1000 + 5 + 0} \approx {0.01 V}_{IN} = 0.01 x 5 V = 0.05 V

因为0.05V＜V_GS2(th)2，

Q2将在若干纳秒后断开，导致经由电阻器R1将V_B上拉到V_IN。

由于

V_B≈V_IN，

V_GS1≈0＜V_GS(th)1，

这将导致Q1在若干纳秒后断开。结果是，任何负载或短路，端子Vout将高效地从耦合到Vin的电源断开。

应该注意到上述的分析涉及具体的实施方式。在可选的实施方式中，可以使用不同的电压电平和组件值，其将相应地影响分析。

本领域技术人员也很容易理解材料和方法可以被改变而同时保持在本发明的范围内。也将理解到，除了用于示例性说明实施方式的特定环境之外，本发明提供了多种可应用的创造性概念。因此，所附权利要求书旨在在其范围内包括这种处理、机器、制造、物质的成分、装置、方法或步骤。

Claims

1.一种用于提供短路保护的系统，所述系统包括：

供电电路，其包括

供电输入端，

供电输出端，

第一晶体管，所述第一晶体管包括耦合到所述供电输入端的输入端子和耦合到所述供电输出端的输出端子，

第一电阻器，耦合在所述供电输入端和所述第一晶体管的控制端子之间；

第二晶体管，所述第二晶体管包括耦合到供电参考电势的输入端子、耦合到所述第一晶体管的控制端子的输出端子以及控制端子；

第二电阻器，耦合在所述供电输出端和所述第二晶体管的所述控制端子之间；以及

第三电阻器，耦合在所述供电输入端和所述第二晶体管的所述控制端子之间，其中所述供电电路配置成在所述供电输出端处递送输出电流，并且如果所述输出电流超出第一电流限度则禁用所述供电输出端；以及

串联开关，其耦合在所述供电电路的供电输出端处的所述第一晶体管的所述输出端子和供电节点之间，其中所述供电节点配置成耦合到负载。

2.根据权利要求1所述的系统，其中当所述串联开关被断开时，所述供电电路被配置成复位。

3.根据权利要求1所述的系统，进一步包括：

电阻器，其耦合在所述供电输出端和第一参考电压之间；以及

电容器，其耦合在所述供电输出端和第二参考电压之间，其中所述电容器配置成在所述供电节点遭受短路条件后放电。

4.根据权利要求3所述的系统，进一步包括控制器，所述控制器包括耦合到所述供电节点的输入端以及耦合到所述串联开关的控制端子的输出端，其中所述控制器被配置成如果所述供电节点和所述第二参考电压之间的电位差大于第一电压阈值，则接通所述串联开关。

5.根据权利要求4所述的系统，其中所述第二参考电压包括地电压。

6.根据权利要求1所述的系统，其中所述第一晶体管包括PMOS晶体管而第二晶体管包括NMOS晶体管。

7.根据权利要求1所述的系统，进一步包括耦合到所述供电电路的IC卡读卡器。

8.一种用于向负载提供短路保护的电路，所述电路包括：

第一晶体管，其包括：

耦合到供电输入端的输入端子，

耦合到供电输出端的输出端子，以及

控制端子；

第一电阻器，其耦合在所述供电输入端和所述第一晶体管的控制端子之间；

第二晶体管，其包括：

耦合到第一供电参考电势的输入端子，

耦合到所述第一晶体管的控制端子的输出端子，以及

控制端子；

第二电阻器，其耦合在所述供电输出端和所述第二晶体管的控制端子之间；以及

第三电阻器，其耦合在所述供电输入端和所述第二晶体管的控制端子之间。

9.根据权利要求8所述的电路，进一步包括第三晶体管，其包括耦合到所述供电输出端的输入端子、耦合到供电节点的输出端子、以及控制端子。

10.根据权利要求9所述的电路，其中：

所述第一、第二和第三晶体管包括MOS晶体管；

所述第一、第二和第三晶体管的输入端子包括源极；

所述第一、第二和第三晶体管的输出端子包括漏极；以及

所述第一、第二和第三晶体管的控制端子包括栅极。

11.根据权利要求9所述的电路，进一步包括：

耦合在所述供电节点和所述第一供电参考电势之间的电容器；以及

耦合在第二参考电势和所述供电输出端之间的第四电阻器。

12.根据权利要求9所述的电路，其中所述第一供电参考电势包括地电势。

13.根据权利要求8所述的电路，其中所述电路配置成向IC卡读卡器提供短路保护。

14.根据权利要求9所述的电路，进一步包括控制器，所述控制器包括耦合到所述供电节点的输入端和耦合到所述第三晶体管的控制端子的输出端，其中所述控制器被配置成如果所述供电节点和所述第一供电参考电势之间的电势差大于第一电压阈值，则接通所述第三晶体管。

15.一种用于提供电源的短路保护的方法，所述方法包括：

在启用耦合在串联晶体管和负载之间的开关晶体管后，通过所述串联晶体管并且通过所述开关晶体管向负载供应电流；

确定到所述负载的所述电流是否超出了第一阈值；以及

如果所述电流超出了所述第一阈值，则断开具有耦合到所述串联晶体管的控制节点的输出节点的控制晶体管，其中所述控制晶体管断开所述串联晶体管，其中断开所述控制晶体管包括：经由耦合在所述控制晶体管的控制节点和所述串联晶体管的输出节点之间的第一电阻器来降低所述控制晶体管的控制节点的电压；以及

复位所述串联晶体管，其中所述复位包括：

禁用所述开关晶体管，

经由耦合在供电节点和所述控制晶体管的所述控制节点之间的上拉电阻器来接通所述控制晶体管，以及

接通所述串联晶体管，其中接通所述串联晶体管包括经由耦合到所述串联晶体管的控制节点的所述控制晶体管的输出节点来接通所述串联晶体管。

16.根据权利要求15所述的方法，进一步包括：

启用所述电源，启用所述电源包括：

测量所述负载处的电压，以及

如果所述负载处的电压超出第二阈值，则启用所述开关晶体管。

17.根据权利要求15所述的方法，进一步包括经由所述电源向IC卡读卡器接口供电。