TWI824561B - 用於基於交叉開關電路的多級模數轉換器 - Google Patents

用於基於交叉開關電路的多級模數轉換器 Download PDF

Info

Publication number
TWI824561B
TWI824561B TW111121912A TW111121912A TWI824561B TW I824561 B TWI824561 B TW I824561B TW 111121912 A TW111121912 A TW 111121912A TW 111121912 A TW111121912 A TW 111121912A TW I824561 B TWI824561 B TW I824561B
Authority
TW
Taiwan
Prior art keywords
voltage
comparator
output
sample
reference voltage
Prior art date
Application number
TW111121912A
Other languages
English (en)
Other versions
TW202318812A (zh
Inventor
寧 葛
文博 尹
Original Assignee
美商特憶智能科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商特憶智能科技公司 filed Critical 美商特憶智能科技公司
Publication of TW202318812A publication Critical patent/TW202318812A/zh
Application granted granted Critical
Publication of TWI824561B publication Critical patent/TWI824561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

根據本發明的一些實施例，提供了一種包括交叉開關電路的裝置。所述交叉開關電路可以包括多個具備可編程電導的交叉點設備、跨阻放大器（TIA）和模數轉換器（ADC）。所述TIA被配置用於基於輸入電流產生輸出電壓，所述輸入電流對應於來自第一多個交叉點設備的電流之和。所述ADC被配置用於生成數字輸出，所述數字輸出對應於所述TIA的輸出電壓的數字表示。為了生成所述數字輸出，所述ADC可以使用比較器通過執行粗轉換過程生成所述數字輸出的第一多比特（例如，MSBs），和通過對粗轉換過程中產生的採樣保持電壓執行細轉換過程生成所述數字輸出的第二多比特（例如，LSBs）。

Description

用於基於交叉開關電路的多級模數轉換器
本發明的實施方式一般是關於一種半導體器件，更具體地關於一種用於基於交叉開關電路的多級模數轉換器。
交叉開關電路是指一種具有相互連接的導電線，且在交叉點上夾著一個存儲元件，例如，電阻性開關材料，的電路結構。所述電阻性開關材料可以包括，例如，憶阻器（還可以被稱為電阻性隨機存取存儲器（RRAM或ReRAM））。交叉開關電路可以被用於實施內存內計算應用、非易失性固態存儲器、圖像處理應用、神經網絡等。
以下是本發明的簡要發明內容用於提供對本發明的一些方面的基本理解。發明內容不是本發明的廣泛概述。發明內容並非旨在識別本發明的關鍵或重要要素，也並非旨在說明本發明的特定實現的任何範圍或者權利要求的任何範圍。發明內容的唯一目的是作為後續呈現的更詳細描述的語言簡化呈現本發明的一些概念。
根據本發明的一個或多個方面，提供了一種裝置。所述裝置包括多個具備可編程電導的交叉點設備。所述裝置還包括跨阻放大器（TIA），被配置為基於輸入電流產生輸出電壓，其中所述輸入電流對應於來自第一多個交叉點設備的電流之和。所述裝置進一步包括模數轉換器（ADC），被配置為生成數字輸出，所述數字輸出對應於所述TIA的輸出電壓的數字表示。在一些實施例中，為了生成所述數字輸出，所述ADC用於：使用比較器通過執行粗轉換過程生成所述數字輸出的第一多比特，其中執行粗轉換過程包括基於所述TIA的輸出電壓生成採樣保持電壓；和使用比較器通過對所述採樣保持電壓執行細轉換過程生成所述數字輸出的第二多比特。
在一些實施例中，所述第一多比特包括所述數字輸出的最高有效位（MSB），且所述第二多比特包括所述數字輸出的最小有效位（LSB）。所述多個交叉點設備包括電阻性隨機存取存儲器、相變存儲器（PCM）設備、浮柵、自旋電子器件、磁記憶存儲器（MRAM）、靜態隨機存取存儲器（SRAM）或動態隨機存取存儲器（DRAM）中的至少一個。所述多個交叉點設備包括交叉點設備陣列，且所述第一多個交叉點設備對應於所述交叉點設備陣列的一列。
在一些實施例中，執行所述粗轉換過程包括：在第一粗轉換週期，在所述第一電容上採樣所述模擬輸入電壓；在對應於所述第一粗轉換週期結束時的第一時間點，使用比較器將所述採樣模擬輸入電壓與比較器參考電壓進行比較；和使用所述比較器基於比較結果生成第一比較器輸出。所述第一電容的底板在所述第一粗轉換週期可以連接至第一參考電壓，所述模擬輸入電壓對應於所述TIA的輸出電壓。
在一些實施例中，為了生成所述採樣保持電壓，所述ADC進一步用於：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓大於所述比較器參考電壓，通過在第二粗轉換週期將所述第一電容的底板切換到第二參考電壓來下移所述採樣模擬輸入電壓。
在一些實施例中，所述第一參考電壓和第二參考電壓的差異至少是所述ADC的滿量程模擬輸入電平的1/4。
在一些實施例中，為了生成所述採樣保持電壓，所述ADC可以進一步用於：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓不大於所述比較器參考電壓，使用所述第一電容在一個或多個後續粗轉換週期中保持所述採樣保持電壓。
在一些實施例中，所述裝置進一步包括第二電容，被配置用於在細轉換過程中產生所述比較器參考電壓。
在一些實施例中，為了執行所述細轉換過程，所述ADC進一步用於：使用比較器比較斜坡比較器參考電壓和所述採樣保持電壓。
在一些實施例中，為了執行所述細轉換過程，所述ADC進一步用於：基於計數器的輸出生成所述數字輸出的第二多比特。
根據本發明的一個或多個方面，提供了一種方法。所述方法可以包括由交叉開關電路的模數轉換器（ADC）生成數字輸出，所述數字輸出對應於所述交叉開關電路的跨阻放大器（TIA）的輸出電壓的數字表示，其可以進一步包括：使用比較器，通過執行粗轉換過程生成所述數字輸出的第一多比特，其中執行所述粗轉換過程包括基於所述TIA的輸出電壓生成採樣保持電壓。
所述方法進一步包括使用比較器，通過對所述採樣保持電壓執行細轉換過程生成所述數字輸出的第二多比特，其中所述輸出電壓可以由TIA基於輸入電流產生，所述輸入電流對應於來自所述交叉開關電路中多個交叉點設備的電流之和。
在一些實施例中，所述第一多比特包括所述數字輸出的最高有效位（MSB），且所述第二多比特包括所述數字輸出的最小有效位（LSB）。執行所述粗轉換過程包括：在第一粗轉換週期，對所述第一電容進行模擬輸入電壓採樣，其中所述第一電容的底板在所述第一粗轉換週期可以連接至第一參考電壓，其中所述模擬輸入電壓對應於所述TIA的輸出電壓；在對應於所述第一粗轉換週期結束時的第一時間點，使用比較器將所述採樣模擬輸入電壓與比較器參考電壓進行比較；和使用所述比較器基於比較結果生成第一比較器輸出。
在一些實施例中，生成所述採樣保持電壓包括：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓大於所述比較器參考電壓，通過在第二粗轉換週期將所述第一電容的底板切換到第二參考電壓來下移所述採樣模擬輸入電壓。
在一些實施例中，所述第一參考電壓和第二參考電壓的差異至少是所述ADC的滿量程模擬輸入電平的1/4。
在一些實施例中，生成所述採樣保持電壓包括：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓不大於所述比較器參考電壓，使用所述第一電容在一個或多個後續粗轉換週期中保持所述採樣保持電壓。
在一些實施例中，所述方法進一步包括使用第二電容在細轉換過程中產生所述比較器參考電壓。
在一些實施例中，執行所述細轉換過程包括：使用比較器比較斜坡比較器參考電壓和所述採樣保持電壓。
在一些實施例中，執行所述細轉換過程進一步包括：基於計數器的輸出生成所述數字輸出的第二多比特。
交叉開關陣列可以包括多個互連的導電線（例如，金屬線）和在每個行列交叉點形成的交叉點設備。每個交叉點設備可以是具備可編程電阻的設備，例如憶阻器（也被稱為電阻性隨機存取存儲器（RRAM或ReRAM））、相變存儲器（PCM）設備、浮柵、自旋電子器件、靜態隨機存取存儲器（SRAM）等。包括一個或多個交叉開關陣列的計算設備（例如，一個芯片或包括多個芯片的計算裝置）可以被稱之為基於交叉開關的裝置。所述基於交叉開關的裝置可以被應用於實施內存內計算應用。
所述基於交叉開關的裝置進一步包括其他模擬組件，例如一個或多個數模轉換器（DAC）、模數轉換器（ADC）、跨阻放大器（TIA）、晶體管等，用於提供理想的輸出。例如，ADC可以用於將所述基於交叉開關的裝置中一個通道（例如，所述基於交叉開關的裝置中的一列）中的TIA的模擬輸出轉換為數字信號。不同類型的具備不同優點和取捨的ADC架構可以用於實現基於交叉開關的裝置。例如，8比特的閃存ADC可能必須使用255個比較器用於產生8比特的數字輸出。實施利用閃存ADC的基於交叉開關的裝置可能需要為所述基於交叉開關的裝置中的每個通道提供255個比較器，這是不切實際的，因為這需要巨大的芯片面積和非常高的功耗。
本發明提供了一種用於基於交叉開關的裝置的模數轉換器（ADC）架構，該架構可以提供在芯片尺寸、功耗、性能和精度方面的優化。
根據本發明的內容，基於交叉開關的裝置可以包括將模擬輸入電壓轉換為數字輸出的ADC。所述模擬輸入電壓可以是所述基於交叉開關的裝置中TIA的輸出電壓。所述TIA可以將通道電流信號轉化為輸出電壓。所述通道電流信號可以表示來自所述基於交叉開關的裝置中一列交叉點設備的電流之和。
所述ADC可以通過執行多級轉換從而將模擬輸入電壓轉換為數字輸出。例如，所述ADC可以執行一次粗轉換從而生成所述數字輸出的第一多比特。然後，所述ADC可以執行細轉換從而生成所述數字輸出的第二多比特。所述第一多比特可以包括所述數字輸出的最高有效位（MSB）。所述第二多比特可以包括所述數字輸出的最低有效位（LSB）。在一些實施例中，所述粗轉換和細轉換可以通過相同的比較器執行。
在粗轉換過程中，所述ADC可以在第一粗轉換週期（例如，採樣階段）對所述模擬輸入進行採樣和保持。比較器可以在所述第一粗轉換週期結束時比較所述採樣保持電壓和比較器參考電壓。所述比較器參考電壓可以表示所述ADC的滿量程模擬輸入的1/4。在本文中，所述ADC的滿量程模擬輸入電平可以指在信號被轉換成數字輸出表示之前可以傳輸到所述ADC的最大信號振幅。所述比較器可以在所述第一粗轉換週期結束時生成表示所述採樣保持電壓是否大於所述比較器參考電壓的輸出（也被稱為“第一輸出”）。例如，所述輸出的第一個值（例如，1）可以表示在所述第一粗轉換週期結束時所述採樣保持電壓大於所述比較器參考電壓。所述輸出的第二個值（例如，0）可以表示在所述第一粗轉換週期結束時所述採樣保持電壓不大於所述比較器參考電壓。所述第一輸出可以被存儲用於生成所述數字輸出的第一多比特。
如果在所述第一粗轉換週期結束時所述採樣保持電壓不大於所述比較器參考電壓，所述ADC可以在剩餘的粗轉換週期保持所述採樣保持電壓，並可跳過所述粗轉換週期的其餘部分。或者，所述ADC可以在一個或多個後續粗轉換週期下移所述採樣保持電壓直到所述比較器的輸出表示所述採樣保持電壓不大於所述比較器參考電壓。例如，在一些所述比較器的第二輸出表述在所述粗轉換週期結束時所述採樣保持電壓大於所述所述比較器參考電壓的實施例中，所述ADC可以在第二粗轉換週期下移所述採樣保持電壓。所述比較器可以生成表示在第二粗轉換週期結束時下移採樣保持電壓是否大於所述比較器參考電壓的第二輸出。如果在第二粗轉換週期結束時所述採樣保持電壓不大於所述比較器參考電壓，所述ADC可以在剩餘的粗轉換週期保持所述採樣保持電壓，並可跳過所述粗轉換週期的其餘部分。或者，所述ADC可以進一步在一個或多個後續粗轉換週期中下移所述採樣保持電壓直到所述採樣保持電壓不大於所述比較器參考電壓。在粗轉換過程中，所述比較器的第一輸出、第二輸出和/或其餘輸出可以被轉換為所述ADC的數字輸出中的最高有效位（MSB）。
在細轉換過程中，所述ADC可以生成一個斜坡電壓，所述斜坡電壓可以通過電容耦合斜坡下降所述比較器參考電壓。所述比較器可以比較所述斜坡比較器參考電壓和在粗轉換過程中產生的所述採樣保持電壓。所述比較器可以生成一個輸出，該輸出表示所述採樣保持電壓在細轉換過程中的某個時間點和所述斜坡比較器參考電壓具有一個相同的值。然後，一旦所述斜坡比較器參考電壓小於所述採樣保持電壓，所述ADC可以停止計數器。計數器可以統計對應於所述時間點的時鐘週期數。斜坡ADC計數器對整個象限（滿量程輸入範圍的1/4）進行斜坡的最大時鐘計數是2M。M表示所述最小有效位（LSB）的數量。然後，所述ADC可以基於所述時鐘週期數生成所述第二多比特。
更具體地是，例如，為了將所述模擬輸入電壓轉換為8比特的數字輸出，所述ADC可以執行粗轉換過程從而產生2比特的MSB數字和第二轉換過程從而產生6比特的LSB數字。在粗轉換過程中，所述ADC可以採樣所述模擬輸入電壓，並通過三次連續的所述採樣保持電壓和所述比較器參考電壓之間的比較和/或下移將所述採樣模擬輸入電壓連續下移到所述象限（滿量程模擬輸入電平的1/4/)。因此，所述粗轉換過程可以產生所述數字輸出的前2個MSB位，並將所述採樣保持電壓定位到所述象限用於細轉化。在細轉化過程中，所述比較器可以將所述採樣保持電壓和所述斜坡比較器參考電壓進行比較，並生成表示在某個時間點所述採樣保持電壓與所述斜坡比較器參考電壓相同。所述計數器可以生成表示自所述細轉換過程開始後已經過去的時鐘週期數的輸出。所述時鐘週期數可以被轉化為所述數字輸出的6比特LSB位。
通過使用多數數字電路執行所述粗轉換過程和所述細轉換過程，本文所述的ADC可以實現使用交叉開關電路的高精度、高吞吐量、低功耗應用。所述ADC可以通過在四個粗轉換週期中執行所述第一粗轉換過程和在64個時鐘週期內執行第二轉換過程生成8比特分辨率的數字輸出。每個粗轉換週期可以包括一個時鐘週期，該時鐘週期可以從基礎時鐘中劃分出來（例如，根據粗轉換中的精度要求除以8）。可能需要68個時鐘從而得到8比特的數字輸出。因此，根據本發明的ADC比需要256個時鐘週期才能生成8比特輸出的斜坡ADC要快。此外，如果要求的分辨率增加，斜坡ADC的時鐘計數可能會呈指數級增長。相比之下，本文所述的ADC架構所要求的時鐘計數可以在實現更高分辨率的ADC時略有增加（與所要求的分辨率呈線性關係）。此外，交叉開關電路中多級ADC可以共享某些控制電路（例如，參考電壓、計數器等），這可以進一步提高所述交叉開關電路的性能。因此，本發明提供的ADC可以實現小芯片尺寸的，需要高速、高精度和低功耗模數轉換的內存內計算應用。
圖1是說明了根據本發明的一些實施例中交叉開關電路的一個示例100的框圖。如圖所示，所述交叉開關電路100可以包括一個或多個行線111a-n、列線113a-n、交叉點設備120a-n、數模轉換器（DAC）131a-n、行開關133a-n、列開關135a-n、輸出傳感器140、和/或用於實現交叉開關電路的其他任何合適組件。
行線111可以包括第一行線111a、第二行線111b、…、行線111n等。每個行線111a-n可以是和/或包括任何合適的導電材料。在一些實施例中，每個行線111a-n可以是金屬線。行線可以包括第一行線111a、第二行線111b、…、行線111n。每個行線111a-n可以是和/或包括金屬線。
列線113可以包括第一列線113a、第二列線113b、…、列線113n等。每個列線113a-n可以是和/或包括任何合適的導電材料。在一些實施例中，每個列線113a-n可以是金屬線。列線可以包括第一列線113a、第二列線113b、…、列線113n。每個列線113a-n可以是和/或包括金屬線。
如圖1所示，行線111a-n和列線113a-n可以相互交叉。交叉點設備120a-n可以連接行線111a-n和列線113a-n之間的交叉點。例如，第一交叉點設備120a可以連接第一行線111a和第一列線113a。再例如，第二交叉點設備120b可以連接第一行線111a和第二列線113b。每個交叉點設備120可以是和/或包括一個選擇晶體管，以及其他任何合適的具有可調諧電阻的器件，例如憶阻器、脈衝調製器（PCM）、浮柵、自旋電子器件、磁存儲器存儲（MRAM）、RRAM、SRAM等。所述交叉點設備可以形成如圖1所示的陣列。
每個DAC 131a-n可以將輸入數字信號轉換成輸出模擬信號。在一些實施例中，每個DAC 131可以包括運算放大器。在一些實施例中，所示DAC 131可以被連接到所述運算放大器用於將數字輸入信號轉化為模擬輸出信號。
每個行線111a-n可以連接到一個或多個行開關133a、133b、…、133n。每個行開關133a-n可以包括可以控制流經行線111a-n的電流的任何合適的電路架構。例如，行開關133a-n可以是和/或包括CMOS開關電路。
每個列線113a-n可以連接到一個或多個列開關135a、135b、…、135n。每個列開關135a-n可以包括可以控制流經列線113a-n的電流的任何合適的電路架構.例如，列開關135a-n可以是和/或包括CMOS開關電路。在一些實施例中，開關131a-n和135a-n中的一個或多個可以進一步提供故障保護、靜電放電（ESD）保護、降噪和/或用於交叉開關電路100中的一個或多個部分的其他合適的功能。
輸出傳感器140可以基於流經列線113a-n的電流生成輸出信號。輸出傳感器140可以包括用於將電流轉換為輸出信號的任何合適的組件，例如，一個或多個TIA 141a、141b、…、141n，和ADC 143a、143b、…、143n。每個TIA 141a-n可以將流經各自列線的電流轉換為各自的電壓信號。每個ADC 143a-n可以將由對應的TIA產生的電壓信號轉化為數字輸出。每個ADC 143a-n可以包括與下圖2-3所述相關的一個或多個組件。在一些實施例中，輸出傳感器141可以進一步包括一個或多個多路複用器（未顯示）。
交叉開關電路100可以執行平行加權電流求和。例如，輸入信號可以被施加到所述交叉開關電路100的一個或多個行上（例如，一個或多個選擇行）。輸入信號可以流經所述交叉開關電路100中行的交叉點設備。輸出信號可以從所述列中讀取（例如，ADC的輸出）。根據歐姆定律和基爾霍夫電流定律，所述交叉開關的輸入-輸出關係可以表示為I=VG，其中I表示輸出信號；V表示輸入信號；G表示交叉點設備的電導。因此，根據歐姆定律，所述輸入信號在每個交叉點設備上被其電導加權。加權後的電流通過每個列線輸出，並根據基爾霍夫電流定律進行累積。
圖2是說明了根據本發明一些實施例中的多級ADC的一個示例200的框圖。如圖所示，ADC 200可以包括第一轉換模塊210、第二轉換模塊220和輸出模塊230。所述第一轉換模塊210可以進一步包括採樣保持單元213和比較器215。所述第二轉換模塊220可以進一步包括斜坡生成器221、計數器223和比較器225。在不喪失一般性的情況下，ADC 200可以包括更多的或更少的組件。例如，兩個模塊可以合併成一個模塊，或者一個模塊可以分成兩個或更多的模塊。在一些實施例中，所述比較器215可能與所述比較器225相同。在一些實施例中，所述採樣保持單元213可以包括圖3中的電容303、開關310和307a-d等。在一些實施例中，所述比較器215可以是和/或包括圖3中的比較器305。在一些實施例中，所述第二轉換模塊220可以包括圖3中的比較器305、計數器315、斜坡生成器311等。
所述ADC 200可以將模擬輸入電壓轉化為數字輸出。所述模擬輸入電壓可以是由交叉開關電路中的TIA（例如，與圖1所述相關的TIA 141a）產生的輸出電壓。所述數字輸出可以包括多個比特，並可以被視為是所述TIA產生的輸出電壓的數字表示。
為了將所述模擬輸入電壓轉換為數字輸出，所述第一轉換模塊210可以在一個或多個粗轉換週期執行粗轉換過程，以產生一個或多個所述數字輸出的第一比特。所述第一比特可以包括，例如，所述數字輸出的最高有效位（MSB）。每個粗轉換週期可以包括一個或多個時鐘週期。在一些實施例中，每個粗轉換週期可以對應於各自的粗轉換時鐘週期。所述第一粗轉換時鐘週期的數量可以基於在粗轉換過程中產生的所述第一比特的數量確定。例如，所述粗轉換過程可以在四個粗轉換週期內進行，以產生2比特的粗轉換結果。
在粗轉換過程中，所述採樣保持單元213可以對所述模擬輸入電壓進行採樣和保持，並可以產生採樣保持電壓。例如，所述採樣保持單元213在第一粗轉換週期可以參考第一粗轉換參考電壓對所述模擬輸入進行採樣（例如，通過參考所述第一粗轉換參考電壓對所述模擬輸入電壓進行採樣並保持在採樣電容上）。所述第一粗轉換參考電壓可以表示所述ADC的滿量程模擬輸入電平。所述比較器215可以將所述採樣保持電壓與比較器參考電壓進行比較，並生成表示所述比較結果的第一輸出。所述比較器參考電壓可以表示所述滿量程模擬輸入電平的1/4。所述比較器215的第一輸出可以表示在所述第一粗轉換週期結束時所述採樣保持電壓是否大於所述比較器參考電壓。所述比較器215還可以鎖定所述第一輸出以生成所述數字輸出的第一比特。
所述採樣保持電壓可以基於所述比較器的第一輸出進行進一步處理。例如，在一些所述採樣保持電壓在所述第一粗轉換週期結束時不大於所述比較器參考電壓的實施例中，所述採樣保持單元213可以在剩餘的粗轉換過程保持所述採樣保持電壓的值。例如，所述粗轉換過程可以在四個時鐘週期內進行以產生2比特粗轉換結果。基於表示所述採樣保持電壓在所述第一粗轉換週期結束時小於所述比較器參考電壓的比較器第一輸出，所述採樣保持電壓可以在第二粗轉換週期、第三粗轉換週期以及第四粗轉換週期中被保持。
如果所述比較器215的第一輸出表示所述採樣保持電壓在所述第一粗轉換週期結束時大於所述比較器參考電壓，所述採樣保持單元213可以在一個或多個後續粗轉換週期中下移所述採樣保持電壓，直到所述比較器215的輸出表示所述採樣保持電壓不大於所述比較器參考電壓。例如，所述採樣保持單元213可以在第二粗轉換週期參考第二粗轉換參考電壓將所述採樣保持電壓下移（例如，通過將所述採樣電容的底板從第一參考電壓切換到第二參考電壓）。所述第二粗轉換參考電壓的振幅可以是滿量程模擬輸入電平的3/4。所述比較器215可以將所述採樣保持電壓與所述比較器參考電壓進行比較，並生成指示比較結果的第二輸出。所述比較器215的第二輸出可以表示在所述第二粗轉換週期結束時所述採樣保持電壓是否大於所述比較器參考電壓。所述比較器215還可以鎖定所述第二輸出以生成所述數字輸出的第一多比特。
所述採樣保持電壓可以基於所述比較器215的第二輸出進行進一步處理。例如，在一些在所述第二粗轉換週期結束時所述採樣保持電壓不大於所述比較器參考電壓的實施例中，所述採樣和保持單元214可以通過剩餘的粗轉換過程（例如，通過第三粗轉換週期和第四粗轉換週期以產生2比特的粗轉換結果）中保持所述採樣保持電壓的值。
在一些在所述第二粗轉換週期結束時所述採樣保持電壓大於所述比較器參考電壓的實施例中，所述採樣保持單元213可以在一個或多個後續粗轉換週期中進一步將所述採樣保持電壓下移。例如，所述採樣保持單元213可以在第三粗轉換週期將所述採樣保持電壓下移所述滿量程模擬輸入電平的1/4。所述採樣保持電壓可以進一步下移，例如，通過將採樣電容的底板切換至第三粗轉換參考電壓。所述第三粗轉換參考電壓的振幅可以表示所述滿量程模擬輸入電平的一半（1/2）。所述比較器215可以在所述第三粗轉換週期結束時將所述比較器參考電壓與所述採樣保持電壓進行比較，並生成指示比較結果的第三輸出。所述比較器215還可以鎖定所述第三輸出以生成所述數字輸出的第一多比特。
所述採樣保持電壓可以基於所述比較器的第三輸出進行進一步處理。例如，如果比較器215的第三輸出表示在第三粗轉換週期結束時所述採樣保持電壓不大於所述比較器參考電壓，所述採樣保持單元213可以通過粗轉換過程保持所述採樣保持電壓的值。或者，所述採樣保持單元213可以在一個或多個後續粗轉換週期（例如，第四粗轉換週期等）中進一步下移所述採樣保持電壓，直到所述比較器215 的輸出表示所述採樣保持電壓不大於所述比較器參考電壓。
所述第二轉換模塊220可以執行細轉換過程以生成一個或多個所述數字輸出的第二比特。所述數字輸出的第二比特可以包括所述數字輸出的最小有效位（LSB）。例如，所述斜坡生成器221可以生成隨著時間而斜坡下降的斜坡電壓（例如，通過耦合電容按比例斜坡下降所述比較器參考電壓）。所述比較器225可以將所述比較器參考電壓與由所述第一轉換模塊210在粗轉換過程中產生的採樣保持電壓進行比較。所述比較器225可以生成表示所述比較器參考電壓在某個時間點已經斜坡下降到低於所述採樣和保持模擬輸入電壓。所述計數器223可以生成表示從細轉換過程開始到所述採樣和保持模擬輸入電壓超過所述參考電壓時所經過的時鐘週期數量的輸出。在一些實施例中，所述斜坡生成器的最大斜坡範圍可以是所述滿量程輸入範圍的1/4。用於所述斜坡ADC計數器斜坡處理整個象限（滿量程輸入範圍的1/4）的最大時鐘數是2M。M表示所述LSB數字的數量。
所述輸出模塊230可以基於所述第一比特和所述第二比特生成和/或輸出所述數字輸出。所述輸出模塊230 可以包括一個或多個寄存器、編碼器、和/或用於存儲、處理和/或輸出所述數字輸出的其他任意合適的組件。所述數字輸出可以包括所述第一比特和所述第二比特的組合。例如，所述數字輸出可以是8比特數字輸出，其包括第一轉換過程產生的2比特二進制輸出和第二轉換過程中產生的6比特二進制輸出的組合。所述2比特二進制輸出可以通過將比較器215 的第一輸出、第二輸出、第三輸出、和/或第四輸出轉換為2比特二進制輸出生成。所述比較器215的第一輸出 、第二輸出、第三輸出、和第四輸出中的每一個都可以是邏輯“0”或“1”。所述數字輸出的第二多比特可以通過將對應於所述計數器的輸出的所述時鐘週期數轉化為6比特二進制輸出。
雖然圖2中顯示了第一粗轉換模塊和第二細轉換模塊，但這只是說明性的。在一些實施例中，更多的轉換模塊可以加入到所述ADC200中以實現用於基於交叉開關的電路的模數轉換。例如，三個轉換模塊可以被用於實現將所述模擬輸入轉換為8比特數字輸出的三級模數轉換。所述三級模數轉換可以包括用於生成2比特輸出的第一粗轉換過程、用於生成2比特輸出的第二粗轉換過程和用於生成4比特輸出的第三細轉換過程，或類似的組合。
圖3是根據本發明一些實施例中多級ADC架構的示例300的示意圖。如圖所示，所述ADC 300可以包括電容303和313、比較器305、斜坡生成器311、計數器315和/或用於實現多級ADC的其他任何合適的組件。所述電容303和/或313的電容可以遠遠大於所述ADC 300中節點351和353的寄生電容。所述節點351和353的寄生電容可以表示包括所述ADC 300的交叉開關電路中一個或多個電子組件（例如，路由、晶體管、開關等）的寄生電容。所述ADC 300可以進一步包括用於將模擬輸入電壓321連接至所述電容303的第一板（例如，頂板）的開關301。所述ADC 300可以進一步包括分別將所述電容303的第二板（例如，底板）連接至參考電壓331、333、335、337的開關307a、307b、307c和307d。
如圖所示，ADC 300可以接收所述模擬輸入電壓321，其對應於交叉開關電路中TIA（例如，如圖1所述的TIA 141a）的輸出電壓。所述TIA的輸出電壓可以通過將電流信號轉換為輸出電壓而產生。所述電流信號可以表示流經一個或多個交叉點設備（例如，被選擇的一列交叉點設備）的電流之和。所述電流信號還可以被稱為通道電流信號。
所述ADC 300可以將所述模擬輸入電壓321轉化為數字輸出，所述數字輸出對應於所述模擬輸入電壓321和/或所述TIA的輸出電壓的數字表示。例如，所述ADC 300可以在一個或多個粗轉換週期執行粗轉換過程以生成所述數字輸出的第一多比特。所述數字輸出的第一多比特可以包括所述數字輸出的最高有效位（MSBs）。所述ADC 300可以進一步在一個或多個細轉換週期執行細轉化過程以生成所述數字輸出的第二多比特。所述第二多比特可以包括所述數字輸出的最小有效位（LSBs）。
在粗轉化過程中，所述電容303的第一板可以通過開關301連接至所述模擬輸入電壓321。在粗轉換過程中，所述電容303的第二板可以基於所述比較器305的輸出325選擇性地連接到參考電壓331、333、335和337中的一個或多個。所述參考電壓331、333、335和337可以表示對應於所述數字輸出的第一多比特的多個量化電平。所述參考電壓331可以表示所述ADC的滿量程模擬輸入電平。所述參考電壓333可以表示所述滿量程模擬輸入電平的3/4。所述參考電壓335可以表示所述滿量程模擬輸入電平的1/2。所述參考電壓337可以表示所述滿量程模擬輸入電平的1/4。
作為一個示例，在第一粗轉換週期（也被稱為“採樣階段”），所述模擬輸入電壓321可以被採樣到所述電容303的第一板上，而電容303的第二板可以通過開關307連接到所述參考電壓331上。由於所述電容303的電容在設計上遠遠大於節點351的寄生電容，所述節點的採樣保持電壓可以通過切換所述電容303的底板電壓而幾乎向上耦合100%。
所述採樣保持電壓323可以作為輸入提供給所述比較器305。所述比較器305可以將所述採樣保持電壓（VSH）323與比較器參考電壓343進行比較。在粗轉換過程中，所述參考電壓341可以作為比較器參考電壓343通過開關309提供給比較器305。所述參考電壓341的振幅可以是所述模擬輸入電壓321滿量程值的四分之一。
所述比較器305可以比較所述採樣保持電壓323和比較器參考電壓343，並生成比較器輸出325。所述比較器輸出325的值可以指示所述採樣保持電壓323是否大於所述比較器參考電壓343。例如，所述比較器輸出325的第一值（例如，“1”）可以表示所述採樣保持電壓323大於所述比較器參考電壓343。再例如，所述比較器輸出325的第二值（例如，“0”）可以表示所述採樣保持電壓323不大於所述比較器參考電壓343。在一些所述比較器輸出325表示所述採樣保持電壓323不大於所述比較器參考電壓343的實施例中，所述ADC可以在剩餘的粗轉換週期中保持所述採樣保持電壓323的值（例如，通過保持電容303上的採樣電荷）。或者，在一個或多個後續粗轉換週期中，所述採樣保持電壓可以進一步下移（例如，通過將所述電容切換到參考電壓333、335和/或337中的一個或多個），直到所述比較器輸出325表示所述採樣保持電壓323不大於所述比較器參考電壓343。
例如，第一比較器輸出可以表示所述採樣保持電壓323大於所述比較器參考電壓343。因此，可以在第二粗轉換週期通過將所述電容303從參考電壓331切換到參考電壓333進行下移所述採樣保持電壓323。所述比較器305可以在所述第二粗轉換週期結束時比較所述下移後的採樣保持電壓和所述比較器參考電壓343。所述比較器305還可以生成第二比較器輸出325，其表示在所述第二粗轉換週期結束時所述採樣保持電壓323是否大於所述比較器參考電壓343。在一些在所述第二粗轉換週期結束時所述採樣保持電壓323不大於所述比較器參考電壓343的實施例中，所述ADC 300可以在剩餘的粗轉換週期中保持採樣保持電壓323的值（例如，通過保持在電容303上採樣的電荷）。
在一些在所述第二粗轉換週期結束時所述採樣保持電壓323大於所述比較器參考電壓343的實施例中，可以在第三粗轉換週期通過將所述電容303的第二板從參考電壓333切換到參考電壓335來進一步下移所述採樣保持電壓323。所述比較器305可以比較所述採樣保持電壓323和所述比較器參考電壓343，並生成表示在所述第三粗轉換週期結束時所述採樣保持電壓323是否大於所述比較器參考電壓343的比較器輸出（還被稱為“第三比較器輸出”）。
在一些在所述第三粗轉換週期結束時所述採樣保持電壓323不大於所述比較器參考電壓343的實施例中，所述ADC 330可以在剩餘粗轉換週期（例如，第四粗轉換週期）保持所述採樣保持電壓323的值。
在一些在所述第三粗轉換週期結束時所述採樣保持電壓323大於所述比較器參考電壓343的實施例中，可以在第四粗轉換週期通過將所述電容303的第二板從參考電壓335切換到參考電壓337來進一步下移所述採樣保持電壓323。所述比較器305可以比較所述採樣保持電壓323和所述比較器參考電壓343，並生成表示在所述第四粗轉換週期結束時所述採樣保持電壓323是否大於所述比較器參考電壓343的比較器輸出（還被稱為“第四比較器輸出”）。
所述ADC 300可以在粗轉換過程後執行細轉換過程。在細轉換過程中，開關309可以被打開。所述參考電壓341可以通過所述電容313的底板在所述細轉換過程開始時連接到斜坡電壓345上從而被採樣到所述電容313上。斜坡電壓345可以隨著時間斜坡上升或下降，並由斜坡生成器311提供。作為一個示例，斜坡生成器311可以在細轉換過程中斜坡下降所述斜坡電壓345。所述斜坡電壓345的開始和結束的delta可以是具備最大時鐘計數器計數可達2M個時鐘週期的滿量程模擬輸入電平的1/4，其中M 表示LSB位的數量。在一些實施例中，斜坡生成器311可以包括由DAC驅動的運算放大器和/或用於生成斜坡電壓的其他任意合適的組件。所述比較器參考電壓343可以通過電容313隨著所述斜坡電壓345一起斜坡下降。由於所述電容313的電容被設計為遠遠大於節點353的寄生電容，所述比較器參考電壓343可以被下移，當比較器305的信號VREF 343下降到VSH 323之下時，通過斜坡電壓345從開始到結束時的變化，向下耦合到近乎100%。
所述比較器305可以比較所述採樣保持電壓323和在細轉換過程中被斜坡下降的所述比較器參考電壓343。在某個時間點，所述比較結果325可以表示所述採樣保持電壓323的振幅可以與所述比較器參考電壓343（斜坡信號）的振幅相同或更大。可以通過比較器305的輸出325控制計數器315。所述計數器315可以輸出與從細轉換過程開始經過的時間相對應的計數（例如，從細轉換過程開始使得斜坡電壓345與所述採樣保持電壓323變得相同的時鐘週期數）。該計數可以被轉化為二進制比特，其可以被用作所述ADC的數字輸出的第二多比特。
圖4A、4B和4C描述了根據本發明一些實施例中與粗模數轉換相關的示例波形。
如圖4A所示，所述採樣保持電壓323在時間點t1大於所述比較器參考電壓343，其中所述時間點t1對應於第一粗轉換週期結束的時間。因此，所述採樣保持電壓323在第二粗轉換週期被下移。所述採樣保持電壓323在時間點t2不大於所述比較器參考電壓，所述時間點t2對應於所述第二粗轉換週期結束的時間。在剩餘的粗轉換週期中可以保持在時間點t2時的所述採樣保持電壓323的值。
如圖4B所示，所述採樣保持電壓323在時間點t1大於所述比較器參考電壓343，其中所述時間點t1對應於第一粗轉換週期結束的時間。因此，在第二粗轉換週期可以下移所述採樣保持電壓323。所述採樣保持電壓323在時間點t2仍然大於所述比較器參考電壓343，其中所述時間點t2對應於第二粗轉換週期結束的時間。在第三粗轉換週期可以進一步下移所述採樣保持電壓323。所述採樣保持電壓323在時間點t3不大於所述比較器參考電壓，所述時間點t3對應於所述第三粗轉換週期結束的時間。在粗轉換過程中剩餘的粗轉換週期中可以保持在時間點t3時的所述採樣保持電壓323的值。
如圖4C所示，所述採樣保持電壓323在時間點t1大於所述比較器參考電壓343，其中所述時間點t1對應於第一粗轉換週期結束的時間。然後，在第二粗轉換週期可以下移所述採樣保持電壓323。所述採樣保持電壓323在時間點t2仍然大於所述比較器參考電壓343，其中所述時間點t2對應於第二粗轉換週期結束的時間。在第三粗轉換週期可以進一步下移所述採樣保持電壓323。所述採樣保持電壓323在時間點t3仍然大於所述比較器參考電壓343，其中所述時間點t3對應於第三粗轉換週期結束的時間。然後在第四粗轉換週期可以進一步下移所述採樣保持電壓323。所述採樣保持電壓323在時間點t4不大於所述比較器參考電壓，所述時間點t4對應於所述第四粗轉換週期結束的時間。
圖5描述了根據本發明的一些實施例中細模數轉換的示例波形。如圖所示，所述細轉換過程開始於時間點t0。所述比較器參考電壓343可以通過電容313隨著時間與345斜坡下降。所述比較器輸出325可以表示所述採樣保持電壓323的振幅在時間點tx與所述比較器參考電壓343相同或更大。所述計數器315可以基於所述t0和tx之間的時鐘週期數產生輸出計數。所述時鐘週期數可以被轉化為二進制輸出（例如，所述ADC數字輸出的第二多比特）。
圖6是說明根據本發明一些實施例中用於基於交叉開關的裝置執行模數轉換的方法示例600的流程圖。方法600可通過基於交叉開關的裝置中的ADC執行。
在610中，ADC可以獲取模擬輸入電壓。所述模擬輸入電壓可以對應於如本發明所述的交叉開關電路中TIA產生的電壓輸出。
在620中，所述ADC可以使用比較器執行第一粗轉換以獲取數字輸出的第一多比特。所述第一粗轉換可以在一個或多個粗轉換週期中執行。執行所述第一粗轉換過程可以涉及採樣和保持所述模擬輸入電壓以在第一粗轉換週期產生採樣保持電壓。在第一粗轉換過程中，所述採樣保持電壓可以在後續粗轉換週期中進行進一步處理，直到所述採樣保持電壓的振幅低於施加到所述比較器上的比較器參考電壓（例如，通過在後續粗轉換週期中保持所述採樣保持電壓和/或將所述採樣保持電壓下移所述模擬輸入電壓電平的滿量程值的1/4）。在一些實施例中，所述比較器參考電壓的振幅可以是所述模擬輸入電壓的滿量程電平的1/4。
作為一個示例，所述ADC的比較器可以在每次粗轉換週期結束時將所述採樣保持電壓與所述比較器參考電壓進行比較，並生成表示所述比較結果的輸出。在一些實施例中，所述比較器的輸出表示在特定粗轉換週期結束時所述採樣保持電壓大於所述比較器參考電壓，所述ADC可以在下一次粗轉換週期下移所述採樣保持電壓。或者，在一些實施例中，所述比較器的輸出表示所述採樣保持電壓不大於所述比較器參考電壓，所述ADC可以在剩餘的粗轉換週期保持所述採樣保持電壓不變。所述ADC可以進一步將所述比較器的輸出與其相對應的粗轉換週期進行存儲。
在一些實施例中，執行所述第一粗轉換過程可以涉及執行與下圖7描述相關的一個或多個操作。
在630中，所述ADC可以使用比較器執行第二細轉換過程以生成所述數字輸出的第二多比特。所述第二多比特可以包括所述數字輸出的LSB。例如，所述ADC可以使用斜坡生成器生成隨著時間斜坡下降的斜坡電壓。在一些實施例中，所述斜坡電壓可以斜坡下降所述滿量程模擬輸入電平的1/4。所述斜坡ADC計數器斜坡整個象限（滿量程輸入範圍的1/4）的最大時鐘週期數為2M。M表示所述LSB數字的數量。所述比較器可以比較斜坡下降後的所述比較器參考電壓和在所述第一轉換過程中產生的採樣保持電壓。所述比較器可以生成表示所述採樣保持電壓在特定時間點大於或等於所述斜坡下降後的比較器參考電壓的輸出。
在640中，所述ADC可以輸出所述數字輸出。所述數字輸出可以是所述第一多比特和所述第二多比特的組合。所述數字輸出的第一多比特可以基於每次粗轉換週期中比較器的輸出（例如存儲的與第一粗轉換週期相關的第一輸出、存儲的與第二粗轉換週期相關的第二輸出、存儲的與第三粗轉換週期相關的第三輸出、存儲的與第四粗轉換週期相關的第四輸出等）產生。例如，所述比較器的輸出可以被編碼為第一多比特（例如，通過將所述比較器的第一輸出、第二輸出、第三輸出和/或第四輸出編碼為2個數字位的輸出）。所述數字輸出的第二多比特可以基於計數器輸出產生，所述計數器輸出表示從細轉換過程開始已經經過的時鐘週期數。例如，所述時鐘週期數可以被轉換為所述數字輸出的第二多比特。
圖7是說明了根據本發明一些實施例中執行粗模數轉換的方法示例700的流程圖。
所述方法700開始於步驟705，其中交叉開關電路的ADC可以在多個粗轉換週期中的第一粗轉換週期採樣和保持所述模擬輸入電壓。所述模擬輸入電壓可以對應於所述交叉開關電路中TIA產生的輸出電壓。作為一個示例，所述模擬輸入電壓可以被採樣和保持在所述ADC中第一電容的第一板（例如，頂板）上。所述第一電容的第二板（例如，底板）可以被連接至第一參考電壓。所述第一參考電壓可以表示所述ADC的滿量程模擬輸入電平。
在710中，所述ADC的比較器可以在所述第一粗轉換週期結束時比較所述採樣保持電壓和所述比較器參考電壓，並生成表示比較結果的第一比較器輸出。所述第一比較器輸出的值可以表示所述採樣保持電壓在對應於所述第一粗轉換週期結束時的第一時間點是否大於所述比較器參考電壓。例如，在一些所述採樣保持電壓在第一時間點大於所述比較器參考電壓的實施例中，所述第一比較器輸出可以有第一值（例如，“1”)。再例如，在一些所述採樣保持電壓在所述第一時間點不大於所述比較器參考電壓的實施例中，所述第一比較器輸出可以有第二值（例如，“0”）。
在715中，在所述第一粗轉換週期結束時可以做出所述採樣保持電壓是否大於所述比較器參考電壓的決定。所述決定可以基於所述第一比較器輸出的值確定。
基於所述採樣保持電壓在所述第一時間點不大於所述比較器參考電壓的決定（例如，步驟715中的“否”），在755中，所述ADC可以在剩餘的粗轉換週期（第二粗轉換週期、第三粗轉換週期 和第四粗轉換週期）中保持所述採樣保持電壓。所述ADC還可以在760中存儲與所述第一時間點和/或所述第一粗轉換週期相關的第一比較器輸出。
基於所述採樣保持電壓在所述第一粗轉換週期結束時大於所述比較器參考電壓的決定（例如，步驟715中的“是”），在720中，所述ADC可以在所述粗轉換週期中的第二粗轉換週期中下移所述採樣保持電壓。例如，所述第一電容的第二板可以從所述第一參考電壓切換到第二參考電壓。所述第一參考電壓的振幅可以大於所述第二參考電壓的振幅。所述第一參考電壓的振幅和所述第二參考電壓的振幅之間的差異至少是滿量程模擬輸入電平的1/4。作為一個示例，所述ADC可以在所述第二粗轉換週期中將所述採樣保持電壓下移所述滿量程模擬輸入電平的1/4。
在725中，所述ADC可以在所述第二粗轉換週期結束時比較所述採樣保持電壓和所述比較器參考電壓，並生成表示所述比較結果的第二比較器輸出。所述第二比較器輸出的值可以表示所述採樣保持電壓在對應於所述第二粗轉換週期結束時的第二時間點是否大於所述比較器參考電壓。例如，在一些所述採樣保持電壓在第二時間點大於所述比較器參考電壓的實施例中，所述第二比較器輸出可以有第一值（例如，“1”)。再例如，在一些所述採樣保持電壓在所述第二時間點不大於所述比較器參考電壓的實施例中，所述第二比較器輸出可以有第二值（例如，“0”）。
在730中，在所述第二粗轉換週期結束時可以做出所述採樣保持電壓是否大於所述比較器參考電壓的決定。所述決定可以基於所述第二比較器輸出的值確定。
在一些實施例中，基於所述採樣保持電壓在所述第二時間點不大於所述比較器參考電壓的決定（步驟730中的“否”），所述ADC可以跳轉到755，且在剩餘粗轉換週期中（例如，第三粗轉換週期和第四粗轉換週期）保持所述採樣保持電壓。所述ADC還可以在760中存儲與所述第二時間點和/或第二粗轉換週期相關的第二比較器輸出 。
在一些實施例中，基於所述採樣保持電壓在所述第二粗轉換週期結束時大於所述比較器參考電壓的決定（730中的“是”），在735中，所述ADC可以在第三粗轉換週期下移所述採樣保持電壓。例如，所述第一電容的第二板可以從所述第二參考電壓切換到第三參考電壓。所述第二參考電壓的振幅可以大於所述第三參考電壓的振幅。所述第二參考電壓的振幅和所述第三參考電壓的振幅之間的差異至少是滿量程模擬輸入電平的1/4。作為一個示例，所述ADC可以在所述第三粗轉換週期進一步將所述採樣保持電壓下移滿量程模擬輸入電平的1/4。
在740中，所述ADC可以在所述第三粗轉換週期結束時比較所述採樣保持電壓和所述比較器參考電壓，並生成表示所述比較結果的第三比較器輸出。所述第三比較器輸出的值可以表示所述採樣保持電壓在對應於所述第三粗轉換週期結束時的第三時間點是否大於所述比較器參考電壓。例如，在一些所述採樣保持電壓在第三時間點大於所述比較器參考電壓的實施例中，所述第二比較器輸出可以有第一值（例如，“1”)。再例如，在一些所述採樣保持電壓在所述第三時間點不大於所述比較器參考電壓的實施例中，所述第二比較器輸出可以有第二值（例如，“0”）。
在一些實施例中，基於所述採樣保持電壓在所述第三時間點不大於所述比較器參考電壓的決定（步驟745中的“否”），所述ADC可以跳轉到755，且在剩餘粗轉換週期中（例如，第四粗轉換週期 ）保持所述採樣保持電壓。所述ADC還可以在760中存儲與所述第三時間點和/或第三粗轉換週期相關的第三比較器輸出。
在一些實施例中，基於所述採樣保持電壓在所述第三粗轉換週期結束時大於所述比較器參考電壓的決定（745中的“是”），在750中，所述ADC可以在第四粗轉換週期下移所述採樣保持電壓。例如，所述第一電容的第二板可以從所述第三參考電壓切換到第四參考電壓。所述第三參考電壓的振幅可以大於所述第四參考電壓的振幅。所述第三參考電壓的振幅和所述第四參考電壓的振幅之間的差異至少是滿量程模擬輸入電平的1/4。作為一個示例，所述ADC可以在所述第四粗轉換週期進一步將所述採樣保持電壓下移滿量程模擬輸入電平的1/4。在765中，所述ADC可以生成和存儲在所述第四粗轉換週期結束時產生的所述比較器的第四輸出。所述比較器的第四輸出可以表示所述採樣保持電壓在所述第四粗轉換週期結束時不大於所述比較器參考電壓。可以存儲與所述第四粗轉換週期和/或與所述第四粗轉換週期結束相對應的第四時間點相關的所述比較器的第四輸出。
為了說明的簡潔起見，本發明的方法作為一系列動作來描繪和描述。但是，根據本發明的動作能夠按照各種順序和/或同時地發生，並且與其他在本發明中未提出和描述的動作一起發生。此外，並不是所有說明的行為都是被需要實現根據所公開的主題的方法。另外，本領域的技術人員將理解並認識到，可以替代性地經由狀態圖或事件將方法表示為一系列相互狀態。
在一些實施例中，術語“大約”、“關於”‘和“基本上”可以被用於指在目標尺寸的±20%內，在一些實施例中，指在目標尺寸的±10%內，在一些實施例中，指在目標尺寸的±5%內，以及在一些實施例中±2%內。術語“大約”和“關於”可以包括目標尺寸。
本發明在以上說明中提到了很多細節。但顯而易見的是，沒有這些具體細節本發明也可以實施。在一些例子中，為了突出本發明的內容，熟知的結構和設備以框圖的形式顯示，而非具體細節。
本文所使用的術語“第一”、“第二”、“第三”、“第四 ”等是用於區分不同部件的標記，可以不必具有所用數字編號的序數含義。
這裡使用的“例子”或“示範性”一詞是指作為例子、實例或說明。此處描述為 “示例 ”或 “示範 ”的任何方面或設計不一定被理解為比其他方面或設計更優選或有利。相反，使用“例子”或“示範性”這些詞的目的是為了以一種具體的方式呈現概念。在本申請中，術語 “或 ”的意思是包括 “或”，而不是排除 “或”。也就是說，除非另有規定，或從上下文中可以看出，“X包括A或B ”意指任何自然的包容性排列組合。也就是說，如果X包括A；X包括B；或者X同時包括A和B，那麼在上述任何情況下，“X包括A或B ”都被滿足。此外，在本申請和所附權利要求中使用的 “a ”和 “an”通常應被理解為 “一個或多個”，除非另有規定或從上下文中明確指出是針對單數形式。本說明書中提到的 “一個實施方案 ”或 “一個實施方案 ”是指與該實施方案有關的特定特徵、結構或特性至少包括在一個實施方案中。因此，在本說明書的不同地方出現的短語 “一個實施方案 ”或 “一個實施方案 ”不一定都是指同一個實施方案。
儘管在瞭解上述描述後，對於本發明內容做出另外的變更和修改對於本領域普通技術人員無疑是顯而易見的，但應理解的是，以說明方式所顯示和描述的任何具體實施例不應被視為是限制的。因此，各種實施例的細節並不是為了限制權利要求的範圍，權利要求本身只是敘述了公開技術特徵。
100:交叉開關電路 111a、111b、111n:行線 113a、113b、113n:列線 120a、120b、120n:交叉點設備 131:DAC 131a、131b、131n:數模轉換器（DAC） 133a、133b、133n:行開關 135a、135b、135n:列開關 140:輸出傳感器 141a、141b、141n:輸出傳感器（TIA） 143a、143b、143n:ADC 200:ADC 210:第一轉換模塊 213:採樣保持單元 215:比較器 220:第二轉換模塊 221:斜坡生成器 223:計數器 225:比較器 230:輸出模塊 300:ADC 301:開關 303:電容 305:比較器 307a、307b、307c、307d:開關 309:開關 311:斜坡生成器 313:電容 315:計數器 321:模擬輸入電壓 323:採樣保持電壓 325:輸出 331、333、335、337、341、343:電壓 345:斜坡電壓 351、353:節點 t1、t2、t3、t4、t0、tx:時間點 600:方法 610、620、630、640:步驟 700:方法 705、710、715、720、725、730、735、740、745、750、755、760、765:步驟
從下述給出的詳細描述和本發明的各種實施例的附圖，將更充分地理解本發明。然而，附圖不應被用於將本發明限制在特定實施例中，而是僅用於解釋和理解。
圖1是根據本發明一些實施方式所示的交叉電路的一個示例的示意圖。
圖2是根據本發明一些實施方式中多級模數轉換器的框圖。
圖3是根據本發明一些實施方式中多級模數轉換器的示例架構的示意圖。
圖4A、4B和4C是根據本發明一些實施例中與粗模數轉換過程相關的示例波形。
圖5是根據本發明一些實施例中與細模數轉換過程相關的示例波形。
圖6是根據本發明一些實施例中執行模數轉換的方法的流程圖。
圖7是根據本發明一些實施例中執行粗模數轉換的方法的流程圖。
300:ADC
301:開關
303:電容
305:比較器
307a、307b、307c、307d:開關
309:開關
311:斜坡生成器
313:電容
315:計數器
321:模擬輸入電壓
323:採樣保持電壓
325:輸出
341:電壓
343:電壓
345:斜坡電壓
351、353:節點

Claims (20)

  1. 一種用於基於交叉開關電路的裝置，其係包括：多個具備可編程電導的交叉點設備；跨阻放大器(TIA)，被配置為基於輸入電流產生輸出電壓，其中所述輸入電流對應於來自第一多個交叉點設備的電流之和；模數轉換器(ADC)，被配置為生成數字輸出，所述數字輸出對應於所述TIA的輸出電壓的數字表示，其中為了生成所述數字輸出，所述ADC用於：使用比較器通過執行粗轉換過程生成所述數字輸出的第一多比特，其中執行粗轉換過程包括基於所述TIA的輸出電壓生成採樣保持電壓；和使用比較器通過對所述採樣保持電壓執行細轉換過程生成所述數字輸出的第二多比特。
  2. 如請求項1所述的用於基於交叉開關電路的裝置，其中所述第一多比特包括所述數字輸出的最高有效位(MSB)，且所述第二多比特包括所述數字輸出的最小有效位(LSB)。
  3. 如請求項1所述的用於基於交叉開關電路的裝置，其中所述多個交叉點設備包括電阻性隨機存取存儲器、相變存儲器(PCM)設備、浮柵、自旋電子器件、磁記憶存儲器(MRAM)、靜態隨機存取存儲器(SRAM)中的至少一個。
  4. 如請求項1所述的用於基於交叉開關電路的裝置，其中所述多個交叉點設備包括交叉點設備陣列，且所述第一多個交叉點設備對應於所述交叉點設備陣列的一列。
  5. 如請求項1所述的用於基於交叉開關電路的裝置，其中執行所述粗轉換過程包括： 在第一粗轉換週期，在第一電容上進行模擬輸入電壓採樣，其中所述第一電容的底板在所述第一粗轉換週期可以連接至第一參考電壓，其中所述模擬輸入電壓對應於所述TIA產生的輸出電壓；在對應於所述第一粗轉換週期結束時的第一時間點，使用比較器將所述採樣模擬輸入電壓與比較器參考電壓進行比較；和使用所述比較器基於比較結果生成第一比較器輸出。
  6. 如請求項5所述的用於基於交叉開關電路的裝置，其中，為了生成所述採樣保持電壓，所述ADC進一步用於：基於所述第一比較器輸出表示在所述第一時間點採樣模擬輸入電壓大於所述比較器參考電壓，通過在第二粗轉換週期將所述第一電容的底板切換到第二參考電壓來下移所述採樣模擬輸入電壓。
  7. 如請求項6所述的用於基於交叉開關電路的裝置，其中所述第一參考電壓和第二參考電壓的差異至少是所述ADC的滿量程模擬輸入電平的1/4。
  8. 如請求項6所述的用於基於交叉開關電路的裝置，其中，為了生成所述採樣保持電壓，所述ADC可以進一步用於：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓不大於所述比較器參考電壓，使用所述第一電容在一個或多個後續粗轉換週期中保持所述採樣保持電壓。
  9. 如請求項5所述的用於基於交叉開關電路的裝置，其中進一步包括第二電容，被配置用於在細轉換過程中產生所述比較器參考電壓。
  10. 如請求項1所述的用於基於交叉開關電路的裝置，其中，為了執行所述細轉換過程，所述ADC進一步用於：使用比較器比較斜坡比較器參考電壓和所述採樣保持電壓。
  11. 如請求項1所述的用於基於交叉開關電路的裝置，其中，為了執行所述細轉換過程，所述ADC進一步用於：基於計數器的輸出生成所述數字輸出的第二多比特。
  12. 一種數字生成輸出方法，其係由交叉開關電路的模數轉換器(ADC)生成數字輸出，所述數字輸出對應於所述交叉開關電路的跨阻放大器(TIA)的輸出電壓的數字表示，該數字生成輸出方法包括：使用比較器，通過執行粗轉換過程生成所述數字輸出的第一多比特，其中執行所述粗轉換過程包括基於所述TIA的輸出電壓生成採樣保持電壓；使用比較器，通過對所述採樣保持電壓執行細轉換過程生成所述數字輸出的第二多比特，其中所述輸出電壓可以由TIA基於輸入電流產生，所述輸入電流對應於來自所述交叉開關電路中多個交叉點設備的電流之和。
  13. 如請求項12所述的數字生成輸出方法，其中所述第一多比特包括所述數字輸出的最高有效位(MSB)，且所述第二多比特包括所述數字輸出的最小有效位(LSB)。
  14. 如請求項12所述的數字生成輸出方法，其中執行所述粗轉換過程包括：在第一粗轉換週期，在第一電容上採樣所述模擬輸入電壓，其中所述第一電容的底板在所述第一粗轉換週期可以連接至第一參考電壓，其中所述模擬輸入電壓對應於所述TIA的輸出電壓；在對應於所述第一粗轉換週期結束時的第一時間點，使用比較器將所述採樣模擬輸入電壓與比較器參考電壓進行比較；和使用所述比較器基於比較結果生成第一比較器輸出。
  15. 如請求項14所述的數字生成輸出方法，其中，生成所述採樣保持電壓包括：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓大於所述比較器參考電壓，通過在第二粗轉換週期將所述第一電容的底板切換到第二參考電壓來下移所述採樣模擬輸入電壓。
  16. 如請求項15所述的數字生成輸出方法，其中所述第一參考電壓和第二參考電壓的差異至少是所述ADC的滿量程模擬輸入電平的1/4。
  17. 如請求項14所述的數字生成輸出方法，其中生成所述採樣保持電壓包括：基於所述第一比較器輸出表示在所述第一時間點所述採樣模擬輸入電壓不大於所述比較器參考電壓，使用所述第一電容在一個或多個後續粗轉換週期中保持所述採樣保持電壓。
  18. 如請求項12所述的數字生成輸出方法，進一步包括使用第二電容在細轉換過程中產生所述比較器參考電壓。
  19. 如請求項12所述的數字生成輸出方法，其中執行所述細轉換過程包括：使用比較器比較斜坡比較器參考電壓和所述採樣保持電壓。
  20. 如請求項12所述的數字生成輸出方法，其中執行所述細轉換過程包括：基於計數器的輸出生成所述數字輸出的第二多比特。
TW111121912A 2021-06-14 2022-06-14 用於基於交叉開關電路的多級模數轉換器 TWI824561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/347,516 US11522555B1 (en) 2021-06-14 2021-06-14 Multistage analog-to-digital converters for crossbar-based circuits
US17/347,516 2021-06-14

Publications (2)

Publication Number Publication Date
TW202318812A TW202318812A (zh) 2023-05-01
TWI824561B true TWI824561B (zh) 2023-12-01

Family

ID=84324857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121912A TWI824561B (zh) 2021-06-14 2022-06-14 用於基於交叉開關電路的多級模數轉換器

Country Status (4)

Country Link
US (1) US11522555B1 (zh)
CN (1) CN117957780B (zh)
TW (1) TWI824561B (zh)
WO (1) WO2022266111A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015484A2 (en) * 1994-11-02 1996-05-23 Advanced Micro Devices, Inc. Monolithic pc audio circuit
US6784814B1 (en) * 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
EP3496275A1 (en) * 2017-12-06 2019-06-12 Analog Devices Global Unlimited Company Multi-stage conversion analog-to-digital converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630527A (zh) * 2017-11-14 2020-09-04 技术研发基金会有限公司 在神经网络中使用存储器的模拟数字转换器
DE102018219313A1 (de) * 2018-11-13 2020-05-14 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umsetzung einer Matrix-Operation
US11354383B2 (en) * 2019-09-27 2022-06-07 Applied Materials, Inc Successive bit-ordered binary-weighted multiplier-accumulator
CN111313900A (zh) * 2020-03-10 2020-06-19 东南大学 一种两步式双斜率模数转换器及其模数转换方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015484A2 (en) * 1994-11-02 1996-05-23 Advanced Micro Devices, Inc. Monolithic pc audio circuit
US6784814B1 (en) * 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
EP3496275A1 (en) * 2017-12-06 2019-06-12 Analog Devices Global Unlimited Company Multi-stage conversion analog-to-digital converter

Also Published As

Publication number Publication date
US20220399899A1 (en) 2022-12-15
CN117957780A (zh) 2024-04-30
CN117957780B (zh) 2024-07-19
US11522555B1 (en) 2022-12-06
TW202318812A (zh) 2023-05-01
WO2022266111A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN107070455B (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
EP2401814B1 (en) Capacitive voltage divider
US11403518B2 (en) Neural network circuit
US9819354B2 (en) Reference voltage generator and analog-to-digital converter
CN113922819B (zh) 基于后台校准的一步两位逐次逼近型模数转换器
CN111585576A (zh) 模数转换电路与电子装置
TWI734847B (zh) 類比數位轉換器和利用該類比數位轉換器的半導體裝置
US11531728B2 (en) Two-stage ramp ADC in crossbar array circuits for high-speed matrix multiplication computing
Caselli et al. Charge sharing and charge injection A/D converters for analog in-memory computing
US6633249B1 (en) Low power, scalable analog to digital converter having circuit for compensating system non-linearity
US8547271B2 (en) Method and apparatus for low power analog-to-digital conversion
TWI824561B (zh) 用於基於交叉開關電路的多級模數轉換器
Hossam et al. A new read circuit for multi-bit memristor-based memories based on time to digital sensing circuit
US10218376B1 (en) Capacitive digital-to-analog converter
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
JP5187782B2 (ja) 巡回型ａ／ｄ変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法
Caselli et al. Memory Devices and A/D Interfaces: Design Tradeoffs in Mixed-Signal Accelerators for Machine Learning Applications
Gupta et al. W-2w current steering dac for programming phase change memory
KR102089872B1 (ko) 커패시터가 직렬로 연결된 d/a 변환기를 사용한 축차 근사 a/d변환기
US20240137038A1 (en) Voltage divider circuits utilizing non-volatile memory devices
Mueller et al. The impact of noise and mismatch on SAR ADCs and a calibratable capacitance array based approach for high resolutions
Zhou et al. Power-Aware Quantization in Analog In-Memory Computing With STT-MRAM Macro
Liu et al. A SOT-MRAM Based CIM Design with Multi-Bit Resistance-Sum Paradigm and Non-Idealities Tuning Mechanism
JP2009278169A (ja) キャパシタアレイ回路と、それを用いた半導体装置および逐次比較型ａ／ｄコンバータ
CN117955498A (zh) 一种基准电压可变型的分步式Flash ADC