TWI486970B - 銅基合金線材及其製造方法 - Google Patents

銅基合金線材及其製造方法 Download PDF

Info

Publication number
TWI486970B
TWI486970B TW102103254A TW102103254A TWI486970B TW I486970 B TWI486970 B TW I486970B TW 102103254 A TW102103254 A TW 102103254A TW 102103254 A TW102103254 A TW 102103254A TW I486970 B TWI486970 B TW I486970B
Authority
TW
Taiwan
Prior art keywords
copper
wire
gold
palladium
alloy
Prior art date
Application number
TW102103254A
Other languages
English (en)
Other versions
TW201430860A (zh
Inventor
Tung Han Chuang
Jun Der Lee
Hsing Hua Tsai
Original Assignee
Tung Han Chuang
Jun Der Lee
Hsing Hua Tsai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tung Han Chuang, Jun Der Lee, Hsing Hua Tsai filed Critical Tung Han Chuang
Priority to TW102103254A priority Critical patent/TWI486970B/zh
Priority to US14/157,413 priority patent/US9997488B2/en
Publication of TW201430860A publication Critical patent/TW201430860A/zh
Application granted granted Critical
Publication of TWI486970B publication Critical patent/TWI486970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/43985—Methods of manufacturing wire connectors involving a specific sequence of method steps
    • H01L2224/43986—Methods of manufacturing wire connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Description

銅基合金線材及其製造方法
本發明主要是關於銅基合金線材及其形成方法，特別是關於用於電子封裝打線接合的銅基合金線材及其形成方法。
打線接合為半導體封裝及發光二極體(LED)封裝的製程上極為重要步驟，打線接合線材除了提供晶片與基板之訊號與功率傳輸，亦可兼具散熱功能。因此作為打線接合的金屬線材必須有極佳的導電性與導熱性，並且需要有足夠的強度與延展性。而由於封裝之高分子封膠常含有腐蝕性氯離子，且高分子封膠本身具環境吸濕性，線材必須有良好的抗氧化性與耐腐蝕性。此外打線接合的第一接點(銲球點)從熔融狀態冷卻至室溫過程會有高熱量經由線材傳出，因而在銲球點附近的線材產生熱影響區(Heat Affected Zone)，亦即此區域的線材將因為熱量堆積而發生晶粒成長現象，產生局部的粗大晶粒，這些局部的粗大晶粒強度較低，導致拉線試驗(Wire Pull Test)時，線材會由此熱影響區斷裂而影響接合強度。當半導體或發光二極體封裝完成，產品在使用過程，通過線材的高電流密度也可能帶動內部原子產生電遷移現象(Electron Migration)， 使得線材一端形成孔洞，因而降低導電性與導熱性，甚至造成斷線。
現今電子產業使用的打線接合線材以純金與純鋁為主(請參考：George G.Harman,Reliability and Yield Problems of Wire Bonding in Microelectronics,National Institute of Standards and Technology,1991 by International Society for Hybrid Microelectronics,p.49-89.)，最近亦有使用純銅線(請參考：1.美國專利早期公開US20060186544A1；2.美國專利公告US 4986856)、純銅線鍍金(請參考：美國專利公告US 7645522B2)、純銅線鍍鈀(請參考：美國專利早期公開US 20030173659A1)、純銅線鍍鉑(請參考：美國專利早期公開US 20030173659A1)或純鋁線鍍銅(請參考：美國專利公告US 6178623B1)之複合金屬線材。這些習知打線接合金屬線材的內部組織均為等軸之微細晶粒(Fine Grain)，此種傳統微細晶粒組織可提供足夠的拉伸強度與延展性，但是微細晶粒本身存在大量的高角度晶界(High Angle Grain Boundary)，這些高角度晶界會阻礙電子的傳輸，因而增加線材的電阻率，同時也降低線材的導熱性。另方面這些高角度晶界具有較高界面能，也提供了環境氧化、硫化及氯離子腐蝕的有利路徑，使封裝後的電子產品可靠度降低。此外，這種習知微細晶粒組織金屬線材在打線接合過程很容易在第一接點(銲球點)附近形成熱影響區，降低打線接合強度，同時在半導體或發光二極體產品使用時也很容易產生電遷移現象，這些都是造成一般習知打線接合封裝產品的品質及可靠度劣化主因。
有鑑於此，為了解決前述習知打線接合線材晶粒結構僅包含單純高角度晶界，因而造成的線材電阻率增加、線材導熱性降低、腐蝕路徑增加、熱影響區較大所帶來的打線接合封裝產品的品質及可靠度劣化之問題，本發明線材兼具最佳化學組成與特殊晶粒結構，可以有效改善前述問題。本發明是提供一種銅基合金線材，其材質是選自銅-金合金、銅-鈀合金、銅-金-鈀合金所組成之族群的其中之一，此銅基合金線材為面心立方晶相的多晶結構而具有複數個晶粒，此銅基合金線材的晶粒結構由等軸晶粒構成，其中具有退火孿晶(Annealing Twin)的晶粒的數量，佔上述銅基合金線材的所有晶粒數量的10%以上。
在上述銅基合金線材中，較好為：上述銅-金合金的金含量為0.01~30.00 wt%，餘量為銅；上述銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及上述銅-金合金、銅-鈀合金、銅-金-鈀合金的金含量為0.01~30.00 wt%、鈀含量為0.01~10.00wt%，餘量為銅。
本發明又提供一種銅基合金線材，包含：一基材線材，其材質是選自銅-金合金、銅-鈀合金、銅-金-鈀合金所組成之族群的其中之一，上述基材線材為面心立方晶相的多晶結構而具有複數個晶粒，此基材線材的晶粒結構由等軸晶粒構成，其中具有退火孿晶的晶粒的數量，佔上述合金線材的所有晶粒數量的10%以上；以及一或多層薄膜金屬鍍層鍍於上述基材線材上，上述鍍層的材質是選自實質上的純金、實質上的純 鈀、金-鈀合金所組成之族群的其中之一。
在上述銅基合金線材中，較好為：上述銅-金合金的金含量為0.01~30.00 wt%，餘量為銅；上述銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及上述銅-金合金、銅-鈀合金、銅-金-鈀合金的金含量為0.01~30.00 wt%、鈀含量為0.01~10.00wt%，餘量為銅。
在上述銅基合金線材中，上述銅基合金線材的線徑較好為10~50μm。
在上述銅基合金線材中，上述鍍層的厚度較好為0.1~10μm。
本發明又提供一種銅基合金線材的製造方法，包含：提供一粗線材，上述粗線材的材質是選自銅-金、銅-鈀、銅-金-鈀合金所組成之族群的其中之一；以N道的冷加工成形步驟，逐次縮減上述粗線材的線徑，成為線徑小於上述粗線材的線徑的一細線材，在上述冷加工成形步驟的第(N-1)道及第N道中，相對於前一道冷加工成形步驟後的中間材料的變形量為1%以上、不超過15%，其中N為大於或等於3的正整數；在上述冷加工成形步驟的第(N-1)道與第N道冷加工成形步驟之間進行的第(N-1)道退火步驟的退火溫度為0.5Tm~0.7Tm、退火時間為1~10秒，其中Tm為上述粗線材的材質的絕對溫標的熔點；以及在上述冷加工成形步驟的第N道冷加工成形步驟之後進行的第N道退火步驟的退火溫度比上述第(N-1)道退火步驟的退火溫度高30℃~50℃、退火時間為2~60秒，使上述細線材成為面心立方晶相的多晶結構而具有複數個晶粒，其晶粒結構為等 軸晶粒，並在上述晶粒的至少一部分形成退火孿晶，其中具有退火孿晶的晶粒的數量，佔上述細線材的所有晶粒數量的10%以上。
在上述銅基合金線材的製造方法中，上述冷加工成形步驟較好為抽線、擠型或上述之組合。
在上述銅基合金線材的製造方法中，上述各道退火步驟較好為均在氮氣或其他保護性氣氛進行。
在上述銅基合金線材的製造方法中，上述粗線材的提供，較好為包含下列步驟：將上述粗線材的材質的原料加熱熔融後，經澆鑄而成為一鑄錠；以及對上述鑄錠進行冷加工，製成上述粗線材。
在上述銅基合金線材的製造方法中，上述粗線材的提供，較好為包含下列步驟：將上述粗線材的材質的原料加熱熔融後，以連續鑄造的方式，製成上述粗線材。
在上述銅基合金線材的製造方法中，在上述將粗線材冷加工成形為細線材步驟之前，較好為更包含藉由電鍍、蒸鍍或濺鍍在該粗線材的表面鍍上一或多層薄膜金屬，此鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一，上述鍍層的厚度較好為0.1~10μm。
在上述銅基合金線材的製造方法中，在上述倒數第一道退火步驟之後，較好為更包含藉由電鍍、蒸鍍或濺鍍在上述細線材的表面鍍上一或多層薄膜金屬，此鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一，上述鍍層的厚度較好為0.1~10μm。
在上述銅基合金線材的製造方法中，較好為：上述銅-金合金的金含量為0.01~30.00 wt%，餘量為銅；上述銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及上述銅-金合金、銅-鈀合金、銅-金-鈀合金的金含量為0.01~30.00 wt%、鈀含量為0.01~10.00wt%，餘量為銅。
在上述銅基合金線材的製造方法中，上述粗線材的線徑較好為5~10 mm、上述細線材的線徑較好為10~50μm。
根據前述本發明提供的技術手段，本案發明藉由前述線材的合金組成及製造方法，達成線材的晶粒結構中具有退火孿晶的晶粒的數量，佔上述合金線材的所有晶粒數量的10%以上。藉此，相對於習知技術，本發明提供的具大量退火孿晶結構之銅基合金線材及其製造方法，可有效地降低線材電阻率、提升線材導熱性、減少腐蝕路徑、避免打線接合後的熱影響區的形成或避免熱影響區的晶粒的過度成長，從而達成打線接合封裝產品的品質及可靠度之提升。
10‧‧‧合金線材
12‧‧‧等軸晶粒
14‧‧‧高角度晶界
16‧‧‧退火孿晶
20‧‧‧合金線材
21‧‧‧基材線材
22‧‧‧等軸晶粒
24‧‧‧高角度晶界
25‧‧‧鍍層
26‧‧‧退火孿晶
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
202‧‧‧澆鑄步驟
204‧‧‧冷加工步驟
302‧‧‧連續鑄造步驟
第1A、1B圖是顯示本發明第一形態之銅基合金線材，其中第1A圖是本發明第一形態之銅基合金線材的一部分的線段的示意圖，第1B圖是沿著平行於第1A圖所示銅基合金線材的長度方向的縱剖面圖。
第2A、2B圖是顯示本發明第二形態之銅基合金線材，其中第2A圖是本發明第二形態之銅基合金線材的一部分的線段的示意圖，第2B圖是沿著平行於第2A圖所示銅基合金線材的 長度方向的縱剖面圖。
第3圖是一流程圖，顯示本發明第一形態的銅基合金線材的製造方法的一例。
第4圖是一流程圖，顯示本發明第二形態的銅基合金線材的製造方法的一例。
第5圖是一流程圖，顯示本發明第二形態的銅基合金線材的製造方法的另一例。
第6圖是一流程圖，顯示第3-5圖所示流程圖中的提供粗線材的方法的一例。
第7圖是一步驟示意圖，顯示第3-5圖所示流程圖中的提供粗線材的方法的另一例。
第8圖是顯示本發明實施例一之銅基合金線材之縱切面金相結構的金相照片。
第9圖是顯示本發明實施例二之銅基合金線材之縱切面金相結構的金相照片。
第10圖是本發明實施例二之銅基合金線材經過175℃空氣爐放置30分鐘熱處理之縱切面金相結構的金相照片。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求 簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本說明書以下的揭露內容可能在各個範例中使用重複的元件符號，以使說明內容更加簡化、明確，但是重複的元件符號本身不會使不同的實施例及/或結構之間產生關聯。
另外，在本案專利說明書中，在數值相關敘述後接「以上」、「以下」之詞來敘述數值範圍的情況中，除非另有加註，相關的數值範圍是包含上述「以上」、「以下」之詞前接的數值。
請參考第1A、1B圖，顯示本發明第一形態之銅基合金線材10。其中第1A圖是銅基合金線材10的一部分的線段的示意圖，第1B是沿著平行於第1A圖所示銅基合金線材10的長度方向的縱剖面圖。
如第1A圖所示的本發明第一形態之銅基銅基合金線材10，其材質是選自銅-金合金、銅-鈀合金、銅-金-鈀合金所組成之族群的其中之一。如第1B圖所示，此銅基合金線材10的縱切面及橫截面均為面心立方晶相的多晶結構而具有複數個晶粒，其晶粒結構為等軸晶粒12，各等軸晶粒12之間是以高角度晶界14為界，其中具有退火孿晶16的晶粒的數量，是佔此銅基合金線材10的所有晶粒數量的10%以上。
接下來請參考第2A、2B圖，顯示本發明第二形態 之銅基合金線材20。其中第2A圖是銅基合金線材20的一部分的線段的示意圖，第2B是沿著平行於第2A圖所示銅基合金線材20的長度方向的縱剖面圖。
本發明第二形態之銅基合金線材20，是包含一基 材線材21與一鍍層25。此基材線材21的材質是選自銅-金、銅-鈀、銅-金-鈀合金所組成之族群的其中之一。如第2B圖所示，此銅基合金線材20的縱切面及橫截面均為面心立方晶相的多晶結構而具有複數個晶粒，其晶粒結構為等軸晶粒22，各等軸晶粒22之間是以高角度晶界24為界，其中具有退火孿晶26的晶粒的數量，是佔此銅基合金線材20的所有晶粒數量的10%以上。上述鍍層25是鍍於上述基材線材21上，此鍍層25可由單層或多層金屬膜構成，此鍍層25的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。藉由此鍍層25的材質的化學惰性，可保護其內的基材線材21而避免其受到腐蝕，同時在抽線成形時發揮潤滑效果。另外，此鍍層25的厚度較好為0.1~10 μm，且第2B圖中未顯示鍍層25的晶粒組織。
關於本案專利說明書全文所述「實質上的純金」、 「實質上的純鈀」等，以「實質上的純金」為例，係指在設計上期望為完全不含其他元素、化合物等的雜質的純金，但在實際冶煉、精煉、鍍膜等的過程中卻難以完全除去上述雜質而達成數學上或理論上含100%的純金，而當上述雜質含量的範圍落於對應的標準或規格所訂定的允收範圍內，就視為「實質上的純金」。其他實質上的純鈀的意義亦同。本發明所屬技術領域 中具有通常知識者應當瞭解依據不同的性質、條件、需求等等，上述對應的標準或規格會有所不同，故下文中並未列出特定的標準或規格。
在上述銅-金、銅-鈀、銅-金-鈀合金是指以銅為主 成分再添加金及/或鈀的合金，且金、鈀的含量不大於作為主成分的銅的含量。
另外，上述本發明第一、第二形態之銅基合金線 材的線徑較好為10~50 μm，而可以用於電子封裝打線接合用的線材。當然，依使用者的需求，亦可將本發明之合金線材應用於其他技術領域與用途，例如：漆包線、音響線、訊號或功率傳輸線、變壓器線等，而銅基合金線材的線徑亦可依據需求加以變化，而不限定為上述例示的範圍。
本發明之銅基合金線材的特徵之一，是此銅基合 金線材為多晶結構而具有複數個晶粒，線材晶粒結構為等軸晶粒，其晶粒的平均粒徑為1~10 μm，而略大於一般習知打線接合線材的晶粒的平均粒徑0.5~3 μm，因而相對地減少了高角度晶界的密度，而減少前述微細晶粒之大量高角度晶界所造成缺點。本發明之合金線材的更重要之特徵在於其至少10%的晶粒內部含有退火孿晶(Annealing Twin)組織，這些退火孿晶組織的孿晶界(Twin Boundary)為調諧(Coherent)結晶構造，屬於低能量之Σ 3特殊晶界，其界面能僅為一般高角度晶界的5%(請參考：George E.Dieter,Mechanical Metallurgy,McGRAW-HILL Book Company,1976,P.135-141)，由於孿晶界的較低的界面能，可以避免成為氧化、硫化及氯離子腐蝕的路 徑，因此展現較佳的抗氧化性與耐腐蝕性。另外，此種退火孿晶之對稱晶格排列對電子傳輸的阻礙極小，因而展現較佳的導電性與導熱性，此一效應在純銅薄膜材料已獲得證實(請參考：L.Lu,Y.Shen,X.Chen,L.Qian,and K.Lu,Ultrahigh Strength and High Electrical Conductivity in Copper,Science,vol.304,2004,p.422-426)。同時由於較低的界面能而使此種低能量孿晶組織的孿晶界較一般高角度晶界穩定，不僅在高溫狀態孿晶界本身不易移動，更會對其所在晶粒之周圍的高角度晶界產生固鎖作用，使這些高角度晶界亦無法移動，因而整體晶粒組織不會有明顯晶粒成長現象，即使是打線接合過程第一接點(銲球點)從熔融狀態冷卻至室溫，也可以維持原有晶粒尺寸，亦即免除了傳統微細晶粒結構之金屬線材經過打線接合後，銲球點凝固熱量在其附近線材累積，使其晶粒迅速成長而形成熱影響區，降低拉線試驗強度。另方面，由於原子經由低能量孿晶界或跨越孿晶界的擴散速率極低，在電子產品使用時，高密度電流所伴隨線材內部原子移動也極為困難，如此解決了前述發生於習知打線接合用金屬線材的電遷移問題，在純銅薄膜材料已有報導證實孿晶可抑制材料電遷移現象(請參考：K.C.Chen,W.W.Wu,C.N.Liao,L.J.Chen,and K.N.Tu,Observation of Atomic Diffusion at Twin-Modified Grain Boundaries in Copper,Science,vol.321,2008,p.1066-1069.)。綜合上述優點，本發明之銅基合金線材應用於半導體及發光二極體產品作為打線接合用線材時，較一般習知銅線材展現較佳的品質及可靠度。
另外，欲顯現上述特性，在本發明之銅基合金線 材的所有晶粒中，至少10%的數量以上的晶粒含有退火孿晶組織時，才會具有上述特性。而在習知打線接合用的銅線材的情況中，或許偶有出現退火孿晶組織的情況，但是含退火孿晶組織的晶粒數量通常為此線材所有的晶粒的5%以下或甚至完全不含退火孿晶組織，故無法展現前述本發明之銅基合金線材的特性。
更進一步說明，雖然本發明之銅基合金線材的晶 粒略大於一般習知線材的晶粒，但其內部大部分晶粒含有退火孿晶，這些孿晶結構與其所在之晶粒具有不同結晶方位(Crystal Orientation)，因此同樣可以阻擋差排(Dislocation)的移動，而產生材料強化效應，此強化機構不同於一般習知微細晶粒組織金屬線材需仰賴高角度晶界阻擋差排移動，卻附帶引發其他不利於打線接合品質與可靠度的問題；此外，退火孿晶可以阻檔高密度差排，因而展現較佳延展性(請參考L.Lu,Y.Shen,X.Chen,L.Qian,and K.Lu,“Ultrahigh strength and high electrical conductivity in copper,”Science ,vol.304,no.16,pp.422-426,2004.及L.Lu,X.Chen,X.Huang,and K.Lu,“Revealing the maximum strength in nanotwinned copper,”Science ,vol.323,pp.607-610,2009.)。藉此，本發明具退火孿晶組織之打線接合用銅基合金線材可以維持與一般習知微細晶粒結構線材相近之拉伸強度，但由於差排及原子可經由孿晶界跨移(Cross Slip)，亦可以將高密度差排阻檔於退火孿晶界，其延展性反而高於一般習知線材，因此本發明之銅基合金線材的機械性質優於一般習知銅線材。
根據物理冶金學原理(請參考George E.Dieter, Mechanical Metallurgy,McGRAW-HILL Book Company,1976,P.135-141.及R.W.Cahn,Physical Metallurgy,1970,P.1184-1185)，退火孿晶組織的形成是由於冷加工在材料內部累積應變能，在後續退火熱處理時，這些應變能驅動部分區域之原子均勻剪移(Shear)至與其所在晶粒內部未剪移原子形成相互鏡面對稱之晶格位置，此即為退火孿晶(Annealing Twin)，而其相互對稱之界面即為孿晶界(Twin Boundary)。退火孿晶主要發生在晶格排列最緊密之面心立方(Face Centered Cubic；FCC)結晶材料，其孿晶界為低能量之Σ 3特殊晶界，結晶方位均為{111}面。相較於一般退火再結晶(Recrystallization)所形成高角度晶界(High Angle Grain Boundary)，孿晶界的界面能大約只有高角度晶界的5%。除了面心立方結晶構造條件，通常疊差能(Stacking Fault Energy)愈小的材料愈容易產生退火孿晶，本發明所使用的合金元素：銅、金、鈀的疊差能分別為70、45、130 erg/cm2 ，其配製完成的銅-金、銅-鈀、銅-金-鈀等銅基合金的疊差能較純銅更低，最容易形成退火孿晶；相反地，鋁或鎳雖為面心立方結晶構造材料，但其疊差能分別為200及225erg/cm2 ，因此鋁線或鎳線極少出現退火孿晶，不符合本發明材料選擇條件，鋁、鎳及其他疊差能較高的元素亦不適合添加於本發明銅合金線材內。
在本發明之銅基合金線材的材質是銅-金合金、銅- 鈀合金、銅-金-鈀合金之組成，無論所述銅、金、鈀的含量為何，其疊差能均大約在70 erg/cm2 以下；若考慮到其他因素例 如原材料的成本、取得方便性、鑄造過程的偏析、抽線成形性、抗氧化性、拉伸強度、硬度、延展性、打線接合結球品質及接合強度等，較好為：上述銅-金合金的金含量為0.01~30.00 wt%，餘量為銅；上述銅-鈀合金的鈀含量為0.01~10.00 wt%，餘量為銅；上述銅-金-鈀合金的金含量為0.01~30.00 wt%、鈀含量為0.01~10.00 wt%，餘量為銅。
此外，退火熱處理前的冷加工變形量亦為關鍵條 件，足夠的冷加工變形量所累積應變能可提供原子驅動力以產生退火孿晶，但如果冷加工變形量太大，在退火熱處理初始再結晶(Primary Recrystallization)階段即會引發多數晶粒成核(Nuclei of Recrystallized Grains)，因而形成大量的微細晶粒，降低退火孿晶的產生機會，反而成為一般習知銅線材的組織。此外，習知線材製造方法均為多道冷加工步驟使粗線材逐漸成型到最終線徑，然後進行一道退火處理，由於只有一次機會產生退火孿晶，因此即使是符合形成退火孿晶條件的低疊差能銅線材，其晶粒結構中含退火孿晶組織的晶粒數量通常為此線材所有的晶粒的5%以下或甚至完全不含退火孿晶組織(請參考F.Y.Hung,T.S.Lui,L.H.Chen and Y.C.Lin：Recrystallization,Electric Flame-Off Characteristics,and Electron Backscatter Diffraction of Copper Bonding Wires,IEEE Transactions on Advanced Packaging,Vol.33,No.1,February 2010,PP.58-63)，故無法展現前述本發明之銅基合金線材的特性。
本發明揭示一種不同於習知技術的線材製造方 法：利用交替多重冷加工及多重退火處理，在第一道冷加工與 退火步驟先形成少量退火孿晶，由於退火孿晶具有穩定的孿晶界，在接續的冷加工過程初期形成的退火孿晶不會消失，而接續的冷加工可以再產生新的應變能作為原子驅動力以產生新的退火孿晶，如此重覆多道冷加工及多道退火處理，可以累積大量的退火孿晶，以得到此種晶粒結構含10%以上退火孿晶的銅基合金線材。
因此，關於前述本發明第一形態的銅基合金線材 的製造方法的一例，請參考第3圖所示流程圖，可包含下列步驟：步驟102：提供一粗線材，此粗線材的材質是選自銅-金、銅-鈀、銅-金-鈀合金所組成之族群的其中之一；步驟104：以N道的冷加工成形步驟，逐次縮減上述粗線材的線徑，成為線徑小於該粗線材的線徑的一細線材，在上述冷加工成形步驟的第(N-1)道及第N道中，相對於前一道冷加工成形步驟後的中間材料的變形量為1%以上、不超過15%，其中N為大於或等於3的正整數；以及步驟106：N道的退火步驟，分別在上述冷加工成形步驟的每一道之間及第N道冷加工成形步驟之後進行。在上述冷加工成形步驟的第(N-1)道與第N道冷加工成形步驟之間進行的第(N-1)道退火步驟的退火溫度為0.5Tm~0.7Tm、退火時間為1~10秒，其中Tm為上述粗線材的材質的絕對溫標的熔點。在上述冷加工成形步驟的第N道冷加工成形步驟之後進行的第N道退火步驟的退火溫度比上述第(N-1)道退火步驟的退火溫度高30℃~50℃、退火時間為2~60秒。
藉由上述步驟102、104、106，使上述細線材成為 面心立方晶相的多晶線材而具有複數個晶粒，線材晶粒結構為等軸晶粒，並在上述晶粒的至少一部分形成退火孿晶，其中具有退火孿晶的晶粒的數量，佔上述細線材的所有晶粒數量的10%以上，而完成前述本發明第一形態的銅基合金線材。
另外，關於上述步驟106所述的N道退火步驟，可 使用與習知線材相同的退火設備，上述第(N-1)道退火步驟之前的其他退火步驟的步驟數及退火條件，是在不牴觸「N為大於或等於3的正整數」之條件下，可視需求及設備條件等因素來作適當決定，故僅列出作為本發明特徵的退火條件，而省略關於退火設備、退火步驟及其他退火步驟的步驟數及退火條件之相關細節的詳述。
在上述步驟中，上述細線材的線徑較好為10~50 μm、上述粗線材的線徑較好為5~10 mm，而如前所述，使本發明之銅基合金線材可以用於打線接合用的線材。
在上述步驟中，上述粗線材的材質是選自銅-金、 銅-鈀、銅-金-鈀合金所組成之族群的其中之一，其熔點Tm指的是相關平衡相圖中對應成分的液化開始溫度的絕對溫標的溫度。
在上述步驟中，上述「變形量」指的是因冷加工 而對被冷加工材料造成的截面積縮減率。
關於前述本發明第二形態的銅基合金線材的製造 方法的一例，請參考第4圖所示流程圖，也就是在第3圖所示的步驟104之前，先執行步驟103：藉由電鍍、蒸鍍或濺鍍在上述 粗線材的表面鍍上一或多層薄膜金屬，此鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。另外，此鍍層的厚度較好為0.1~10 μm。藉此，完成前述本發明第二形態的銅基合金線材。
關於前述本發明第二形態的銅基合金線材的製造 方法的另一例，請參考第5圖所示流程圖，也就是在第3圖所示的步驟106之後，再執行步驟108：藉由電鍍、蒸鍍或濺鍍在上述細線材的表面鍍上一或多層薄膜金屬，此鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。另外，此鍍層的厚度較好為0.1~10 μm。藉此，完成前述本發明第二形態的銅基合金線材。
在上述各方法中，上述步驟104的冷加工成形步驟 較好為抽線、擠型或上述之組合。
在上述各方法中，提供上述粗線材的方法的一 例，請參考第6圖所示流程圖，較好為包含下列步驟：澆鑄步驟202：將上述粗線材的材質的原料加熱熔融後，經澆鑄而成為一鑄錠；以及冷加工步驟204：對上述鑄錠進行冷加工，製成上述粗線材。同樣地，冷加工步驟204亦可為抽線、擠型或上述之組合。
在上述各方法中，提供上述粗線材的方法的另一 例，請參考第7圖所示示意圖，較好為包含下列步驟：連續鑄造步驟302：將上述粗線材的材質的原料加熱熔融後，以連續鑄造的方式，製成上述粗線材。
在上述銅基合金線材的製造方法中，較好為：上 述銅-金、銅-鈀、銅-金-鈀合金的金含量為0.01~30.00 wt%、鈀含量為0.01~10.00wt%，餘量為銅。
除了前述製造方法的條件之外，如有藉由其他方 法例如不同的冷加工方式、冷加工變形量、退火條件等，而製得符合本說明書所述本發明之銅基合金線材的線材時，該線材亦包含於本發明的範圍內。
本發明乃經過諸位發明人長久、精心的研究，尋 找出大小適中的冷加工變形量條件，同時配合最優化的退火溫度與時間，尤其利用獨創的交替多重冷加工及多重退火處理，而獲得內部含有大量退火孿晶的創新線材組織，提供了打線接合高導電性、高導熱性、優良抗氧化性與氯離子腐蝕性。最吸引人的是經由孿晶界可以有效抑制電遷移現象，而且由於低能量孿晶界對其所在晶粒周圍其他高角度晶界有固鎖作用，使其不易移動，因而抑制晶粒成長，幾乎不會產生熱影響區。另一方面，孿晶與其所在晶粒的不同結晶方位，因此同樣可以阻礙差排移動，發揮材料強化效應；另一方面，退火孿晶可以阻檔高密度差排，因而展現較佳延展性。因此本發明之銅基合金線材的拉伸強度與一般習知的微細晶粒組織銅線材相近，但其延展性反而高於一般習知銅線材，完全異於一般材料當強度增加時，延展性均會降低的基本物理冶金學原理。這些優點使得利用本發明含大量孿晶組織銅基合金線材進行打線接合的半導體封裝及發光二極體封裝產品在可靠度試驗時展現極佳的成績。
實施例一
利用高週波電熱熔煉銅-1wt%鈀合金，再以連續鑄造(Continuous Casting)方式獲得線徑6 mm之粗線材再初抽至1mm線徑，然後在此初抽線材表面電鍍10 μm金薄膜，再經過多次抽線延伸與多次退火熱處理至線徑22.6 μm之細線材，然後經過倒數第二道抽線延伸而成為線徑20μm之細線材，再經過530℃退火1.5秒，最後抽線至17.5μm之細線材，然後進行最終退火熱處理，退火溫度為570℃、退火時間為4.8秒。完成最終退火後，捲線而完成打線接合所需要之合金線材產品，以上各道次之退火熱處理均於氮氣保護氣氛進行。
本發明上述實施例之銅-1wt%鈀合金表面鍍金薄膜線材之縱切面金相結構，如第8圖所示，其晶粒尺寸大約6μm，晶粒結構為等軸晶粒，其中大約24%的晶粒具有退火孿晶組織。相較於習知銅線材只有大約3%的晶粒具有退火孿晶組織，即使再進行225℃至300℃不同溫度退火處理1小時，退火孿晶亦無明顯增加(請參考F.Y.Hung,T.S.Lui,L.H.Chen and Y.C.Lin：Recrystallization,Electric Flame-Off Characteristics,and Electron Backscatter Diffraction of Copper Bonding Wires,IEEE Transactions on Advanced Packaging,Vol.33,No.1,February 2010,PP.58-63)。
為了驗證本發明大量退火孿晶組織特徵之合金線材所具備優異性能，以彰顯本發明之改良功效，首先進行拉伸試驗，結果顯示本發明大量退火孿晶組織銅-1wt%鈀合金表面鍍金薄膜線材線材的拉伸強度大約12.1 g，略高於習知銅鍍鈀 線材的10.7g；一般材料的強度提高均會導致延展性降低，然而本實施例線材由於大量退火孿晶的存在，雖然其拉伸強度較習知銅鍍鈀線材高，但是延伸率仍高達4.8%，略高於習知銅鍍鈀線材(4.6%)。
一般材料的強度提高亦會造成導電性降低，然而電性測試顯示本發明上述實施例之大量退火孿晶組織銅-1wt%鈀合金表面鍍金薄膜線材線材的電阻率平均值大約2.0 μΩ．cm，亦接近習知銅鍍鈀線材(1.9 μΩ．cm)。
將本發明上述實施例之大量退火孿晶組織銅-1wt%鈀合金表面鍍金薄膜線材線材進行第一銲點結球，顯示其熱影響區僅大約12μm，且晶粒成長大約1.8倍，參考習知銅鍍鈀線材的熱影響區均大於20μm，且晶粒成長超過10倍，由此可見本發明上述實施例之大量孿晶組織合金線材的熱影響區極小，且其晶粒成長幾乎不會造成銲球接點的強度劣化。
使用本實施例之大量孿晶組織銅-1wt%鈀合金表面鍍金薄膜線材線材進行打線接合所製作完成之半導體產品經過一系列可靠度試驗，其結果綜合示於表1，均符合一般電子產品可靠度測試規範。
實施例二
利用高週波電熱熔煉銅-1 wt%金-2wt%鈀合金，再以連續鑄造(Continuous Casting)方式獲得線徑6 mm之粗線材，再經過多次抽線延伸與多次退火熱處理至線徑22.6 μm之細線材，然後經過倒數第二道抽線延伸而成為線徑20μm之細線材，再經過530℃退火1.5秒，最後抽線至17.5μm之細線材，然後進行最終退火熱處理，退火溫度為570℃、退火時間為4.8秒。完成最終退火後，捲線而完成打線接合所需要之合金線材產品，以上各道次之退火熱處理均於氮氣保護氣氛進行。
本發明上述實施例之銅-1 wt%金-2wt%鈀合金線材之縱切面金相結構，如第9圖所示，其晶粒尺寸大約5μm，晶粒結構為等軸晶粒，其中大約28%的晶粒具有退火孿晶組織。相較於習知銅線材只有大約3%的晶粒具有退火孿晶組織，即使 再進行225℃至300℃不同溫度退火處理1小時，退火孿晶亦無明顯增加(請參考F.Y.Hung,T.S.Lui,L.H.Chen and Y.C.Lin：Recrystallization,Electric Flame-Off Characteristics,and Electron Backscatter Diffraction of Copper Bonding Wires,IEEE Transactions on Advanced Packaging,Vol.33,No.1,February 2010,PP.58-63)。
為了驗證本發明大量退火孿晶組織特徵之合金線材所具備優異性能，以彰顯本發明之改良功效，首先進行拉伸試驗，結果顯示本發明大量退火孿晶組織銅-1 wt%金-2wt%鈀合金表面鍍金薄膜線材線材的拉伸強度大約15.1 g，遠高於習知銅鍍鈀線材的10.7g；一般材料的強度提高均會導致延展性降低，然而本實施例線材由於大量退火孿晶的存在，雖然其拉伸強度遠高於習知銅鍍鈀線材，但是延伸率仍可達4.2%，僅略低於習知銅鍍鈀線材(4.6%)。
一般材料的強度提高亦會造成導電性降低，然而電性測試顯示本發明上述實施例之大量退火孿晶組織銅-1wt%鈀合金表面鍍金薄膜線材線材的電阻率平均值大約3.2 μΩ．cm，略高於習知銅鍍鈀線材(1.9μΩ．cm)。
為了驗證本發明實施例之大量孿晶組織合金線材的高溫穩定性，將以上各種線材在175℃空氣爐放置30分鐘熱處理，第10圖顯示本發明實施例之大量孿晶組織銅-1 wt%金-2wt%鈀合金線材晶粒僅微幅成長，而參考習知銅線材其晶粒均大幅成長，由此可證實本發明實施例之合金線材的晶粒組織由於存在大量低能量孿晶，可以阻礙晶界移動，因而相較於傳 統銅線材可展現極佳的高溫穩定性，此一高溫穩定性會關連到線材在打線接合後的熱影響區形成及可靠度試驗表現。
將本發明上述實施例之大量退火孿晶組織銅-1 wt%金-2wt%鈀合金線材進行第一銲點結球，顯示其熱影響區僅大約10μm，且晶粒成長大約1.5倍，參考習知銅鍍鈀線材的熱影響區均大於20μm，且晶粒成長超過10倍，由此可見本發明上述實施例之大量孿晶組織合金線材的熱影響區極小，且其晶粒成長幾乎不會造成銲球接點的強度劣化。
使用本實施例之大量孿晶組織銅-1 wt%金-2wt%鈀合金線材進行打線接合所製作完成之半導體產品經過一系列可靠度試驗，亦均符合一般電子產品可靠度測試規範。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧合金線材
12‧‧‧等軸晶粒
14‧‧‧高角度晶界
16‧‧‧退火孿晶

Claims (18)

  1. 一種銅基合金線材，其材質是選自銅-金合金、銅-鈀合金、銅-金-鈀合金所組成之族群的其中之一，該合金線材為面心立方晶相的多晶結構而具有複數個晶粒，該合金線材的晶粒結構由等軸晶粒構成，其中具有退火孿晶的晶粒的數量，佔該合金線材所有晶粒數量的10%以上。
  2. 如申請專利範圍第1項所述之銅基合金線材，其中：該銅-金合金的金含量為0.01~30.00wt%，餘量為銅；該銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及該銅-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銅。
  3. 如申請專利範圍第1或2項所述之銅基合金線材，其中該銅基合金線材的線徑為10~50μm。
  4. 一種銅基合金線材，包含：一基材線材，其材質是選自銅-金合金、銅-鈀合金、銅-金一鈀合金所組成之族群的其中之一，該基材線材為面心立方晶相的多晶結構而具有複數個晶粒，該基材線材的晶粒結構由等軸晶粒構成，其中具有退火孿晶的晶粒的數量，佔所有晶粒數量的10%以上；以及一或多層薄膜金屬鍍層鍍於該基材線材上，該鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
  5. 如申請專利範圍第4項所述之銅基合金線材，其中： 該銅-金合金的金含量為0.01~30.00wt%，餘量為銅；該銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及該銅-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銅。
  6. 如申請專利範圍第4或5項所述之銅基合金線材，其中該銅基合金線材的線徑為10~50μm。
  7. 如申請專利範圍第4項所述之銅基合金線材，其中該鍍層的厚度為0.1~10μm。
  8. 一種銅基合金線材的製造方法，包含：提供一粗線材，該粗線材的材質是選自銅-金、銅-鈀、銅-金-鈀合金所組成之族群的其中之一；以N道的冷加工成形步驟，逐次縮減該粗線材的線徑，成為線徑小於該粗線材的線徑的一細線材，在該些冷加工成形步驟的第(N-1)道及第N道中，相對於前一道冷加工成形步驟後的中間材料的變形量為1%以上、不超過15%，其中N為大於或等於3的正整數；N道的退火步驟，分別在該些冷加工成形步驟的每一道之間及第N道冷加工成形步驟之後進行，其中在該些冷加工成形步驟的第(N-1)道與第N道冷加工成形步驟之間進行的第(N-1)道退火步驟的退火溫度為0.5Tm~0.7Tm、退火時間為1~10秒，其中Tm為該粗線材的材質的絕對溫標的熔點；以及 在該些冷加工成形步驟的第N道冷加工成形步驟之後進行的第N道退火步驟的退火溫度比該第(N-1)道退火步驟的退火溫度高30℃~50℃、退火時間為2~60秒，使該細線材成為面心立方晶相的多晶線材而具有複數個晶粒，該細線材的晶粒結構由等軸晶粒構成，並在該些晶粒的至少一部分形成退火孿晶，其中具有退火孿晶的晶粒的數量，佔該細線材的所有晶粒數量的10%以上。
  9. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中該些冷加工成形步驟為抽線、擠型或上述之組合。
  10. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中上述各道退火步驟均在氮氣或其他保護性氣氛進行。
  11. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中該粗線材的提供，包含下列步驟：將該粗線材的材質的原料加熱熔融後，經澆鑄而成為一鑄錠；以及對該鑄錠進行冷加工，製成該粗線材。
  12. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中該粗線材的提供，包含下列步驟：將該粗線材的材質的原料加熱熔融後，以連續鑄造的方式，製成該粗線材。
  13. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中在該些冷加工成形步驟之前，更包含藉由電 鍍、蒸鍍或濺鍍在該粗線材的表面鍍上一鍍層，該鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
  14. 如申請專利範圍第13項所述之銅基合金線材的製造方法，其中該鍍層的厚度為0.1~10μm。
  15. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中在該倒數第一道退火步驟之後，更包含藉由電鍍、蒸鍍或濺鍍在該細線材的表面鍍上一鍍層，該鍍層的材質是選自實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
  16. 如申請專利範圍第15項所述之銅基合金線材的製造方法，其中該鍍層的厚度為0.1~10μm。
  17. 如申請專利範圍第8項所述之銅基合金線材的製造方法，其中：該銅-金合金的金含量為0.01~30.00wt%，餘量為銅；該銅-鈀合金的鈀含量為0.01~10.00wt%，餘量為銅；以及該銅-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銅。
  18. 如申請專利範圍第8項所述之合金線材的製造方法，其中該粗線材的線徑為5~10mm、該細線材的線徑為10~50μm。
TW102103254A 2013-01-29 2013-01-29 銅基合金線材及其製造方法 TWI486970B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102103254A TWI486970B (zh) 2013-01-29 2013-01-29 銅基合金線材及其製造方法
US14/157,413 US9997488B2 (en) 2013-01-29 2014-01-16 Copper-based alloy wire and methods for manufaturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102103254A TWI486970B (zh) 2013-01-29 2013-01-29 銅基合金線材及其製造方法

Publications (2)

Publication Number Publication Date
TW201430860A TW201430860A (zh) 2014-08-01
TWI486970B true TWI486970B (zh) 2015-06-01

Family

ID=51221631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103254A TWI486970B (zh) 2013-01-29 2013-01-29 銅基合金線材及其製造方法

Country Status (2)

Country Link
US (1) US9997488B2 (zh)
TW (1) TWI486970B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254841B2 (ja) * 2013-12-17 2017-12-27 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
CN105492637B (zh) * 2014-07-10 2017-08-18 新日铁住金高新材料株式会社 半导体装置用接合线
JP6432074B2 (ja) * 2014-08-29 2018-12-12 日鉄マイクロメタル株式会社 半導体接続のＣｕピラー用円柱状形成物
SG10201408305YA (en) * 2014-12-11 2016-07-28 Heraeus Deutschland Gmbh & Co Kg Bonding wire for a semiconductor device
SG10201408586XA (en) * 2014-12-22 2016-07-28 Heraeus Materials Singapore Pte Ltd Corrosion and moisture resistant bonding wire
TWI548480B (zh) * 2015-03-26 2016-09-11 樂金股份有限公司 銅銲線及其製造方法
MY162048A (en) * 2015-06-15 2017-05-31 Nippon Micrometal Corp Bonding wire for semiconductor device
EP3136435B1 (en) 2015-07-23 2022-08-31 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10923415B2 (en) 2016-09-14 2021-02-16 Intel Corporation Semiconductor package having integrated stiffener region
JP6833784B2 (ja) * 2018-09-28 2021-02-24 芝浦メカトロニクス株式会社 プラズマ処理装置
CN110428939B (zh) * 2019-08-09 2020-06-30 常州大学 一种高导电石墨烯铜/铝复合导线的制备方法
CN113802155A (zh) * 2021-10-09 2021-12-17 南开大学 一种高晶面择优取向铜箔的室温电沉积制备方法
CN114411233B (zh) * 2022-01-11 2023-05-26 大连理工大学 一种快速制备(100)单晶铜的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1800426A (zh) * 2004-07-01 2006-07-12 同和矿业株式会社 铜基合金及其制造方法
JP2008085320A (ja) * 2006-08-31 2008-04-10 Nippon Steel Materials Co Ltd 半導体装置用銅合金ボンディングワイヤ
JP2009140942A (ja) * 2007-12-03 2009-06-25 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
JP2010212697A (ja) * 2007-07-24 2010-09-24 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
CN102051564A (zh) * 2011-01-21 2011-05-11 中南大学 一种超细晶粒高强度高韧性铜合金板带的制备方法
JP2011231393A (ja) * 2010-04-05 2011-11-17 Dowa Metaltech Kk 銅合金板材および銅合金板材の製造方法、電気・電子部品
JP2012074706A (ja) * 2009-06-24 2012-04-12 Nippon Steel Materials Co Ltd 半導体用銅合金ボンディングワイヤ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139663A (ja) * 1983-01-31 1984-08-10 Mitsubishi Metal Corp 半導体装置のワイヤ・ボンデイング用Ｃｕ合金細線
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1800426A (zh) * 2004-07-01 2006-07-12 同和矿业株式会社 铜基合金及其制造方法
JP2008085320A (ja) * 2006-08-31 2008-04-10 Nippon Steel Materials Co Ltd 半導体装置用銅合金ボンディングワイヤ
JP2010212697A (ja) * 2007-07-24 2010-09-24 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
JP2009140942A (ja) * 2007-12-03 2009-06-25 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
JP2012074706A (ja) * 2009-06-24 2012-04-12 Nippon Steel Materials Co Ltd 半導体用銅合金ボンディングワイヤ
JP2011231393A (ja) * 2010-04-05 2011-11-17 Dowa Metaltech Kk 銅合金板材および銅合金板材の製造方法、電気・電子部品
CN102051564A (zh) * 2011-01-21 2011-05-11 中南大学 一种超细晶粒高强度高韧性铜合金板带的制备方法

Also Published As

Publication number Publication date
US20140209215A1 (en) 2014-07-31
US9997488B2 (en) 2018-06-12
TW201430860A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI486970B (zh) 銅基合金線材及其製造方法
TWI384082B (zh) 合金線材及其製造方法
JP5441876B2 (ja) 電子材料用Ｃｕ−Ｎｉ−Ｓｉ−Ｃｏ系銅合金及びその製造方法
JP3465108B2 (ja) 電気・電子部品用銅合金
JP2013044038A (ja) アルミニウム合金導体
TW201245470A (en) Copper alloy wire and copper alloy spring
JP2014073529A (ja) 合金ワイヤ
JP5140045B2 (ja) 電子材料用Ｃｕ−Ｎｉ−Ｓｉ系合金板又は条
JP5451674B2 (ja) 電子材料用Ｃｕ−Ｓｉ−Ｃｏ系銅合金及びその製造方法
JP6366298B2 (ja) 高強度銅合金薄板材およびその製造方法
TWI588274B (zh) 放熱零件用銅合金板以及放熱零件
TWI394849B (zh) 銀基合金線材及其製造方法
TW201641700A (zh) 放熱零件用銅合金板以及放熱零件
JP2013057121A (ja) 軟質希薄銅合金材料の製造方法
JP5281191B1 (ja) パワ−半導体装置用アルミニウム合金細線
JP4817536B2 (ja) スパッタターゲット
JP4228166B2 (ja) 疲労強度の優れた継目無銅合金管
WO2000017890A1 (fr) Procede permettant de produire des cables supraconducteurs en aluminium stabilise
JPH10152737A (ja) 銅合金材及びその製造方法
KR101317566B1 (ko) 동합금 열간단조품 및 동합금 열간단조품의 제조 방법
TW201247903A (en) Electronic package alloy wire and methods for manufacturing the same
TWI548480B (zh) 銅銲線及其製造方法
JP7145070B2 (ja) ばね用銅合金極細線及びその製造方法
Hung et al. Recrystallization effect and electric flame-off characteristic of thin copper wire
JP4723306B2 (ja) Ｎｂ３Ａｌ系超電導線材の製造方法、Ｎｂ３Ａｌ系超電導線材製造用一次複合材及びその製造方法、並びにＮｂ３Ａｌ系超電導線材製造用多芯複合材