SU541124A2

SU541124A2 - Device for measuring the phase shift

Info

Publication number: SU541124A2
Application number: SU2146614A
Authority: SU
Inventors: Валерий Абдуллович Слаев; Виктор Алексеевич Овчинников
Original assignee: Предприятие П/Я А-1742
Priority date: 1975-06-20
Filing date: 1975-06-20
Publication date: 1976-12-30

Description

ными входами первого коммутатора и через синхронизирующий узел с управл ющим входом коммутатора, выход которого соединен с другим входом сумматора, своим выходом подключенным ко входу исследуемого канала св зи, подключенного параллельно через фильтры верхних и нижних частот со вторым блоком когерентных частот ко входам фазоизмерител , введены логический элемент И и формирователь импульсов установки исходного состо ни , причем выходы триггеров делителей частоты первого блока когерентных частот соединены через логический элемент И со входом дополнительного канала св зи, выход которого соединен через формирователь импульсов установки исходного состо ни с цепью исходного состо ни триггеров делителей частоты второго блока когерентных частот .through the synchronization node with the control input of the switch, the output of which is connected to another input of the adder, with its output connected to the input of the studied communication channel connected in parallel via high and low frequency filters to the phase meter inputs, the logical element And the pulse shaper installation of the initial state, and the outputs of the trigger frequency dividers of the first block of coherent frequencies are connected through a logical element And with the input of the additional communication channel, the output of which is connected through the shaper of setting the initial state to the circuit of the initial state of the triggers of the frequency dividers of the second coherent frequency block.

На чертеже представлена блок-схема устройства дл измерени сдвига фаз.The drawing shows a block diagram of a device for measuring phase shift.

Устройство содержит генератор 1, регул торы напр жений 2, 3, 4, первый счетчиковый делитель на триггерах 5, 6, первый синхронизирующий узел 7, первый управл емый коммутатор 8, сумматор 9, первый блок когерентных частот 10, канал св зи 11, логический элемент И 12, фильтр верхних частот 13, фильтр нижних частот 14, второй блок когерентных частот 15, фазоизмеритель 16, формирователь импульсов установки исходного состо ни 17. Первый блок когерентных частот 10 образован блоками 3, 4, 5, 6 и 1. Аналогично построен и второй блок когерентных частот 15.The device contains a generator 1, voltage regulators 2, 3, 4, the first counter divider triggers 5, 6, the first synchronization node 7, the first controlled switch 8, the adder 9, the first block of coherent frequencies 10, communication channel 11, logical element 12, high pass filter 13, low pass filter 14, second block of coherent frequencies 15, phase meter 16, shaper of initial state pulses 17. The first block of coherent frequencies 10 is formed by blocks 3, 4, 5, 6 and 1. Similarly, and the second coherent frequency block 15.

Устройство работает следующим образом.The device works as follows.

На выходе логического элемента И 12 получаетс один импульс длительностью, равной половине периода выходного напр жени первого триггера 5, следующий с частотой, равной частоте выходного напр жени последнего триггера 6, первого счетчикового делител At the output of the logic element I 12, one pulse is obtained with a duration equal to half the period of the output voltage of the first trigger 5, which follows a frequency equal to the frequency of the output voltage of the last trigger 6, the first counter divider

(т. е. раз за период испытательного сигнала самой низкой частоты). Этот импульс передаетс через канал св зи (дополнительную дорожку аппаратуры магнитной записи). С выхода вспомогательного канала 11 напр жение преобразуетс формирователем 17 в импульс установки исходного состо ни триггеров второго счетчикового делител во втором блоке 15, который обеспечивает автоматическую(i.e., once during the period of the test signal of the lowest frequency). This pulse is transmitted through a communication channel (an additional track of magnetic recording equipment). From the output of the auxiliary channel 11, the voltage is converted by the shaper 17 into a pulse of setting the initial state of the triggers of the second counter divider in the second block 15, which provides an automatic

синхронизацию счетчиковых делителей первого 10 и второго 15 блоков когерентных частот раз за период испытательного напр жени самой низкой частоты. Поэтому сбой в работе второго счетчикового делител , обусловленный пропаданием сигнала или по влением ложных импульсов в канале св зи И, не вли ет на всю серию измерений, а приводит к ошибке только в одном наблюдении. Этим достигаетс повышение надежности измерений.synchronization of the counter dividers of the first 10 and second 15 blocks of coherent frequencies once during the period of the test voltage of the lowest frequency. Therefore, the failure of the second counter divider, caused by the disappearance of the signal or the appearance of spurious pulses in the communication channel I, does not affect the entire series of measurements, but leads to an error only in one observation. This results in improved measurement reliability.

Claims

1. US patent No. 3777256, cl. 324-57, 1971.