SU1244779A1

SU1244779A1 - Rectifier electric drive

Info

Publication number: SU1244779A1
Application number: SU833671647A
Authority: SU
Inventors: Владимир Ильич Коробкин; Владимир Порфирьевич Сидоренко; Александр Сергеевич Михалев; Игорь Михайлович Чушенков
Original assignee: Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина; Предприятие П/Я А-1477
Priority date: 1983-12-01
Filing date: 1983-12-01
Publication date: 1986-07-15

Abstract

Изобретение относитс к электротехнике и может быть использовано в исполнительных механизмах различного назначени с цифровым управлением . Цель изобретени - расширение диапазона регулировани частоты вращени в обоих направлени х. Устройство содержит т-фазную синхронную . машину 1, коммутатор (К) 2, фазовращатель 3, источник синусоидального напр жени 4, делитель 5, за2 0|,/2| W дающий генератор 6, нуль-орган 7, запоминающий узел 8, щиротно-импуль- сный модул тор (ШИМ) 9, блок управлени 10, блок знаков фазных напр жений 11. В устройство введены б.лок управлени реверсом (БУР) 12, регистр , пам ти 13, делитель частоты 14. БУР 12 состоит из четырех мультиплексоров (М) 15-18о Сигналы с , выходов ШИМ 9 поступают на вход блока управлени коммутатором Ю, С помощью М 15-18 осуществл етс перемена- мест знаков фазных напр жений. В зависимости от различных входов К 2 поступают широтно-модулированные сигналы. Соответствующие разные обг мотки синхронной машины, 1 подключаютс к положительному, либо отрицательному полюсам источника питани , т.е. импульсы на выходе ме-. н ют знак, что позвол ет получить у синхронной машины макс, вращаю- щий момент. 2 ил. i (Л го 4 4ib СОThe invention relates to electrical engineering and can be used in actuators for various purposes with digital control. The purpose of the invention is to expand the range of speed control in both directions. The device contains a t-phase synchronous. machine 1, switch (K) 2, phase shifter 3, source of sinusoidal voltage 4, divider 5, for 2 0 |, / 2 | W giving generator 6, null organ 7, storage node 8, pulse-width modulator (PWM) 9, control unit 10, block of signs of phase voltages 11. A reverse control block (BUR) 12 is inserted into the device, the register, memory 13, frequency divider 14. BUR 12 consists of four multiplexers (M) 15-18o The signals c, the outputs of PWM 9 are fed to the input of the control unit by the switch Yu, With the help of M 15-18 zheniy. Depending on the various inputs K 2, the width-modulated signals are received. The corresponding different coils of the synchronous machine, 1 are connected to the positive or negative poles of the power source, i.e. pulses at the output of me-. they are given a sign that allows a max. torque to be obtained from the synchronous machine. 2 Il. i (Lgo 4 4ib WITH

Description

Изобретение относитс к электротехнике и может быть использовано в исполнительных механизмах различного назначени с цифровым управлением .5The invention relates to electrical engineering and can be used in actuators for various purposes with digital control .5

Цель изобретени - расширение диапазона регулировани частоты вращени в обоих направлени х. The purpose of the invention is to expand the range of speed control in both directions.

На фиг. 1 дана структурна схема электропривода, на фиг. 2 ,- - временные диаграммы.FIG. 1 is given a structural diagram of the electric drive; FIG. 2, - - timing charts.

Вентильный электропривод содержит -фазнуро синхронную машину 1 , обмотки которой подключены к выходам ком-. мутатора.2, фазовращатель 3, соеди- 5 с валом синхронной машины ,1, а многофазной обмоткой - с мн.огофаз- ным источником синусоидального напр жени 4, вход которого через делитель 5 соединен с зададащим генерато- 20 ром 6,нуль-орган 7, соединенный входом с выходом фазоврал1ател 3, постЬ- нный запоминающий узел 8, выходы которого соединены с i -фазным ши- ротно-импульсным модул тором (ЦИМ) 9, выходы которого св заны с блоком управлени коммутатором 10, посто нный запоминающий узел 8 содержит блок знаков фазных напр жен:ий 11.The valve actuator contains - phase-synchronous machine 1, the windings of which are connected to the outputs of the com-. mutator.2, phase shifter 3, connecting 5 to the shaft of a synchronous machine, 1, and using a multiphase winding to a multiple phase source of sinusoidal voltage 4, whose input through divider 5 is connected to the master generator 6, null organ 7, connected to the output of the phaser 1, a permanent storage unit 8, the outputs of which are connected to an i-phase pulse width modulator (CIM) 9, the outputs of which are connected to the control unit of the switch 10, permanent storage unit 8 contains a block of signs of phase voltages: iy 11.

30 Кроме того, устройство содержит30 In addition, the device contains

блок управлени реверсом 12, регистр . пам ти 13, упр авл емый делитель частоты 14, при этом блок управлени реверсом 12, состоит из четырех мультиплексоров 15-18, управл ющие входы 35 которых соединены между собой, регистр пам ти 13 информационными входами подключен к выходам разр дов делител 5, выходами - к адресным входам посто нного запоминающего узла 8, а входом разрещени записи - к выходу нуль-органа 7, ШИМ 9 содержитm элементов И 19, ИЛИ 20 и m вычитаюш,их счетчиков 21, выходы разр дов которых св заны с входами элементов ИЛИ, вы- ходы которых вл ютс выходами широт- но-импульсного модул тора и св заны с первыми входами элементов И, выходами подключенных к счетным входам вычитающих счетчиков, входы разреше- 50 ни записи счетчиков св заны с выходом делител 5, а их установочные входы - с выходами посто нного запоминающего узла. 8, управл емый делитель частоты 14 входом соединенный 55 с, задающим генератором 6, а выходом- с вторыми входами схем И 19 ШИМ 9, блок управлени коммутатором 10 содержит по лна элемента И 22 и одному инвертору 23 на каждую фазу синхронной машины 1, выходы элемс нтов И соединены с входами коммутатора 2, а входы инверторов - с первыми входами первых элементов И 22 дл каждой из фаз, выходы их с первыми входами вторых эдементов И 22 дл этих же фаз, вторые входы пары элементов И первой фазы блока управлени коммутатором 10 соединены с выходом первого мультиплексора 15 блока управлени реверсом 12, а вход инвертора блока управлени коммутатором 10 это же фазы соединен с выходом третьего мультиплексора 17, выход второго мультипдексора 16 св зан с вторыми входами пары элементов И блока управлени коммутатором 10 второй фазы, а вход инвертора блока управлени коммутатором 10 этой же фазы - с выходом четвертого мультиплексора 18, вход инвертора блока управлени коммутатором 10 третьей фазы соединен с третьим выходом блока знаков фазных напр жений 11 посто нного запоминающего узла 8, а вторые входы первого и второго элементов И блока управлени коммутатором 10 этой фазы -.с третьим выходом ШИМ 9, первый выход которого соединен с первым входом первого 15 и вторым входом второго 16 мультиплексоров блока управлени реверсом 12, второй выход щиротно-импульсного модул тора 9 подключен к второму входу первого 15 и первому входу второго 16 мультиплексоров , первый вход третьего 17 и второй вход четвертого 18 мультиплексоров блока управлени реверсом 12 св заны q первым выходом блока знаков фазных напр жений 11 посто нного запоминающего узла 8, ас вторым его выходом соединены второй вход третьего 17 и вход четвертого 18 мультиплексоров.reverse control unit 12, register. memory 13, controllable frequency divider 14, while the control unit of the reverse 12, consists of four multiplexers 15-18, the control inputs 35 of which are interconnected, memory register 13 information inputs connected to the outputs of the bits of the divider 5, the outputs - to the address inputs of the persistent storage unit 8, and the input of the recording resolution - to the output of the zero-organ 7, PWM 9 contains m elements AND 19, OR 20 and m subtract, their counters 21, the outputs of which bits are connected to the inputs of the elements OR, the outputs of which are the outputs of the pulse width m the insulator and are connected to the first inputs of the AND elements, the outputs connected to the counting inputs of the detracting counters, the resolution inputs of the write counters are connected to the output of divider 5, and their installation inputs to the outputs of the permanent storage node. 8, a controlled frequency divider 14, an input connected to 55 s, a master oscillator 6, and an output to the second inputs of AND 19 PWM circuits 9, the control unit of the switch 10 contains wavelengths of AND 22 and one inverter 23 for each phase of the synchronous machine 1, outputs elements And connected to the inputs of the switch 2, and the inputs of the inverters - with the first inputs of the first elements And 22 for each of the phases, their outputs with the first inputs of the second emitters And 22 for the same phases, the second inputs of a pair of elements And the first phase of the control unit switch 10 connected to the output of the first cartoon the plexor 15 of the control unit of the reverse 12, and the inverter input of the control unit of the switch 10 of the same phase is connected to the output of the third multiplexer 17, the output of the second multiplexer 16 is connected to the second inputs of a pair of elements AND of the control unit by the switch of the second phase, and the inverter input of the control unit of the switch 10 of the same phase with the output of the fourth multiplexer 18, the inverter input of the control unit by the switch 10 of the third phase is connected to the third output of the block of characters of the phase voltages 11 of the permanent storage node 8, and the second inputs of the first the second and second elements AND the control unit of the switch 10 of this phase -.c the third output of PWM 9, the first output of which is connected to the first input of the first 15 and the second input of the second 16 multiplexers of the control unit of the reverse 12, the second output of the pulse-width modulator 9 is connected to the second the first 15 and the first input of the second 16 multiplexers, the first input of the third 17 and the second input of the fourth 18 multiplexers of the reverse 12 control unit are connected to the first output of the block of characters for the phase voltages 11 of the permanent storage node 8, ac second m its output connected to the second input of the third 17 and fourth 18 input multiplexer.

Вентильный электропривод работает следующим образом.The valve actuator operates as follows.

Делитель 5, представл ющий собой -разр дный двоичный счетчик, делит частоту задающего генератора 6 /Q в 2 раз. По выходному сигналу делител .5 многофазный источник синусоидального напр жени 4 формирует сдвинутые по фазе между собой синусоидальные сигналы частотой .-/ 1/2 , поступаю:1цие на многофазную обмотку фазовращател 3, ротор которого сое3Divider 5, which is a bit binary counter, divides the frequency of the master oscillator 6 / Q by 2 times. The output signal of the divider .5 multiphase source of sinusoidal voltage 4 generates phase-shifted sinusoidal signals with a frequency of .- / 1/2, entering: 1cc on the multiphase winding of phase shifter 3, the rotor of which is connected

динен с ва,пом синхронной машины 1 . Выходной сигнал фазовращател 3 поступает на нуль-орган 7, с выхода которого идет меандрт той же частоты. По передним фронтам выходных импуль- сов нуль-органа 7 осуществл етс запись кода из делител 5 в регистр пам ти 13, Этот код определ етс положением ротора синхронной машины 1 и при соответствующей установке фазовращател 3 задает ориентацию магнитного пол статора синхронной машцны 1. Код поступает на адресные входы посто нного запоминающего узла 8, включающего и блок знаков фазных напр жений 11. В узле 8 записаны коды длительностей импульсов N1 дл /п фаз синхронной машины 1, обеспечивающие перпендикул рность магнитного пол статора магнитному полю ее ротора при всех кодах положени записываемых в регистр пам ти 14, а также минимальные пульсации вращающего момента (например, m сдвинутых по фазе на 2ТГ/ синусоидальных функций угла поворота). В блоке знаков 11 узла 8 записаны знаки фазных напр жений в соответствии с кодами длительностей импульсов в узле В. С -разр дные коды длительное- тей импульсов занос тс в вычитающие счетчики ШИМ 9 с частотой fo/2 по передним фронтам выходного сигнала делител 5, который поступает на входы разрешени записи в счетчики. После записи кодов на вы- ходах злементов ИЛИ 19 ШИМ 9 по в тс логические единицы, означающие начало импульсов с выходов модул тора 9. При этом логические единицы по в тс и на первых входах элементов . И 19 модул тора 9, р азреша прохождение импульсов с выхода управл емого делител частоты 14 на счетные входы вычитающих счетчиков.. Час тота этих импульсов-равна /о/а.о, где Л1 - код управл ющего воздействи поступающий на управл емый делитель частоты 14 от внешнего управл ющего блока. Поэтому единицы на выходах элементов ИЛИ 20 модул тора,,9 будут в течение интервалов .времени il NL / fo Ag., dinen with va, pom synchronous machine 1. The output signal of the phase shifter 3 is fed to the null-organ 7, from the output of which the meander of the same frequency is output. On the leading edges of the output pulses of the zero-organ 7, the code from divider 5 is recorded into memory register 13. This code is determined by the position of the rotor of synchronous machine 1 and, with appropriate installation of phase shifter 3, sets the orientation of the stator magnetic field of synchronous machine 1. The code arrives the address inputs of the permanent storage unit 8, including the block of characters of the phase voltages 11. In unit 8, the codes of the pulse durations N1 for / p phases of the synchronous machine 1 are written, ensuring the perpendicularity of the magnetic field of the stator magnet the total field of its rotor for all position codes recorded in memory register 14, as well as minimal torque pulsations (for example, m shifted in phase by 2TG / sinusoidal rotation angle functions). In the block of characters 11 of node 8, the signs of phase voltages are written in accordance with the pulse duration codes at node B. The C-bit pulse-length codes are entered into the subtractive PWM 9 counters with the frequency fo / 2 on the leading edges of the output signal of the divider 5, which enters the entry enable entries in the counters. After writing the codes at the outputs of the elements OR 19 PWM 9, the TCU is logical units, meaning the beginning of the pulses from the outputs of the modulator 9. At the same time, the logical units of TC and the first inputs of the elements. And 19 modulators 9, the resolution of the passage of pulses from the output of a controlled frequency divider 14 to the counting inputs of the subtractive counters .. The frequency of these pulses is equal to l / aao, where L1 is the control code acting on the controlled frequency divider 14 from an external control unit. Therefore, the units at the outputs of the elements OR 20 of the modulator ,, 9 will be during the time intervals il NL / fo Ag.,

Вид этих импульсов дл п 3 показан на фиг. 2л . При обнулении вы читающих счетчиков прохождение импульсов на их счетные входы прекращаетс до следующего занесени кодоThe type of these pulses for n 3 is shown in FIG. 2l. When zeroing the readout counters, the passage of pulses to their counting inputs stops until the next time the Kodo enters

794794

из узла 8. На фиг, 26 показан внд импульсов с выхода управл емого де- лител частоты 14, причем в момент времени to было осуществлено уменьшение кода управл ющего воздействи до в два раза, а до момента to код дп был максимален. При этом в два раза уменьшилась глубина-модул ции широтно-модулированных импульсов фиг, 2Ct (отрезку времетшой оси которой соответствует в 2 раз больший временной интервал, чем такому же отрезку на фиг, 26). На фиг, 2 Ь показаны знаки фазных напр жений с выхода блока знаков 1 1 . Дл i 3 сигналы с первого и второго выходов модул тора 9 поступают на входы первого и второго мультиплексоров 15 и 16, которые в зависимости от сигнала на управл ющем входе подключают к. своим выходам первый либо второй входы при данной схеме соединени в зависимости от знака направлени вращени signuJимпульсы с первого выхода модул тора 9 будут поступать на выход первого 15 либо второго 16 мультиплексоров, т.е. на входы блока управлени коммутатором 10 первой либо второй фазы синхронной.машины 1, Аналогичным образом с помощью мультиплексоров 17 и 18 осуществл етс перемена .мест знаков фазных напр жений первой и второй фаз, Импульсы с третьего выхода модул тора 9 поступают непосредственно на вторые входы пары элементов И 22 блока управлени коммутатором 10 третьей фазы, а знак напр жени третьей фазы - на вход инвертора и первый вход первого элемента И 22 блока управлени коммутатором 10 третьей фазы. Поэтому широтно-мрдулированные импульсы.будут проходить на выход того элемента И, на первом входе которого будеу 1, задаваема сигн-алом знака с третьего выхода блока знаков 11 узла 8. Аналогичным образом осу ществл етс переключение элементов И блока управлени коммутатором 10 других фаз. В зависимости от того, на какие из 2 иг -входов коммутатора 2 поступают широтно-модулированные сигналы, соответствующие фазные обмотки синхронной машины 1 подключаютс к положительному, либо отрицательному полюсам источника питани , т.е. импульс на выходе коммутзтора 2 мен ет знак (фиг. 2 г ), что позвол ет получить у синхронной машины 1 максимальный вращаюищй момент.from node 8. Fig. 26 shows the impulses from the output of the controlled frequency divider 14, and at the time instant to the control code was reduced to two times, and before the moment to the code dp was maximum. At the same time, the depth modulation of the width-modulated pulses of FIG. 2Ct (the time interval of which axis corresponds to a 2-fold longer time interval than the same segment of FIG. 26) decreased by two times. Figures 2 b show the signs of phase voltages from the output of the character block 1 1. For i 3, signals from the first and second outputs of the modulator 9 are fed to the inputs of the first and second multiplexers 15 and 16, which, depending on the signal at the control input, connect to their outputs the first or second inputs for this connection scheme depending on the sign of the direction rotation signuJ pulses from the first output of the modulator 9 will be output to the first 15 or second 16 multiplexers, i.e. to the inputs of the control unit by the switch 10 of the first or second phase of the synchronous machine 1. Similarly, using multiplexers 17 and 18, the characters of the phase voltages of the first and second phases are changed. The pulses from the third output of the modulator 9 are fed directly to the second inputs of the pair elements 22 of the control unit of the switch 10 of the third phase, and the sign of the voltage of the third phase is at the input of the inverter and the first input of the first element AND 22 of the control unit of the switch of the third phase. Therefore, the width-amplified pulses will pass to the output of that element AND, at the first input of which I will be 1, set by a sign signal from the third output of the character block 11 of node 8. Similarly, the switching of the elements AND of the control unit by the switch 10 of other phases takes place. Depending on which of the 2 i-inputs of the switch 2 receives the width-modulated signals, the corresponding phase windings of the synchronous machine 1 are connected to the positive or negative poles of the power source, i.e. the pulse at the output of the commutator 2 changes sign (Fig. 2 g), which makes it possible to obtain the maximum torque from the synchronous machine 1.

Claims

Invention Formula

A valve actuator containing an m-phase synchronous machine, the windings of which are connected to the switch outputs, a phase shifter, connected to the shaft of the synchronous machine, and a multiphase winding to a multiphase sinusoidal voltage source, the input of which is through a divider connected to a master oscillator, is zero the organ connected by the input to the output of the phase shifter, the permanent storage node, the outputs of which are connected to the m-phase pulse-width modulator, the outputs of which are connected to the control unit by the switch, are distinguished by In order to expand the frequency control range in both directions, a reversing control unit, a memory register, a controlled frequency divider were entered into it, and a block of characters of phase voltages was inserted into the permanent memory node. , the control unit of the reverse is made in the form of four multiplexers, the control, the inputs of which. interconnected, the memory register with information inputs connected to the outputs of the splitter bits, outputs to the address inputs of the permanent storage node, and the write enable input to the zero organ output, the pulse-width modulator contains t. AND, OR elements and fri of subtracting counters, the outputs of which bits are associated with the inputs of the OR elements, the outputs of which are the outputs of a pulse-width modulator and connected with the first inputs of the elements And, the outputs connected to; counting inputs of counters, the resolution of the write entries of the counters are connected to the output of the divider, and their installation inputs are connected to the outputs of the permanent storage node, controlled by the frequency divider by the input connected to the master oscillator, and the output to the second inputs of m elements And width a pulse modulator, the switch control unit contains two AND elements and one inverter for each phase of the synchronous machine, the outputs of the AND elements are connected to the inputs of the switch, and the inverter inputs are connected to the first inputs of the first And elements for each From the phases, their outputs - with the first inputs of the second elements And for the same phases, the second inputs of the pair of elements And the first phase of the control unit of the switch are connected to the output of the first multiplexer of the reverse control unit, and the input

the inverter of the control unit by the switch of this phase is connected to the output of the third multiplexer, the output of the second multiplexer is connected with the second inputs of a pair of elements AND of the control unit of the second phase switch, and the input of the inverter of the control unit in the ignition switch of the same phase with the output of the fourth multiplexer commutating. The third phase terminal is connected to the third output of the block of characters of the phase on-line, continuous permanent storage node, and the second inputs of the first and second elements AND of the control unit of the switch of this phase are connected to the third output of the pulse-width modulator, the first output of which is connected to the first input the first and the second input of the second multiplexer, the control unit of the reverse, the second output 1 of the pulse-width modulator connected to the second input of the first and the first input of the second multiplexer, the first input of the third and the second input of the fourth about multiplekso- I -control unit moat ratchet coupled to a first output unit marks the phase voltage constant of the storage node and a second output connected to the second input of the third and the first input of the fourth multiplexer.

and

Well

Compiled by V.Tarasov Editor M.Tovtin Tehred M.Hodanich Proofreader.Sinitsa

ZakGz926 / 57 Circulation 631 Subscription;

BNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production

, printing company, Uzhgorod, st. Project, 4

t t

2