KR950006347B1 - Patterning method - Google Patents

Patterning method Download PDF

Info

Publication number
KR950006347B1
KR950006347B1 KR1019920008315A KR920008315A KR950006347B1 KR 950006347 B1 KR950006347 B1 KR 950006347B1 KR 1019920008315 A KR1019920008315 A KR 1019920008315A KR 920008315 A KR920008315 A KR 920008315A KR 950006347 B1 KR950006347 B1 KR 950006347B1
Authority
KR
South Korea
Prior art keywords
resist
etching
resist layer
silylated
layer
Prior art date
Application number
KR1019920008315A
Other languages
Korean (ko)
Other versions
KR930024088A (en
Inventor
한우성
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920008315A priority Critical patent/KR950006347B1/en
Publication of KR930024088A publication Critical patent/KR930024088A/en
Application granted granted Critical
Publication of KR950006347B1 publication Critical patent/KR950006347B1/en

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

The photoresist pattern generation provides a good profile without overhang when a photolithography is executed by DISIRE (diffusion enhanced silyating resist process). The process is as follows. The photoresist formed over the wafer is silyated selectively. Not silyated area of the resist is given the first etching to be treated for the second silyation and form the silyated resist on the side walls of the first silyating resist. Finally the process is complete by removing all resist which is not exposed by the second etching.

Description

패턴 형성 방법Pattern Formation Method

제1a도 내지 제1d도는 종래 DESIRE법의 개략도이다.1A to 1D are schematic diagrams of a conventional DESIRE method.

제2도는 종래 DESIRE법에 의해 형성된 레이스트 패턴을 사용하여 웨이퍼 기판을 에칭하는 단계를 나타낸다.2 shows a step of etching a wafer substrate using a lace pattern formed by a conventional DESIRE method.

제3a도 내지 제3f도는 본 발명의 일실시예를 나타내는 개략도이다.3A to 3F are schematic diagrams showing an embodiment of the present invention.

제4a도 내지 제4d도는 본 발명의 공정에서 2차 실릴화 공정을 보다 구체적으로 설명하기 위한 도면이다.4a to 4d are views for explaining the secondary silylation process in more detail in the process of the present invention.

본 발명은 패턴 형성 방법에 관한 것이다. 보다 구체적으로 본 발명의 레지스트 프로필을 개선하기 위한 레지스트 패넌 형성 방법에 관한 것이다.The present invention relates to a pattern forming method. More specifically, it relates to a method of forming a resist pann for improving the resist profile of the present invention.

미세 회로의 제조에 있어서, 실리콘 기판의 작은 영역에 불순물을 정확하게 조절하여 주입하고, 이러한 영역들이 상호연결되어 소자 및 VLSI회로를 형성하는 것이 필요하다. 그러한 영역을 한정하는 패턴은 리토그래피 공정에 의해 형성된다. 즉, 처음에 포토레지스트 물질층을 웨이퍼 기판상에 스핀 코팅한다. 다음에, 자외선, 전자선 또는 X-선 등에 선택적으로 노광시킨다. 소기한 선택적인 노광을 수행하는 데는 노광장치 마스크, 전자빔 리토그래피의 데이타 테이프등이 사용된다. 이러한 남아있는 레지스트는 그 도포된 기판을 보호한다. 또한 레지스트가 제거된 부위는 패턴을 이용하여 기판 표면상에 각종 부가적 또는 추출적 공정을 가하게 된다.In the manufacture of microcircuits, it is necessary to precisely control and inject impurities into small regions of the silicon substrate, and these regions are interconnected to form devices and VLSI circuits. The pattern defining such an area is formed by a lithography process. That is, initially a layer of photoresist material is spin coated onto the wafer substrate. Next, it is selectively exposed to ultraviolet rays, electron beams or X-rays. An exposure apparatus mask, an electron beam lithography data tape, and the like are used to perform the desired selective exposure. This remaining resist protects the applied substrate. In addition, the areas where the resist is removed are subjected to various additional or extractive processes on the substrate surface using patterns.

서브미크론의 미세한 패턴을 형성하기 위하여 광리토그래피 공정을 다른 방법으로 대체할 수 있지만, 광리토그래피의 장치, 레지스트재료 및, 처리 기술등의 진전에 따라 광리토그래피는 여전히 널리 사용되고 있다. 반도체장치의 고집적화에 따라서 보다 더 미세한 레지스트 패턴의 형성을 위한 기술이 개발되고 있다. 특히 메가 비드(megabit) 시대에 들어가면서, 종래의 단일 층 레지스트를 이용한 리토그래피는 서브미크론 크기의 패턴을 형성하기가 어렵게 되었다.Although the photolithography process can be replaced by other methods to form submicron fine patterns, photolithography is still widely used according to the progress of the photolithography apparatus, resist material, and processing technology. BACKGROUND ART With the higher integration of semiconductor devices, technologies for forming finer resist patterns have been developed. Particularly in the megabit era, lithography using conventional single layer resists has become difficult to form submicron size patterns.

즉, 평탄한 평면상에서 해상도는 레지스트의 리토그래피 콘트라스트와 노광 콘트라스트에 의해 한정되고, 고 해상도의 이미지를 달성하기 위하여는 높은 콘트라스트 레지스트를 사용하여 우수한 노광기로써 노광하여야 하지만, 기판의 표면의 불규칙 (irregular)한 경우에는 곤란하게 된다.That is, the resolution on a flat plane is limited by the lithographic contrast and exposure contrast of the resist, and in order to achieve a high resolution image, a high exposure resist must be used to expose with a good exposure machine, but the surface of the substrate is irregular. In one case, it becomes difficult.

이와같이, 레지스트의 해상도를 제한하는 요인으로서는, 레지스트 재료에 의한 광흡수로 부터 생성되는 벌크 효과(bulk effect), 현상용액의 등방성 특성, 불규칙한 기판상에 형성된 레지스트의 두께차이 기판의 형성된 구조물의 단부로 부터 빛의 산란 및 기판의 빛의 반사등을 들 수 있다. 이와 같은 문제점을 해결하기 위하여, 삼층(trilayer) 구조의 복수층의 레지스트를 사용하는 방법이 제안되어 있지만(G,N Taylor, L.E Stillwagon, and T. Venkantesan, J.Electroshem. Soc, 7,1658 (984))공정이 매우 복잡하여 비용이 많이 든다는 단점이 있다.Thus, as a limiting factor of the resolution of the resist, the bulk effect generated from the light absorption by the resist material, the isotropic property of the developing solution, the difference in thickness of the resist formed on the irregular substrate, and the end of the structure formed on the substrate Light scattering and reflection of light on the substrate. In order to solve this problem, a method using a multilayered resist having a trilayer structure has been proposed (G, N Taylor, LE Stillwagon, and T. Venkantesan, J. Electroshem. Soc, 7,1658). 984)) has the disadvantage that the process is very complicated and expensive.

따라서, 상기한 공정을 간단화 하기 위하여 단일층을 사용하여 상기한 복수층 구조의 레지스트층과 같이 패턴을 형성하는 방법에 제안되어 있다. (F. Coopmans and B. Roland, Solid State Technology, June 1987,PP93~99). 이 방법을 DESIRE법(Diffusion Enhanced Silyating Resist Process)라고 한다. 실릴레이션(silyation) 법이란 HMDS(hexamethyldisilazane) 또는 SiCl4와 같은 기상 또는 액상실리콘 함유 화합물에 고분자 물질을 노출시켜 실리콘을 고분자에 함유시키는 방법이다. DESIRE법의 주요 특징은 기상으로 부터 매우 선택적으로 실릴레이션을 이용하여 잠재적인 광 이미지를 잠재적인 실리콘 이미지로 변환시키고, 다음에 이 실리콘 이미지를 사용하여 산소중에 드라이에칭에 의해 양 이미지(relief image)를 형성한다.Therefore, in order to simplify the above-mentioned process, it is proposed to the method of forming a pattern like the above-mentioned resist layer of a multilayer structure using a single layer. (F. Coopmans and B. Roland, Solid State Technology, June 1987, PP 93-99). This method is called DESIRE (Diffusion Enhanced Silyating Resist Process). The silylation method is a method of containing silicon in a polymer by exposing the polymer material to a gaseous or liquid silicon-containing compound such as hexamethyldisilazane (HMDS) or SiCl 4 . The main feature of the DESIRE method is that it converts a potential light image into a potential silicon image using silylation, which is highly selective from the weather, and then by a dry etching in oxygen using this silicon image, a relief image. To form.

제1a도 내지 제1d도는 종래의 DESIRE법을 나타내는 개략도이다.1A to 1D are schematic diagrams showing a conventional DESIRE method.

먼저 반도체 웨이퍼(1) 상에 포토레지스트를 스핀코팅하여 레지스트층(2)을 형성한다. 다음에 마스크 패턴이 형성된 포토마스크(3)를 사용하여 상기 레지스트층(2)를 자외선(4)에 노광시킨다. 그러면 레지스트층(3)은 노광부분(6)과 노광되지 않은 부분(5)으로 나뉘어 지게 되고, 노광된 부분(6)의 레지스트는 감광성화합물이 붕괴되어 레지스트의 수지가 분자가 자유로운 상태가 된다.First, a resist layer 2 is formed by spin coating a photoresist on the semiconductor wafer 1. Next, the resist layer 2 is exposed to the ultraviolet light 4 using the photomask 3 having the mask pattern formed thereon. Then, the resist layer 3 is divided into an exposed portion 6 and an unexposed portion 5, and the resist of the exposed portion 6 decomposes the photosensitive compound so that the resin of the resist is free of molecules.

[제1a도][Figure 1a]

다음에 상기 노광된 레지스트층(2)을 베이크(back)한다(제1b)도. 상기 베이크 공정은 140℃이상에서 수행하며, 레지스트층(2)을 베이크하면 레지스트층(2)의 노광되지 않은 부분(5)의 수지 입자가 감광성 화합물과 가교 결합을 하여 고분자층(7)을 형성하게 된다. 이를 PSB(Pre-Silylation Bake)공정이라 한다.Next, the exposed resist layer 2 is baked (first b). The baking process is performed at 140 ° C. or higher, and when the resist layer 2 is baked, the resin particles of the unexposed portion 5 of the resist layer 2 crosslink with the photosensitive compound to form the polymer layer 7. Done. This is called a PSB (Pre-Silylation Bake) process.

상기 PSB 공정 후에 실리콘 함유 화합물 HMDS나 TMDS(Tetra Methl DiSilazane)을 기상으로 레지스트 상에 플로우(8)시킨다. 그러면 레지스트(2)의 노광부분(6)의 수지 입자가 HMDS나 TMDS의 Si와 반응하여 실리화된 레지스트층(9)을 형성한다(제1c도) 이를 실릴화 공정이라 한다.After the PSB process, silicon-containing compound HMDS or TMDS (Tetra Methl DiSilazane) is flowed 8 onto the resist in the gas phase. The resin particles in the exposed portion 6 of the resist 2 then react with the Si of the HMDS or TMDS to form the silized resist layer 9 (Fig. 1C). This is called a silylation process.

다음에 상기 레지스트층(2)을 현상하여 레지스트 패턴을 형성하여(제1d도). 현상은 산소 플라즈마를 사용하여 건식 현상 방법에 의해 수행한다. 이때, 산소는 상기 실리화된 레지스트층(9)의 Si와 결합하여 SiO구조로 되면서 레지스트 현상시 장벽층으로서 작용하게 된다. 따라서 상기 실릴화된 레지스트층(9)의 하부 레지스트는 제거되지 않고 다른 레지스트는 제거되어 소기레지스트 패턴을 형성한다. 상기 건식 현상은 RIE법에 의해 수행하는 것이 일반적이다. 따라서, 상기 현상을 레지스트 에칭이라고도 하며 이하 레지스트 에칭공정이라 한다.Next, the resist layer 2 is developed to form a resist pattern (FIG. 1D). The development is carried out by a dry developing method using an oxygen plasma. At this time, oxygen combines with Si of the silized resist layer 9 to form a SiO structure and acts as a barrier layer during resist development. Therefore, the lower resist of the silylated resist layer 9 is not removed and other resists are removed to form a desired resist pattern. The dry development is generally carried out by the RIE method. Therefore, the above phenomenon is also referred to as resist etching and hereinafter referred to as resist etching process.

상기한 DESIRE법 방법에 의하여 레지스트 패턴을 형성하는 경우에, 현상 후 레지스트 프로필은 에칭설비, (RIE 설비의 전극구조) 에칭시 사용가스, 전력, 가스 유량등의 인자에 의해 변화한다. 또한 최적인 공정조간하에서도 제1d도에서 나타낸 바와 같이 오버행 부위(10)가 생겨서, 패턴의 선폭 측정이 곤란하게 될뿐만 아니라, 제2도에 나타낸 바와 같이 레지시트를 에칭할 때 에칭라디칼(16)이 상기 오버행 부위(10)의 방해를 받아 레지스틀의 프로필이 불량하게 형성될 수도 있다.In the case of forming a resist pattern by the above-described DESIRE method, the resist profile after development is changed by factors such as the etching equipment and the gas used, power, and gas flow rate during etching. In addition, even under optimal process conditions, as shown in FIG. 1D, an overhang portion 10 is generated, which makes it difficult to measure the line width of the pattern, and when etching the resist sheet as shown in FIG. ) May interfere with the overhang portion 10, resulting in a poor profile of the resist.

따라서, 본 발명의 목적은 상기한 DESIRE방법의 수행시에 오버행 부위가 생기기 않으면서 양호한 레지스트 패턴을 형성하는 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for forming a good resist pattern without generating an overhang portion upon performing the above DESIRE method.

상기한 목적을 달성하기 위하여 본 발명에 의하면 반도체 기판상에 형성된 레지스트층을 선택적으로 실릴화 하여 레지스트의 표면 부위에 실릴화된 레지스트층을 형성하고, 실릴화되지 않은 레지스트층을 1차 에칭하고, 2차 실릴화 하여 상기 실릴화된 레지스트층을 아래의 레지스트층의 측벽에 실리화된 레지스트층을 형성하고, 2차 에칭하여 상기 노광되지 않은 레지스트층을 모두 제거하는 것으로 구성된 레지스트 패턴 형성방법이 제공된다.In order to achieve the above object, according to the present invention, the resist layer formed on the semiconductor substrate is selectively silylated to form a silylated resist layer on the surface portion of the resist, and the first unsilylated resist layer is etched. There is provided a resist pattern forming method comprising secondary silylation to form a silicided resist layer on a sidewall of a resist layer below the silylated resist layer, and second etching to remove all of the unexposed resist layer. do.

상기 선택적으로 레지스트층 표면 부위를 실릴화하여 실릴화된 레지스트층을 형성하는 공정은 예를들면, 레지스트층을 노광한 후, 상기 레지스트층의 노광된 부위 또는 노광되지 않은 부위를 선택적으로 실릴화한다. 상기 노광은 패턴이 포토마스크를 사용하여 노광하거나 전자빔을 사용하여 노광할 수 있다.The step of selectively silylating the surface portion of the resist layer to form a silylated resist layer, for example, after exposing the resist layer, selectively silylates exposed or unexposed portions of the resist layer. . The exposure may be performed by pattern exposure using a photomask or exposure using an electron beam.

레지스트 층의 노광된 부위를 선택적으로 실릴화 하여 노광되지 않은 부분을 제거하여 패턴을 형성하는 방법을 네가티브 톤 방법(negative tone process)이라 하고, 반대로 레지스트의 노광되지 않은 부분을 실릴화 하여 노광된 부분을 제거하여 패턴을 형성하는 방법을 포지티브 통 방법(positive tone process)이라 한다. 이는 사용되는 레지스트의 종류에 따라 변화된다.The method of forming a pattern by selectively silylating exposed portions of the resist layer to remove unexposed portions is called a negative tone process, and on the contrary, a portion exposed by silylating an unexposed portion of the resist. The method of removing a pattern to form a pattern is called a positive tone process. This varies depending on the type of resist used.

본 발명에서 사용가능한 광원으로서는 종래의 UV광이면 어느것이든지 사용할 수 있다. 예를들면 g라인(436nm), h-라인(405nm) i-라인(365nm), KrF 엑시머 레이저(248nm), ArF 엑시며 레지너(193nm) 및 240~255nm의 광대역 파장을 갖는 광선을 사용할 수 있다. 또한 전자빔을 사용하여 노광할 수도 있다.As a light source which can be used by this invention, any conventional UV light can be used. For example, g-line (436 nm), h-line (405 nm) i-line (365 nm), KrF excimer laser (248 nm), ArF excimer and resin (193 nm) and light with a broad wavelength of 240-255 nm can be used. have. It may also be exposed using an electron beam.

본 발명에서 사용가능한 레지스트로서는 사용할 광원에 따라서 변화될 수 있지만, 실릴화가 가능한 레지스트는 어느것이든지 사용할 수 있다. 예를 들면 i-라인 이나 g-라인을 광원으로서, 사용하는 경우, 노블락계 레지스트인 플라스마스크-150g(Plasmask-150g : 벨기에 UCB사의 상품명)이나 플라스마스크-200 GC(Plasmask-200GC : 벨기에 UCB사의 상품명)을 사용할 수 있고, KrF 엑시며 레이저나 240nm-250nm의 광대역 파장을 광원으로서 사용하는 경우 폴리비닐 페놀계 레지스트인 플라스마스크 301U(Plasmask-301U; 벨기에 USB사의 상품명)이나 플라스마스크 302U(Plasmask-302U; 벨기에 UCB사의 상품명)을 사용할 수 있다. 또한 화학증폭형 레지스트인 XP-8913이라 SAL601-ER7(미국 Shipley 사의 상품명)도 사용할 수 있다.Although the resist which can be used in the present invention can be changed depending on the light source to be used, any of the resists that can be silylated can be used. For example, when i-line or g-line is used as the light source, plasma-150g (Plasmask-150g: trade name of Belgian UCB) or plasma-200 GC (Plasmask-200GC: Belgian UCB) Or a plasma mask 301U (Plasmask-301U; a Belgian USB company name) or a plasma mask 302U (Plasmask-), which is a polyvinyl phenolic resist when using a KrF excimer laser or a broadband wavelength of 240 nm to 250 nm as a light source. 302U; trade name of UCB, Belgium. In addition, SAL601-ER7 (trade name of Shipley, USA) can be used because it is a chemically amplified resist XP-8913.

상기 화학증폭형 레지스트를 사용하면, 노광되지 않은 레지스트층 표면 부위에 실리화 층이 형성된다.When the chemically amplified resist is used, a silicide layer is formed on the surface portion of the resist layer that is not exposed.

상기 실릴화되지 않은 레지스트층을 1차 에칭할때 에칭량은 제지스트층 총두께의 20-70%정도가 되돌 에칭하는 것이 바람직하다.In the primary etching of the unsilylated resist layer, the etching amount is preferably etched back to about 20-70% of the total thickness of the zest layer.

에칭 방법으로서는, MERIE(Magnetic Enhanced Reactive Ion Etching), RIE, ECR(Electron Cyclotron Resonance)등의 드라이 에칭 방식에 순수 O2가스를 이용하거나 O2가스와 N2나 He등을 첨가한 드라이 에칭 방법등을 들 수 있다.As the etching method, MERIE (Magnetic Enhanced Reactive Ion Etching ), RIE, ECR (Electron Cyclotron Resonance) using a dry etching, pure O 2 gas to the system, such as, or O 2 gas and N 2 or a dry etching process by the addition of He, etc., etc. Can be mentioned.

상기 에칭은 1단계로 수행할 수도 있지만, CF4또는 C2F6및 O2를 사용하여 1단계로 에칭한 후 O2를 사용하여 2단계 에칭하는 2단계 에칭방법을 사용할 수도 있다. 이와 같은 경우에 1단계에칭시 실릴화된 레지스트층과 실릴화되지 않은 레지스트층에 동시에 100~200Å정도 에칭된다. 이 때, 상기 CF4또는 C2F6및 O2의 유량은 각각 5~20sccm 이고, 2단계 에칭시 O2의 유량은 15~100sccm인 것이 바람직하다. O2가스만을 이용하여 드라이 에칭하는 경우에는 O2의 유량은 20~100sccm 이고, 드라이 에칭 장치의 RF(Radio Frequency) 파워가 0.5kw~2.0kw인 것이 바람직하다.The etching may be performed in one step, but a two-step etching method of etching in one step using CF 4 or C 2 F 6 and O 2 and then etching in two steps using O 2 may be used. In such a case, at the time of one step etching, about 100-200 microseconds is etched simultaneously in the silylated resist layer and the unsilylated resist layer. At this time, the flow rate of the CF 4 or C 2 F 6 and O 2 is 5 ~ 20sccm, respectively, it is preferable that the flow rate of O 2 in the two-step etching is 15 ~ 100sccm. When only O 2 gas, dry etching using a flow rate of O 2 is 20 ~ 100sccm, it is preferable that the RF (Radio Frequency) power of the dry etching apparatus of 0.5kw ~ 2.0kw.

본 발명에서 사용할 수 있는 실릴화제로서는 실리콘 함유 화합물이면 어느것이든지 사용할 수 있다. 그 중에서 특히 HMDS(Hexamethy Disilazane) 또는 TMDS(Tetramethyl Disilazane) 등을 들 수 있다. 상기 실릴화 공정은 120℃~250℃온도에서 30초 내지 5분간 실시하는 것이 바람직하다.As the silylating agent that can be used in the present invention, any compound containing a silicone can be used. Among them, HMDS (Hexamethy Disilazane) or TMDS (Tetramethyl Disilazane) may be mentioned. The silylation step is preferably carried out for 30 seconds to 5 minutes at 120 ℃ to 250 ℃ temperature.

상기 1차 살릴화 하기 전에 PSB(Pre-Silylation Back) 공정을 실시하는 것이 바람직하다. 그러면, 네가티브 톤 방법에서는 레지스트층의 노광되지 않은 부위에 에서는 수지 입자가 레지스트 중에 존재하는 감광성화합물과 반응하여 고분자층을 형성한다. 상기 PSB 공정은 140℃~250℃에서 30초 내지 5분간 실시하는 것이 바람직하다.It is preferable to perform a PSB (Pre-Silylation Back) process before the first salicylation. Then, in the negative tone method, the resin particles react with the photosensitive compound present in the resist at the unexposed portions of the resist layer to form a polymer layer. The PSB process is preferably carried out at 140 ℃ ~ 250 ℃ 30 seconds to 5 minutes.

또한 화학 중폭형 레지스트를 사용하는 포지티브 톤 방법의 경우에는 레지스트 노광된 부위에서 기제 수지와 가교결합제가 반응하여 고분자층을 형성한다. 이때, PSB 공정을 80℃~150에서 30 초내 5분간 실시하는 것이 바람직하다.In addition, in the positive tone method using a chemical medium width resist, the base resin and the crosslinking agent react at the exposed portions of the resist to form a polymer layer. At this time, it is preferable to perform a PSB process for 5 minutes in 30 second at 80 degreeC-150.

이하 도면을 참조하여 본 발명의 일 실시예를 설명하지만 본 발명은 이에 제한되는 것은 아니다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.

[실시예1]Example 1

제3a도 내지 제3f도는 본 발명에 따른 패턴 형성방법의 일예를 나타내는 개략도이다.3A to 3F are schematic diagrams showing an example of a pattern forming method according to the present invention.

제3a도를 참조하면 반도체웨이퍼(11) 상에 레지스트 재료로서 노볼락계 수지 플라스마스크-200GC(Plasmask-200GC; 벨기에 USB사의 상품명)을 사용하여 스핀코팅하여 두께 1.0~1.2㎛의 레지스트층(12)을 형성한다. 다음에, 마스크 패턴이 형성된 포토마스크(13)를 사용하여 상기 레지스트층(12)을 노광시킨다. 노광은 i-라인(365nm)의 광선(14)을 사용하여 수행한다. 상기 레지스트층(12)을 노광시키면, 반도체 웨이퍼(11)상에 형성된 레지스트층(12)은 노광된 부분(16)과 노광되지 않은 부분(15)으로 나뉘어 지게 되고, 노광된 부분(16)의 레지스트의 감광성 화합물이 붕괴되어 레지스트의 수지 분자는 자유로운 상태가 된다. 제3b도를 참조하면, 상기 노광된 레지스트층(12)를 125℃에서 120초 동안 통상적인 열판 베이크 트랙(hot plate bake track)를 사용하여 PSB 공정을 수행한다. 그러면 노광되지 않은 부분(15)의 수지입자가, 광감성화합물과 가교결합하여 고분자층(17)을 형성한다. PSB(Pre-silylation Bake)한다.Referring to FIG. 3A, a resist layer 12 having a thickness of 1.0 to 1.2 mu m is spin-coated on the semiconductor wafer 11 by using a novolak-based resin plasma mask-200GC (Plasmask-200GC; trade name of Belgian USB) as a resist material. ). Next, the resist layer 12 is exposed using the photomask 13 on which a mask pattern is formed. The exposure is performed using light line 14 of i-line (365 nm). When the resist layer 12 is exposed, the resist layer 12 formed on the semiconductor wafer 11 is divided into an exposed portion 16 and an unexposed portion 15, and the exposed portion 16 is exposed. The photosensitive compound of the resist collapses and the resin molecules of the resist are free. Referring to FIG. 3B, the exposed resist layer 12 is subjected to a PSB process using a conventional hot plate bake track at 125 ° C. for 120 seconds. Then, the resin particles in the unexposed portion 15 crosslink with the photosensitive compound to form the polymer layer 17. Pre-silylation bake (PSB).

제3c도를 참조하면, 실릴화제로서 플라즈마스터-Si(Plasmaster-Si JSR 사의 상품명; TMDS(TetraMethyl DiSilazane)를 130℃에서 150°초동안 기상으로 유동시켜 1차로 실릴화를 수행한다. 그러면 레지스트의 노광된 부분(16)의 수지입자가 상기 실리화제의 Si기와 반응하여 실릴화된 레즈스트층(19)을 형성한다.Referring to FIG. 3C, the first silylation is performed by flowing plasmaster-Si (trade name of Plasmaster-Si JSR; TetraMethyl DiSilazane (TMDS) as a silylating agent in a gas phase at 130 ° C. for 150 ° C.). The resin particles in the exposed portion 16 react with the Si group of the siliciding agent to form the silylated resist layer 19.

제3d도를 참조하면, 레지스트 건식 식각(현상) 장치로서 MERIE(Megnetic Enhanced Reactive Ion Etching)방법을 채용하고 있는 BMC-600(상품명; MRC사 제품)을 사용하여 1.0KW의 RF(Radio Fregcercy)파워 및 50sccm(standard cubic centimeter per minute)의 O2유량에서 1분간 상기 레지스트를 1차 에칭한다. 그러면 상기 레지스트의 고분자층(17)은 깊이 0.5㎛정도로 제거된다.Referring to FIG. 3D, 1.0KW RF (Radio Fregcercy) power using BMC-600 (trade name; product of MRC Co., Ltd.) employing MERIE (Megnetic Enhanced Reactive Ion Etching) method as a resist dry etching apparatus. And first etch the resist for 1 minute at an O 2 flow rate of 50 sccm (standard cubic centimeter per minute). Then, the polymer layer 17 of the resist is removed to a depth of about 0.5㎛.

상기 에칭은 상기와 같이 1단계로 수횅하기도 하지만 2단계로 수행할 수도 있다.The etching may be performed in one step as described above but may be performed in two steps.

즉, 1단계로서 15sccm의 CF4유량 및 150sccm의 O2유량을 사용하여 실릴화되지 않은 고분자층(17)과 실릴화된 레지스트층(19)을 100~200Å정도 15초간 식각한 후 2단계로서 50sccm의 O2유량에서 식각공정을 더 수행한다.In other words, as the first step, the unsilylated polymer layer 17 and the silylated resist layer 19 were etched for 15 seconds at about 15 seconds using a CF 4 flow rate of 15 sccm and an O 2 flow rate of 150 sccm. Further etching is performed at an O 2 flow rate of 50 sccm.

제3e도를 참조하면, 상기와 같이 고분자층(17)을 일부 식각한 후 2차 실릴화 공정을 수행한다.Referring to FIG. 3e, after partially etching the polymer layer 17 as described above, a second silylation process is performed.

상기 2차 실릴화 공정은 1차 실릴화 공정과 동일한 방법으로 수행한다. 이러한 2차 실릴화 공정에 의해 실리화된 레지스트층(19) 하부의 노광된 레지스트층(16)의 측벽에도 실릴화 반응이 일어나서 후속 레지스트에칭공정에 측벽이 보호막 역할을 수행하여 바람직한 프로필을 갖는 레지스트 패턴을 형성할 수 있다.The secondary silylation process is performed in the same manner as the primary silylation process. The silylation reaction also occurs on the sidewalls of the exposed resist layer 16 under the silicided resist layer 19 by this secondary silylation process, and the sidewalls serve as a protective film in a subsequent resist etching process. Patterns can be formed.

제4a도 내지 4d도는 상기 2차 실리화 공정은 보다 구체적으로 설명하기 위한 도면이다.4A to 4D are views for explaining the second silicidation step in more detail.

상기 측벽 실릴화 반응은 상층부의 실릴화된 레지스트층(19)의 두께로 증가시키고, 깊이 방향으로 실릴화반응이 일어나는 깊이가 달라진다.The sidewall silylation reaction is increased to the thickness of the silylated resist layer 19 in the upper layer, and the depth at which the silylation reaction occurs in the depth direction is changed.

제4a도는 2차 실릴화 하기 전의 레지스트 층의 단면도를 나타낸다.4A shows a cross-sectional view of the resist layer before secondary silylation.

제4b도는 2차 실릴화 공정을 나타낸다. 2차 실릴화 공정을 진행하면 상기 실릴화된 레지스트층(19)의 상층부는 제4b도의 (40)과 같이 깊어지고 측벽에도 기울기를 갖는 실릴화된 레지스트층(20)이 형성된다. 이것은 상기 광선이 노광되는 광량의 정도에 차이에 기인한다. 제4d도를 참조하여 보다 구체적으로 설명하면, 실릴화된 레지스트의 프로필은(43)과 같이 형성되지만, O2로 건식 에칭시에는 팽윤(swelling)이 일어나서(44)같이 된다. 이것이 건식 에칭시 마스크 층의 역할을 하여 패턴을 형성하게 된다. 노광공정시에는 고아선이 레지스트에 흡수되어 레지스트 내에서 감광성화합물이 분해되는 분포는 제4d도의 (45)와 같이 형성된다. 레지스트 표면 부위에서는 광선에의 노광량이 더 많아져서 감광성 화합물이 분해되어 존재하는 양도 많아지게 된다. 레지스트 등의 수지 입자는 감광성화합물로 둘러싸여 있어 다른 분자의 반응이 억제된다. 감광성화합물이 분해되면 수지분자는 다른 분자보다 더 용이하게 반응한다. 따라서 레지스트 층의 표면 부위에 가까울수록 더 많은 수지입자가 TMDS와 결합할 수 있고, 하부도 내려갈 수록 적은 양의 수지분자가 TMDS와 반응하게 되어 제4b도의 (20)과 같은 경사진 실릴화된 레지스트층이 형성된다.4b shows a secondary silylation process. When the second silylation process is performed, an upper layer portion of the silylated resist layer 19 is deepened as shown in (40) of FIG. 4B and a silylated resist layer 20 having an inclination on the sidewall is formed. This is due to the difference in the amount of light to which the light beam is exposed. More specifically with reference to FIG. 4d, the profile of the silylated resist is formed as 43, but swelling occurs during dry etching with O 2 , as in 44. This acts as a mask layer in dry etching to form a pattern. At the time of exposure, the distribution of orphans is absorbed into the resist and the photosensitive compound is decomposed in the resist as shown in (45) of FIG. At the surface portion of the resist, the amount of exposure to light increases, so that the amount of the photosensitive compound decomposes and increases. Resin particles, such as a resist, are surrounded by the photosensitive compound, and reaction of another molecule | numerator is suppressed. When the photosensitive compound is decomposed, the resin molecules react more easily than other molecules. Therefore, the closer to the surface of the resist layer, the more resin particles can bind to TMDS, and the lower the lower part, the smaller amount of resin molecules will react with TMDS, resulting in inclined silylated resists such as (20) in Figure 4b. A layer is formed.

또한, PSB 공정중에 열에 의해 감광성 화합물과 수지입자의 가교 결합이 일어나지만, 일부 결합하지 않은 수지 입자는 TMDS와 반응하여 제4b도의 (42)와 같이 수십 Å~수백 Å의 실릴화된 레지스트 층이 1차 식각된 고분자층(16)의 표면에 형성된다.In addition, crosslinking of the photosensitive compound and the resin particles occurs by heat during the PSB process, but the unbonded resin particles react with TMDS to form dozens of microns to several hundreds of silylated resist layers as shown in (42) of FIG. 4b. The first etched polymer layer 16 is formed on the surface.

제3f도를 참조하면, 상기 2차 실릴화 공정이후 상기 1차 에칭과 동일한 방법으로 2차 에칭을 수행한다. 이때 상기 측벽에 형성된 실릴화된 레지스트층(20)이 보호막이 되어 양호한 프로필을 갖는 레지스트 패턴을 수득한다.Referring to FIG. 3f, after the secondary silylation process, the secondary etching is performed in the same manner as the primary etching. At this time, the silylated resist layer 20 formed on the sidewall becomes a protective film to obtain a resist pattern having a good profile.

제4c도는 상기 수득한 레지스트 패턴을 보다 구체적 나타낸 단면도이다.4C is a cross-sectional view showing the obtained resist pattern in more detail.

[실시예2]Example 2

레지스트 재료로서 플라스마스크-301U(Plasmask-301u; 상품명 벨기에 UCB사 제품)을 사용하고, KrF 엑시머 레이저를 사용하여 노광한 후, PSB 공정을 170℃에서 120초간 수행하고, 실릴화공정은 145℃에서 150초간 수행하는 것을 제외하고 실시예1과 동일한 방법으로 수행하여 레지스트 패턴을 수득한다.Plasma mask-301U (Plasmask-301u; manufactured by UCB, Belgium) was used as a resist material, and exposed using a KrF excimer laser, and then the PSB process was performed at 170 ° C. for 120 seconds, and the silylation process was performed at 145 ° C. A resist pattern was obtained in the same manner as in Example 1 except for performing for 150 seconds.

[실시예3]Example 3

레지스트 재료로서 화학 증폭형 레지스트인 SAL 601-ER7(미국 Shipley사 제품: 상품명)을 사용하고, KrF 엑시머 레이저나 전자빔(가속 전압 20KeV)을 사용하여 노광한 후, PSB공정을 100℃에서 60초간 진행한 후, 1차 실릴화 공정을 수행한다. 그러면, 상기 실시예 1과는 반대로 노광된 PSB 공정시 기제수지(Base resih)와 가교제 간에 가교결합 반응이 일어나 고분자층을 형성하고 노광되지 않은 레지스트층의 표면 부위에 실릴화 반응이 일어나 실릴화된 레지스트층을 형성한다.Using a chemically amplified resist, SAL 601-ER7 (trade name: Shipley, Inc.) as a resist material, using a KrF excimer laser or an electron beam (acceleration voltage 20 KeV), the PSB process was performed at 100 ° C. for 60 seconds. After that, a first silylation process is performed. Then, in contrast to Example 1, a crosslinking reaction occurs between the base resin and the crosslinking agent in the exposed PSB process to form a polymer layer, and a silylation reaction occurs on the surface portion of the unexposed resist layer. A resist layer is formed.

1차에칭을 30초간 진행한다. 이후 상기 실시예1과 동일하게 수행하여 레지스트 패턴을 수득한다.Perform primary etching for 30 seconds. After the same as in Example 1 to obtain a resist pattern.

상기 레지스트는 화학 증폭형 레지스트이므로 KrF 엑시머 레이저의 노광에너지가 100mJ/㎠ 이하인 경우이도 패턴 형성이 가능하며 전자빔을 사용할 경우에는 5~30C/㎠ 이하 에서도 패턴 형성이 가능하다.Since the resist is a chemically amplified resist, it is possible to form a pattern even when the exposure energy of the KrF excimer laser is 100 mJ / cm 2 or less, and 5 to 30 when using an electron beam. Pattern formation is possible even at C / cm 2 or less.

본 발명에 의하면, 레지스트를 2차 에칭 후 레지스트 프로필이 수직으로 형성되어 레지스트 프로필을 개선시킬 수 있었다.According to the present invention, the resist profile was vertically formed after the secondary etching of the resist, thereby improving the resist profile.

또한, 레지스트패턴의 상부에 오버행부위가 생기기 않으므로 레지스트 선폭의 측정시에 곤란한 점이 없게된다. 또한 오버행 부위가 없기 때문에 기판의 에칭시에 에칭라이디칼이 방해를 받지않아 기판의 양호한 프로필을 수득할 수 있다.In addition, since the overhang portion does not occur on the resist pattern, there is no difficulty in measuring the resist line width. In addition, since there is no overhang portion, the etching radicals are not disturbed during the etching of the substrate, so that a good profile of the substrate can be obtained.

또한 레지스트 측벽이 실릴레이션 되면서 팽윤이 일어나 KfF 엑시머레이저의 경우 노광에너지를 150~200m J/㎠으로 낮출 수 있게 되어 웨이퍼 처리량이 증가한다.In addition, the swelling occurs as the sidewalls of the resist are silized, and thus the KfF excimer laser can lower the exposure energy to 150-200 m J / cm 2, thereby increasing the wafer throughput.

Claims (14)

반도체 기판 상에 형성된 레지스트층을 선택적으로 1차 실릴화 하여 레지스트의 표면 부위에 실릴화된 레지스트층을 형성하고, 실릴화되지 않은 레지스트층을 1차 에칭하고, 2차 실릴화하여 상기 실릴화된 레지스트층 아래의 실릴화 레지스트층의 측벽에 실릴화된 레지스트층을 형성하고, 2차 에칭하여 상기 실릴화되지 않은 레지스트층을 모두 제거하는 것으로 구성된 레지스트 패턴 형성방법.Selectively silylating the resist layer formed on the semiconductor substrate to form a silylated resist layer on a surface portion of the resist, first etching the unsilylated resist layer, and second silylating the silylated resist layer. Forming a silylated resist layer on the sidewalls of the silylated resist layer below the resist layer, and performing secondary etching to remove all of the unsilylated resist layers. 제1항에 있어서, 상기 방법이 반도체 기판상에 형성된 레지스트층을 노광한 후, 상기 레지스트층의 노광된 부위를 선택적으로 1차 실릴화 하는 네가티브 톤 방법 또는 노광되지 않은 부위를 선택적으로 2차 실릴화 하는 포지티브 톤 방법임을 특징으로 하는 레지스트 패턴 형성 방법.2. The negative tone method of claim 1, wherein the method exposes a resist layer formed on a semiconductor substrate and then selectively sililates the unexposed portions or the negative tone method of selectively primary silylating exposed portions of the resist layer. A resist pattern forming method characterized by a positive tone method. 제2항에 있어서, 상기 노광을 패턴이 형성된 포토마스크를 사용하여 노강하거나 전자빔을 사용하여 노광함을 특징으로 하는 레지스트 패턴 형성 방법.The method of claim 2, wherein the exposure is performed using a patterned photomask or exposed using an electron beam. 제1항에 있어서, 상기 실리화 되지 않은 레지스트층을 레지스트 층 총 두께의 20~70%정도로 1차 에칭한 후 2차 실리화 함을 특징으로 하는 레지스트 패턴 형성 방법.The method of claim 1, wherein the unsilified resist layer is firstly etched to about 20 to 70% of the total thickness of the resist layer and then subjected to second silicification. 제1항에 있어서, RIE MERIE(Magnetic Enhanced Reactioc Ion Etching), ECR(Electron Cyclotron Resonace) 등의 드라이에칭 방식에 순수 O2가스를 이용하거나 O2가스와 N2또는 He 등의 혼합가스를 이용한 드라이 에칭 방법에 의해 수행함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 1, wherein the dry etching method such as RIE MERIE (Magnetic Enhanced Reactioc Ion Etching), ECR (Electron Cyclotron Resonace), or the like using pure O 2 gas or mixed gas such as O 2 gas and N 2 or He A resist pattern forming method characterized by performing by an etching method. 제5항에 있어서, 상기 O2의 유량이 20~100sccm이고, 드라이 에칭 장치의 RF 파워가 0.5KW~2.0KW임을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 5, wherein the flow rate of the O 2 is 20 to 100 sccm, and the RF power of the dry etching apparatus is 0.5 to 2.0 KW. 제1항에 있어서, 상기 에칭은 CF4또는 C2F 및 O2를 사용하여 1단계 에칭하고 O2를 사용하여 2단계 에칭함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 1, wherein the etching is performed in one step using CF 4 or C 2 F and O 2 , and two step etching using O 2 . 제7항에 있어서, 상기 1단계 에칭시 CF4, 또는 C2F6및 O2의 유량이 각각 5~20sccm이고, 2단계 에칭시 O2의 유량이 15~100sccm임을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 7, forming a resist pattern according to that characteristic the city step etching CF 4, or C 2 F 6 and O 2 in the flow rate that each 5 ~ 20sccm, and the flow rate of O 2 with 2-step etching 15 ~ 100sccm Way. 제1항에 있어서, 실릴화제로서 HMDS(Hexamethyldisilazane) 또는 TMDS(Tetra methyldislan-zane)을 사용하여 실릴화함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 1, wherein the silylation is performed using hexamethyldisilazane (HMDS) or tetra methyldislan-zane (TMDS) as the silylating agent. 제9항에 있어서, 상기 실릴화 공정을 120~250℃에서 30초 내지 5분간 실시함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 9, wherein the silylation process is performed at 120 to 250 ° C. for 30 seconds to 5 minutes. 제2항에 있어서, 상기 1차 실리화 하기 전에 PSB(Pre-Silylation Bake)공정을 수행함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 2, wherein a pre-silicon bake (PSB) process is performed before the first silicification. 제11항에 있어서, 상기 PSB 공정을 네가티브 톤 방법의 경우에는, 140℃~250℃에서 30초 내지 5분간 실시하고, 포지티브 톤 방법의 경우에는 80~150℃에서 30초 내지 5분간 실시함을 특징으로 하는 레지스트 패턴 형성방법.12. The method according to claim 11, wherein the PSB process is performed for 30 seconds to 5 minutes at 140 ° C to 250 ° C in the case of a negative tone method, and 30 seconds to 5 minutes at 80 ° C to 150 ° C for a positive tone method. A resist pattern forming method characterized by the above-mentioned. 제1항에 있어서, 상기 레지스트가 노볼락계, 폴리비닐폐놀계 또는 화학증폭형 레지스트 임을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 1, wherein the resist is a novolak-based, polyvinyl phenol-based, or chemically amplified resist. 제3항에 있어서, 상기 노광을 g-라인(436nm), h-라인(405nm), i-라인(365nm), KrF 엑시머 레이저(248nm), ArF 엑시버 레이저(193nm), 또는 E-빔(electron beam), 240nm~255nm의 광대역 파장을 갖는 광선을 사용하여 수행함을 특징으로 하는 레지스트 패턴 형성방법.The method of claim 3, wherein the exposure is performed with g-line (436 nm), h-line (405 nm), i-line (365 nm), KrF excimer laser (248 nm), ArF excimer laser (193 nm), or E-beam ( Electron beam), a resist pattern forming method characterized in that performed using a light ray having a broadband wavelength of 240nm ~ 255nm.
KR1019920008315A 1992-05-16 1992-05-16 Patterning method KR950006347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920008315A KR950006347B1 (en) 1992-05-16 1992-05-16 Patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920008315A KR950006347B1 (en) 1992-05-16 1992-05-16 Patterning method

Publications (2)

Publication Number Publication Date
KR930024088A KR930024088A (en) 1993-12-21
KR950006347B1 true KR950006347B1 (en) 1995-06-14

Family

ID=19333187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008315A KR950006347B1 (en) 1992-05-16 1992-05-16 Patterning method

Country Status (1)

Country Link
KR (1) KR950006347B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447974B1 (en) * 2001-12-27 2004-09-10 주식회사 하이닉스반도체 Method for forming photo resist pattrn

Similar Documents

Publication Publication Date Title
JP3355239B2 (en) Pattern formation method
JP4420592B2 (en) Method for forming fine pattern of semiconductor element
JP2919004B2 (en) Pattern formation method
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
TW533505B (en) Process for forming sub-lithographic photoresist features
JPH04274238A (en) Manufacture of phase shift mask
JPH0777809A (en) Method for formation of pattern making use of silylation
KR100550640B1 (en) A forming method of pattern using ArF photolithography
JP4389242B2 (en) Etching method using photoresist pattern as mask
KR100415091B1 (en) method for manufacturing fine pattern
JPH06194836A (en) Photoresist composition and formation method of pattern using it
WO1999052018A1 (en) Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
KR950006347B1 (en) Patterning method
US20050221019A1 (en) Method of improving the uniformity of a patterned resist on a photomask
KR950004910B1 (en) Photoetching method using multilayerresist
US6177233B1 (en) Method of forming resist pattern
JP4081793B2 (en) Method for manufacturing semiconductor device using photoresist pattern
US6528398B1 (en) Thinning of trench and line or contact spacing by use of dual layer photoresist
JPH0778756A (en) Formation of fine pattern
JP3638266B2 (en) Manufacturing method of semiconductor device
KR20010037049A (en) Lithography method using silylation
US6723476B2 (en) Methods of patterning materials; and photomasks
GB2252449A (en) Forming micropatterns in semiconductor substrates
US6989227B2 (en) E-beam curable resist and process for e-beam curing the resist
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee