KR20080081676A - Light emitting diode having patterned substrate and the method of fabricating the same - Google Patents
Light emitting diode having patterned substrate and the method of fabricating the same Download PDFInfo
- Publication number
- KR20080081676A KR20080081676A KR20070022022A KR20070022022A KR20080081676A KR 20080081676 A KR20080081676 A KR 20080081676A KR 20070022022 A KR20070022022 A KR 20070022022A KR 20070022022 A KR20070022022 A KR 20070022022A KR 20080081676 A KR20080081676 A KR 20080081676A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- substrate
- type semiconductor
- layer
- emitting diode
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1 내지 도 3은 본 발명의 일실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도.1 to 3 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 4 및 도 5는 본 발명의 일실시예에 따른 발광 다이오드에 의한 광추출효과를 보여주는 그래프.4 and 5 are graphs showing the light extraction effect by the light emitting diode according to an embodiment of the present invention.
본 발명은 패터닝된 기판을 가지는 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode having a patterned substrate and a method of manufacturing the same.
질화갈륨(GaN) 계열의 발광 다이오드가 약 10년 동안 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.Gallium nitride (GaN) series light emitting diodes have been applied and developed for about 10 years. GaN-based LEDs have changed the LED technology considerably and are currently used in a variety of applications, including color LED displays, LED traffic signals and white LEDs.
최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다. 그러나, LED효율은 더욱 개선될 여지가 있으며, 따라서 지속적인 효율 개선이 더욱 요구되고 있다.Recently, high-efficiency white LEDs are expected to replace fluorescent lamps. In particular, the efficiency of white LEDs has reached a level similar to that of conventional fluorescent lamps. However, there is a possibility that the LED efficiency is further improved, and thus continuous efficiency improvement is further required.
LED 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(interna quantum efficiency)을 증가시키는 것이고, 둘째는 광 추출 효율(light extraction efficiency)을 증가시키는 것이다.Two major approaches are being attempted to improve LED efficiency. The first is to increase the internal quantum efficiency, which is determined by the crystal quality and epilayer structure, and the second is to increase the light extraction efficiency.
내부 양자 효율은 현재 70~80%에 이르고 있어 개선의 여지가 많지 않으나, 광추출 효율은 개선의 여지가 많다. 광 추출 효율 개선은, 열 방출 구조 및 거칠어진 표면을 채택하여 내부 광손실을 제거하는 것이 주요한 과제가 되고 있다.Internal quantum efficiency is currently 70-80%, so there is not much room for improvement, but light extraction efficiency has much room for improvement. Improving light extraction efficiency has been a major challenge to eliminate the internal light loss by adopting a heat dissipation structure and a roughened surface.
한편, 거칠어진 표면은 GaN 계열의 LED와 그 주변, 예컨대 기판 및 대기의 굴절률 차이에 따른 전반사를 방지하기 위해 채택된다. GaN 계열의 반도체 물질은 약 2.4의 높은 굴절률을 가지므로, 임계각이 상대적으로 크다. 임계각 이하의 각으로 표면에 입사된 광은 전반사되어 다시 LED 내부로 되돌아 가며, 이러한 광은 다시 반사되어 외부로 방출되기도 하나, 일부는 LED 내부 또는 전극들에서 흡수되어 열로 손실된다. 상기 거칠어진 표면은 표면에 입사된 광이 전반사에 의해 LED 내부로 돌아가는 것을 방지하여 광을 외부로 방출시킨다.On the other hand, the rough surface is adopted to prevent total reflection due to the difference in refractive index of the GaN series LED and its surroundings, such as the substrate and the atmosphere. Since the GaN-based semiconductor material has a high refractive index of about 2.4, the critical angle is relatively large. Light incident on the surface at an angle below the critical angle is totally reflected and returned back to the interior of the LED, which is reflected back and emitted outward, but some of it is absorbed by the LED or electrodes and lost to heat. The roughened surface prevents light incident on the surface from returning to the inside of the LED by total reflection to emit light to the outside.
한편, 광추출 효율을 개선시키기 위해 패터닝된 사파이어 기판을 채택하는 기술이 "InGaN-Based Near-Ultravilolet and Blue-Light-Emitting Diodes with High External Quantum Efficiency Using a Patterned Sapphire Substrate and a Mesh Electrode"라는 제목으로 어플라이드 피직스 일본 저널(Japanese Journal of Applied Physics, Vol.41, 2002, pp.L1431-L143)에 2002년 12월 15일자로 공개된 바 있다.Meanwhile, a technology that adopts a patterned sapphire substrate to improve light extraction efficiency is entitled "InGaN-Based Near-Ultravilolet and Blue-Light-Emitting Diodes with High External Quantum Efficiency Using a Patterned Sapphire Substrate and a Mesh Electrode". Published December 15, 2002 in the Japanese Journal of Applied Physics, Vol. 41, 2002, pp. L1431-L143.
상기 논문에 따르면, 사파이어 기판을 식각하여 볼록한 육각기둥(hexagon)들을 형성함으로써, LED와 기판 사이에서 광이 전반사되어 손실되는 것을 감소시키어 광추출 효율을 개선할 수 있다.According to the above paper, by forming convex hexagons by etching the sapphire substrate, it is possible to reduce the total loss of light is reflected between the LED and the substrate to improve the light extraction efficiency.
그러나, 아직까지도 발광 다이오드의 광추출 효율은 만족할만한 수준에 이르지 못하고 있으며, 광추출 효율 개선에 대한 지속적인 노력이 요구된다.However, the light extraction efficiency of the light emitting diode has not yet reached a satisfactory level, and continuous efforts for improving the light extraction efficiency are required.
본 발명이 이루고자 하는 기술적 과제는, 광 추출 효율을 더욱 향상시킬 수 있는 패터닝된 기판을 가지는 발광 다이오드 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting diode having a patterned substrate capable of further improving light extraction efficiency and a method of manufacturing the same.
이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판과, 상기 기판위에 형성된 제 1 도전형 반도체층과, 상기 제 1 도전형 반도체층 위에 형성된 활성층과, 상기 활성층 위에 형성된 제 2 도전형 반도체층을 포함하며, 상기 기판의 리세스된 영역과 상기 활성층까지의 거리는 2 ∼ 4 ㎛ 인 발광 다이오드를 제공한다.According to an aspect of the present invention for achieving this technical problem, a substrate patterned to have protruding patterns and recessed regions, a first conductive semiconductor layer formed on the substrate, and the first conductive semiconductor layer A light emitting diode comprising an active layer formed thereon and a second conductive semiconductor layer formed on the active layer, wherein the distance between the recessed region of the substrate and the active layer is 2 to 4 μm.
바람직하게 상기 발광 다이오드는 상기 기판과 상기 제 1 도전형 반도체층 사이에 버퍼층과 언도프트층 중 적어도 하나를 더 포함할 수 있다. 바람직하게 상기 기판의 돌출된 패턴들은 반구 형상을 가질 수 있다.The light emitting diode may further include at least one of a buffer layer and an undoped layer between the substrate and the first conductive semiconductor layer. Preferably, the protruding patterns of the substrate may have a hemispherical shape.
본 발명의 다른 측면에 의하면, 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판을 준비하는 단계와, 상기 기판위에 제 1 도전형 반도체층을 형성하는 단계와, 상기 제 1 도전형 반도체층 위에 활성층을 형성하는 단계와, 상기 활성층 위에 제 2 도전형 반도체층을 형성하는 단계를 포함하며, 상기 기판의 리세스된 영역과 상기 활성층까지의 거리는 2 ∼ 4 ㎛ 인 발광 다이오드 제조방법을 제공한다.According to another aspect of the invention, the method comprising the steps of preparing a patterned substrate having protruding patterns and recessed regions, forming a first conductivity type semiconductor layer on the substrate, and the first conductivity type semiconductor layer And forming a second conductive semiconductor layer on the active layer, wherein the distance between the recessed region of the substrate and the active layer is 2 to 4 μm. .
바람직하게 상기 발광 다이오드 제조방법은 상기 기판과 상기 제 1 도전형 반도체층 사이에 버퍼층과 언도프트층 중 적어도 하나를 형성하는 단계를 더 포함할 수 있다.Preferably, the light emitting diode manufacturing method may further include forming at least one of a buffer layer and an undoped layer between the substrate and the first conductive semiconductor layer.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 패터닝된 기판 상에 질화물 반도체층을 형성하여 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다. 여기서, 질화물 반도체층은 MOCVD 기술을 사용하여 형성하는 것으로 설명한다. 그 러나, 본 발명은 MOCVD 기술에 한정되는 것은 아니며, MBE 등과 같은 다른 기술이 사용될 수도 있다.1 to 3 are cross-sectional views illustrating a method of manufacturing a light emitting diode by forming a nitride semiconductor layer on a patterned substrate according to an embodiment of the present invention. Here, the nitride semiconductor layer is described as being formed using the MOCVD technique. However, the present invention is not limited to the MOCVD technique, and other techniques such as MBE may be used.
도 1을 참조하면, 우선 패터닝된 기판(21)이 준비된다. 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, SiC와 같은 다른 기판일 수도 있다. 패터닝된 기판(21)은 돌출된 패턴들(21a) 및 리세스된 영역들을 갖는다. 돌출된 패턴들(21a)은 메쉬형상의 패턴일 수 있으나, 아일랜드 패턴들인 것이 더 바람직하다. 또한, 리세스된 영역들에는, 도시된 바와 같이, 대체로 평평한 바닥면들이 형성된다.Referring to FIG. 1, first, a patterned
도 2를 참조하면, 패터닝된 기판(21) 상에 제 1 도전형 반도체층을 형성시킨다. 여기에서는 제 1 도전형 반도체층으로 N형 반도체층을 형성하도록 한다. N형 반도체층은 GaN 계열 반도체층, 즉, (Al,In,Ga)GaN에 실리콘(Si)을 도우핑하여 형성할 수 있다. 제 1 도전형 반도체층(31)은 기판(21)의 평평한 바닥면 상에 우선 성장하여, 기판(21)의 리세스된 영역들을 채우고, 아일랜드 패턴들(21a)의 상부를 덮는다.Referring to FIG. 2, a first conductivity type semiconductor layer is formed on the patterned
이어서, 제 1 도전형 반도체층(31)을 계속적으로 성장시켜 패터닝된 기판(21)의 바닥으로부터 2 - 4 ㎛ 두께(d)로 형성한다.Subsequently, the first conductivity
이때, 제 1 도전형 반도체층(31)의 두께(d)는 발광 다이오드의 광추출 효율을 결정하게 되는 중요한 요인이 된다.In this case, the thickness d of the first conductivity-
패터닝된 기판(21)위에 형성되는 제 1 도전형 반도체층(31)의 두께는 활성층(35) 및 제 2 도전형 반도체층(37)의 결정질(crystal quality)과 패턴된 기 판(21)에 의한 반사효과를 트레이드 오프하게 된다.The thickness of the first conductivity-
제 1 도전형 반도체층(31)의 두께가 얇은 경우, 활성층(35)에서 발생하여 기판(21)쪽으로 진행하는 광은 패터닝된 기판(21)에 의해 효과적으로 반사될 수 있다. 그러나, 제 1 도전형 반도체층(31)의 두께가 너무 얇은 경우에는 제 1 도전형 반도체층(31)의 결정질이 떨어져 이후에 성장된 활성층(35)과 제 2 도전형 반도체층(37)의 결정질을 떨어뜨릴 우려가 있다.When the thickness of the first conductivity
한편, 제 1 도전형 반도체층(31)의 두께가 충분히 두꺼운 경우, 제 1 도전형 반도체층(31)의 결정질이 우수하게 됨에 따라 이후에 성장되는 활성층(35)과 제 2 도전형 반도체층(37)의 결정질을 우수하게 할 수 있다. 그러나, 제 1 도전형 반도체층(31)의 두께가 너무 두꺼운 경우 활성층(35)에서 발생하여 기판(21)쪽으로 진행하는 광에 대한 패터닝된 기판(21)의 역할이 감소될 수 있다.On the other hand, when the thickness of the first conductivity-
따라서, 제 1 도전형 반도체층(31)의 결정질이 어느 정도 유지되면서도 패터닝된 기판(21)에 의한 적절한 광반사 효과를 가지는 두께로 설정하는 것이 중요하다. 실험결과에 의하면 패터닝된 기판(21)의 리세스된 영역으로부터 활성층(35)사이에 개재되는 제 1 도전형 반도체층(31)은 2 ∼ 4 ㎛ 두께를 가질 때 최대의 광추출 효율을 보여주는 것으로 확인되었다.Therefore, it is important to set the thickness to have a suitable light reflection effect by the patterned
제 1 도전형 반도체층(31)이 형성되면 제 1 도전형 반도체층(31) 위에 활성층(35)을 형성한다.When the first
활성층(35)은 전자 및 정공이 재결합되는 영역으로서, 예를 들어, InGaN/GaN을 포함하여 이루어진다. 활성층(35)을 이루는 물질의 종류에 따라 발광 다이오드 에서 방출되는 발광 파장이 결정된다. 활성층(35)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 양자우물층과 장벽층은 일반식 AlxInyGa1 -x- yN (0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The
활성층(35)위에 제 2 도전형 반도체층(37)을 형성한다. 제 2 도전형 반도체층(37)은 예를 들어 GaN에 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 P형 반도체층을 형성할 수 있다.The second
도 3을 참조하면, 제 2 도전형 반도체층(37) 및 활성층(35)을 패터닝하여 제 1 도전형 반도체층(31)의 일 영역을 노출시킨다. 또한, 노출된 제 1 도전형 반도체층(31)상에 제 1 형 전극패드(41)를 형성하고, 제 2 도전형 반도체층(37) 상에 투명전극층(43) 및 제 2 형 전극패드(45)를 형성함으로써 발광 다이오드가 완성된다.Referring to FIG. 3, one region of the first
도 4 및 도 5는 본 발명의 일실시예에 따른 발광 다이오드에 의한 광추출 효과를 보여주는 그래프로서, 도 4는 광추출 효율 시뮬레이션 결과 그래프이고 도 5는 광플럭스 측정 결과 그래프이다. 4 and 5 are graphs showing the light extraction effect by the light emitting diode according to an embodiment of the present invention. FIG. 4 is a graph of light extraction efficiency simulation results and FIG. 5 is a graph of light flux measurement results.
시뮬레이션 및 측정을 위해 제 1 도전형 반도체층으로 N-GaN(n=2.4)을 사용하고, 제 2 도전형 반도체층으로 P-GaN(n=2.4)을 사용하고, 돌출패턴(21a) 직경이 3.5㎛이고, 돌출패턴간의 거리가 1.5㎛이고, 두께가 100㎛인 사파이어 기판(n=1.76)을 사용하고, 그 기판위에 제 1 도전형 반도체층의 두께를 변화시켰다.N-GaN (n = 2.4) is used as the first conductivity type semiconductor layer, P-GaN (n = 2.4) is used as the second conductivity type semiconductor layer for simulation and measurement, and the diameter of the
도 4에 도시된 시뮬레이션 결과를 보면 기판과 활성층사이에 개재되는 제 1 도전형 반도체층의 두께가 2㎛ ∼ 4㎛ 에서 최대 광추출효율을 보여주고 있다. 도 5에 도시된 광플럭스 측정 결과를 보면 약 2.5㎛ 에서 4㎛ 구간에서 광플러스가 높게 관찰되었다.The simulation result shown in FIG. 4 shows the maximum light extraction efficiency when the thickness of the first conductive semiconductor layer interposed between the substrate and the active layer is 2 μm to 4 μm. In the light flux measurement result shown in FIG. 5, the light plus was observed in the range of about 2.5 μm to 4 μm.
이러한 시뮬레이션 및 측정 결과를 통해 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판위에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 형성할 때 패터닝된 기판의 리세스된 영역과 활성층간에 개재되는 제 1 도전형 반도체층은 2㎛ ∼ 4㎛ 의 두께로 형성하는 것이 제 1 도전형 반도체층 및 그 위에 성장되는 화합물 반도체층의 결정질과 패터닝된 기판에 의한 광반사 효율간에 최적의 트레이드 오프 조건으로 볼 수 있을 것이다.These simulation and measurement results result in the formation of the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the patterned substrate with the protruding patterns and recessed regions. The first conductivity type semiconductor layer interposed between the active layers has a thickness of 2 μm to 4 μm, which is optimal between the crystalline of the first conductivity type semiconductor layer and the compound semiconductor layer grown thereon and the light reflection efficiency by the patterned substrate. You will see it as a trade off condition.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다. The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.
예를 들어, 본 발명의 일실시예에서는 제 1 도전형 반도체층이 N형 반도체층이고, 제 2 도전형 반도체층이 P형 반도체층인 경우를 설명하였으나, 제 1 도전형 반도체층을 P형 반도체층으로 하고 제 2 도전형 반도체층을 N형 반도체층으로 사용하는 변형예가 가능하다.For example, in an embodiment of the present invention, the first conductive semiconductor layer is an N-type semiconductor layer and the second conductive semiconductor layer is a P-type semiconductor layer, but the first conductive semiconductor layer is a P-type. Modifications in which the semiconductor layer is used and the second conductivity-type semiconductor layer is used as the N-type semiconductor layer are possible.
아울러, 본 발명에서는 기판위에 형성된 돌출패턴의 형상을 반구형(hemisphere)으로 하였으나, 삼각형(triangle), 사각형(quadrangle), 정사형(square), 사변형(tetragon), 사다리꼴(trapezium), 스트립(strip)의 형태로 다양하게 변형이 가능하다.In addition, in the present invention, the shape of the protruding pattern formed on the substrate is hemisphere, but the triangle, the quadrangle, the square, the tetragon, the trapezium, and the strip Various modifications are possible in the form of.
또한, 돌출패턴의 높이 및 돌출패턴간의 거리에 대하여 특정하지 않았으나, 이들에 대한 변형에 따른 결과치는 어느 정도 예측 가능할 것이다.In addition, although the height of the protruding patterns and the distance between the protruding patterns are not specified, the result of the deformation thereof may be predicted to some extent.
또한, 본 발명의 일실시예에서는 기판위에 제 1 도전형 반도체층을 형성하는 것에 대하여 설명하였으나, 기판과 제 1 도전형 반도체층사이에 버퍼층과 언도프트층 중 적어도 하나가 개재될 수 있다. 버퍼층 또는 언도프트층은 그 상부에 형성될 반도체층들과 기판 사이의 격자 불일치를 완화하기 위해 사용된다. 버퍼층 또는 언도프트층은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다.Further, in an embodiment of the present invention, the first conductive semiconductor layer is formed on the substrate, but at least one of the buffer layer and the undoped layer may be interposed between the substrate and the first conductive semiconductor layer. The buffer layer or undoped layer is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate. The buffer layer or undoped layer may be formed of nitride such as AlN, GaN or the like.
본 발명에 의하면, 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판위에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 형성할 때 패터닝된 기판의 리세스된 영역과 활성층간에 개재되는 제 1 도전형 반도체층 및 그 위에 성장되는 화합물 반도체층의 결정질과 패터닝된 기판에 의한 광반사 효율간에 최적의 트레이트 오프 조건을 제시함으로써 개선된 광추출 효율을 가지는 발광 다이오드를 제조할 수 있다.According to the present invention, when the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are formed on a patterned substrate having protruding patterns and recessed regions, the recessed region and the active layer of the patterned substrate are formed. A light emitting diode having improved light extraction efficiency can be manufactured by suggesting an optimal trade-off condition between the crystalline of the interposed first conductive semiconductor layer and the compound semiconductor layer grown thereon and the light reflection efficiency by the patterned substrate. have.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070022022A KR20080081676A (en) | 2007-03-06 | 2007-03-06 | Light emitting diode having patterned substrate and the method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070022022A KR20080081676A (en) | 2007-03-06 | 2007-03-06 | Light emitting diode having patterned substrate and the method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080081676A true KR20080081676A (en) | 2008-09-10 |
Family
ID=40021327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070022022A KR20080081676A (en) | 2007-03-06 | 2007-03-06 | Light emitting diode having patterned substrate and the method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080081676A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187495A (en) * | 2011-12-27 | 2013-07-03 | 展晶科技(深圳)有限公司 | Light emitting diode chip and manufacturing method thereof |
US9172000B2 (en) | 2010-07-02 | 2015-10-27 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and method of manufacturing the same |
-
2007
- 2007-03-06 KR KR20070022022A patent/KR20080081676A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9172000B2 (en) | 2010-07-02 | 2015-10-27 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and method of manufacturing the same |
CN103187495A (en) * | 2011-12-27 | 2013-07-03 | 展晶科技(深圳)有限公司 | Light emitting diode chip and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991424B2 (en) | Light-emitting diode and method for manufacturing same | |
KR100993085B1 (en) | Light emitting device, light emitting device package, and lighting unit | |
KR100753518B1 (en) | Nitride based light emitting diode | |
KR101125395B1 (en) | Light emitting device and fabrication method thereof | |
KR101762175B1 (en) | Nano rod light emitting device and method of manufacturing the same | |
TW201526282A (en) | Light emitting diode chip | |
KR101114047B1 (en) | Light emitting device and method for fabricating the same | |
KR101368687B1 (en) | Manufacturing Method of nitride semiconductor light emitting device using superlattice structure | |
KR20130093088A (en) | Ultra violet light emitting diode and fabrication method of the same | |
CN102222745A (en) | LED (Light Emitting Diode) and manufacturing method thereof | |
KR20110117963A (en) | Nitride semiconductor light emitting device and manufacturing method of the same | |
KR20110111799A (en) | Light emitting diode employing non-polar substrate | |
US10553756B2 (en) | Light emitting device | |
KR20080081676A (en) | Light emitting diode having patterned substrate and the method of fabricating the same | |
KR100998013B1 (en) | Semiconductor light emitting device | |
KR100781660B1 (en) | Light emitting device having light emitting band and the method therefor | |
KR100836132B1 (en) | Nitride semiconductor light emitting diode | |
KR101449032B1 (en) | flip-chip structured group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
KR101333332B1 (en) | Light emitting diode and method of manufacturing the same | |
KR100756842B1 (en) | Light emitting diode having columns for light extraction and method of fabricating the same | |
KR102199997B1 (en) | Light emitting device and light emitting device package | |
KR101480552B1 (en) | group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
KR101428069B1 (en) | flip-chip structured group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
KR101046109B1 (en) | Nitride semiconductor devices | |
KR100730752B1 (en) | Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application |