KR20080040280A - 테그용 패턴 구조물 및 이를 형성하기 위한 방법 - Google Patents

테그용 패턴 구조물 및 이를 형성하기 위한 방법 Download PDF

Info

Publication number
KR20080040280A
KR20080040280A KR1020060108002A KR20060108002A KR20080040280A KR 20080040280 A KR20080040280 A KR 20080040280A KR 1020060108002 A KR1020060108002 A KR 1020060108002A KR 20060108002 A KR20060108002 A KR 20060108002A KR 20080040280 A KR20080040280 A KR 20080040280A
Authority
KR
South Korea
Prior art keywords
metal patterns
metal
pattern
patterns
forming
Prior art date
Application number
KR1020060108002A
Other languages
English (en)
Inventor
이혁준
박영렬
방필웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108002A priority Critical patent/KR20080040280A/ko
Publication of KR20080040280A publication Critical patent/KR20080040280A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0722—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips comprising an arrangement for testing the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

금속 배선의 단락(short) 검사를 위한 테그용 패턴 구조물 및 이를 형성하기 위한 방법에 있어서, 테그용 패턴 구조물은, 일 방향으로 연장하는 바 형태를 갖고 상기 연장 방향으로 서로 이격되며 접지 상태의 제1 금속 패턴들과, 상기 제1 금속 패턴들을 감싸는 제2 금속 패턴들과, 상기 제2 금속 패턴들과 각각 전기적으로 연결되어 상기 제2 금속 패턴들로부터 서로 평행하게 연장하며 전기적으로 플로팅 상태의 제3 금속 패턴들을 포함한다. 이때, 상기 제1 금속 패턴의 길이가 약 5 내지 10㎛으로 매우 짧아지고, 제2 금속 배선들과 연결된 제3 금속 배선으로 E-beam 공정을 한번 수행하여 검사 시간을 단축시킬 수 있으며, 단락이 발생된 부위를 보다 용이하게 검증할 수 있다.

Description

테그용 패턴 구조물 및 이를 형성하기 위한 방법{A pattern structure for TEG(test element group) and Method of forming the same}
도 1은 종래의 E-beam을 이용한 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 테그용 금속 배선들 중 하나의 금속 배선의 중간이 끊어진 경우의 E-beam 검사를 나타내는 이미지이다.
도 3은 도 1에 도시된 테그용 금속 배선들 중 인접한 금속 배선이 서로 단락된 경우의 E-beam 검사를 나타내는 이미지이다.
도 4는 본 발명의 일 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 7 내지 도 10은 도 5에 도시된 테그용 패턴 구조물을 형성하기 위한 개략적인 공정 단면도들이다.
도 11 및 12는 도 6에 도시된 테그용 패턴 구조물을 형성하기 위한 개략적인 공정 단면도들이다.
도 13을 도 8에서 사용되는 레티클을 설명하기 위한 개략적인 평면도이다.
도 14는 도 11에서 사용되는 레티클을 설명하기 위한 개략적인 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 절연막
104 : 콘택 106 : 마스크 패턴
108 : 절연막 패턴 110 : 개구
112 : 제1 금속 패턴 114 : 제2 금속 패턴
116 : 제3 금속 패턴
본 발명은 테그용 패턴 구조물 및 이를 형성하기 위한 방법에 관한 것이다. 보다 상세하게는, 금속 배선을 검증하기 위한 테그용 패턴 구조물 및 이를 형성하기 위한 방법에 관한 것이다.
최근, 반도체 장치는 고집적화 및 고속화를 요구하고 있다. 따라서, 상기 반도체 장치를 구성하고 있는 구조물들이 미세한 패턴을 갖도록 형성된다. 특히, 금속 배선의 경우, 금속 배선의 길이는 약 1,000㎛정도로 매우 길다.
상기와 같이 금속 배선들의 선폭이 매우 좁으므로 인접하는 금속 배선들끼리 단락(short)될 수 있으며, 금속 배선들의 길이가 길어서 상기 금속 배선 중간이 끊 어지는(open) 경우가 발생되고 있다.
상기와 같은 금속 배선의 문제들을 확인하기 위하여, 반도체 기판 내에 상기 금속 배선과 동일시할 수 있는 구조를 별도로 형성하고, 그 구조에 대한 실제 성능을 측정하는 방법이 사용된다.
상기 측정 방법에는 광학적 방법과 전기적 방법에 있으며, 광학적 방법으로는 SEM(Scanning Electron Microscope) 또는 TEM(Transmission electron microscope)과 같은 방법 등을 들 수 있으며, 전기적 방법으로는 E-beam(Electron Beam) 등을 들 수 있다.
상기 전기적 방법을 이용할 경우, 상기 금속 배선과 동일시할 수 있는 구조들을 이용한다. 상기 구조들을 TEG(test element group)용 패턴 구조물이라 한다.
도 1은 종래의 E-beam을 이용한 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 셀 영역, 스크라이브 영역 및 테그 패턴 형성 영역으로 구분된 반도체 기판을 마련하다. 상기 테그용 패턴 구조물은 상기 스크라이브 영역 및 테그 패턴 형성 영역에 형성된다.
상기 셀 영역에서 금속 배선들이 형성되는 동안, 상기 테그 패턴 형성 영역 및 스크라이브 영역에서는 상기 금속 배선들과 동일시할 수 있는 테그용 금속 배선들을 형성한다. 상기 테그용 금속 배선들 중 일부를 도시된 바와 같이 접지 라인과 연결하고, 상기 접지 라인과 연결된 테그용 금속 배선들 사이에 배치된 나머지 테그용 금속 배선들은 플로팅 상태를 유지시킨다.
이러한 상태에서 E-Beam을 이용하여 상기 테그용 금속 배선들 검사하면, 접지 라인과 연결된 테그용 금속 배선들(10)과 플로팅 상태의 테그용 금속 배선들(12) 사이의 전류 차이가 발생되고, 상기 전류 차이를 도식화하면 접지 라인과 연결된 테그용 금속 배선들(10)과 상기 플로팅 상태의 테그용 금속 배선들(12)은 서로 다른 그레이 레벨(gray level)을 갖도록 디스플레이(display)된다. 예컨대, 상기 접지 라인과 연결된 테그용 금속 배선들(10)이 상기 플로팅 상태의 테그용 금속 배선들(12)보다 밝게 나타날 수 있다. 즉, 상기 테그 패턴 형성 영역 및 스크라이브 영역에, 밝은 그레이 레벨을 갖는 테그용 금속 배선들(접지 상태의 테그용 금속 배선들, 10)과 어두운 그레이 레벨을 갖는 테그용 금속 배선들(플로팅 상태의 테그용 금속 배선들, 12)이 교차되어 형성되어 있다.
도 2는 도 1에 도시된 테그용 금속 배선들 중 하나의 금속 배선의 중간이 끊어진 경우의 E-beam 검사를 나타내는 이미지이다.
도 2를 참조하면, 그레이 레벨이 규칙적으로 반복된 테그용 금속 라인들 중에서 비정상적인 그레이 레벨을 갖는 라인을 쉽게 찾을 수 있다. 상기 금속 라인은 중간에 끊어진 불량이 발생한 금속 라인이다. 이때, 상기 라인의 시작점이 끊어진 지점으로써, 소정의 스캔(scan) 작업 없이 끊어진 부위를 검출할 수 있다.
반면, 금속 배선 사이의 단락 불량 부위를 검출하는 것은 용이하기 않다.
도 3은 도 1에 도시된 테그용 금속 배선들 중 인접한 금속 배선이 서로 단락된 경우의 E-beam 검사를 나타내는 이미지이다.
도 3을 참조하면, 그레이 레벨이 규칙적으로 반복된 테그용 금속 라인들 중 에서 비정상적인 그레이 레벨을 갖는 라인을 찾을 수 있다. 상기 금속 라인이 단락 불량을 가진 금속 라인이다. 상기 라인은 전체적으로 비정상적인 그레이 레벨을 가진다. 이때 상기 라인의 길이는 약 1,000㎛ 정도이며, 상기 라인 중 어느 부위에서 단락이 발생하였는지 찾는 것이 용이하지 않다.
따라서, 상기 단락 발생 부위를 찾기 위하여 스캔 작업을 따로 수행하여야 한다는 문제가 있다. 게다가, 이 경우 상기 단락 발생 부위가 상기 테그용 금속 배선의 하부에서 발생된 경우, 상기 스캔 작업으로 찾기가 매우 어려운 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 단락이 발생한 부위를 보다 용이하게 확인할 수 있으며, 하부 부위에서 발생된 단락 문제도 확인할 수 있는 테그용 패턴 구조물을 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 상기와 같은 테그용 패턴 구조물을 형성하기 위한 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 테그용 패턴 구조물은, 일 방향으로 연장하는 바 형태를 갖고 상기 연장 방향으로 서로 이격되며, 접지 상태의 제1 금속 패턴들과, 상기 제1 금속 패턴들을 감싸는 제2 금속 패턴들과, 상기 제2 금속 패턴들과 각각 전기적으로 연결되어 상기 제2 금속 패턴들로부터 서로 평행하게 연장하며, 전기적으로 플로팅 상태의 제3 금속 패턴들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 각각의 제1 금속 패턴의 길이는 5 내지 10㎛일 수 있다. 상기 제1 금속 패턴들은 콘택들을 통해 접지 전위와 전기적으로 각각 연결될 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 테그용 패턴 구조물 형성 방법에 있어서, 일 방향으로 연장하는 바 형태를 갖고 상기 연장 방향으로 서로 이격되며, 접지 상태의 제1 금속 패턴들을 형성한다. 상기 제1 금속 패턴들을 감싸는 제2 금속 패턴들을 형성한다. 상기 제2 금속 패턴들과 각각 전기적으로 연결되어 상기 제2 금속 패턴들로부터 서로 평행하게 연장하며, 전기적으로 플로팅 상태의 제3 금속 패턴들을 형성한다.
본 발명의 다른 실시예에 따르면, 상기 제1 금속 패턴들, 제2 금속 패턴들 및 제3 금속 패턴들은 동시에 형성될 수 있다. 상기 제1 내지 제3 금속 패턴들은, 콘택들을 갖는 절연막을 형성하고, 상기 절연막 상에 마스크 패턴을 형성하며, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 절연막의 일부를 제거하여 개구들을 형성하고, 상기 개구들을 매립하도록 상기 절연막 상에 도전막을 형성하고, 상기 절연막의 표면이 노출되도록 상기 도전막의 상부를 제거함으로써 형성될 수 있다.
상기와 같은 본 발명에 따르면, 기존의 1,000㎛의 금속 배선을 약 5 내지 10㎛ 사이의 길이로 줄임으로써 단락이 발생한 부위를 보다 빠르게 확인할 수 있으며, 제3 금속 패턴들로 E-beam 검사를 한번만 수행함으로써, 검사 시간을 단축할 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드 또는 패턴들이 "제1" , "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1" , "제2" 및/또는 "제3"은 각 막, 영역, 패드 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 테그용 패턴 구조물 및 이를 형성하기 위한 방법에 대해 상세하게 설명하면 다음과 같다.
이하에서 언급되는 반도체 기판은 셀 영역, 테그 패턴 형성 영역 및 스크라이브 영역(scribe area)을 포함한다. 또한, 테그용 패턴 구조물은 테그 패턴 형성 영역 및 스크라이브 영역에 형성된다. 이때, 상기 테그 패턴 형성 영역은 상기 스크라이브 영역보다 크다. 또한, 본 발명의 실시예들에서는 상기 테그 패턴 형성 영역에 형성된 테그용 패턴 구조물들과, 상기 스크라이브 영역에 형성된 테그용 패턴 구조물들이 서로 다르다.
우선, 상기 테그 패턴 형성 영역에 형성된 테그용 패턴 구조물을 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이고, 도 5는 본 발명의 다른 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 4를 참조하면, 테그용 패턴 구조물은 접지 상태의 제1 금속 패턴들(112)과, 상기 제1 금속 패턴들(112)을 감싸는 제2 금속 패턴들(114)과, 상기 제2 금속 패턴들(114)과 전기적으로 연결된 제3 금속 패턴들(116)을 포함한다.
상기 제1 금속 패턴들(112)은 일 방향으로 연장하는 바(bar) 형태를 가지며, 각각의 제1 금속 패턴의 길이는 5 내지 10㎛이다.
각각의 제1 금속 패턴들(112)은 연장 방향으로 서로 이격되어 배치된다. 도 4에 도시된 바와 같이 제1 금속 패턴들(112)이 연장 방향으로만 서로 이격되어 배치될 수도 있으며, 도 5에 도시된 바와 같이 상기 제1 금속 패턴들(112)이 상기 연장 방향과 수직된 방향으로도 서로 이격되어 배치될 수도 있다.
상기 각각의 제1 금속 패턴 하부에는 콘택들이 전기적으로 연결되어 있다. 상기 콘택들은 접지 전위와 전기적으로 각각 연결되어 있다. 따라서, 상기 제1 금 속 패턴들(112)은 접지 상태이며, 상기 접지 상태의 제1 금속 패턴들(112)로 E-beam(Electron Beam)을 주입하면, 상기 제1 금속 패턴들(112)이 주위보다 밝은 그레이 레벨을 갖게 된다.
제2 금속 패턴들(114)은 상기 제1 금속 패턴들(112)을 각각 감싸도록 배치된다.
제3 금속 패턴들(116)은 상기 제2 금속 패턴들(114)과 각각 전기적으로 연결되어 상기 제2 금속 패턴들(114)로부터 서로 평행하게 연장된다.
상기 제3 금속 패턴들(116)은 전기적으로 플로팅 상태이며 상기 제3 금속 패턴들(116)과 연결된 제2 금속 패턴들(114)도 플로팅 상태이다. 상기 제2 금속 패턴들(114) 및 제3 금속 패턴들(116)로 E-beam을 주입하면, 상기 제2 금속 패턴들(114) 및 제3 금속 패턴들(116)은 주위보다 어두운 그레이 레벨을 갖게된다.
따라서, 상기 제1 금속 패턴들(112)과 제2 및 제3 금속 패턴들(114, 116)은 서로 다른 그레이 레벨을 가져 구분이 용이하다.
그리하여 E-beam을 이용하여 상기 제1 금속 패턴들(112) 및 제2 금속 패턴들(114) 사이의 단락 유무를 검출할 수 있다. 보다 상세하게 설명하면, 제3 금속 패턴들(116)은 서로 평행하게 연장되어 배치되는데, 이처럼 배치된 제3 금속 패턴들(116)로 E-beam을 주입한다. E-beam을 주입하면, 상기 제3 금속 패턴들(116)은 전기적으로 플로팅 상태이므로 주위보다 어두운 그레이 레벨로 나타나게 된다. 그런데, 상기 제3 금속 패턴들(116) 중 일부가 정상적인 그레이 레벨보다 높게 나타나면 상기 제3 금속 패턴과 연결된 제2 금속 패턴들(114)이 인접한 제1 금속 패턴 들(112)과 단락된 것으로 판단할 수 있다.
상기와 같이 제3 금속 패턴들(116)로 한번만 E-beam을 주입함으로써, 제1 금속 패턴들(112) 및 제2 금속 패턴들(114) 사이의 단락 유무를 알 수 있다. 또한, 상기 제1 금속 패턴들(112) 및 제2 금속 패턴들(114)이 종래 보다 짧게 형성되어 단락된 부위를 빠르게 확인할 수 있어 검사 시간을 감소시킬 수 있다.
한편, 이하에서는 반도체 기판 중 스크라이브 영역 상에 형성된 테그용 패턴 구조물을 설명하기로 한다.
도 6은 본 발명의 또 다른 실시예에 따른 테그용 패턴 구조물을 설명하기 위한 개략적인 평면도이다.
도 6을 참조하면, 테그용 패턴 구조물은 제1 금속 패턴들(210)과 상기 제1 금속 패턴들(210) 사이에 구비된 제2 금속 패턴들(212)을 포함한다.
각각의 제1 금속 패턴은 일 방향으로 연장된 바의 형태를 가지며, 5 내지 10㎛의 길이를 갖는다.
상기 제1 금속 패턴들(210) 하부에는 콘택들이 전지적으로 연결되어 있으며, 상기 콘택들은 접지 전위와 전기적으로 연결되어 있다. 따라서, 상기 제1 금속 패턴들(210)은 접지 전위를 갖는다. 상기 제1 금속 패턴들(210)이 접지 전위를 가짐으로써 E-beam을 주입하면 주위보다 밝은 그레이 레벨로 나타난다.
각각의 제2 금속 패턴들(212)은 일 방향으로 연장된 바의 형태를 가지고, 상기 제1 금속 패턴들(210)의 길이와 동일하며, 상기 제1 금속 패턴들(210) 사이에 구비된다.
또한, 상기 제2 금속 패턴들(212)은 전기적으로 플로팅 상태이다. 상기 제2 금속 패턴들(212)이 플로팅 상태로써, E-beam을 주입하여 주위보다 어두운 그레인 레벨로 나타난다. 따라서, 상기 제1 금속 패턴들(210) 및 제2 금속 패턴들(212)은 구분할 수 있다.
그리하여 E-beam을 이용하여 상기 제1 금속 패턴들(210) 및 제2 금속 패턴들(212) 사이의 단락 유무를 검출할 수 있다. 보다 상세하게 설명하면, 상기 테그용 패턴 구조물들이 형성된 스크라이브 라인의 길이가 80 내지 100㎛이다. 그리고, 상기 E-beam의 한번 주입 너비가 약 100 내지 105㎛이다. 따라서, 상기 스크라이브 영역 상에 형성된 테그용 패턴 구조물들로 E-beam을 한 차례 주입함으로써, 단락 유무를 확인할 수 있다. 이때, 상기 제2 금속 패턴들(212) 중 일부가 비이상적으로 밝은 그레이 레벨을 가지게 되면, 비이상적인 제2 금속 패턴들(212)이 인접한 제1 금속 패턴들(210)과 단락된 것으로 판단한다. 따라서, 상기 단락된 부위를 보다 용이하게 검출할 수 있다.
이하에서는 상기 테그용 패턴 구조물들을 형성하는 방법에 대하여 설명하기로 한다.
도 7 내지 도 10은 도 5에 도시된 테그용 패턴 구조물을 형성하기 위한 개략적인 공정 단면도들이고, 도 13은 도 8에서 형성된 마스크 패턴을 설명하기 위한 개략적인 평면도이다.
도 7을 참조하면, 반도체 기판(100) 상에 절연막(102)을 형성한다.
상기 절연막(102)에는 콘택들(104)이 형성되어 있으며, 상세하게 도시되어 있지는 않지만 상기 콘택들(104)은 하부에 하부 패턴들과 전기적으로 연결될 있으며, 최종적으로 상기 반도체 기판(100)에 연결될 수 있다.
또한, 상기 콘택들(104)과 연결된 반도체 기판(100)에 접지 전위를 전기적으로 연결하여 상기 콘택들(104)을 접지 전위로 형성한다.
한편, 상기 콘택들(104)을 형성하는 방법을 보다 상세하게 설명하면, 하부 패턴들이 형성된 반도체 기판(100) 상에 하부 절연막을 형성한다. 상기 하부 절연막을 패터닝하여 상기 콘택홀들을 형성한다. 상기 콘택홀들을 매립하도록 상기 하부 절연막 상에 도전막을 형성하고, 상기 하부 절연막의 상부면이 노출되도록 상기 도전막의 상부를 제거하여 콘택들(104)을 형성한다. 이어서, 상기 하부 절연막 상에 상부 절연막을 형성한다. 이때, 절연막(102)은 하부 절연막 및 상부 절연막을 포함할 수 있다.
도 8을 참조하면, 상기 절연막(102) 상에 마스크 패턴(106)을 형성한다.
상기 마스크 패턴(106)이 포토레지스트 패턴일 경우, 상기 포토레지스트 패턴을 형성하는 방법에 대하여 간략하게 설명하면, 절연막(102) 상에 포토레지스트 막을 형성하고, 상기 포토레지스트 막 상에 레티클(300)을 이용하여 노광 공정을 수행하고, 상기 노광된 포토레지스트 막은 현상하여 상기 절연막 상에 포토레지스트 패턴을 형성한다.
상기 레티클(300)은 도 13을 참조하면, 콘택들(104)이 형성된 절연막(102) 부위를 노출시키는 제1 영역(302)과, 상기 제1 영역(302)을 감싸는 제2 영역(304) 과, 상기 제2 영역(304)으로부터 평행하게 연장된 제3 영역(306)을 포함한다.
상기와 같은 레티클의 제1 영역은(302) 일 방향으로 연장된 바의 형태로 절연막(102)을 노출시키는 부위는 이후 제1 금속 패턴들(112)이 형성될 부위이다. 상기 제2 영역(304)은 상기 제1 영역(302)을 감싸는 형태로 절연막(102)을 노출시키고, 이후 제2 금속 패턴들(114)이 형성될 부위이다. 상기 제3 영역(306)은 상기 제2 영역(304)으로부터 평행하게 연장되도록 절연막(102)을 노출시키고, 이후 제3 금속 패턴들이 형성될 부위이다.
도 9를 참조하면, 상기 마스크 패턴(106)을 식각 마스크로 사용하여 상기 노출된 절연막(102) 식각하여 개구(110)들을 갖는 절연막 패턴(108)을 형성한다.
특히, 상기 마스크 패턴(106)의 제1 영역(302)에 의해 식각된 개구(110)들의 저면에는 콘택들(104) 상부면이 노출된다.
이어서, 상기 절연막 패턴(108)을 형성한 후, 상기 마스크 패턴(106)을 제거한다. 상기 마스크 패턴(106)이 포토레지스트 패턴일 경우, 상기 마스크 패턴(106)은 에싱(ashing) 또는 스트립(strip) 공정에 의해 제거될 수 있다.
도 10을 참조하면, 상기 개구(110)들을 매립하도록 상기 절연막 패턴(108) 상에 금속막(도시되시 않음)을 형성한다.
계속해서, 상기 절연막 패턴(108)의 표면이 노출되도록 상기 도전막의 상부를 제거하여 제1 금속 패턴들(112), 제2 금속 패턴들(114) 및 제3 금속 패턴들(도시되지 않음)을 형성한다.
상기 제1 금속 패턴들(112)은 상기 일 방향으로 연장된 바 형상을 가지며, 상기 제2 금속 패턴들(114)은 상기 제1 금속 패턴들(112)을 감싸는 사각 링의 형상을 가지며, 상기 제3 금속 패턴은 상기 제2 금속 패턴들(114)로부터 연장된다.
또한, 상기 제1 금속 패턴들(112)은 하부에 콘택홀들과 전기적으로 연결되어 접지 전위를 가지며, 상기 제2 금속 패턴들(114) 및 제3 금속 패턴들은 전기적으로 플로팅 상태이다.
특히, 상기 제3 금속 패턴들이 서로 평행하게 일 측에 반복적으로 형성되는데 상기 제3 금속 패턴들로 E-beam을 주입함으로써 상기 제1 금속 패턴들(112) 및 제2 금속 패턴들(114) 사이의 단락을 확인할 수 있다. 이에 대한 설명은 이전에 상세하게 설명한 것으로 생략하기로 한다.
도 11 및 12는 도 6에 도시된 테그용 패턴 구조물을 형성하기 위한 개략적인 공정 단면도들이고, 상기 도 14는 도 11에서 형성된 마스크 패턴을 설명하기 위한 개략적인 평면도이다.
도 11을 참조하면, 반도체 기판(200) 상에 절연막(202)을 형성한다.
상기 절연막(202)에는 콘택들(204)이 형성되어 있으며, 상세하게 도시되어 있지는 않지만 상기 콘택들(204)은 하부에 하부 패턴들과 전기적으로 연결될 있으며, 최종적으로 상기 반도체 기판(200)에 연결될 수 있다.
또한, 상기 콘택들(204)과 연결된 반도체 기판(200)에 접지 전위를 전기적으로 연결하여 상기 콘택들(204)을 접지 전위로 형성한다.
계속해서, 상기 절연막(202) 상에 마스크 패턴(206)을 형성한다.
포토레지스트 패턴을 상기 마스크 패턴(206)으로 사용하는 경우, 사용되는 레티클(400)은, 도 14를 참조하면, 콘택들(204)이 형성된 절연막(202) 부위를 노출시키는 제1 영역(402)과, 상기 제1 영역(402) 사이에 형성되는 제2 영역(404)을 포함한다.
보다 상세하게 설명하면, 상기 제1 영역(402)은 일 방향으로 연장된 바의 형태로 절연막(202)을 노출시키고, 상기 제2 영역(404)도 일 방향으로 연장된 바의 형태로 상기 절연막(202)을 노출시킨다.
도 12를 참조하면, 상기 마스크 패턴(206)을 식각 마스크로 사용하여 상기 노출된 절연막(202)을 식각하여 개구(208)들을 갖는 절연막 패턴(209)을 형성한다.
특히, 상기 마스크 패턴(206)의 제1 영역에 의해 식각된 개구(208)들의 저면에는 콘택들(204)의 상부면이 노출된다.
이어서, 상기 절연막 패턴(209)을 형성한 후, 상기 마스크 패턴(206)을 제거한다. 상기 마스크 패턴(206)이 포토레지스트 패턴일 경우, 상기 마스크 패턴(206)은 에싱(ashing) 또는 스트립(strip) 공정에 의해 제거될 수 있다.
상기 개구(208)들을 매립하도록 상기 절연막 패턴(209) 상에 금속막을 형성한다. 계속해서, 상기 절연막 패턴(209)의 표면이 노출되도록 상기 도전막의 상부를 제거하여 제1 금속 패턴들(210) 및 제2 금속 패턴들(212)을 형성한다.
상기 제1 금속 패턴들(210)은 상기 일 방향으로 연장된 바 형상을 가지며, 상기 제2 금속 패턴들(212)은 상기 제1 금속 패턴들(210) 사이에 구비되어 상기 일 방향으로 연장된 바 형상을 갖는다.
또한, 상기 제1 금속 패턴들(210)은 하부에 콘택홀들과 전기적으로 연결되어 접지 전위를 가지며, 상기 제2 금속 패턴들(212)은 전기적으로 플로팅 상태이다.
이로써, 상기 제1 금속 패턴들(210) 및 제2 금속 패턴들(212)을 포함하는 테그용 패턴 구조물을 형성할 수 있다.
또한, 본 실시예에 따른 테그용 패턴 구조물은 스크라이브 영역 상에 형성되며, 상기 스크라이브 영역은 약 80 내지 100㎛의 너비를 가진다. 따라서, E-beam을 한번만 주입하여도 상기 제1 금속 패턴들(210) 및 제2 금속 패턴들(212)의 단락 유무 및 단락된 부위의 위치를 용이하게 확인할 수 있다. 이에 대한 설명은 이전에 상세하게 하였으므로 생략하기로 한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 테그 패턴 형성 영역에 형성된 테그용 패턴 구조물은, 제3 금속 패턴들의 일 측에 E-beam을 한번 주입함으로써, 제1 금속 패턴들 및 제2 금속 패턴들 사이의 단락 유무를 보다 용이하고 빠르게 검출할 수 있다. 그리고, 상기 제1 금속 패턴들이 5 내지 10㎛의 길이를 가짐으로써, 제1 금속 패턴들 및 상기 제1 금속 패턴들을 감싸도록 구비된 제2 금속 패턴들 사이의 단락 위치를 보다 용이하게 검출할 수 있다.
또한, 스크라이브 영역에 형성된 테그용 패턴 구조물들은, 상기 스크라이브 영역이 80 내지 100㎛으로써 E-beam 주입을 한차례 수행함으로써 제1 금속 패턴 및 제2 금속 패턴의 단락 유무 및 위치를 확인할 수 있다. 따라서, 제1 금속 패턴 및 제2 금속 패턴들의 단락 유무 및 단락 부위의 확인을 보다 빠르고 용이하게 검출할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 일 방향으로 연장하는 바(bar) 형태를 갖고 상기 연장 방향으로 서로 이격되며, 접지(ground) 상태의 제1 금속 패턴들;
    상기 제1 금속 패턴들을 감싸는 제2 금속 패턴들; 및
    상기 제2 금속 패턴들과 각각 전기적으로 연결되어 상기 제2 금속 패턴들로부터 서로 평행하게 연장하며, 전기적으로 플로팅(floating) 상태의 제3 금속 패턴들을 포함하는 테그(test element group; TEG)용 패턴 구조물.
  2. 제1항에 있어서, 상기 각각의 제1 금속 패턴의 길이는 5 내지 10㎛인 것을 특징으로 하는 테그용 패턴 구조물.
  3. 제1항에 있어서, 상기 제1 금속 패턴들은 콘택들(contacts)을 통해 접지 전위와 전기적으로 각각 연결된 것을 특징으로 하는 테그용 패턴 구조물.
  4. 일 방향으로 연장하는 바 형태를 갖고 상기 연장 방향으로 서로 이격되며, 접지 상태의 제1 금속 패턴들을 형성하는 단계;
    상기 제1 금속 패턴들을 감싸는 제2 금속 패턴들을 형성하는 단계;
    상기 제2 금속 패턴들과 각각 전기적으로 연결되어 상기 제2 금속 패턴들로부터 서로 평행하게 연장하며, 전기적으로 플로팅상태의 제3 금속 패턴들을 형성하 는 단계를 포함하는 테그용 패턴 구조물의 형성 방법.
  5. 제4항에 있어서, 상기 제1 금속 패턴들, 제2 금속 패턴들 및 제3 금속 패턴들은 동시에 형성되는 것을 특징으로 하는 테그용 패턴 구조물의 형성 방법.
  6. 제5항에 있어서, 상기 제1 내지 제3 금속 패턴들은,
    콘택들을 갖는 절연막을 형성하는 단계;
    상기 절연막 상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 절연막의 일부를 제거하여 개구들을 형성하는 단계;
    상기 개구들을 매립하도록 상기 절연막 상에 도전막을 형성하는 단계; 및
    상기 절연막의 표면이 노출되도록 상기 도전막의 상부를 제거함으로써 형성되는 것을 특징으로 하는 테그용 패턴 구조물의 형성 방법.
  7. 제6항에 있어서, 상기 마스크 패턴으로 포토레지스트 패턴을 사용하는 것을 특징으로 하는 테그용 패턴 구조물의 형성 방법.
KR1020060108002A 2006-11-02 2006-11-02 테그용 패턴 구조물 및 이를 형성하기 위한 방법 KR20080040280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108002A KR20080040280A (ko) 2006-11-02 2006-11-02 테그용 패턴 구조물 및 이를 형성하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108002A KR20080040280A (ko) 2006-11-02 2006-11-02 테그용 패턴 구조물 및 이를 형성하기 위한 방법

Publications (1)

Publication Number Publication Date
KR20080040280A true KR20080040280A (ko) 2008-05-08

Family

ID=39647977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108002A KR20080040280A (ko) 2006-11-02 2006-11-02 테그용 패턴 구조물 및 이를 형성하기 위한 방법

Country Status (1)

Country Link
KR (1) KR20080040280A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12096649B2 (en) 2019-10-15 2024-09-17 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12096649B2 (en) 2019-10-15 2024-09-17 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7642106B2 (en) Methods for identifying an allowable process margin for integrated circuits
US6268717B1 (en) Semiconductor test structure with intentional partial defects and method of use
KR102532200B1 (ko) 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
JP2008072117A (ja) テストパターン及びこれを用いる欠陥モニタリングの方法
KR20080040280A (ko) 테그용 패턴 구조물 및 이를 형성하기 위한 방법
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
CN102800655B (zh) 测试布局结构
CN108831843B (zh) 漏电测试方法
JP4679299B2 (ja) 検査方法、検査装置および半導体装置の製造方法
KR100787745B1 (ko) 반도체 제조용 ｐｃｍ 테스트 패턴
US7538345B2 (en) Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied
KR100425859B1 (ko) 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법
KR20090068662A (ko) 반도체 소자의 테스트 패턴 및 이의 형성 방법
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
KR101346941B1 (ko) 평판표시장치 및 그 제조방법
KR100676612B1 (ko) 반도체 소자의 패드
KR100778860B1 (ko) 반도체 소자의 불량분석 방법
JP2005303162A (ja) 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置
JP2008311439A (ja) 半導体装置およびその導体配線の接続検査方法
JP2007266300A (ja) 欠陥検出方法
JP2004095961A (ja) 半導体装置及びその検査方法
KR100807044B1 (ko) 반도체 장치 제조 공정 검사 방법
US6927082B1 (en) Method of evaluating the quality of a contact plug fill
JP4511220B2 (ja) 断面形状検査用パターン及び半導体装置
CN118943035A (en) Method for repairing readout circuit of ultra-large area array infrared focal plane detector

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination