KR20070071492A - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070071492A KR20070071492A KR1020050134995A KR20050134995A KR20070071492A KR 20070071492 A KR20070071492 A KR 20070071492A KR 1020050134995 A KR1020050134995 A KR 1020050134995A KR 20050134995 A KR20050134995 A KR 20050134995A KR 20070071492 A KR20070071492 A KR 20070071492A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- width
- injection hole
- seal material
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 하부기판 및 상부기판을 준비하는 공정; 상기 양 기판 중 어느 하나의 기판 상에 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 도포하는 공정; 상기 양 기판을 합착하는 공정; 및 상기 양 기판을 셀 단위로 커팅하는 공정을 포함하여 이루어지고, 이때, 상기 씨일재 패턴을 도포하는 공정은 상기 주입구 패턴의 폭을 상기 메인 패턴의 폭 보다 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법 및 그 방법에 의해 제조된 액정표시소자에 관한 것으로서,
본 발명에 따르면, 씨일재 패턴 중 합착공정시 인접하는 단위셀로 침입할 우려가 있는 주입구 패턴의 폭을 작게 형성함으로써 비록 합착공정시 주입구 패턴의 폭이 인접하는 단위셀로 침입한다 하더라도 그 양을 최소화할 수 있어 커팅공정시 일부 상부기판이 떨어지지 않는 문제점이 해결된다.
씨일재, 커팅
Description
도 1a 내지 도 1d는 종래의 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
도 2a 및 도 2b는 종래의 액정표시소자의 문제점을 설명하기 위한 개략적인 사시도이다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
도 4는 본 발명의 제1실시예에 따른 액정표시소자의 씨일재 패턴의 변형예를 도시한 평면도이다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
도 6a는 본 발명의 제2실시예에 따른 액정표시소자의 유기막의 변형예를 보여주는 사시도이고, 도 6b는 도 6a의 I-I라인의 단면도이다.
<도면의 주요부에 대한 부호의 설명>
100 : 하부기판 110 : 유기막
300 : 상부기판 500 : 씨일재 패턴
500a : 메인 씨일재 패턴 500b: 주입구 씨일재 패턴
본 발명은 액정표시소자(Liquid Crystal Display : LCD)에 관한 것으로서, 보다 구체적으로, 액정표시소자의 씨일재 패턴에 관한 것이다.
표시화면의 두께가 수 센치미터(cm)에 불과한 초박형의 평판표시소자(Flat Panel Display), 그 중에서도 액정표시소자는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
이와 같은 액정표시소자는 서로 대향하는 하부기판 및 상부기판, 상기 양 기판 사이에 형성된 액정층, 및 상기 액정층을 둘러싸며 상기 양 기판을 접착하고 있는 씨일재를 포함하여 이루어진다.
이하 도면을 참조로 종래의 액정표시소자의 제조방법에 대해서 설명하기로 한다.
도 1a 내지 도 1d는 종래의 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
우선, 도 1a에서 알 수 있듯이, 하부기판(10) 및 상부기판(30)을 준비한다.
도시하지는 않았지만, 상기 하부기판(10)에는 박막트랜지스터와 화소전극이 형성되게 되고, 상기 상부기판(30)에는 차광막, 칼라필터층, 및 공통전극이 형성되 게 된다.
다음, 도 1b에서 알 수 있듯이, 상기 하부기판(10) 상에 씨일재 패턴(50)을 도포한다. 상기 씨일재 패턴(50)은 후술하는 하부기판(10) 및 상부기판(30)의 합착공정 후 양 기판(10, 30) 사이에 액정을 주입하기 위해서 소정의 주입구가 형성되어 있다.
다음, 도 1c에서 알 수 있듯이, 상기 하부기판(10) 및 상부기판(30)을 합착한다.
다음, 도 1d에서 알 수 있듯이, 상기 합착기판(10, 30)을 단위셀 별로 커팅한다.
커팅 공정 후에 얻어진 단위셀은 도 1d에서 알 수 있듯이 하부기판(10)의 일 변(x)이 상부기판(30)의 일변(y)보다 크게 형성된다. 그 이유는 하부기판(10)에는 구동회로와 연결하기 위한 패드부가 형성되는데, 그와 같은 패드부를 구동회로부와 연결하기 위해서 패드부를 노출시킬 필요가 있기 때문이다. 도 1d에서 하부기판(10) 상의 빗금친 영역이 패드부가 형성된 영역이다.
따라서, 도 1d에서와 같이 컷팅된 단위셀에서 하부기판(10)의 패드부를 노출시키기 위해서는, 도 1c에서 A-A라인에 따라 하부기판(10) 및 상부기판(30)을 모두 커팅하는 공정과 B-B라인에 따라 상부기판(30)의 일부를 커팅하는 공정이 필요하게 된다.
다음, 도시하지는 않았지만, 단위셀에 형성된 씨일재 패턴(50)의 주입구를 통해 하부기판(10) 및 상부기판(30) 사이에 액정을 주입하고 액정 주입 완료후 상 기 씨일재 패턴(50)의 주입구를 봉인함으로서 액정표시소자의 제조를 완료한다.
그러나, 이와 같은 종래의 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
기판의 활용도를 최대화하기 위해서는 하나의 기판 상에 최대한 많은 단위셀을 형성해야 하는데, 이와 같이 최대한 많은 단위셀을 형성하게 되면 단위셀 간의 간격이 줄어들게 된다.
이와 같이 단위셀 간의 간격이 줄어들게 되면 각 단위셀 내에 형성되는 씨일재 패턴 간의 간격도 줄어들게 되는데, 그럴 경우 합착 공정시 씨일재가 눌려 각 단위셀 내에 형성되어야 할 씨일재가 다른 단위셀로 침범하게 될 수 있다. 이와 같이 하나의 단위셀 내에 형성되는 씨일재가 합착 공정시 다른 단위셀로 침범하게 되면 커팅공정이 원활히 이루어지지 않는 문제점이 있다. 이에 대해서 도 2를 참조하여 보다 구체적으로 설명하기로 한다.
도 2a에서 알 수 있듯이, 하부기판(10) 및 상부기판(30)의 합착공정시 씨일재 패턴(50)이 인접하는 단위셀로 침입할 수 있다('가'영역 참조). 이와 같이 씨일재 패턴(50)이 인접하는 단위셀로 침입하게 되면, 도 2b에서 알 수 있듯이, 커팅 공정 후 얻어진 단위셀에서 커팅되어야 할 일부 상부기판(30a)이 커팅되지 않게 된다. 즉, 침입한 씨일재에 의해 하부기판(10)과 일부 상부기판(30a)이 접착되어져 도 2a에서 B-B라인에 의해 커팅되어야 할 일부 상부기판(30a)이 떨어지지 않게 되는 문제점이 있다.
본 발명은 상기 종래 문제점을 해결하기 위해 안출된 것으로서,
본 발명의 제1목적은 합착공정시 씨일재 패턴이 인접하는 단위셀로 침입한다 하더라도 커팅공정이 원활이 이루어질 수 있는 액정표시소자의 제조방법을 제공하는 것이다.
본 발명의 제2목적은 합착공정시 씨일재 패턴이 인접하는 단위셀로 침입한다 하더라도 커팅공정이 원활이 이루어질 수 있는 액정표시소자를 제공하는 것이다.
상기 제1목적을 달성하기 위해서, 본 발명은 하부기판 및 상부기판을 준비하는 공정; 상기 양 기판 중 어느 하나의 기판 상에 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 도포하는 공정; 상기 양 기판을 합착하는 공정; 및 상기 양 기판을 셀 단위로 커팅하는 공정을 포함하여 이루어지고, 이때, 상기 씨일재 패턴을 도포하는 공정은 상기 주입구 패턴의 폭을 상기 메인 패턴의 폭 보다 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법을 제공한다.
즉, 본 발명의 일 실시예에서는 씨일재 패턴 중 합착공정시 인접하는 단위셀로 침입할 우려가 있는 주입구 패턴의 폭을 작게 형성함으로써 비록 합착공정시 주입구 패턴의 폭이 인접하는 단위셀로 침입한다 하더라도 그 양을 최소화할 수 있어 커팅공정시 일부 상부기판이 떨어지지 않는 문제점을 해결한 것이다.
또한, 본 발명은 하부기판 및 상부기판을 준비하는 공정; 상기 하부 기판 상에 유기막을 형성하는 공정; 상기 양 기판 중 어느 한 기판 상에 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 도포하는 공정; 상기 양 기판을 합착하는 공정; 및 상기 양 기판을 셀 단위로 커팅하는 공정을 포함하여 이루어진 것을 특징으로 하는 액정표시소자의 제조방법을 제공한다.
즉, 본 발명의 다른 일 실시예에서는 하부기판 상에 유기막을 형성함으로써 비록 합착공정시 주입구 패턴의 폭이 인접하는 단위셀로 침입한다 하더라도 커팅공정시 일부 상부기판이 떨어지지 않는 문제점을 해결한 것이다. 구체적으로 설명하면, 유기막은 씨일재와의 접착력이 비교적 약하기 때문에, 하부기판 상에 유기막을 형성할 경우 하부기판과 씨일재와의 접착력이 상부기판과 씨일재와의 접착력 보다 약하게 되어, 커팅 공정시 일부 상부기판이 잘 떨어지게 된다.
상기 제2목적을 달성하기 위해서, 본 발명은 서로 대향하는 하부기판 및 상부기판; 및 상기 양 기판 사이에 형성되며, 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 포함하여 이루어지며, 상기 씨일재 패턴은 상기 주입구 패턴의 폭이 상기 메인 패턴의 폭 보다 작은 것을 특징으로 하는 액정표시소자를 제공한다.
또한, 본 발명은 서로 대향하는 하부기판 및 상부기판; 상기 하부 기판 상에 형성된 유기막; 및 상기 양 기판 사이에 형성되며, 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 포함하여 이루어진 액정표시소자를 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명한다.
제1실시예
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
우선, 도 3a에서 알 수 있듯이, 하부기판(100) 및 상부기판(300)을 준비한 다.
상기 하부기판(100) 및 상부기판(300)은 액정표시소자의 구동모드에 따라 적절히 변경하여 준비한다.
예로서, TN(Twisted Nematic)모드일 경우에는, 상기 하부기판(100) 상에는 서로 종횡으로 교차되어 화소영역을 정의하는 게이트 라인과 데이터라인, 상기 게이트 라인과 데이터라인의 교차점에 형성되어 스위칭소자로 작용하는 박막트랜지스터, 상기 화소영역 내에 형성되어 전계 형성을 위한 일 전극으로 작용하는 화소전극을 형성하고, 상기 상부기판(300) 상에는 누설되는 광을 차단하는 차광층, 색구현을 위한 컬러필터층, 및 전계 형성을 위한 일 전극으로 작용하는 공통전극을 형성한다.
IPS(In Plane Switching)모드일 경우에는, 상기 하부기판(100) 상에는 서로 종횡으로 교차되어 화소영역을 정의하는 게이트 라인과 데이터라인, 상기 게이트 라인과 데이터라인의 교차점에 형성되어 스위칭소자로 작용하는 박막트랜지스터, 상기 화소영역 내에 형성되어 전계 형성을 위한 전극쌍으로 작용하여 수평전계를 형성하는 화소전극 및 공통전극이 형성하고, 상기 상부기판(300) 상에는 누설되는 광을 차단하는 차광층, 및 색구현을 위한 컬러필터층을 형성한다.
다음, 도 3b에서 알 수 있듯이, 상기 하부기판(100)상에 씨일재 패턴(500)을 도포한다.
도면에는 하부기판(100) 상에 씨일재 패턴(500)을 도포하는 것을 도시하였지만, 상부기판(300) 상에 씨일재 패턴(500)을 도포하는 것도 가능하다.
또한, 도면에는 4개의 단위셀을 형성하는 경우를 가정하여 4개의 씨일재 패턴(500)을 도시하였지만, 단위셀의 크기 및 기판(100, 300)의 크기에 따라 단위셀의 개수는 변경가능하며 그에 따라 씨일재 패턴(500) 개수도 변경가능하다.
상기 씨일재 패턴(500)은 메인 패턴(500a) 및 주입구 패턴(500b)으로 형성하는데, 상기 주입구 패턴(500b)의 폭(h2)을 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성한다. 이와 같이, 주입구 패턴(500b)의 폭(h2)을 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성함으로써, 후 공정인 합착 공정시 주입구 패턴(500b)이 인접하는 액정셀로 침입한다 하더라도 그 침입양을 최소화할 수 있어 커팅 공정시, 특히 하부기판(100)의 패드영역 노출을 위해서 상부기판(100)의 일 부분을 커팅하는 것이 원활히 이루어질 수 있게 된다.
상기 주입구 패턴(500b)의 폭(h2)은 0.125mm 이상 0.350mm 이하로 형성하는 것이 바람직하다. 일반적인 씨일재 패턴의 폭은 0.7mm정도인데, 본 발명에서 원하는 효과를 얻기 위해서는 그 절반, 즉 0.350mm이하가 바람직하다. 또한, 씨일재 패턴의 폭이 너무 작으면 도포시 씨일재 패턴에 단락이 생길 수 있기 때문에 씨일재 패턴의 단락을 방지하기 위해서는 씨일재 패턴의 폭을 0.125mm이상으로 형성하는 것이 바람직하다.
상기 씨일재 패턴(500)은 도 4에서와 같이, 메인 패턴(500a), 제1주입구 패턴(500b), 및 제2주입구 패턴(500c)으로 형성할 수도 있다. 여기서, 상기 제2주입 구 패턴(500c)의 폭(h3)은 상기 제1주입구 패턴(500b)의 폭(h2)보다 작게 형성하며, 상기 제1주입구 패턴(500b)의 폭은 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성한다. 이와 같이, 주입구 패턴을 복수개로 형성하고 복수개의 주입구 패턴의 폭을 상기 메인 패턴에서 멀어질수록 단계별로 작게 형성할 경우에는 씨일재 패턴의 도포시 씨일재 패턴에 단락이 생길 우려가 감소되어 보다 안정적인 씨일재 패턴의 도포가 가능하다. 도 4와 같이 씨일재 패턴(500)을 형성할 경우에는 메인 패턴(500a)에서 가장 멀리 형성된 제2주입구 패턴(500c)의 폭을 0.125mm 이상 0.350mm 이하로 형성하는 것이 바람직하다. 한편, 상기 제2주입구 패턴(500c)의 폭(h3)보다 작은 폭을 갖는 제3주입구 패턴을 형성하는 것도 가능하며, 제3주입구 패턴의 폭보다 작은 폭을 갖는 제4주입구 패턴을 형성하는 것도 가능하다.
다음, 도 3c에서 알 수 있듯이, 상기 하부기판(100) 및 상부기판(300)을 합착한다.
상기 양 기판(100, 300)의 합착 공정은 상기 하부기판(100) 및 상부기판(300)을 서로 맞닿게 하여 소정의 압력을 가한 후 상기 씨일재 패턴(500)을 경화하는 공정으로 이루어진다.
상기 하부기판(100) 및 상부기판(300)을 서로 맞닿게 하여 소정의 압력을 가할 경우 상기 씨일재 패턴(500)이 퍼지게 되고 경우에 따라서는 상기 씨일재 패턴(500)이 스크라이브 라인(A)을 넘어서 인접하는 단위셀로 침입할 수 있다.
도 3c에서 A-A라인은 하부기판(100)과 상부기판(300) 모두를 커팅하기 위한 스크라이브 라인에 해당하고, B-B라인은 상부기판(300) 만을 커팅하기 위한 스크라이브 라인에 해당한다.
상기 씨일재 패턴(500)의 경화 공정은 적용되는 씨일재의 종류에 따라 열경화공정 또는 UV조사공정을 통해 수행한다.
다음, 도 3d에서 알 수 있듯이, 상기 합착된 양 기판(100, 300)을 셀 단위로 커팅한다.
상기 커팅공정은 도 3c의 A-A라인에 의해 하부기판(100)과 상부기판(300) 모두를 커팅하는 공정과, 하부기판(100)의 패드부 노출을 위해서 도 3c의 B-B라인에 의해 상부기판(300)의 일 부분을 커팅하는 공정으로 이루어진다.
여기서, 상기 도 3b공정에서, 주입구 패턴(500b)의 폭(h2)을 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성하였기 때문에 상기 도3c공정에서 주입구 패턴(500b)이 인접하는 단위셀로 침입하였다 하더라도 그 침입양이 최소화되어 도 3d공정에서 커팅, 특히 B-B라인의 커팅이 원활히 이루어져 일부 상부기판이 용이하게 떨어지게 된다.
다음, 도시하지는 않았지만, 커팅 후 얻어진 단위셀에 형성된 씨일재의 주입구 패턴(500b)을 통해 하부기판(100) 및 상부기판(300) 사이에 액정을 주입하고 액정 주입 완료후 상기 주입구 패턴(500b)을 봉인함으로서 액정표시소자의 제조를 완료한다.
이하에서는, 도 3 및 도 4를 참조하여 본 발명의 제1실시예에 따른 액정표시 소자의 구조에 대해서 설명하기로 한다.
도 3d에서 알 수 있듯이, 본 발명의 제1실시예에 따른 액정표시소자는 서로 대향하는 하부기판(100) 및 상부기판(300), 그리고 상기 양 기판(100, 300) 사이에 형성되는 씨일재 패턴(500)을 포함하여 이루어진다.
도시하지는 않았지만, 상기 씨일재 패턴(500)의 내부에는 액정층이 형성되게 된다.
상기 씨일재 패턴(500)은, 도 3b에서 알 수 있듯이, 메인 패턴(500a) 및 주입구 패턴(500b)을 구비한다. 여기서, 상기 주입구 패턴(500b)의 폭(h2)은 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성된다. 상기 주입구 패턴(500b)의 폭은 0.125mm 이상 0.350mm 이하로 형성된 것이 바람직하다.
상기 씨일재 패턴(500)은, 도 4에서 알 수 있듯이, 메인 패턴(500a), 제1주입구 패턴(500b), 및 제2주입구 패턴(500c)으로 이루어질 수 있다. 여기서, 상기 제2주입구 패턴(500c)의 폭(h3)은 상기 제1주입구 패턴(500b)의 폭(h2)보다 작게 형성되며, 상기 제1주입구 패턴(500b)의 폭은 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성된다. 상기 제2주입구 패턴(500c)의 폭(h3)은 0.125mm 이상 0.350mm 이하로 형성된 것이 바람직하다.
그 외에, 하부기판(100) 및 상부기판(300)의 구조는 전술한 바와 동일하므로 구체적인 설명은 생략하기로 한다.
제2실시예
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 액정표시소자의 제조공정을 나타낸 개략적인 사시도이다.
우선, 도 5a에서 알 수 있듯이, 하부기판(100) 및 상부기판(300)을 준비한다.
상기 하부기판(100) 및 상부기판(300)의 구체적인 형성공정은 전술한 제1실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
다음, 도 5b에서 알 수 있듯이, 상기 하부 기판(100) 상에 유기막(110)을 형성하고, 그 위에 씨일재 패턴(500)을 도포한다.
상기 씨일재 패턴(500)은 메인 패턴(500a) 및 주입구 패턴(500b)으로 형성한다. 도면에는 하부기판(100) 상에 씨일재 패턴(500)을 도포하는 것을 도시하였지만, 상부기판(300) 상에 씨일재 패턴(500)을 도포하는 것도 가능하다. 또한, 도면에는 4개의 단위셀을 형성하는 경우를 가정하여 4개의 씨일재 패턴(500)을 도시하였지만, 단위셀의 크기 및 기판(100, 300)의 크기에 따라 단위셀의 개수는 변경가능하며 그에 따라 씨일재 패턴(500) 개수도 변경 가능하다.
상기 유기막(110)은 씨일재와의 접착력이 비교적 약하다. 따라서, 하부기판(100) 상에 유기막(110)을 형성하여 유기막(110)이 씨일재 패턴(500)과 접촉하도록 함으로써 하부기판(100)과 씨일재와의 접착력이 상부기판(300)과 씨일재와의 접착력 보다 약하게 된다. 결국, 후술하는 합착공정시 주입구 패턴(500b)의 폭이 인접하는 단위셀로 침입한다 하더라도 커팅 공정시 일부 상부기판(300)이 용이하게 떨 어지게 된다.
상기 유기막(110)으로는 씨일재와의 접착력이 약한 포토 아크릴계 물질을 이용하여 형성하는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
상기 유기막(110)은 도 5b에서와 같이 하부기판(100) 전면에 형성할 수도 있지만, 도 6에서 알 수 있듯이 하부기판(100) 중 일부에는 형성하지 않을 수도 있다. 도 6a는 하부기판(100)의 사시도이고, 도 6b는 도 6a의 I-I라인의 단면도이다.
즉, 도 5b와 같이 상기 유기막(110)을 하부기판(100) 전면에 형성하게 되면 후술하는 커팅공정시 상기 유기막(110)으로 인해 커팅이 용이하게 수행되지 않을 수 있다. 따라서, 도 6에서 알 수 있듯이, 커팅 라인 중 상기 합착 공정시 상기 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인('나'영역)을 제외한 영역에 유기막이 없는 홀(115)을 형성함으로써 유기막(110)으로 인해 커팅이 용이하게 수행되지 않음을 방지할 수 있다. 도 6에서, 합착공정시 상기 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인('나'영역)은 제외하고 홀(115)을 형성해야 커팅 공정시 상부기판(300)의 일부가 용이하게 떨어질 수 있게 된다.
이와 같은 유기막(110)은 액정표시소자의 제조공정시 화소전극 하부에 형성되는 보호막을 유기막으로 대체할 수도 있고, 보호막 상부에 별도의 유기막(110)을 형서할 수도 있다.
다음, 도 5c에서 알 수 있듯이, 상기 하부기판(100) 및 상부기판(300)을 합착한다.
상기 양 기판(100, 300)의 합착 공정은 전술한 제1실시예와 동일하게 상기 하부기판(100) 및 상부기판(300)을 서로 맞닿게 하여 소정의 압력을 가한 후 상기 씨일재 패턴(500)을 경화하는 공정으로 이루어진다.
그 외 구체적인 공정은 전술한 제1실시예와 동일하므로 그 설명은 생략한다.
다음, 도 5d에서 알 수 있듯이, 상기 합착된 양 기판(100, 300)을 셀 단위로 커팅한다.
상기 커팅공정은 도 5c의 A-A라인에 의해 하부기판(100)과 상부기판(300) 모두를 커팅하는 공정과, 하부기판(100)의 패드부 노출을 위해서 도 5c의 B-B라인에 의해 상부기판(300)의 일 부분을 커팅하는 공정으로 이루어진다.
여기서, 상기 도 5b공정에서, 씨일재 패턴(500) 하부에 유기막(110)을 형성하였기 때문에 상기 도5c공정에서 주입구 패턴(500b)이 인접하는 단위셀로 침입하였다 하더라도 하부기판(100)과 씨일재 패턴(500)간의 접착력이 상부기판(300)과 씨일재 패턴(500)간의 접착력보다 떨어져 도 5d공정에서 커팅, 특히 B-B라인의 커팅시 상부기판의 일부가 용이하게 떨어지게 된다.
다음, 도시하지는 않았지만, 커팅 후 얻어진 단위셀에 형성된 씨일재의 주입구 패턴(500b)을 통해 하부기판(100) 및 상부기판(300) 사이에 액정을 주입하고 액정 주입 완료후 상기 주입구 패턴(500b)을 봉인함으로서 액정표시소자의 제조를 완료한다.
이하에서는, 도 5 및 도 6을 참조하여 본 발명의 제2실시예에 따른 액정표시소자의 구조에 대해서 설명하기로 한다.
도 5d에서 알 수 있듯이, 본 발명의 제2실시예에 따른 액정표시소자는 서로 대향하는 하부기판(100) 및 상부기판(300), 상기 하부기판(100) 상에 형성된 유기막(110), 그리고 상기 양 기판(100, 300) 사이에 형성되는 씨일재 패턴(500)을 포함하여 이루어진다.
도시하지는 않았지만, 상기 씨일재 패턴(500)의 내부에는 액정층이 형성되게 된다.
상기 씨일재 패턴(500)은, 도 5d에서 알 수 있듯이, 메인 패턴(500a) 및 주입구 패턴(500b)을 구비한다.
상기 유기막(110)은 씨일재와의 접착력이 약한 포토 아크릴계 물질을 이용하여 형성하는 것이 바람직하다.
상기 유기막(110)은 커팅공정이 이루어져 단위셀이 형성되기 전에는, 도 5b에서와 같이 하부기판(100) 전면에 형성할 수도 있지만, 도 6에서 알 수 있듯이, 커팅 라인 중 합착 공정시 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인('나'영역)을 제외한 영역에 유기막이 없는 홀(115)이 형성된 것이 바람직하다.
그 외에, 하부기판(100) 및 상부기판(300)의 구조는 전술한 바와 동일하므로 구체적인 설명은 생략하기로 한다.
제3실시예
본 발명의 제3실시예에 따른 액정표시소자의 구조 및 제조방법은 전술한 제1실시예 및 제2실시예를 동시에 적용한 형태이다.
먼저 본 발명의 제3실시예에 따른 액정표시소자의 제조방법을 설명하면,
우선, 하부기판(100) 및 상부기판(300)을 준비한다.
다음, 상기 하부기판(100) 상에 유기막(110)을 형성하고, 씨일재 패턴(500)을 도포한다.
상기 씨일재 패턴(500)은 도 3b와 같이, 메인 패턴(500a) 및 주입구 패턴(500b)으로 형성하는데, 상기 주입구 패턴(500b)의 폭(h2)을 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성한다. 상기 주입구 패턴(500b)의 폭(h2)은 0.125mm 이상 0.350mm 이하로 형성하는 것이 바람직하다.
상기 씨일재 패턴(500)은 도 4에서와 같이, 메인 패턴(500a), 제1주입구 패턴(500b), 및 제2주입구 패턴(500c)으로 형성할 수도 있다. 여기서, 상기 제2주입구 패턴(500c)의 폭(h3)은 상기 제1주입구 패턴(500b)의 폭(h2)보다 작게 형성하며, 상기 제1주입구 패턴(500b)의 폭은 상기 메인 패턴(500a)의 폭(h1) 보다 작게 형성한다. 상기 메인 패턴(500a)에서 가장 멀리 형성된 제2주입구 패턴(500c)의 폭을 0.125mm 이상 0.350mm 이하로 형성하는 것이 바람직하다.
상기 유기막(110)은 씨일재와의 접착력이 약한 포토 아크릴계 물질을 이용하여 형성하는 것이 바람직하다.
상기 유기막(110)은 도 5b에서와 같이 하부기판(100) 전면에 형성할 수도 있지만, 도 6에서 알 수 있듯이, 커팅 라인 중 합착 공정시 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인('나'영역)을 제외한 영역에 유기막이 없는 홀(115)이 형성하는 것이 바람직하다.
다음, 상기 하부기판(100) 및 상부기판(300)을 합착한다.
다음, 상기 합착된 양 기판(100, 300)을 셀 단위로 커팅한다.
다음, 커팅 후 얻어진 단위셀에 형성된 씨일재의 주입구 패턴(500b)을 통해 하부기판(100) 및 상부기판(300) 사이에 액정을 주입하고 액정 주입 완료후 상기 주입구 패턴(500b)을 봉인함으로서 액정표시소자의 제조를 완료한다.
본 발명의 제3실시예에 따른 액정표시소자의 구조는, 서로 대향하는 하부기판(100) 및 상부기판(300), 상기 하부기판(100) 상에 형성된 유기막(110), 그리고 상기 양 기판(100, 300) 사이에 형성되는 씨일재 패턴(500)을 포함한다.
상기 씨일재 패턴(500)의 내부에는 액정층이 형성되게 된다.
상기 씨일재 패턴(500) 및 유기막(110)의 구조는 전술한 바와 동일하므로 생략하기로 한다.
이상 본 발명의 바람직한 실시예를 설명하였는데, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 범위내에서 변경 실시될 수 있을 것이다.
이상 설명한 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 씨일재 패턴 중 합착공정시 인접하는 단위셀로 침입할 우려가 있는 주입구 패턴의 폭을 작게 형성함으로써 비록 합착공정시 주입구 패턴의 폭이 인접하는 단위셀로 침입한다 하더라도 그 양을 최소화할 수 있어 커팅공정시 일부 상부기판이 떨어지지 않는 문제점이 해결된다.
둘째, 하부기판 상에 유기막을 형성함으로써 비록 합착공정시 주입구 패턴의 폭이 인접하는 단위셀로 침입한다 하더라도 하부기판과 씨일재와의 접착력이 상부기판과 씨일재와의 접착력 보다 약하게 되어, 커팅 공정시 일부 상부기판이 잘 떨어지게 된다.
Claims (20)
- 하부기판 및 상부기판을 준비하는 공정;상기 양 기판 중 어느 하나의 기판 상에 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 도포하는 공정;상기 양 기판을 합착하는 공정; 및상기 양 기판을 셀 단위로 커팅하는 공정을 포함하여 이루어지고,이때, 상기 씨일재 패턴을 도포하는 공정은 상기 주입구 패턴의 폭을 상기 메인 패턴의 폭 보다 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서,상기 씨일재 패턴을 도포하는 공정은 메인 패턴, 및 복수개의 주입구 패턴을 도포하는 공정으로 이루어지고,이때, 상기 메인 패턴의 폭보다 복수개의 주입구 패턴의 폭을 작게 형성하고, 상기 복수개의 주입구 패턴의 폭은 상기 메인 패턴에서 멀어질수록 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제2항에 있어서,상기 메인 패턴에서 가장 멀리 형성된 주입구 패턴의 폭은 0.125mm 이상 0.350mm 이하로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서,상기 주입구 패턴의 폭은 0.125mm 이상 0.350mm 이하로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 하부기판 및 상부기판을 준비하는 공정;상기 하부 기판 상에 유기막을 형성하는 공정;상기 양 기판 중 어느 한 기판 상에 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 도포하는 공정;상기 양 기판을 합착하는 공정; 및상기 양 기판을 셀 단위로 커팅하는 공정을 포함하여 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
- 제5항에 있어서,상기 유기막을 형성하는 공정은, 커팅 라인 중 상기 합착 공정시 상기 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인을 제외한 영역에 유기막이 없는 홀을 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제5항에 있어서,상기 유기막을 형성하는 공정은 포토 아크릴계 물질을 이용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제5항에 있어서,상기 씨일재 패턴을 도포하는 공정은 상기 주입구 패턴의 폭을 상기 메인 패턴의 폭 보다 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제5항에 있어서,상기 씨일재 패턴을 도포하는 공정은 메인 패턴, 및 복수개의 주입구 패턴을 도포하는 공정으로 이루어지고,이때, 상기 메인 패턴의 폭보다 복수개의 주입구 패턴의 폭을 작게 형성하고, 상기 복수개의 주입구 패턴의 폭은 상기 메인 패턴에서 멀어질수록 작게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제1항 또는 제5항에 있어서,상기 커팅 공정 이후에 액정을 주입하는 공정 및 씨일재의 주입구를 봉인하는 공정을 추가로 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 서로 대향하는 하부기판 및 상부기판; 및상기 양 기판 사이에 형성되며, 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 포함하여 이루어지며,상기 씨일재 패턴은 상기 주입구 패턴의 폭이 상기 메인 패턴의 폭 보다 작은 것을 특징으로 하는 액정표시소자.
- 제10항에 있어서,상기 씨일재 패턴은 메인 패턴, 및 복수개의 주입구 패턴을 구비하고,상기 메인 패턴의 폭보다 복수개의 주입구 패턴의 폭이 작고,상기 복수개의 주입구 패턴의 폭은 상기 메인 패턴에서 멀어질수록 작게 형성된 것을 특징으로 하는 액정표시소자.
- 제12항에 있어서,상기 메인 패턴에서 가장 멀리 형성된 주입구 패턴의 폭은 0.125mm 이상 0.350mm 이하로 형성하는 것을 특징으로 하는 액정표시소자.
- 제10항에 있어서,상기 주입구 패턴의 폭은 0.125mm 이상 0.350mm 이하로 형성된 것을 특징으로 하는 액정표시소자.
- 서로 대향하는 하부기판 및 상부기판;상기 하부 기판 상에 형성된 유기막; 및상기 양 기판 사이에 형성되며, 메인 패턴 및 주입구 패턴을 구비한 씨일재 패턴을 포함하여 이루어진 액정표시소자.
- 제15항에 있어서,상기 유기막은 커팅 라인 중 합착 공정시 상기 주입구 씨일재 패턴이 퍼져 이동하는 커팅 라인을 제외한 영역에 홀이 형성된 것을 특징으로 하는 액정표시소자.
- 제15항에 있어서,상기 유기막은 포토 아크릴계 물질로 형성된 것을 특징으로 하는 액정표시소자.
- 제15항에 있어서,상기 씨일재 패턴은 상기 주입구 패턴의 폭이 상기 메인 패턴의 폭 보다 작게 형성된 것을 특징으로 하는 액정표시소자.
- 제15항에 있어서,상기 씨일재 패턴은 메인 패턴, 및 복수개의 주입구 패턴으로 이루어지고,상기 메인 패턴의 폭보다 복수개의 주입구 패턴의 폭이 작게 형성되고,상기 복수개의 주입구 패턴의 폭은 상기 메인 패턴에서 멀어질수록 작게 형 성된 것을 특징으로 하는 액정표시소자.
- 제11항 또는 제15항에 있어서,상기 양 기판 사이에 액정층이 형성된 것을 특징으로 하는 액정표시소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134995A KR20070071492A (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 및 그 제조방법 |
US11/646,240 US8582075B2 (en) | 2005-12-30 | 2006-12-28 | Method for fabricating a liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134995A KR20070071492A (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070071492A true KR20070071492A (ko) | 2007-07-04 |
Family
ID=38223984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134995A KR20070071492A (ko) | 2005-12-30 | 2005-12-30 | 액정표시소자 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8582075B2 (ko) |
KR (1) | KR20070071492A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7058534B2 (ja) * | 2018-03-27 | 2022-04-22 | シチズンファインデバイス株式会社 | 液晶パネル |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6461731A (en) * | 1987-09-02 | 1989-03-08 | Hitachi Ltd | Liquid crystal display element |
JP2001281677A (ja) * | 2000-03-30 | 2001-10-10 | Sony Corp | 液晶表示装置 |
KR100394028B1 (ko) | 2000-12-28 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
JP3747760B2 (ja) | 2000-09-26 | 2006-02-22 | カシオ計算機株式会社 | 液晶セルの製造方法 |
TW594151B (en) * | 2002-10-24 | 2004-06-21 | Toppoly Optoelectronics Corp | Liquid crystal display and fabricating method thereof |
KR100566611B1 (ko) * | 2002-10-31 | 2006-03-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 및 그 제조 방법 |
KR100965139B1 (ko) | 2003-07-25 | 2010-06-23 | 삼성전자주식회사 | 어레이 기판, 이의 제조 방법, 상기 어레이 기판을포함하는 액정 표시장치 및 이의 제조방법 |
US20050122465A1 (en) * | 2003-09-30 | 2005-06-09 | Citizen Watch Co., Ltd. | Method for manufacturing an apparatus using electro-optical modulating material |
-
2005
- 2005-12-30 KR KR1020050134995A patent/KR20070071492A/ko not_active Application Discontinuation
-
2006
- 2006-12-28 US US11/646,240 patent/US8582075B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8582075B2 (en) | 2013-11-12 |
US20070153225A1 (en) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100662496B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR101266801B1 (ko) | 게이트 인 패널 구조 액정표시장치용 어레이 기판 | |
JPH07159795A (ja) | 液晶表示パネルの製造方法 | |
KR100813004B1 (ko) | 액정표시장치의 셀 절단 공정용 씰 패턴 | |
KR100672641B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR100761477B1 (ko) | 액정패널 스크라이빙방법 및 장치와 액정패널 제조방법 | |
KR101274694B1 (ko) | 씰 패턴 형성방법, 이를 이용한 액정표시장치 및 그의제조방법 | |
KR100213972B1 (ko) | 대면적 액정표시장치 및 그 제조방법 | |
KR20030079429A (ko) | 액정표시소자 및 그 제조방법 | |
KR20070071492A (ko) | 액정표시소자 및 그 제조방법 | |
KR20070071493A (ko) | 액정표시소자 및 그 제조방법 | |
JP2008176204A (ja) | 液晶表示装置の製造方法 | |
KR101244662B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR20040011671A (ko) | 액정표시소자 | |
GB2427503A (en) | Method of filling a liquid crystal display device | |
KR101289064B1 (ko) | 액정표시소자의 제조방법 | |
JP4720336B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
KR100218576B1 (ko) | 대면적 액정표시장치 및 그 제조방법 | |
KR20090053606A (ko) | 액정표시장치의 제조 방법 | |
KR101264676B1 (ko) | 패턴 형성 방법 및 그를 이용한 액정표시소자 제조방법 | |
KR100816330B1 (ko) | 액정 표시 장치용 패널 절단 장치 | |
KR101367563B1 (ko) | 액정표시장치의 제조방법 | |
KR101192785B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR100672638B1 (ko) | 액정표시소자의 제조방법 | |
WO2008035421A1 (fr) | Panneau d'affichage à cristaux liquides et procédé de production de ce panneau |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E601 | Decision to refuse application |