KR20050077850A

KR20050077850A - Liquid crystal display and driving method thereof

Info

Publication number: KR20050077850A
Application number: KR1020040005410A
Authority: KR
Inventors: 박보윤
Original assignee: 삼성전자주식회사
Priority date: 2004-01-28
Filing date: 2004-01-28
Publication date: 2005-08-04

Abstract

본 발명은 임펄시브 구동 액정 표시 장치에 관한 것으로, 한 프레임에서 홀수 번째 화소행에 인가되는 데이터 전압의 종류와 짝수 번째 화소행에 인가되는 데이터 전압의 종류는 서로 상이하다. 또한 이웃한 프레임 간에 인가되는 데이터 전압의 인가 순서 역시 상이하다. 여기서 데이터 전압은 정상 데이터에 대응하는 정상 데이터 전압과 임펄시브 구동을 위한 블랙 데이터에 대응하는 블랙 데이터 전압을 포함한다. 이와 같이 정상 데이터 전압과 블랙 데이터 전압 화소행 별로 번갈아 인가하고 이웃한 프레임간의 데이터 인가 순서를 반대로 하여, 블랙 데이터 전압을 삽입하므로 프레임 주파수를 증가시키지 않고 임펄시브 구동을 실시하므로 액정 표시 장치의 화질이 향상된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impulsive driving liquid crystal display device, wherein the types of data voltages applied to odd-numbered pixel rows in one frame are different from those of data voltages applied to even-numbered pixel rows. In addition, the application order of data voltages applied between neighboring frames is also different. The data voltage includes a normal data voltage corresponding to the normal data and a black data voltage corresponding to the black data for impulsive driving. In this way, the normal data voltage and the black data voltage are alternately applied to each pixel row, and the data application order between neighboring frames is reversed. Since the black data voltage is inserted, impulsive driving is performed without increasing the frame frequency. Is improved.

Description

Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a liquid crystal display and a driving method thereof.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.A typical liquid crystal display (LCD) includes two display panels provided with pixel electrodes and a common electrode, and a liquid crystal layer having dielectric anisotropy interposed therebetween. The pixel electrodes are arranged in a matrix and connected to switching elements such as thin film transistors (TFTs) to receive data voltages one by one in sequence. The common electrode is formed over the entire surface of the display panel and receives a common voltage. The pixel electrode, the common electrode, and the liquid crystal layer therebetween form a liquid crystal capacitor, and the liquid crystal capacitor becomes a basic unit that forms a pixel together with a switching element connected thereto.

이러한 액정 표시 장치에서는 화소 전극과 공통 전극에 각각 데이터 전압과 공통 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임 별로, 행 별로, 또는 화소 별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.In such a liquid crystal display, an electric field is generated in the liquid crystal layer by applying a data voltage and a common voltage to the pixel electrode and the common electrode, respectively, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. . In this case, in order to prevent deterioration caused by the application of an electric field in one direction for a long time, the polarity of the data voltage with respect to the common voltage is inverted on a frame, row, or pixel basis.

그런데 이와 같이 데이터 전압의 극성을 반전시키는 경우에 액정 분자의 응답 속도가 느려 액정 축전기가 목표 전압으로 충전되기까지 시간이 오래 걸리므로 화면이 선명하지 못하고 흐릿해지는(blurring) 현상이 발생한다. 이러한 문제를 해결하기 위하여 짧은 시간 동안 블랙 화면을 삽입하는 임펄시브(impulsive) 구동 방식이 개발되었다.However, when the polarity of the data voltage is inverted as described above, the response speed of the liquid crystal molecules is slow, so that it takes a long time for the liquid crystal capacitor to charge to the target voltage, so that the screen is not clear and blurring occurs. In order to solve this problem, an impulsive driving method for inserting a black screen for a short time has been developed.

이러한 임펄시브 구동 방식은 일정 주기로 백라이트 램프를 꺼서 화면 전체를 블랙으로 만드는 방식(impulsive emission type)과 실질적으로 표시에 관여하는 정상 데이터 전압 외에 일정 주기로 블랙 데이터 전압을 화소에 인가하는 방식(cyclic resetting type)이 있다.Such an impulsive driving method turns off the backlight lamp at a predetermined cycle to make the entire screen black (impulsive emission type) and applies a black data voltage to the pixel at a constant cycle in addition to the normal data voltage that is substantially involved in the display (cyclic resetting type). There is).

그러나 이러한 방식들은 여전히 액정의 늦은 응답 속도를 보상하지 못할 뿐 아니라 백라이트 램프의 반응 속도 또한 늦기 때문에, 화면의 잔상이나 플리커(flicker) 등이 발생하여 화질이 떨어지는 문제가 존재한다. 특히, 블랙 데이터 전압을 인가하는 방식의 경우 정상 데이터 전압의 인가 시간이 줄어들어 액정 축전기가 목표 전압에 이르지 못하는 문제가 있다.However, these methods still do not compensate for the late response speed of the liquid crystal, but also the response speed of the backlight lamp is slow, there is a problem that the image quality is deteriorated due to the afterimage of the screen or flicker occurs. In particular, in the case of applying the black data voltage, the application time of the normal data voltage is shortened, so that the liquid crystal capacitor does not reach the target voltage.

본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로, 정상 데이터 전압의 인가 시간을 단축시키지 않고 임펄시브 구현을 실시하는 것이다.The technical problem to be achieved by the present invention is to solve this problem, and to implement an impulsive implementation without reducing the application time of the normal data voltage.

이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 액정 표시 장치는, According to an aspect of the present invention for achieving the above technical problem,

게이트 온 전압을 전달하는 복수의 게이트선,A plurality of gate lines transferring a gate-on voltage,

정상 데이터 전압과 임펄시브 데이터 전압을 번갈아 전달하는 복수의 데이터선,A plurality of data lines alternately transferring a normal data voltage and an impulsive data voltage;

상기 게이트선 및 상기 데이터선에 연결되어 상기 게이트 온 전압에 의하여 도통되어 상기 데이터 전압을 전달하는 스위칭 소자를 포함하는 복수의 화소행,A plurality of pixel rows connected to the gate line and the data line and including a switching element that is connected by the gate-on voltage to transfer the data voltage;

상기 각 게이트선에 연결되어 상기 게이트 온 전압을 차례로 인가하는 게이트 구동부, 그리고A gate driver connected to each of the gate lines to sequentially apply the gate-on voltage, and

상기 데이터 전압을 상기 데이터선에 인가하는 데이터 구동부A data driver for applying the data voltage to the data line

를 포함하고,Including,

한 화소행에 인가되는 상기 데이터 전압의 종류는 인접한 화소행에 인가되는 데이터 전압의 종류와 상이하고, The type of data voltage applied to one pixel row is different from the type of data voltage applied to adjacent pixel rows,

한 프레임에 인가되는 상기 데이터 전압의 인가 순서는 인접한 프레임에 인가되는 데이터 전압의 인가 순서와 상이하다.The order of applying the data voltages applied to one frame is different from the order of applying the data voltages applied to adjacent frames.

본 발명은 상기 게이트 구동부 및 상기 데이터 구동부를 제어하고 상기 데이터 전압에 대응하는 영상 데이터를 상기 데이터 구동부에 인가하는 신호 제어부를 더 포함할 수 있다. The present invention may further include a signal controller which controls the gate driver and the data driver and applies the image data corresponding to the data voltage to the data driver.

상기 영상 데이터는 상기 정상 데이터 전압에 대응하는 정상 데이터와 상기 임펄시브 데이터 전압에 대응하는 임펄시브 데이터를 포함하고, 한 프레임용으로 인가되는 상기 정상 데이터와 상기 임펄시브 데이터의 인가 순서는 인접한 프레임용으로 인가되는 인가 순서와 다른 것이 바람직하다.The image data includes normal data corresponding to the normal data voltage and impulsive data corresponding to the impulsive data voltage, and the order of applying the normal data and the impulsive data applied for one frame is for an adjacent frame. It is preferable to be different from the order of application.

상기 신호 제어부는 홀수 번째 프레임일 때, 상기 임펄시브 데이터, 상기 정상 데이터의 순서로 상기 화소행 단위로 상기 데이터를 번갈아 전달하고, 짝수 번째 프레임일 때, 상기 정상 데이터, 상기 임펄시브 데이터의 순서로 상기 화소행 단위로 상기 데이터를 번갈아 전달하는 것이 좋다.The signal controller alternately transfers the data in the pixel row unit in the order of the impulsive data and the normal data when the odd-numbered frame, and in the order of the normal data and the impulsive data when the even-numbered frame, The data may be alternately transferred in the pixel row unit.

본 발명의 다른 특징은 복수의 게이트선과 복수의 데이터선에 연결된 스위칭 소자를 포함하는 복수의 화소행을 포함하는 액정 표시 장치의 구동 방법으로서,Another aspect of the present invention is a driving method of a liquid crystal display device including a plurality of pixel rows including a switching element connected to a plurality of gate lines and a plurality of data lines.

한 프레임에서, 상기 게이트선에 게이트 온 전압을 차례로 인가하여 상기 스위칭 소자를 턴온시키는 단계,In one frame, turning on the switching device by sequentially applying a gate-on voltage to the gate line,

상기 데이터선을 통하여 한 화소행에 정상 데이터 전압과 임펄시브 데이터 전압 중 하나의 데이터 전압을 인가하는 단계,Applying one data voltage of a normal data voltage and an impulsive data voltage to one pixel row through the data line;

상기 데이터선을 통하여 상기 화소행에 이웃한 다른 화소행에 나머지 데이터 전압을 인가하는 단계, 그리고Applying a remaining data voltage to another pixel row adjacent to the pixel row through the data line, and

다음 프레임에서, 상기 단계를 반복하고, 이전 프레임에서 각 화소행에 인가하는 데이터 전압의 인가 순서를 이전 프레임에서의 인가 순서와 반대로 하는 단계를 포함한다.In the next frame, the step is repeated, and the order of applying the data voltage applied to each pixel row in the previous frame is reversed.

상기 임펄시브 데이터 전압은 블랙 데이터 전압인 것이 바람직하며, 또한 상기 정상 데이터 전압과 상기 임펄시브 데이터 전압의 인가 기간은 각각 1 수평 주기일 수 있다.Preferably, the impulsive data voltage is a black data voltage, and the application period of the normal data voltage and the impulsive data voltage may be one horizontal period.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver 500 connected thereto. The gray voltage generator 800 connected to the signal generator 500 and a signal controller 600 for controlling the gray voltage generator 800 are included.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함하며, 구조적으로 볼 때 하부 표시판(100)과 상부 표시판(200) 및 그 사이의 액정층(3)을 포함한다.The liquid crystal panel assembly 300 includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m and a plurality of pixels connected to the plurality of display signal lines G ₁ -G _n , D ₁ -D _m in an equivalent circuit, and arranged in a substantially matrix form. In terms of structure, the lower panel 100, the upper panel 200, and the liquid crystal layer 3 therebetween are included.

표시 신호선(G₁-G_n, D₁-D_m)은 게이트 신호(주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터선(D₁-D _m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D ₁-D_m)은 대략 열 방향으로 뻗어 있으며 이들 또한 서로가 거의 평행하다.The display signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n transmitting gate signals (also called scan signals) and data lines D ₁ transferring data signals. It includes -D _m). gate lines (G ₁ -G _n) may extend substantially in a row direction and extending in the column direction are substantially parallel to each other and almost the data line (D ₁ -D _m) thereof is also substantially from each other Parallel

각 화소는 표시 신호선(G₁-G_n, D₁-D_m)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element Q connected to a display signal line G ₁ -G _n , D ₁ -D _m , and a liquid crystal capacitor C _LC and a storage capacitor C _ST connected thereto. It includes. The holding capacitor C _ST can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 따위의 삼단자 소자로서, 게이트선(G₁-G_n) 및 데이터선(D₁-D_m)에 각각 연결되어 있는 제어 단자와 입력 단자, 그리고 액정 축전기(C_LC) 및 유지 축전기(C_ST)에 연결되어 있는 출력 단자를 가지고 있다.The switching element Q is a three-terminal element such as a thin film transistor provided in the lower panel 100, and is a control terminal connected to the gate line G ₁ -G _n and the data line D ₁ -D _m , respectively. It has an input terminal and an output terminal connected to a liquid crystal capacitor (C _LC ) and a holding capacitor (C _ST ).

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C _LC has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270. It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the entire surface of the upper panel 200 and receives a common voltage V _com . Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

액정 축전기(C_LC)의 보조적인 역할을 하는 유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _ST , which serves as an auxiliary part of the liquid crystal capacitor C _LC , is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage V _com is applied to this separate signal line. However, the storage capacitor C _ST may be formed such that the pixel electrode 190 overlaps the front end gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 정해진 수의 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 원색을 표시하게(시간 분할) 하여 이 색상들의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 색 필터(230)를 구비함을 보여주고 있다. 색필터(230)의 색상은 빛의 삼원색인 적색(red), 녹색(green) 및 청색(blue)의 3색이거나, 이들 삼원색에 백색(또는 투명)을 더한 4색일 수 있다. 또한, 시안(cyan), 마젠타(magenta), 노랑(yellow)의 삼원색을 독립적으로 또는 빛의 삼원색과 함께 사용할 수도 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel may uniquely display one of a predetermined number of primary colors (spatial division) or each pixel may alternately display the primary colors over time (time division). In this way, the desired color can be recognized in time. 2 shows that each pixel includes a color filter 230 in an area corresponding to the pixel electrode 190 as an example of spatial division. The color of the color filter 230 may be three colors of red, green, and blue, which are three primary colors of light, or four colors of which white (or transparent) is added to these three primary colors. In addition, three primary colors of cyan, magenta, and yellow may be used independently or in combination with three primary colors of light. Unlike FIG. 2, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.A polarizer (not shown) for polarizing light is attached to an outer surface of at least one of the two display panels 100 and 200 of the liquid crystal panel assembly 300.

계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(V_com)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.The gray voltage generator 800 generates two sets of gray voltages related to the transmittance of the pixel. One of the two sets has a positive value for the common voltage (V _com ) and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.The gate driver 400 is connected to the gate lines G ₁ -G _n of the liquid crystal panel assembly 300 to gate signals formed of a combination of a gate on voltage Von and a gate off voltage Voff from the outside. Applied to (G ₁ -G _n ).

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 하나 이상의 단위 회로로 이루어진다.The data driver 500 is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 to select the gray voltage from the gray voltage generator 800 and apply the gray voltage to the pixel as a data signal. Is done.

게이트 구동부(400) 또는 데이터 구동부(500)는 집적 회로(IC, integrated circuit) 칩의 형태로 테이프 캐리어 패키지(TCP, tape carrier package)(도시하지 않음)에 실장되어 액정 표시판 조립체(300)에 부착될 수도 있고, TCP 없이 액정 표시판 조립체(300) 위에 직접 장착될 수도 있으며(chip on glass, COG 실장 방식), 화소의 박막 트랜지스터와 함께 액정 표시판 조립체(300)에 직접 형성될 수도 있다.The gate driver 400 or the data driver 500 is mounted on a tape carrier package (TCP) (not shown) in the form of an integrated circuit (IC) chip and attached to the liquid crystal panel assembly 300. It may be directly mounted on the liquid crystal panel assembly 300 without TCP (chip on glass, COG mounting method), or may be formed directly on the liquid crystal panel assembly 300 together with the thin film transistor of the pixel.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.The signal controller 600 controls operations of the gate driver 400 and the data driver 500.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.The display operation of such a liquid crystal display device will now be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 적색, 녹색, 청색의 3색 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공 받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등의 제어 신호를 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.The signal controller 600 may input red, green, and blue three-color image signals R, G, and B and an input control signal, for example, a vertical synchronization signal, from an external graphic controller (not shown). Vsync), a horizontal sync signal (Hsync), a main clock (MCLK), and a data enable signal (DE). The signal controller 600 appropriately processes the image signals R, G, and B according to the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and performs a gate control signal CONT1. And after generating a control signal such as a data control signal CONT2, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal DAT are transmitted to the data driver 500. Export to

이때, 영상 신호(DAT)는 입력 영상 신호(R, G, B)에 기초하여 만들어낸 정상 데이터와 임펄시브 구동을 위하여 화소의 휘도를 최소로 하는 블랙 데이터를 포함하며, 정상 데이터와 블랙 데이터는 화소행을 번갈아 가며 출력된다. 따라서 정상 데이터와 블랙 데이터는 1 수평 주기(또는 "1H")[수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기] 동안 한 번씩 번갈아 출력된다. In this case, the image signal DAT includes normal data generated based on the input image signals R, G, and B and black data that minimizes the luminance of the pixel for impulsive driving. The pixels are alternately output. Therefore, the normal data and the black data are alternately output once during one horizontal period (or " 1H ") (one period of the horizontal synchronization signal Hsync and the data enable signal DE).

게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate-on voltage Von, a gate clock signal CPV for controlling the output timing of the gate-on voltage Von, and a gate-on voltage ( An output enable signal OE or the like that defines the duration of Von).

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 includes a horizontal synchronization start signal STH indicating the start of input of the image data DAT, a load signal LOAD for applying a data voltage to the data lines D ₁ -D _m , and a common voltage V. _com ), the inversion signal RVS, the data clock signal HCLK, and the like, which inverts the polarity of the data voltage (hereinafter, referred to as "polarity of the data voltage" by reducing the "polarity of the data voltage with respect to the common voltage"). .

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소를 위한 정상 데이터 또는 블랙 데이터를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환하고, 이를 해당 데이터선(D₁-D_m)에 인가한다.The data driver 500 sequentially receives and shifts normal data or black data for one row of pixels according to the data control signal CONT2 from the signal controller 600, and the gray voltage from the gray voltage generator 800. By selecting the gray scale voltage corresponding to each of the image data DAT, the image data DAT is converted into the corresponding data voltage and applied to the corresponding data lines D ₁ -D _m .

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가한다. 그러면 이 게이트선(G ₁-G_n)에 연결된 스위칭 소자(Q)가 도통되고 이에 따라 데이터선(D₁-D_m)에 인가된 데이터 전압이 도통된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.The gate driver 400 applies the gate-on voltage Von to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600. Then, the switching element Q connected to the gate lines G ₁ -G _n is turned on, so that the data voltage applied to the data lines D ₁ -D _m is connected to the corresponding pixel through the turned on switching element Q. Is approved.

화소에 인가된 데이터 전압과 공통 전압(V_com)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타나고, 액정 분자들은 이 화소 전압의 크기에 따라 그 배열을 달리한다. 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화하며, 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The difference between the data voltage applied to the pixel and the common voltage V _com is represented as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage, and the liquid crystal molecules vary in arrangement depending on the magnitude of the pixel voltage. Accordingly, the polarization of the light passing through the liquid crystal layer 3 changes, and the change in the polarization is represented by the change in the transmittance of the light by polarizers (not shown) attached to the display panels 100 and 200.

1 수평 주기가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("라인 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전").After one horizontal period, the data driver 500 and the gate driver 400 repeat the same operation with respect to the pixels in the next row. In this manner, the gate-on voltages Von are sequentially applied to all the gate lines G ₁ -G _n during one frame to apply data voltages to all the pixels. At the end of one frame, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each pixel is opposite to that of the previous frame ("frame inversion). "). In this case, the polarity of the data voltage flowing through one data line may be changed (“line inversion”) within one frame or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS ( "Dot reversal").

그러면, 도 3을 참고로 하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 임펄시브 구동 방법에 대하여 상세하게 설명한다.Next, an impulsive driving method of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3의 (a) 및 (b)는 각각 본 발명의 실시예에 따라 홀수 번째 프레임과 짝수 번째 프레임에서 블랙 데이터 전압이 인가되는 형태를 도시한 도면이다.3 (a) and 3 (b) are diagrams illustrating a form in which black data voltages are applied in odd-numbered and even-numbered frames, respectively, according to an embodiment of the present invention.

앞서 설명한 바와 같이 신호 제어부(600)는 정상 데이터와 블랙 데이터를 교대로 영상 데이터(DAT)로서 데이터 구동부(500)에 제공하는 한편, 수직 동기 시작 신호(STV), 출력 인에이블 신호(OE) 및 게이트 클록 신호(CPV)를 게이트 구동부(400)에 제공하여 주사를 진행하도록 한다.As described above, the signal controller 600 alternately provides the normal data and the black data to the data driver 500 as the image data DAT, while the vertical synchronization start signal STV, the output enable signal OE, The gate clock signal CPV is provided to the gate driver 400 to perform scanning.

복수의 데이터선(D1-Dm)에 인가되는 데이터 전압은 정상 데이터에 대응하는 정상 데이터 전압과 블랙 데이터에 대응하는 블랙 데이터 전압의 두 가지로 도시되어 있다. 본 발명의 실시예에서, 홀수 번째 프레임일 때, 홀수 번째 화소행에 블랙 데이터 전압이 인가되고 짝수 번째 화소행에 정상 데이터 전압이 인가된다. 하지만 반대로 짝수 번째 프레임일 때, 홀수 번째 화소행에 정상 데이터 전압이 인가되고 짝수 번째 화소행에 블랙 데이터 전압이 인가된다. 이를 위해 신호 제어부(600)에서 데이터 구동부(500)에 영상 데이터(DAT)가 인가될 때, 홀수 번째 프레임용 영상 데이터(DAT)는 홀수 번째 화소행에 해당하는 영상 신호 대신에 블랙 데이터를 전송하고 짝수 번째 화소행의 정상적인 영상 신호를 그대로 전송하여, 화소행 단위로 블랙 데이터와 정상적인 영상 데이터가 번갈아 인가되도록 한다. 또한 짝수 번째 프레임용 영상 데이터(DAT)는 홀수 번째 화소행의 정상적인 영상 신호는 그대로 전송하지만 짝수 번째 화소행에 해당하는 영상 신호 대신에 블랙 데이터를 전송하여, 화소행 단위로 정상적인 영상 데이터와 블랙 데이터가 번갈아 인가되도록 한다. 이처럼, 화소행마다 정상 데이터 전압과 블랙 데이터 전압이 교대로 인가되므로, 이를 위해 정상 데이터 전압과 블랙 데이터 전압의 인가 시간은 각각 1H씩이다.The data voltages applied to the plurality of data lines D1 -Dm are illustrated as two types, a normal data voltage corresponding to normal data and a black data voltage corresponding to black data. In an embodiment of the present invention, when an odd numbered frame, a black data voltage is applied to an odd pixel row and a normal data voltage is applied to an even pixel row. On the contrary, in the even-numbered frame, the normal data voltage is applied to the odd-numbered pixel rows and the black data voltage is applied to the even-numbered pixel rows. To this end, when the image data DAT is applied to the data driver 500 by the signal controller 600, the odd-numbered frame image data DAT transmits black data instead of the image signal corresponding to the odd-numbered pixel rows. Normal image signals of even-numbered pixel rows are transmitted as they are, so that black data and normal image data are alternately applied in units of pixel rows. In addition, even-numbered frame image data (DAT) transmits normal image signals of odd-numbered pixel rows as they are, but transmits black data instead of image signals corresponding to even-numbered pixel rows. Alternately. As described above, since the normal data voltage and the black data voltage are alternately applied to each pixel row, the application time of the normal data voltage and the black data voltage is 1H, respectively.

비록 본 발명의 실시예에서 홀수 번째 프레임일 때 홀수 번째 화소행에 블랙 데이터 전압이 인가되고 짝수 번째 화소행에 정상 데이터 전압이 인가되고, 짝수 번째 프레임일 때 그 반대로 정상 데이터 전압과 블랙 데이터 전압이 번갈아 인가되지만, 이러한 프레임 순서에 따른 정상 데이터 전압과 블랙 데이터 전압의 인가 순서는 바뀔 수 있음이 자명하다. 이때, 신호 제어부(600)에서 데이터 구동부(500)에 인가되는 영상 데이터(DAT)의 정상 데이터와 블랙 데이터의 인가 순서 역시 데이터 전압의 인가 순서에 맞게 바뀔 수 있다.Although the black data voltage is applied to the odd-numbered pixel rows and the normal data voltage is applied to the even-numbered pixel rows in the embodiment of the present invention, the normal data voltage and the black data voltage are vice versa. Although alternately applied, it is apparent that the order of applying the normal data voltage and the black data voltage according to the frame order may be changed. In this case, the application order of the normal data and the black data of the image data DAT applied to the data driver 500 by the signal controller 600 may also be changed in accordance with the application order of the data voltage.

그러면 정상 데이터 전압과 블랙 데이터 전압의 주사에 대하여 더욱 상세하게 설명한다.The scan of the normal data voltage and the black data voltage will now be described in more detail.

먼저, 홀수 번째 프레임인 첫 번째 프레임에서, 신호 제어부(600)는 게이트 구동부(400)에 인가되는 수직 동기 시작 신호(STV)에 데이터 인가용 펄스를 생성한다.First, in the first frame, which is an odd numbered frame, the signal controller 600 generates a pulse for applying data to the vertical synchronization start signal STV applied to the gate driver 400.

수직 동기 신호(STV)의 펄스를 받은 게이트 구동부(400)는 첫 번째 게이트선(G1)에서부터 차례대로 출력 인에이블 신호(OE)에 따라 펄스 폭이 정해진 게이트 온 전압(Von)을 출력한다. 그로 인해, 첫 번째 게이트선(G1)에 연결된 화소행에서부터 마지막 게이트선(Gn)에 연결된 화소행까지 차례대로 블랙 데이터 전압과 정상 데이터 전압이 교대로 인가된다. 그에 따라 각 화소행들은 차례대로 자신의 데이터 전압을 충전한다.The gate driver 400 receiving the pulse of the vertical synchronization signal STV outputs the gate-on voltage Von of which the pulse width is determined according to the output enable signal OE in order from the first gate line G1. Therefore, the black data voltage and the normal data voltage are alternately applied from the pixel row connected to the first gate line G1 to the pixel row connected to the last gate line Gn. As a result, each pixel row in turn charges its data voltage.

즉, 홀수 번째 프레임에서, 신호 제어부(600)는 화소행 별로 블랙 데이터 다음에 정상 데이터를 번갈아 데이터 구동부(600)에 인가하므로, 홀수 번째 게이트선에 연결된 화소행에서는 블랙 데이터 전압이 인가되고 짝수 번째 게이트선에 연결된 화소행에는 정상 데이터 전압이 인가된다[도 3의 (a)].That is, in the odd-numbered frame, since the signal controller 600 alternately applies the black data after the black data to the data driver 600 for each pixel row, the black data voltage is applied to the pixel row connected to the odd-numbered gate line and the even-numbered pixel row is applied. The normal data voltage is applied to the pixel row connected to the gate line (Fig. 3 (a)).

첫 번째 프레임에 대한 데이터 주사 동작이 끝나면, 신호 제어부(600)는 짝수 번째인 두 번째 프레임에 대한 데이터 주사를 위하여 게이트 구동부(400)에 인가되는 수직 동기 시작 신호(STV)에 데이터 인가용 펄스를 생성한다.After the data scanning operation for the first frame is finished, the signal controller 600 applies a data application pulse to the vertical synchronization start signal STV applied to the gate driver 400 to scan the data for the even-numbered second frame. Create

위에서 이미 설명한 것처럼, 이 수직 동기 시작 신호(STV)에 의해 게이트 구동부(400)는 출력 인에이블 신호(OE)에 의해 정해진 펄스 폭을 갖는 게이트 온 전압(Von)을 첫 번째 게이트선(G1)에서부터 마지막 게이트선(Gn)으로 차례로 인가한다.As described above, the vertical synchronization start signal STV causes the gate driver 400 to generate a gate-on voltage Von having a pulse width determined by the output enable signal OE from the first gate line G1. The last gate line Gn is sequentially applied.

하지만 짝수 번째 프레임에서, 신호 제어부(600)는 화소행 별로 정상 데이터 다음에 블랙 데이터를 번갈아 데이터 구동부(600)에 인가하므로, 홀수 번째 게이트선에 연결된 화소행에서는 정상 데이터 전압이 인가되고, 짝수 번째 게이트선에 연결된 화소행에는 블랙 데이터 전압이 인가된다[도 3의 (b)].However, in the even-numbered frame, since the signal controller 600 alternately applies normal data followed by black data to the data driver 600 for each pixel row, the normal data voltage is applied to the pixel row connected to the odd-numbered gate line, and even-numbered pixels are applied. A black data voltage is applied to the pixel row connected to the gate line (Fig. 3B).

이후의 프레임에서도, 홀수 번째 프레임과 짝수 번째 프레임일 때 블랙 데이터와 정상 데이터의 인가 순서를 반대로 하여, 화소행별로 블랙 데이터 전압과 정상 데이터 전압이 번갈아 인가될 수 있도록 한다.In the subsequent frames, the application order of the black data and the normal data in the odd and even frames is reversed, so that the black data voltage and the normal data voltage are alternately applied for each pixel row.

이와 같이, 홀수 번째 프레임과 짝수 번째 프레임일 때 블랙 데이터 전압과 정상 데이터 전압이 인가되는 화소행을 엇갈리게 하므로, 두 프레임이 합해질 때 하나의 완성된 영상과 하나의 블랙 프레임이 얻어진다. 이로 인해, 프레임 주파수를 증가시키지 않고 블랙 데이터 전압을 삽입할 수 있으므로, 임펄시브 구현 효과가 얻어지는 동시에 화소의 데이터 충전 시간의 감소로 인한 화질 악화가 감소된다. 또한 이런 방식으로 화소행 단위로 블랙 데이터 전압과 정상 데이터 전압이 교대로 인가되므로, NTSC(National Television System Committee) 방식을 이용하여 텔레비젼 방송 신호를 전송할 경우 별도의 디인터레이스(deinterlace) 처리 동작이 필요 없으므로 신호 처리 효율이나 처리 시간 등을 줄일 수 있다.As such, when the odd and even frames are interlaced with the pixel rows to which the black data voltage and the normal data voltage are applied, one completed image and one black frame are obtained when the two frames are combined. As a result, the black data voltage can be inserted without increasing the frame frequency, so that an impulsive implementation effect is obtained and image quality deterioration due to a reduction in the data charging time of the pixel is reduced. In addition, since the black data voltage and the normal data voltage are alternately applied in units of pixel rows in this manner, when the TV broadcast signal is transmitted using the National Television System Committee (NTSC) method, a separate deinterlace processing operation is not necessary. Processing efficiency and processing time can be reduced.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이, 프레임 주파수를 증가시키지 않고 임펄시브 구현을 실시하므로, 화소의 데이터 전압 충전 시간이 감소되지 않고 액정 표시 장치의 화질이 향상된다.As such, since the impulsive implementation is performed without increasing the frame frequency, the data voltage charging time of the pixel is not reduced and the image quality of the liquid crystal display is improved.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3의 (a) 및 도 3의 (b)는 각각 본 발명의 실시예에 따라 홀수 번째 프레임과 짝수 번째 프레임에서 블랙 데이터 전압이 인가되는 형태를 도시한 도면이다.3 (a) and 3 (b) are diagrams illustrating a form in which black data voltages are applied in odd-numbered and even-numbered frames, respectively, according to an exemplary embodiment of the present invention.

Claims

A plurality of gate lines transferring a gate-on voltage,

A plurality of data lines alternately transferring a normal data voltage and an impulsive data voltage;

A plurality of pixel rows connected to the gate line and the data line and including a switching element that is connected by the gate-on voltage to transfer the data voltage;

A gate driver connected to each of the gate lines to sequentially apply the gate-on voltage, and

A data driver for applying the data voltage to the data line

Including,

The type of data voltage applied to one pixel row is different from the type of data voltage applied to adjacent pixel rows,

The order of applying the data voltages applied to one frame is different from the order of applying the data voltages applied to adjacent frames.

Liquid crystal display.

In claim 1,

And a signal controller configured to control the gate driver and the data driver and to apply image data corresponding to the data voltage to the data driver.

In claim 2,

The image data includes normal data corresponding to the normal data voltage and impulsive data corresponding to the impulsive data voltage,

And an application order of the normal data and the impulsive data applied for one frame is different from an application order applied for the adjacent frame.

In claim 3,

And the signal controller alternately transfers the data in the pixel row unit in the order of the impulsive data and the normal data when an odd numbered frame is used.

In claim 3,

And the signal controller alternately transfers the data in the pixel row unit in the order of the normal data and the impulsive data when the frame is even.

The method of claim 4 or 5,

The impulsive data voltage is a black data voltage.

In claim 6,

And an application period of the normal data voltage and the impulsive data voltage is one horizontal period, respectively.

A driving method of a liquid crystal display device including a plurality of pixel rows including switching elements connected to a plurality of gate lines and a plurality of data lines.

In one frame, turning on the switching device by sequentially applying a gate-on voltage to the gate line,

Applying one data voltage of a normal data voltage and an impulsive data voltage to one pixel row through the data line; and

Applying a remaining data voltage to another pixel row adjacent to the pixel row through the data line;

In the next frame, repeating the above steps and reversing the application order of the data voltages applied to each pixel row in the previous frame as opposed to the application order in the previous frame.

Method of driving a liquid crystal display comprising a.

In claim 8,

The driving time of the normal data voltage and the impulsive data voltage is 1 horizontal period, respectively.

In claim 9,

And the impulsive data voltage is a black data voltage.