KR20050067308A - Method for fabricating liquid crystal display panel improving process of making wires - Google Patents

Method for fabricating liquid crystal display panel improving process of making wires Download PDF

Info

Publication number
KR20050067308A
KR20050067308A KR1020030098189A KR20030098189A KR20050067308A KR 20050067308 A KR20050067308 A KR 20050067308A KR 1020030098189 A KR1020030098189 A KR 1020030098189A KR 20030098189 A KR20030098189 A KR 20030098189A KR 20050067308 A KR20050067308 A KR 20050067308A
Authority
KR
South Korea
Prior art keywords
pad
gate
substrate
electrode
forming
Prior art date
Application number
KR1020030098189A
Other languages
Korean (ko)
Inventor
권오남
남승희
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030098189A priority Critical patent/KR20050067308A/en
Publication of KR20050067308A publication Critical patent/KR20050067308A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 액정표시패널 제조방법은 접촉저항을 기존과 동일하게 유지하면서 금속배선의 형성공정을 단순화하기 위한 것으로, 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부 및 패드부에 각각 게이트/데이터라인 및 게이트/데이터 패드 배선으로 구성되는 금속배선을 형성하는 단계; 상기 제 1 기판의 화소부에 게이트전극 및 소오스/드레인전극으로 구성되는 스위칭소자를 형성하는 단계; 상기 제 1 기판 전면에 층간절연막을 증착하는 단계; 상기 층간절연막이 증착된 제 1 기판 전면에 감광성 물질을 도포하는 단계; 포토리소그래피공정을 이용하여 상기 층간절연막을 패터닝함으로써 상기 화소부의 드레인전극의 일부를 노출시키는 콘택홀을 형성하며, 상기 패드부의 게이트 패드 배선과 데이터 패드 배선의 일부를 노출시키는 패드부 콘택홀을 형성하는 단계; 상기 콘택홀 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착하는 단계; 상기 콘택홀 영역 이외 부분의 감광막 패턴을 제거하여 상기 노출된 드레인전극과 게이트 패드 배선 및 데이터 패드 배선 표면에만 도전성 금속층을 남기는 단계; 및 상기 제 1 기판의 화소부에 상기 도전성 금속층을 통해 드레인전극에 연결되는 화소전극을 형성하며, 상기 패드부에 상기 도전성 금속층을 통해 게이트 패드 배선과 데이터 패드 배선에 각각 연결되는 게이트 패드전극과 데이터 패드전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display panel, the method comprising: providing a first substrate divided into a pixel portion and a pad portion while simplifying a metal wiring forming process while maintaining a contact resistance as in the prior art; Forming a metal line including a gate / data line and a gate / data pad line in the pixel portion and the pad portion of the first substrate, respectively; Forming a switching device including a gate electrode and a source / drain electrode in a pixel portion of the first substrate; Depositing an interlayer insulating film on the entire surface of the first substrate; Coating a photosensitive material on the entire surface of the first substrate on which the interlayer insulating film is deposited; Forming a contact hole for exposing a part of the drain electrode of the pixel part by patterning the interlayer insulating film using a photolithography process, and forming a pad part contact hole for exposing a part of the gate pad wiring and the data pad wiring of the pad part; step; Depositing a conductive metal on the entire surface of the photoresist pattern including the contact hole; Removing the photoresist pattern on portions other than the contact hole region to leave a conductive metal layer only on the exposed drain electrode, gate pad wiring, and data pad wiring surfaces; And a pixel electrode connected to the drain electrode through the conductive metal layer in the pixel portion of the first substrate, and a gate pad electrode and data respectively connected to the gate pad wiring and the data pad wiring through the conductive metal layer in the pad portion. Forming a pad electrode.

Description

배선 형성공정을 개선한 액정표시패널의 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY PANEL IMPROVING PROCESS OF MAKING WIRES}Manufacturing method of liquid crystal display panel which improved wiring formation process {METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY PANEL IMPROVING PROCESS OF MAKING WIRES}

본 발명은 액정표시패널의 제조방법에 관한 것으로, 특히 접촉저항을 기존과 동일하게 유지하면서 금속배선의 형성공정을 단순화한 액정표시패널의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display panel, and more particularly, to a method for manufacturing a liquid crystal display panel in which a process of forming metal wiring is simplified while maintaining a contact resistance as it is.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

이를 위해 상기 액정표시장치는 크게 어레이(array) 기판과 컬러필터(color filter) 기판 사이에 액정이 주입되어 영상을 출력하는 액정표시패널, 상기 액정표시패널의 배면에 설치되어 패널의 전면에 걸쳐 빛을 방출하는 백라이트 유닛(backlight unit) 및 상기 액정표시패널과 백라이트 유닛의 각 모서리 부분을 서로 고정되게 지지하여 주는 하부 커버와 탑 케이스로 구성된다. To this end, the liquid crystal display device is a liquid crystal display panel which largely injects liquid crystal between an array substrate and a color filter substrate to output an image, and is installed on a rear surface of the liquid crystal display panel to provide light over the entire surface of the panel. A backlight unit for emitting a light emitting device, and a lower cover and a top case for supporting the liquid crystal display panel and each corner portion of the backlight unit to be fixed to each other.

이하, 도 1을 참조하여 액정표시패널에 대해서 자세히 살펴본다.Hereinafter, the liquid crystal display panel will be described in detail with reference to FIG. 1.

도 1은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도이다.1 is a plan view schematically illustrating a structure of a general liquid crystal display panel.

도면에 도시된 바와 같이, 상기 액정표시패널은 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(50)으로 구성된다.As shown in the drawing, the liquid crystal display panel is largely formed of a color filter substrate 5 and an array substrate 10 and a liquid crystal layer (liquid crystal layer) formed between the color filter substrate 5 and the array substrate 10. 50).

상기 컬러필터 기판(5)은 색상을 구현하는 서브-컬러필터(적, 녹, 청)를 포함하는 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(50)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(50)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 distinguishes between a color filter 7 including a sub-color filter (red, green, blue) that implements color and the sub-color filter, and transmits the light passing through the liquid crystal layer 50. It is composed of a black matrix (6) for blocking the, and a transparent common electrode (8) for applying a voltage to the liquid crystal layer (50).

또한, 상기 어레이 기판(10)은 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역(19)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(20) 및 상기 화소영역(19) 위에 형성된 화소전극(18)으로 구성된다.In addition, the array substrate 10 includes a plurality of gate lines 16, data lines 17, and gate lines 16 arranged vertically and horizontally on the substrate 10 to define a plurality of pixel regions 19. A thin film transistor (TFT) 20, which is a switching element formed at an intersection region of the data line 17, and a pixel electrode 18 formed on the pixel region 19 are formed.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by sealants (not shown) formed on the outer side of the image display area to form a liquid crystal display panel. It is made through a bonding key (not shown) formed on the color filter substrate 5 or the array substrate 10.

이 때, 상기 액정표시패널의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정), 증착 및 식각공정 등을 필요로 하므로 생산성 면에서 상기 일련의 제조공정을 단순화하는 방법이 요구되어지고 있다.In this case, the manufacturing process of the liquid crystal display panel basically requires a plurality of mask processes (ie, photolithography process), deposition, and etching processes to fabricate an array substrate including a thin film transistor. There is a need for a method of simplifying the series of manufacturing processes.

한편, 상기 어레이 기판의 게이트 배선과 데이터 배선은 각각 주사신호와 데이터 신호를 전달하는 수단으로써 신호지연(signal delay) 및 단선을 억제하는 것이 요구된다.On the other hand, the gate wiring and the data wiring of the array substrate are required to suppress signal delay and disconnection, respectively, as a means for transmitting scan signals and data signals.

특히, 상기 배선들은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드부를 가지고 있어야 하는데, 상기 패드부 배선에 사용되는 물질은 일정 수준 이하의 비저항(specific resistance)을 가지는 것은 물론 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다.In particular, the wires must have a pad portion for receiving a signal from the outside or transmitting a signal to the outside, and the material used for the pad portion wire has a specific resistance of a certain level or less and is not easily oxidized. Should not be easily broken during manufacture.

현재 대면적의 액정표시패널에서는 다양한 다층 구조의 금속배선을 적용하고 있다.Currently, a large area liquid crystal display panel employs a variety of multilayered metal wirings.

그러나, 이러한 다층 구조의 배선은 다층의 금속막을 증착하기 위한 다수회의 증착공정과 상기 다층의 금속막을 패터닝하기 위한 다수회의 습식 식각(wet etching)과 건식 식각(dry etching) 등의 식각공정을 진행하여야하는 문제점이 있다.However, such a multi-layered wiring must be subjected to a plurality of deposition processes for depositing a multilayer metal film and a plurality of etching processes such as wet etching and dry etching for patterning the multilayer metal film. There is a problem.

그 결과 생산 수율이 떨어지게 되며 액정표시패널의 제조시간 및 비용을 증가시키게 하는 문제점이 있었다.As a result, the production yield is lowered and there is a problem of increasing the manufacturing time and cost of the liquid crystal display panel.

본 발명은 상기한 문제를 해결하기 위한 것으로, 접촉저항을 기존과 동일하게 유지하면서 금속배선의 형성공정을 단순화한 액정표시패널의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a liquid crystal display panel which simplifies the process of forming metal wiring while maintaining the same contact resistance as before.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시패널의 제조방법은 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계, 상기 제 1 기판의 화소부 및 패드부에 각각 게이트/데이터라인 및 게이트/데이터패드 배선으로 구성되는 금속배선을 형성하는 단계, 상기 제 1 기판의 화소부에 게이트전극 및 소오스/드레인전극으로 구성되는 스위칭소자를 형성하는 단계, 상기 제 1 기판 전면에 층간절연막을 증착하는 단계, 상기 층간절연막이 증착된 제 1 기판 전면에 감광성물질을 도포하는 단계, 포토리소그래피공정을 이용하여 상기 층간절연막을 패터닝함으로써 상기 화소부의 드레인전극의 일부를 노출시키는 콘택홀을 형성하며, 상기 패드부의 게이트패드 배선과 데이터패드 배선의 일부를 노출시키는 패드부 콘택홀을 형성하는 단계, 상기 콘택홀 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착하는 단계, 상기 콘택홀 영역 이외 부분의 감광막 패턴을 제거하여 상기 노출된 드레인전극과 게이트패드 배선 및 데이터패드 배선 표면에 도전성 금속층을 남기는 단계, 상기 제 1 기판의 화소부에 상기 도전성 금속층을 통해 드레인전극에 연결되는 화소전극을 형성하며, 상기 패드부에 상기 도전성 금속층을 통해 게이트패드 배선과 데이터패드 배선에 각각 연결되는 게이트패드전극과 데이터패드전극을 형성하는 단계 및 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함한다. In order to achieve the above object, the manufacturing method of the liquid crystal display panel of the present invention comprises the steps of providing a first substrate divided into a pixel portion and a pad portion, each of the gate / data line and the pixel portion and the pad portion of the first substrate; Forming a metal line formed of a gate / data pad line, forming a switching element formed of a gate electrode and a source / drain electrode in a pixel portion of the first substrate, and depositing an interlayer dielectric layer on the entire surface of the first substrate Forming a contact hole exposing a part of the drain electrode of the pixel portion by patterning the interlayer dielectric layer by using a photolithography process; and applying a photosensitive material to the entire surface of the first substrate on which the interlayer dielectric layer is deposited. Forming a pad part contact hole exposing a part of the gate pad wire and the data pad wire of the pad part, wherein the contact hole is formed; Depositing a conductive metal on the entire surface of the photoresist pattern including an inside of the photoresist; removing the photoresist pattern outside the contact hole region to leave a conductive metal layer on the exposed drain electrode, gate pad wiring, and data pad wiring surface; 1, a pixel electrode connected to the drain electrode through the conductive metal layer is formed in the pixel portion of the substrate, and a gate pad electrode and a data pad electrode connected to the gate pad wiring and the data pad wiring through the conductive metal layer, respectively. Forming and bonding the first substrate and the second substrate which is a color filter substrate.

이 때, 상기 제 1 기판에 금속배선을 형성하는 단계는 상기 제 1 기판의 화소부에 복수개의 게이트라인을 형성하는 동시에 패드부에 상기 각 게이트라인의 끝단과 연결하는 게이트패드 배선을 형성하는 단계 및 상기 제 1 기판의 화소부에 복수개의 데이터라인을 형성하는 동시에 상기 각 데이터라인의 끝단과 연결하는 데이터패드 배선을 형성하는 단계를 포함할 수 있다.In this case, the forming of the metal wiring on the first substrate may include forming a plurality of gate lines on the pixel portion of the first substrate, and simultaneously forming gate pad wirings connecting the ends of the gate lines to the pad portion. And forming a plurality of data lines at the pixel portion of the first substrate and at the same time forming a data pad wiring connecting the ends of the respective data lines.

또한, 상기 제 1 기판의 화소부에 스위칭소자를 형성하는 단계는 상기 화소부의 각 화소영역에 상기 게이트라인에 연결되는 게이트전극을 형성하는 단계, 상기 게이트전극이 형성된 화소부에 게이트절연막이 개재된 액티브층과 오믹-콘택층을 형성하는 단계 및 상기 화소부의 각 화소영역에 상기 데이터라인에 연결되는 소오스전극 및 드레인전극을 형성하는 단계를 포함할 수 있다.The forming of the switching element in the pixel portion of the first substrate may include forming a gate electrode connected to the gate line in each pixel region of the pixel portion, and a gate insulating film interposed therebetween. The method may include forming an active layer and an ohmic contact layer, and forming a source electrode and a drain electrode connected to the data line in each pixel area of the pixel unit.

또한, 상기 금속배선은 알루미늄, 알루미늄-네오디미늄을 포함하는 알루미늄 합금 등의 저저항 금속물질로 형성할 수 있으며, 상기 드레인전극을 포함하여 데이터라인은 몰리브덴과 같은 배리어 메탈층 위에 상기 저저항 금속물질이 형성된 이중 금속층으로 형성할 수 있다.The metal wire may be formed of a low resistance metal material such as aluminum or an aluminum alloy including aluminum-neodymium, and the data line including the drain electrode may be formed on the barrier metal layer such as molybdenum. The material may be formed of a double metal layer formed thereon.

또한, 상기 화소전극과 게이트패드전극 및 데이터패드전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드 또는 인듐-틴-징크-옥사이드와 같은 투명한 금속물질로 형성할 수 있다.In addition, the pixel electrode, the gate pad electrode, and the data pad electrode may be formed of a transparent metal material such as indium tin oxide, indium zinc oxide, or indium tin zinc oxide.

또한, 상기 도전성 금속은 금속배선과 상부 투명전극과의 접촉저항을 감소시키는 몰리브덴, 크롬, 텅스텐과 같은 배리어 메탈로 형성할 수 있다.In addition, the conductive metal may be formed of a barrier metal such as molybdenum, chromium, or tungsten to reduce contact resistance between the metal wiring and the upper transparent electrode.

한편, 상기 콘택홀영역 이외 부분의 감광막 패턴과 상기 감광막 패턴 위에 증착된 도전성 금속은 리프트-오프공정을 이용하여 동시에 제거할 수 있으며, 상기 리프트-오프공정에는 스트리퍼와 초음파를 이용하여 상기 도전성 금속물질이 증착된 감광막 패턴에 크랙을 형성하여 제거할 수 있다.On the other hand, the photoresist pattern of the portion other than the contact hole region and the conductive metal deposited on the photoresist pattern may be simultaneously removed using a lift-off process, and the conductive metal material may be removed by using a stripper and ultrasonic waves in the lift-off process. A crack may be formed in the deposited photoresist pattern to remove it.

이 때, 상기 층간절연막을 패터닝할 때 상기 층간절연막을 과식각 하여 상기 감광막 패턴의 에지영역이 노출되도록 한 후 리프트-오프공정을 진행할 수도 있다.In this case, when the interlayer insulating layer is patterned, the edge region of the photoresist pattern may be exposed by overetching the interlayer insulating layer, and then the lift-off process may be performed.

이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.

먼저, 도 2a는 일반적인 액정표시패널 구조를 개략적으로 나타내는 평면도이다.2A is a plan view schematically illustrating a general liquid crystal display panel structure.

도면에 도시된 바와 같이, 액정표시패널(100)은 크게 구동회로부를 포함하는 어레이 기판(110)과 컬러필터 기판(105) 및 상기 어레이 기판(110)과 컬러필터 기판(105) 사이에 형성된 액정층(미도시)으로 이루어져 있다.As shown in the figure, the liquid crystal display panel 100 is largely a liquid crystal formed between an array substrate 110 and a color filter substrate 105 including a driving circuit unit and the array substrate 110 and the color filter substrate 105. It consists of layers (not shown).

상기 어레이 기판(110)은 상기 기판(110) 위에 종횡으로 배열되어 복수개의 화소영역(119)을 정의하는 복수개의 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(미도시) 및 상기 화소영역(119) 위에 형성된 화소전극(미도시)으로 구성된다.The array substrate 110 is arranged horizontally and horizontally on the substrate 110 to define a plurality of gate lines 116, data lines 117, and the gate lines 116 and data lines that define a plurality of pixel regions 119. A thin film transistor (not shown), which is a switching element formed at an intersection region 117, and a pixel electrode (not shown) formed on the pixel region 119.

이 때, 상기 어레이 기판(110)의 일측 장(長)변과 일측 단(短)변은 컬러필터 기판(105)에 비해 돌출하여 액정표시패널을 구동시키기 위한 구동회로부가 위치하며, 특히 상기 어레이 기판(110)의 돌출된 일측 단변에는 게이트 패드부(106)가 형성되고 돌출된 일측 장변에는 데이터 패드부(107)가 형성된다.In this case, one side of the long side and one side of the array substrate 110 protrude relative to the color filter substrate 105 so that a driving circuit unit for driving the liquid crystal display panel is positioned. The gate pad part 106 is formed on one protruding short side of the substrate 110, and the data pad part 107 is formed on one protruding one side of the substrate 110.

또한, 상기 게이트 패드부(106)는 게이트 구동회로부(미도시)로부터 공급되는 주사신호를 화상표시 영역인 화소부의 각 화소영역(119)의 게이트라인(116)에 공급하고, 상기 데이터 패드부(107)는 데이터 구동회로부(미도시)로부터 공급되는 화상정보를 화소영역(119)의 데이터라인(117)에 공급한다.In addition, the gate pad part 106 supplies a scan signal supplied from a gate driving circuit part (not shown) to the gate line 116 of each pixel area 119 of the pixel part which is an image display area, and the data pad part ( 107 supplies image information supplied from the data driver circuit unit (not shown) to the data line 117 of the pixel region 119.

한편, 도면에는 도시하지 않았지만 상기 컬러필터 기판(105)의 화상표시 영역에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(110)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.Although not shown in the drawing, a color filter for implementing color and a common electrode which is a counter electrode of the pixel electrode formed on the array substrate 110 are formed in the image display area of the color filter substrate 105.

이와 같이 구성된 상기 어레이 기판(110)과 컬러필터 기판(105)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널(100)을 구성하며, 두 기판의 합착은 상기 어레이 기판(110) 또는 컬러필터 기판(105)에 형성된 합착키(미도시)를 통해 이루어진다.The array substrate 110 and the color filter substrate 105 configured as described above are joined to face each other by a sealant (not shown) formed on the outer side of the image display area to form the liquid crystal display panel 100. The bonding is performed through a bonding key (not shown) formed on the array substrate 110 or the color filter substrate 105.

다음으로, 도 2b는 도 2a에 도시된 액정표시패널의 일 화소를 확대하여 나타내는 평면도로써, 게이트 패드부와 데이터 패드부를 포함하여 어레이 기판의 일부를 나타내고 있다.Next, FIG. 2B is an enlarged plan view illustrating one pixel of the liquid crystal display panel illustrated in FIG. 2A and shows a part of the array substrate including the gate pad part and the data pad part.

도면에 도시된 바와 같이, 상기 어레이 기판은 상기 기판 위에 종횡으로 배열되어 일 화소영역을 정의하는 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)이 구동회로부(미도시)와 접속하기 위한 게이트패드부와 데이터패드부, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역 위에 형성된 화소전극(118)으로 이루어져 있다.As shown in the drawing, the array substrate is vertically and horizontally arranged on the substrate to drive the gate line 116 and the data line 117, which define one pixel area, and the gate line 116 and the data line 117. A gate pad portion and a data pad portion for connecting to a circuit portion (not shown), a thin film transistor which is a switching element formed at an intersection of the gate line 116 and the data line 117, and a pixel electrode 118 formed on the pixel region Consists of

상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.The thin film transistor includes a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 connected to the pixel electrode 118. In addition, the thin film transistor may include a gate insulating film (not shown) for insulating the gate electrode 121 and the source / drain electrodes 122 and 123 and a source electrode 122 by a gate voltage supplied to the gate electrode 121. And an active layer 124 forming a conductive channel between the drain electrode and the drain electrode 123.

이 때, 상기 드레인전극(123) 위에는 콘택홀(140)이 형성된 층간절연막(미도시)이 있어, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 된다.In this case, an interlayer insulating film (not shown) having a contact hole 140 is formed on the drain electrode 123, and the drain electrode 123 and the pixel electrode 118 are electrically connected through the contact hole 140. Will be.

한편, 상기 게이트라인(116)과 데이터라인(117)이 구동회로부 쪽으로 연장되어 각각 게이트패드 배선(116P)과 데이터패드 배선(117P)을 형성하며, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)은 상기 배선(116P, 117P) 위에 형성된 게이트패드전극(121P)과 데이터패드전극(122P)을 통해 구동소자로부터 각각 주사신호와 화상정보를 인가 받게 된다.Meanwhile, the gate line 116 and the data line 117 extend toward the driving circuit unit to form the gate pad wiring 116P and the data pad wiring 117P, respectively, and the gate pad wiring 116P and the data pad wiring ( The 117P receives scan signals and image information from the driving device through the gate pad electrode 121P and the data pad electrode 122P formed on the wirings 116P and 117P, respectively.

즉, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P) 위에는 패드부 콘택홀(140P)이 형성된 층간절연막이 있어, 상기 패드부 콘택홀(140P)을 통해 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)이 각각 게이트패드전극(121P)과 데이터패드전극(122P)에 전기적으로 접속되게 된다.That is, an interlayer insulating film having a pad contact hole 140P is formed on the gate pad wiring 116P and the data pad wiring 117P, and the data and the gate pad wiring 116P are connected through the pad contact hole 140P. The pad wiring 117P is electrically connected to the gate pad electrode 121P and the data pad electrode 122P, respectively.

또한, 상기 게이트패드전극(121P)과 데이터패드전극(122P)은 화소부의 화소전극(118)과 함께 인듐-틴-옥사이드와 같은 투명한 도전성 물질로 동시에 형성될 수 있다. In addition, the gate pad electrode 121P and the data pad electrode 122P may be simultaneously formed of a transparent conductive material such as indium tin oxide together with the pixel electrode 118 of the pixel portion.

이와 같이, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P) 및 드레인전극(123)은 모두 동일하게 각각 상부에 형성된 게이트패드전극(121P)과 데이터패드전극(122P) 및 화소전극(118)과 같은 투명 도전물질과 전기적으로 접속하게 되는데, 상기 두 금속간의 접촉저항은 금속배선의 비저항과 함께 액정표시패널의 화질을 좌우하는 매우 중요한 요소가 된다.As described above, the gate pad wiring 116P, the data pad wiring 117P, and the drain electrode 123 are all the same, and the gate pad electrode 121P, the data pad electrode 122P, and the pixel electrode 118 are respectively formed on the same. It is electrically connected to a transparent conductive material, such as the contact resistance between the two metals is a very important factor that determines the image quality of the liquid crystal display panel with the specific resistance of the metal wiring.

이에 따라, 본 발명에서는 접촉저항(contact resistance)을 기존과 동일하게 유지하면서도 단일(또는, 이층) 금속배선을 적용하여 제조공정을 단순화한 액정표시패널의 제조방법을 제공한다. 즉, 본 발명은 콘택 오픈 후 감광막이 남아있는 상태에서 몰리브덴과 같은 배리어 메탈층을 수~500Å으로 증착하고 콘택영역 이외 부분에 남아있는 감광막과 상기 감광막 위에 증착된 배리어 메탈을 함께 제거함으로써 제조공정이 단순화된 금속배선을 형성하는 기술에 관한 것이다.Accordingly, the present invention provides a method of manufacturing a liquid crystal display panel by simplifying the manufacturing process by applying a single (or two-layer) metal wiring while maintaining the contact resistance as it is. That is, in the present invention, the manufacturing process is performed by depositing a barrier metal layer such as molybdenum at several to 500 kV in a state where the photoresist film remains after contact opening, and removing the photoresist film remaining on the portion other than the contact region and the barrier metal deposited on the photoresist film together. It relates to a technique for forming a simplified metallization.

상세히 설명하면, 비저항이 낮은 알루미늄계열의 금속물질을 이용하여 금속배선을 형성한 후 상기 금속물질의 물성을 보강하며 상부 투명전극(예를 들면, 인듐-틴-옥사이드)과의 접촉저항을 향상시키기 위한 배리어 메탈층을 상기 금속배선 위에 형성한다. 이 때, 상기 배리어 메탈층은 부가적인 마스크 공정 및 식각공정이 필요 없는 리프트-오프(lift off) 공정을 이용하여 형성함으로써 액정표시패널의 제조공정 및 비용을 감소시킬 수 있게 된다.In detail, after forming a metal wiring using a low-resistance aluminum-based metal material to reinforce the physical properties of the metal material and to improve the contact resistance with the upper transparent electrode (for example, indium-tin oxide). A barrier metal layer is formed on the metal wiring. In this case, the barrier metal layer may be formed using a lift off process that does not require an additional mask process and an etching process, thereby reducing the manufacturing process and cost of the liquid crystal display panel.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시패널의 제조방법의 바람직한 실시예를 자세히 설명한다.Hereinafter, exemplary embodiments of a method of manufacturing a liquid crystal display panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3j는 본 발명의 제 1 실시예에 따른 액정표시패널의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 우측에는 게이트패드부와 데이터패드부의 어레이 기판을 제조하는 공정을 함께 나타내고 있다.3A to 3J are cross-sectional views sequentially illustrating a manufacturing process of a liquid crystal display panel according to a first exemplary embodiment of the present invention. A process of manufacturing an array substrate of a pixel unit on the left side and an array substrate of a gate pad unit and a data pad unit on the right side. The process of manufacturing this is shown together.

먼저, 도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(110)의 화소부에 게이트전극(121)을 형성하며 게이트패드부에 게이트패드 배선(116P)을 형성한다. 상기 게이트전극(121)과 게이트패드 배선(116P)은 알루미늄, 알루미늄-네오디미늄(~4.7x10-6Ωcm-1) 등과 같은 저저항 금속물질로 단일층으로 형성할 수 있다.First, as shown in FIG. 3A, the gate electrode 121 is formed in the pixel portion of the substrate 110 made of a transparent insulating material such as glass, and the gate pad wiring 116P is formed in the gate pad portion. The gate electrode 121 and the gate pad wiring 116P may be formed of a single layer of a low resistance metal material such as aluminum, aluminum-neodymium (˜4.7 × 10 −6 Ωcm −1 ), or the like.

즉, 기판(110) 위에 스퍼터링(sputtering)과 같은 물리 기상 증착법(Physical Vapour Deposition; PVD)을 이용하여 알루미늄 또는 알루미늄 합금(예들 들면, 알루미늄-네오디미늄) 등의 저저항 금속물질을 증착하고, 습식 식각 또는 건식 식각방식으로 패터닝하여 게이트전극(121)을 포함하는 게이트라인(미도시) 및 상기 게이트라인의 끝단에서 외부구동회로와 접속하는 게이트패드 배선(116P)을 형성한다.That is, a low resistance metal material such as aluminum or an aluminum alloy (eg, aluminum-neodymium) is deposited on the substrate 110 by using physical vapor deposition (PVD) such as sputtering. Patterning is performed by a wet etching method or a dry etching method to form a gate line including the gate electrode 121 and a gate pad line 116P connected to an external driving circuit at an end of the gate line.

참고로, 상기 식각기술은 물리적 또는 화학적인 반응을 이용하여 포토레지스트에 의하여 형성된 패턴대로 박막을 선택적으로 제거함으로써 원하는 박막 패턴을 구현하는 방법으로, 상기 포토레지스트 패턴이 형성되어 있는 부분의 박막은 남게 되고 포토레지스트가 없는 부분의 박막은 제거되게 된다. 또한, 상기 식각공정은 가스 플라즈마(plasma)가 사용되는 건식(乾式)식각방법과 화학 용액을 이용하는 습식(濕式)식각방법이 있다.For reference, the etching technique is a method of implementing a desired thin film pattern by selectively removing the thin film according to the pattern formed by the photoresist using a physical or chemical reaction, leaving the thin film of the portion where the photoresist pattern is formed The thin film in the portion without the photoresist is removed. In addition, the etching process includes a dry etching method using gas plasma and a wet etching method using a chemical solution.

상기 금속층의 식각에는 습식식각 또는 건식식각 모두가 가능하지만 습식식각의 등방성 식각 특성을 이용할 경우, 상기 게이트전극(121) 위에 형성되는 여러 막의 단락 방지에 유리한 테이퍼(taper) 형상의 게이트전극(121)을 형성할 수 있게 된다. 상기 습식식각은 화학 용액을 이용하여 포토레지스트 패턴에 맞게 박막을 제거하는 방법으로 양호한 선택비, 대면적에서의 식각 균일성(uniformity), 저가격화 등의 장점을 가지고 있다.Both wet etching and dry etching may be performed for the etching of the metal layer. However, when the isotropic etching characteristic of the wet etching is used, a tapered gate electrode 121 is advantageous for preventing short-circuits of various films formed on the gate electrode 121. Can be formed. The wet etching is a method of removing a thin film in accordance with a photoresist pattern by using a chemical solution, and has advantages such as good selectivity, etching uniformity at a large area, and low cost.

한편, 상기 유리기판(110) 위에 실리콘산화막(SiO2) 등으로 구성되는 버퍼막(buffer layer)을 형성한 후 게이트 배선(121, 116P)을 형성할 수도 있다. 상기 버퍼막은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.Meanwhile, a gate layer 121 and 116P may be formed on the glass substrate 110 after forming a buffer layer made of a silicon oxide layer (SiO 2 ). The buffer layer serves to block impurities such as sodium (natrium) from the glass substrate 110 from penetrating into the upper layer during the process.

다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 연속적으로 게이트절연막인 제 1 절연막(115a)과 비정질 실리콘 박막(124a) 및 n+ 비정질 실리콘 박막(125)을 증착한다. 이 때, 상기 게이트패드 배선(116P)이 형성된 기판(110) 전면에는 제 1 절연막(115a)만을 증착한다.Next, as shown in FIG. 3B, the first insulating film 115a, the amorphous silicon thin film 124a, and the n + amorphous silicon thin film 125, which are a gate insulating film, are continuously formed on the entire surface of the substrate 110 on which the gate electrode 121 is formed. E). In this case, only the first insulating layer 115a is deposited on the entire surface of the substrate 110 on which the gate pad wiring 116P is formed.

상기 비정질 실리콘 박막(124a)은 패터닝되어 박막 트랜지스터의 액티브층으로 사용되며, n+ 비정질 실리콘 박막(125)은 소오스/드레인전극과 상기 액티브층의 소오스/드레인영역간의 오믹-콘택을 위해 형성한다.The amorphous silicon thin film 124a is patterned and used as an active layer of a thin film transistor, and the n + amorphous silicon thin film 125 is formed for ohmic contact between a source / drain electrode and a source / drain region of the active layer.

다음으로, 도 3c에 도시된 바와 같이, 포토리소그래피공정을 이용하여 상기 화소부의 제 1 절연막(115a)과 비정질 실리콘 박막(124a) 및 n+ 비정질 실리콘 박막(125)을 패터닝함으로써 상기 화소부에 액티브 패턴(124)을 형성한다.Next, as shown in FIG. 3C, the first insulating film 115a, the amorphous silicon thin film 124a, and the n + amorphous silicon thin film 125 of the pixel portion are patterned using a photolithography process to form an active pattern in the pixel portion. 124 is formed.

이후, 도 3d에 도시된 바와 같이, 상기 기판(110) 전면에 스퍼터링방법으로 알루미늄 또는 알루미늄 합금 등과 같은 저저항 금속물질(130)을 증착한다.Thereafter, as illustrated in FIG. 3D, a low resistance metal material 130 such as aluminum or an aluminum alloy is deposited on the entire surface of the substrate 110 by a sputtering method.

이 때, 상기 저저항 금속물질(130)을 증착하기 전에 몰리브덴과 같은 배리어 메탈층을 형성함으로써 하부 액티브층(124)과의 접촉저항을 개선시킬 수 있다.In this case, before depositing the low resistance metal material 130, a barrier metal layer such as molybdenum may be formed to improve contact resistance with the lower active layer 124.

다음으로, 도 3e에 도시된 바와 같이, 포토리소그래피공정을 이용하여 상기 도전성 금속(130)을 패터닝함으로써 화소부에 게이트라인과 교차되어 화소영역을 정의하는 데이터라인(미도시) 및 상기 데이터라인과 연결되는 소오스전극(122)과 드레인전극(123)을 형성하며, 데이터패드부에 상기 데이터라인의 끝단에서 외부구동회로와 접속하는 데이터패드 배선(117P)을 형성한다. 이후, 상기 화소부의 소오스/드레인전극(122, 123)을 마스크로 사용하여 n+ 비정질 실리콘 박막(125)을 식각하여 화소부의 액티브 패턴(124)이 노출되게 한다.Next, as illustrated in FIG. 3E, the conductive metal 130 is patterned using a photolithography process to cross the gate line with the gate line to define a pixel region, and the data line and the data line. A source electrode 122 and a drain electrode 123 are formed to be connected to each other, and a data pad line 117P is formed at the end of the data line to connect to an external driving circuit. Thereafter, the n + amorphous silicon thin film 125 is etched using the source / drain electrodes 122 and 123 as the mask to expose the active pattern 124 of the pixel portion.

다음으로, 도 3f에 도시된 바와 같이, 상기 기판(110) 전면에 층간절연막인 제 2 절연막(115b)을 증착한 후, 포토레지스트(photoresist)(170)와 같은 감광성 물질을 도포한다.Next, as shown in FIG. 3F, a second insulating film 115b, which is an interlayer insulating film, is deposited on the entire surface of the substrate 110, and then a photosensitive material such as a photoresist 170 is coated.

상기 제 2 절연막(115b)은 실리콘산화막 또는 실리콘질화막과 같은 무기절연막으로 구성할 수 있으며, 상기 무기절연막 위에 고개구율을 구현하기 위해 유전율이 낮은 BCB(Benzocyclobutene)와 같은 유기절연막을 형성할 수도 있다.The second insulating film 115b may be formed of an inorganic insulating film, such as a silicon oxide film or a silicon nitride film, and an organic insulating film, such as benzocyclobutene (BCB) having a low dielectric constant, may be formed on the inorganic insulating film to achieve high opening ratio.

한편, 도 3g 내지 도 3i는 리프트-오프공정을 이용하여 한번의 포토공정으로 콘택홀과 배리어 메탈층을 형성하는 과정을 순차적으로 나타내고 있다.3G to 3I sequentially illustrate a process of forming a contact hole and a barrier metal layer in one photo process using a lift-off process.

먼저, 도 3g에 도시된 바와 같이, 상기 도포되어 있는 포토레지스트(170)에 마스크를 사용하여 노광 및 현상공정을 거쳐서 상기 제 2 절연막(115b)의 화소부에 드레인전극(123)의 일부를 노출시키는 콘택홀(140) 및 게이트패드부와 데이터패드부에 각각 게이트패드 배선(116P)과 데이터패드 배선(117P)의 일부를 노출시키는 패드부 콘택홀(140P)을 형성한다.First, as shown in FIG. 3G, a portion of the drain electrode 123 is exposed to the pixel portion of the second insulating layer 115b through an exposure and development process using a mask on the coated photoresist 170. The pad portion contact hole 140P exposing a part of the gate pad wiring 116P and the data pad wiring 117P is formed in the contact hole 140 and the gate pad portion and the data pad portion.

이 때, 상기 제 2 절연막(115b)의 식각에는 습식식각 또는 건식식각 모두 가능하지만 상기 포토레지스트(170) 패턴과 일치하는 패턴을 형성하기 위해 건식식각 방법을 사용할 수 있다. 상기 건식식각 중 등방성 식각 특성을 보이는 플라즈마 에칭 방식은 물리적 충돌이 적어 하부층에 대한 영향이 적고 선택적 식각에 유리한 장점을 가지고 있다.At this time, the etching of the second insulating film 115b may be wet etching or dry etching, but a dry etching method may be used to form a pattern that matches the pattern of the photoresist 170. The plasma etching method exhibiting the isotropic etching characteristic of the dry etching has the advantage of less physical impact due to less impact on the underlying layer and selective etching.

이후, 도 3h에 도시된 바와 같이, 상기 콘택홀(140, 140P) 내부를 포함하여 포토레지스트(170) 패턴 전면에 몰리브덴, 크롬, 텅스텐(tungsten; W)과 같은 도전성 금속(180)을 증착한다.Thereafter, as illustrated in FIG. 3H, a conductive metal 180 such as molybdenum, chromium, and tungsten (W) is deposited on the entire surface of the photoresist 170 pattern including the contact holes 140 and 140P. .

상기 도전성 금속(180)은 상기 드레인전극(123)과 게이트패드 배선(116P) 및 데이터패드 배선(117P)과 같은 금속배선과 그 상부에 형성될 인듐-틴-옥사이드와의 접촉저항(∼10-3Ωcm-2)을 개선하는 배리어 메탈로 사용된다. 이 때, 상기 배리어 메탈은 수 원자 층으로만 존재해도 접촉저항을 약 10-6Ωcm-2로 낮출 수 있으며 부식방지에도 효과적인 역할을 하게 된다.The conductive metal layer 180 and the drain electrode 123 and the gate wiring pad (116P) and the data line pad (117P) and the metal wiring and an upper indium is formed in the same - the contact resistance of the oxide (to 10 - Tin - 3 Ωcm -2 ) as a barrier metal to improve. In this case, the barrier metal may lower the contact resistance to about 10 −6 Ωcm −2 even if only a few atomic layers exist, and also play an effective role in preventing corrosion.

다음으로, 도 3i에 도시된 바와 같이, 상기 도전성 금속(180)이 증착된 포토레지스트(170)를 리프트-오프시켜 콘택영역 이외 부분에 남아있는 포토레지스트(170)와 상기 포토레지스트(170) 위에 증착된 도전성 금속(180)을 함께 제거한다. 이 때, 상기 화소부의 노출된 드레인전극(123) 표면에 도전성 금속(180)이 남아 배리어 메탈층(180d)을 형성하며, 상기 패드부의 노출된 게이트패드전극(116P)과 데이터패드전극(117P) 표면에 도전성 금속이 남아 패드부 배리어 메탈층(180P)을 형성하게 된다.Next, as shown in FIG. 3I, the photoresist 170 on which the conductive metal 180 is deposited is lifted off to the photoresist 170 and the photoresist 170 remaining in the portion other than the contact region. The deposited conductive metal 180 is removed together. At this time, the conductive metal 180 remains on the exposed drain electrode 123 surface of the pixel portion to form the barrier metal layer 180d, and the exposed gate pad electrode 116P and the data pad electrode 117P of the pad portion. A conductive metal remains on the surface to form the pad barrier metal layer 180P.

상기 리프트-오프공정은 포토레지스트(170)와 같은 감광성물질 위에 도전성 금속물질(180)을 소정 두께로 형성한 후 스트리퍼(stripper)와 같은 용액에 침전시켜 상기 금속물질(180)이 증착되어 있는 감광성물질(170)을 상기 금속물질(180)과 동시에 제거하는 공정으로, 이 때 콘택홀(140, 140P)을 통해 하부의 전극, 즉 상기 드레인전극(123), 게이트패드전극(116P) 및 데이터패드전극(117P) 표면에 증착된 도전성 금속물질(180)은 제거되지 않고 남아 배리어 메탈층(180d, 180P)을 이루게 된다.In the lift-off process, the conductive metal material 180 is formed to a predetermined thickness on the photosensitive material such as the photoresist 170 and then precipitated in a solution such as a stripper to thereby expose the photosensitive material on which the metal material 180 is deposited. The material 170 is removed at the same time as the metal material 180. In this case, the lower electrode, that is, the drain electrode 123, the gate pad electrode 116P, and the data pad are formed through the contact holes 140 and 140P. The conductive metal material 180 deposited on the surface of the electrode 117P is not removed and remains to form the barrier metal layers 180d and 180P.

이 때, 상기 콘택영역 이외의 도전물질(180)이 증착된 포토레지스트(170)를 용이하게 제거하기 위해 초음파(ultrasonic wave)를 이용할 수도 있다.In this case, an ultrasonic wave may be used to easily remove the photoresist 170 on which the conductive material 180 other than the contact region is deposited.

또한, 상기 도전물질(180)이 증착된 포토레지스트(170)의 제거는 스트리퍼 및 초음파에 의해 상기 포토레지스트(170)에 형성되는 크랙을 통해서 이루어지게 된다.In addition, the removal of the photoresist 170 on which the conductive material 180 is deposited is performed through cracks formed in the photoresist 170 by strippers and ultrasonic waves.

마지막으로, 도 3j에 도시된 바와 같이, 상기 기판(110) 전면에 인듐-틴-옥사이드, 인듐-징크-옥사이드(Indium-Zinc-Oxide; IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide; ITZO)와 같은 투명 도전성 물질을 증착한 후, 포토리소그래피공정을 이용하여 상기 화소부의 콘택홀(140)을 통해 배리어 메탈층(180d)과 연결되는 화소전극(118)을 형성하며, 상기 각각의 게이트패드부와 데이터패드부의 패드부 콘택홀(140P)을 통해 패드부 배리어 메탈층(180d)과 연결되는 게이트패드전극(121P)과 데이터패드전극(122P)을 형성한다.Finally, as shown in FIG. 3J, indium-tin-oxide, indium-zinc-oxide (IZO), or indium-tin-zinc-oxide (Indium-Tin) is formed on the entire surface of the substrate 110. Depositing a transparent conductive material such as -Zinc-Oxide (ITZO), and then forming a pixel electrode 118 connected to the barrier metal layer 180d through the contact hole 140 of the pixel portion using a photolithography process. The gate pad electrode 121P and the data pad electrode 122P connected to the pad barrier metal layer 180d are formed through the pad contact holes 140P of the gate pad part and the data pad part.

이 때, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)이 각각 게이트 패드전극(121P)과 데이터 패드전극(122P)에 전기적으로 접속되는데, 상기 몰리브덴층이 상기 두 금속층의 콘택저항을 낮추어 접촉 특성을 개선시키는 역할을 해준다.At this time, the gate pad wiring 116P and the data pad wiring 117P are electrically connected to the gate pad electrode 121P and the data pad electrode 122P, respectively, and the molybdenum layer lowers the contact resistance of the two metal layers. Improves contact characteristics.

상기에서 설명된 본 실시예와 같이 금속배선을 단일층 또는 이중 금속층으로 형성한 후 상기 금속배선층위에 리프트-오프 공정을 이용하여 배리어 메탈층을 형성하게 되면, 상기 금속배선의 접촉저항을 기존과 동일하게 유지하는 동시에 형성공정을 단순할 수 있게 된다. 그 결과 액정표시패널의 전체 제조공정 및 비용이 절감되게 된다.If the barrier metal layer is formed by using a lift-off process on the metal wiring layer after forming the metal wiring as a single layer or a double metal layer as described above, the contact resistance of the metal wiring is the same as before. It is possible to simplify the forming process while maintaining the quality. As a result, the overall manufacturing process and cost of the liquid crystal display panel can be reduced.

즉, 종래와 같이 이중층 또는 삼중층의 금속배선의 형성에는 각각 두 번 및 세 번의 금속물질의 증착공정과 적어도 두 번 및 세 번의 식각공정을 필요로 하는데, 전술한 바와 같이 리프트-오프공정을 이용하여 배리어 메탈층을 형성하게 되면 한번의 식각공정만으로도 동일한 이중층 또는 삼중층을 형성하는 효과를 얻을 수 있게 된다. 즉, 리프트-오프공정으로 형성된 배리어 메탈층(예를 들면, 몰리브덴층)은 두 금속, 특히 화소전극과 저저항 금속인 알루미늄계 금속 사이의 접촉저항을 감소시키는 역할을 하며, 콘택홀을 패터닝할 때 적용한 감광막 패턴을 사용하여 형성하기 때문에 추가적인 식각공정이 필요 없게 되는 장점이 있다.That is, conventionally, the formation of the double or triple metal wiring requires two and three metal material deposition processes and at least two and three etching processes, respectively, using a lift-off process as described above. When the barrier metal layer is formed, the same double layer or triple layer may be obtained by only one etching process. That is, the barrier metal layer (for example, molybdenum layer) formed by the lift-off process serves to reduce contact resistance between two metals, in particular, the pixel electrode and the aluminum-based metal, which is a low resistance metal, to pattern the contact hole. Since it is formed using the photoresist pattern applied at the time, there is an advantage that no additional etching process is required.

한편, 상기와 같은 리프트-오프공정을 실시하는 과정에서 콘택홀 내부 측면, 즉 제 2 절연막 측면에 증착된 도전성 금속물질 때문에 상기 포토레지스트가 제대로 제거되지 못하게 되는 경우가 발생할 수도 있는데, 이에 따라 상기 제 2 절연막 측면에 도전성 금속물질이 증착되지 않게 하여 상기 문제를 방지한 실시예를 설명하면 다음과 같다.Meanwhile, the photoresist may not be properly removed due to the conductive metal material deposited on the inner side of the contact hole, that is, the side of the second insulating layer during the lift-off process as described above. 2, an embodiment of preventing the above problem by preventing a conductive metal material from being deposited on the side of the insulating film will be described.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 따른 액정표시패널의 제조공정을 순차적으로 나타내는 단면도로써, 상기 제 1 실시예의 도 3a 내지 도 3e까지는 동일한 제조공정을 거치게 된다.4A to 4E are cross-sectional views sequentially illustrating a manufacturing process of a liquid crystal display panel according to a second exemplary embodiment of the present invention, and the same manufacturing process is performed to FIGS. 3A to 3E of the first exemplary embodiment.

즉, 상기 도 3a 내지 도 3e에 도시된 제조공정과 동일한 제조공정을 거친 후에, 도 4a에 도시된 바와 같이, 상기 기판(210) 전면에 층간절연막인 제 2 절연막(215b)을 증착한다음 포토레지스트(270)와 같은 감광성 물질을 도포한다.That is, after passing through the same manufacturing process as that shown in FIGS. 3A to 3E, as shown in FIG. 4A, a second insulating layer 215b, which is an interlayer insulating layer, is deposited on the entire surface of the substrate 210. A photosensitive material such as resist 270 is applied.

다음으로, 도 4b에 도시된 바와 같이, 상기 도포되어 있는 포토레지스트(270)에 마스크를 사용하여 노광 및 현상공정을 거쳐서 상기 제 2 절연막(215b)의 화소부에 드레인전극(223)의 일부를 노출시키는 콘택홀(240) 및 게이트패드부와 데이터패드부에 각각 게이트패드 배선(216P)과 데이터패드 배선(217P)의 일부를 노출시키는 패드부 콘택홀(240P)을 형성한다.Next, as shown in FIG. 4B, a portion of the drain electrode 223 is disposed in the pixel portion of the second insulating layer 215b through an exposure and development process using a mask on the applied photoresist 270. A pad portion contact hole 240P for exposing a portion of the gate pad wiring 216P and the data pad wiring 217P is formed in the contact hole 240 to be exposed and the gate pad portion and the data pad portion, respectively.

이 때, 본 실시예에서는 상기 콘택홀영역의 제 2 절연막 측면에 도전성 금속물질이 증착되지 않도록, 원하는 콘택홀(240, 240P) 패턴을 모두 형성한 후, 계속해서, 식각공정을 진행하여 상기 제 2 절연막(215b)이 과식각(over etching)되어 상기 포토레지스트(270) 패턴 에지영역이 돌출되게 한다.At this time, in the present embodiment, all the desired contact hole patterns 240 and 240P are formed so as not to deposit the conductive metal material on the side surface of the second insulating layer of the contact hole region, and then the etching process is performed. The insulating layer 215b is overetched to cause the photoresist 270 pattern edge region to protrude.

이후, 도 4c에 도시된 바와 같이, 상기 콘택홀(240, 240P) 내부를 포함하여 포토레지스트(270) 패턴 전면에 몰리브덴, 크롬, 텅스텐과 같은 도전성 금속(280)을 증착한다.Thereafter, as illustrated in FIG. 4C, conductive metals 280 such as molybdenum, chromium, and tungsten are deposited on the entire surface of the photoresist 270 including the contact holes 240 and 240P.

이 때, 상기 포토레지스트(270) 패턴의 에지영역 하부(즉, 콘택홀(240, 240P)영역의 제 2 절연막(215b) 측면)에는 상기 도전성 금속물질(280)이 증착되지 않게 된다.In this case, the conductive metal material 280 is not deposited on the lower portion of the edge region of the photoresist 270 pattern (ie, the side surface of the second insulating layer 215b in the contact hole 240 and 240P regions).

다음으로, 도 4d에 도시된 바와 같이, 상기 도전성 금속(280)이 증착된 포토레지스트(270)를 리프트-오프시켜 콘택영역 이외 부분에 남아있는 포토레지스트(270)와 상기 포토레지스트(270) 위에 증착된 도전성 금속(280)을 함께 제거한다. 이 때, 상기 화소부의 노출된 드레인전극(223) 표면에 도전성 금속(280)이 남아 배리어 메탈층(280d)을 형성하며, 상기 패드부의 노출된 게이트패드전극(216P)과 데이터패드전극(217P) 표면에 도전성 금속이 남아 패드부 배리어 메탈층(280P)을 형성하게 된다.Next, as shown in FIG. 4D, the photoresist 270 on which the conductive metal 280 is deposited is lifted off to the photoresist 270 and the photoresist 270 remaining in the portion other than the contact region. The deposited conductive metal 280 is removed together. At this time, the conductive metal 280 remains on the exposed drain electrode 223 surface of the pixel portion to form the barrier metal layer 280d, and the exposed gate pad electrode 216P and the data pad electrode 217P of the pad portion. A conductive metal remains on the surface to form the pad barrier metal layer 280P.

마지막으로, 도 4e에 도시된 바와 같이, 상기 기판(210) 전면에 인듐-틴-옥사이드, 인듐-징크-옥사이드 또는 인듐-틴-징크-옥사이드와 같은 투명 도전성 물질을 증착한 후, 포토리소그래피공정을 이용하여 상기 화소부의 콘택홀(240)을 통해 배리어 메탈층(280d)과 연결되는 화소전극(218)을 형성하며, 상기 각각의 게이트패드부와 데이터패드부의 패드부 콘택홀(240P)을 통해 패드부 배리어 메탈층(280d)과 연결되는 게이트패드전극(221P)과 데이터패드전극(222P)을 형성한다.Finally, as shown in FIG. 4E, a transparent conductive material such as indium tin oxide, indium zinc oxide, or indium tin zinc oxide is deposited on the entire surface of the substrate 210, and then a photolithography process is performed. A pixel electrode 218 connected to the barrier metal layer 280d through the contact hole 240 of the pixel portion is formed, and through the pad portion contact hole 240P of the gate pad portion and the data pad portion, respectively. A gate pad electrode 221P and a data pad electrode 222P connected to the pad part barrier metal layer 280d are formed.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명의 액정표시패널의 제조방법은 리프트-오프 공정을 이용하여 배리어 메탈층을 형성함으로써 금속배선의 접촉저항을 기존과 동일하게 유지하는 동시에 액정표시패널의 제조공정 및 비용을 절감시키는 효과를 제공한다.As described above, in the method of manufacturing the liquid crystal display panel of the present invention, the barrier metal layer is formed by using a lift-off process to maintain the contact resistance of the metal wiring as in the past, and to improve the manufacturing process and cost of the liquid crystal display panel. Provides savings.

또한, 본 발명의 액정표시패널의 제조방법은 다층 구조의 금속배선을 단일층 또는 이중 금속층으로 형성한 후 리프트-오프 공정을 이용하여 추가적인 마스크 공정 없이 배리어 메탈층을 형성할 수 있다.In addition, the manufacturing method of the liquid crystal display panel of the present invention can form a barrier metal layer without an additional mask process using a lift-off process after forming a multi-layer metal wiring in a single layer or a double metal layer.

즉, 종래와 같이 이중층 또는 삼중층의 금속배선의 형성에는 각각 두 번 및 세 번의 금속물질의 증착공정과 적어도 두 번 및 세 번의 식각공정을 필요로 하는데, 전술한 바와 같이 리프트-오프공정을 이용하여 배리어 메탈층을 형성하게 되면 한번의 식각공정만으로도 동일한 이중층 또는 삼중층을 형성하는 효과를 얻을 수 있게 된다. 즉, 리프트-오프공정으로 형성된 배리어 메탈층(예를 들면, 몰리브덴층)은 두 금속, 특히 화소전극과 저저항 금속인 알루미늄계 금속 사이의 접촉저항을 감소시키는 역할을 하며, 콘택홀을 패터닝할 때 적용한 감광막 패턴을 사용하여 형성하기 때문에 추가적인 식각공정이 필요 없게 되는 장점이 있다.That is, conventionally, the formation of the double or triple metal wiring requires two and three metal material deposition processes and at least two and three etching processes, respectively, using a lift-off process as described above. When the barrier metal layer is formed, the same double layer or triple layer may be obtained by only one etching process. That is, the barrier metal layer (for example, molybdenum layer) formed by the lift-off process serves to reduce contact resistance between two metals, in particular, the pixel electrode and the aluminum-based metal, which is a low resistance metal, to pattern the contact hole. Since it is formed using the photoresist pattern applied at the time, there is an advantage that no additional etching process is required.

도 1은 일반적인 액정표시패널을 개략적으로 나타내는 사시도.1 is a perspective view schematically showing a general liquid crystal display panel.

도 2a는 액정표시패널 구조를 개략적으로 나타내는 평면도.2A is a plan view schematically illustrating the structure of a liquid crystal display panel.

도 2b는 도 2a에 도시된 액정표시패널의 일 화소를 확대하여 나타내는 평면도.FIG. 2B is an enlarged plan view of one pixel of the liquid crystal display panel illustrated in FIG. 2A; FIG.

도 3a 내지 도 3j는 본 발명의 제 1 실시예에 따른 액정표시패널의 제조공정을 순차적으로 나타내는 단면도.3A to 3J are cross-sectional views sequentially illustrating a manufacturing process of a liquid crystal display panel according to a first embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 따른 액정표시패널의 제조공정을 순차적으로 나타내는 단면도.4A through 4E are cross-sectional views sequentially illustrating a manufacturing process of a liquid crystal display panel according to a second exemplary embodiment of the present invention.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

110,210 : 어레이 기판 116P,216P : 게이트패드 배선110,210: Array board 116P, 216P: Gate pad wiring

117P,217P : 데이터패드 배선 118,218 : 화소전극117P, 217P: Data pad wiring 118,218: Pixel electrode

121,221 : 게이트전극 122,222 : 소오스전극121,221 gate electrode 122,222 source electrode

123,223 : 드레인전극 121P,221P : 게이트패드전극123,223: Drain electrode 121P, 221P: Gate pad electrode

122P,22P : 데이터패드전극 140,240 : 콘택홀122P, 22P: Data pad electrode 140, 240: Contact hole

140P,240P : 패드부 콘택홀 170,270 : 포토레지스트 140P, 240P: Pad contact hole 170,270: Photoresist

180,280 : 도전성 금속 180d,280d : 배리어 메탈층180,280: conductive metal 180d, 280d: barrier metal layer

180P,280P : 패드부 배리어 메탈층180P, 280P: Pad part barrier metal layer

Claims (10)

화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계;Providing a first substrate divided into a pixel portion and a pad portion; 상기 제 1 기판의 화소부 및 패드부에 각각 게이트/데이터라인 및 게이트/데이터패드 배선으로 구성되는 금속배선을 형성하는 단계;Forming a metal line including a gate / data line and a gate / data pad line in the pixel portion and the pad portion of the first substrate, respectively; 상기 제 1 기판의 화소부에 게이트전극 및 소오스/드레인전극으로 구성되는 스위칭소자를 형성하는 단계;Forming a switching device including a gate electrode and a source / drain electrode in a pixel portion of the first substrate; 상기 제 1 기판 전면에 층간절연막을 증착하는 단계;Depositing an interlayer insulating film on the entire surface of the first substrate; 상기 층간절연막이 증착된 제 1 기판 전면에 감광성물질을 도포하는 단계;Coating a photosensitive material on the entire surface of the first substrate on which the interlayer insulating film is deposited; 포토리소그래피공정을 이용하여 상기 층간절연막을 패터닝함으로써 상기 화소부의 드레인전극의 일부를 노출시키는 콘택홀을 형성하며, 상기 패드부의 게이트패드 배선과 데이터패드 배선의 일부를 노출시키는 패드부 콘택홀을 형성하는 단계;Patterning the interlayer insulating layer using a photolithography process to form a contact hole exposing a part of the drain electrode of the pixel part, and forming a pad part contact hole exposing a portion of the pad pad gate pad wiring and the data pad wiring. step; 상기 콘택홀 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착하는 단계;Depositing a conductive metal on the entire surface of the photoresist pattern including the contact hole; 상기 콘택홀 영역 이외 부분의 감광막 패턴을 제거하여 상기 노출된 드레인전극과 게이트패드 배선 및 데이터패드 배선 표면에 도전성 금속층을 남기는 단계;Removing the photoresist pattern of portions other than the contact hole region to leave a conductive metal layer on the exposed drain electrode, gate pad wiring, and data pad wiring surface; 상기 제 1 기판의 화소부에 상기 도전성 금속층을 통해 드레인전극에 연결되는 화소전극을 형성하며, 상기 패드부에 상기 도전성 금속층을 통해 게이트패드 배선과 데이터패드 배선에 각각 연결되는 게이트패드전극과 데이터패드전극을 형성하는 단계; 및A pixel electrode connected to the drain electrode through the conductive metal layer in the pixel portion of the first substrate, and a gate pad electrode and a data pad respectively connected to the gate pad wiring and the data pad wiring through the conductive metal layer in the pad portion. Forming an electrode; And 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함하는 액정표시패널의 제조방법.A method of manufacturing a liquid crystal display panel comprising bonding the first substrate and a second substrate which is a color filter substrate. 제 1 항에 있어서, 상기 제 1 기판에 금속배선을 형성하는 단계는 상기 제 1 기판의 화소부에 복수개의 게이트라인을 형성하는 동시에 패드부에 상기 각 게이트라인의 끝단과 연결하는 게이트패드 배선을 형성하는 단계 및 상기 제 1 기판의 화소부에 복수개의 데이터라인을 형성하는 동시에 상기 각 데이터라인의 끝단과 연결하는 데이터패드 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 1, wherein the forming of the metal wiring on the first substrate comprises: forming a plurality of gate lines in the pixel portion of the first substrate and simultaneously connecting gate pad wirings connected to end portions of the gate lines in the pad portion; And forming a plurality of data lines at the pixel portion of the first substrate, and simultaneously forming data pad wires connected to the ends of the data lines. 제 1 항에 있어서, 상기 제 1 기판의 화소부에 스위칭소자를 형성하는 단계는The method of claim 1, wherein the forming of the switching device in the pixel portion of the first substrate is performed. 상기 화소부의 각 화소영역에 상기 게이트라인에 연결되는 게이트전극을 형성하는 단계;Forming a gate electrode connected to the gate line in each pixel region of the pixel portion; 상기 게이트전극이 형성된 화소부에 게이트절연막이 개재된 액티브층과 오믹-콘택층을 형성하는 단계; 및Forming an active layer and an ohmic contact layer having a gate insulating layer interposed therebetween; And 상기 화소부의 각 화소영역에 상기 데이터라인에 연결되는 소오스전극 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.And forming a source electrode and a drain electrode connected to the data line in each pixel region of the pixel portion. 제 1 항에 있어서, 상기 금속배선은 알루미늄, 알루미늄-네오디미늄을 포함하는 알루미늄 합금 등의 저저항 금속물질로 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 1, wherein the metal wiring is formed of a low resistance metal material such as aluminum or an aluminum alloy including aluminum-neodymium. 제 4 항에 있어서, 상기 드레인전극을 포함하여 데이터라인은 몰리브덴과 같은 배리어 메탈층 위에 상기 저저항 금속물질이 형성된 이중 금속층으로 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 4, wherein the data line including the drain electrode is formed of a double metal layer having the low resistance metal material formed on a barrier metal layer such as molybdenum. 제 1 항에 있어서, 상기 화소전극과 게이트패드전극 및 데이터패드전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드 또는 인듐-틴-징크-옥사이드와 같은 투명한 금속물질로 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.The liquid crystal of claim 1, wherein the pixel electrode, the gate pad electrode, and the data pad electrode are formed of a transparent metal material such as indium tin oxide, indium zinc oxide, or indium tin zinc oxide. Manufacturing method of display panel. 제 1 항에 있어서, 상기 도전성 금속은 금속배선과 상부 투명전극과의 접촉저항을 감소시키는 몰리브덴, 크롬, 텅스텐과 같은 배리어 메탈로 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 1, wherein the conductive metal is formed of a barrier metal such as molybdenum, chromium, or tungsten to reduce contact resistance between the metal wiring and the upper transparent electrode. 제 1 항에 있어서, 상기 콘택홀영역 이외 부분의 감광막 패턴과 상기 감광막 패턴 위에 증착된 도전성 금속은 리프트-오프공정을 이용하여 동시에 제거하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 1, wherein the photoresist pattern of the portion other than the contact hole region and the conductive metal deposited on the photoresist pattern are simultaneously removed using a lift-off process. 제 8 항에 있어서, 상기 리프트-오프공정에는 스트리퍼와 초음파를 이용하여 상기 도전성 금속물질이 증착된 감광막 패턴에 크랙을 형성하여 제거하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 8, wherein in the lift-off process, a crack is formed on the photoresist pattern on which the conductive metal material is deposited by using a stripper and ultrasonic waves to remove the crack. 제 1 항에 있어서, 상기 층간절연막을 패터닝할 때 상기 층간절연막을 과식각 하여 상기 감광막 패턴의 에지영역이 노출되도록 하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 1, wherein when the interlayer insulating layer is patterned, the edge layer of the photoresist pattern is exposed by overetching the interlayer insulating layer.
KR1020030098189A 2003-12-27 2003-12-27 Method for fabricating liquid crystal display panel improving process of making wires KR20050067308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098189A KR20050067308A (en) 2003-12-27 2003-12-27 Method for fabricating liquid crystal display panel improving process of making wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098189A KR20050067308A (en) 2003-12-27 2003-12-27 Method for fabricating liquid crystal display panel improving process of making wires

Publications (1)

Publication Number Publication Date
KR20050067308A true KR20050067308A (en) 2005-07-01

Family

ID=37258049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098189A KR20050067308A (en) 2003-12-27 2003-12-27 Method for fabricating liquid crystal display panel improving process of making wires

Country Status (1)

Country Link
KR (1) KR20050067308A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234212B1 (en) * 2005-09-05 2013-02-18 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101338106B1 (en) * 2006-06-30 2013-12-06 엘지디스플레이 주식회사 Liquid crystal display and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234212B1 (en) * 2005-09-05 2013-02-18 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101338106B1 (en) * 2006-06-30 2013-12-06 엘지디스플레이 주식회사 Liquid crystal display and method for fabricating the same

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4751305B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US6888586B2 (en) Array substrate for liquid crystal display and method for fabricating the same
JP4802462B2 (en) Method for manufacturing thin film transistor array substrate
TWI352249B (en) Liquid crystal display device and manufacturing me
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR20080014523A (en) Array substrate for liquid crystal display device and method for fabricating the same
US6972434B2 (en) Substrate for display, method of manufacturing the same and display having the same
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
KR20110061773A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20010025955A (en) TFT LCD of merged reflection- transmission type
KR101294691B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
US20050104070A1 (en) Lower substrate, display apparatus having the same and method of manufacturing the same
JPH11352515A (en) Liquid crystal display device and its production
JP4072015B2 (en) LIQUID CRYSTAL DISPLAY DEVICE SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE EQUIPPED WITH THE SAME
KR100660809B1 (en) Liquid crystal display device and method for fabricating the same
KR20050067308A (en) Method for fabricating liquid crystal display panel improving process of making wires
KR0145898B1 (en) Pad making method and structure of liquid crystal display device
KR20050055384A (en) Liquid crystal display panel and fabricating method thereof
KR20020028014A (en) Method for fabricating tft-lcd

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid